CN1417862A - 多阶nrom的存储单元及其操作方法 - Google Patents
多阶nrom的存储单元及其操作方法 Download PDFInfo
- Publication number
- CN1417862A CN1417862A CN 01134625 CN01134625A CN1417862A CN 1417862 A CN1417862 A CN 1417862A CN 01134625 CN01134625 CN 01134625 CN 01134625 A CN01134625 A CN 01134625A CN 1417862 A CN1417862 A CN 1417862A
- Authority
- CN
- China
- Prior art keywords
- nrom
- memory cell
- multistage
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种多阶(Multi－Level)NROM的存储单元及其操作方法，其可形成一氮化物层，此氮化物层可以陷入数个电荷以形成数个电荷陷入区域，这些电荷陷入区域可以储存这些电荷以做为存储用的位，多阶NROM的存储单元包括一第一位、一第二位。其中，在第二位储存这些电荷以形成一电位障，此电位障影响所读到的第一位的一临限电压位阶的大小，通过改变电位障的大小来设定临限电压位阶的大小，只须以固定的偏压，单边读取第一位的临限电压位阶的大小，便可定义多阶NROM的存储单元的不同的存储状态。
Description
技术领域
本发明是有关于一种多阶存储单元及其操作方法，而且特别是有关于一种多阶NROM的存储单元及其操作方法。
背景技术
电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)及闪存(Flash ROM)的临限电压特性是由保留在浮栅(floating gate)的电荷总量所控制，因此其存储单元(memory cell)利用不同的临限电压范围来定义任一个临限电压位阶，每一个不同的临限电压位阶是用来定义多阶存储单元的不同的存储状态。
图1绘示公知的闪存的存储单元的结构图，在图1中，栅极102部分可分为以多晶硅(Poly-Silicon)所制作的浮栅(Floating Gate)104，其处于“浮置”的状态，而没有和任何线路相连接，是作为储存电荷(Charge)之用；用来控制数据存取的控制栅(Control Gate)106。
上述一个存储单元一般只可以储存一位，即只能判别0与1两种状态，如图2绘示的是一个存储单元判别0与1两种状态的方式所示，在读取存储单元的数据时，会将栅极电压设于Vread，当Vread小于存储单元的临限电压的Vt1时，此时有大电流流经存储单元的漏极与源极，则判定此状态为1；当Vread是在存储单元的临限电压的Vt1与Vt2之间时，此时有小电流流经存储单元的漏极与源极，则判定此状态为0。
但是，随着高密度的闪存结构发展，如图3绘示的是存储单元进行四种不同状态判别的方式所示，当要进行四种不同状态(00、01、10、11)判别时，只能控制栅极电压的变化，来设定三个不同的基准读取电压Vr1、Vr2以及Vr3，来判别四种不同临限电压(ThresholdVoltage)(Vt1、Vt2、Vt3、Vt4)。同样地，在读取存储单元的数据时，会将栅极电压设于Vread，当Vread是小于存储单元的临限电压的Vt1时，此时有最大电流流经存储单元的漏极与源极，则判定此状态为11；当Vread＝Vr1是在存储单元的临限电压的Vt1与Vt2之间，此时有次大电流流经存储单元的漏极与源极，则判定此状态为10，其余状态以此类推。
在图1中，栅极102结构由下而上依序是氧化物层(Oxide)108、多晶硅层(即浮栅104)、氧化物层110、氮化物层(Nitride)112、氧化物层114与多晶硅层(控制栅106)，所以要形成栅极102是需要许多道光罩制作工艺才能完成。再者，在闪存100程序化的阶段，控制栅106所外加的电压是做为闪存100在程序化(Program)时所需要的偏压，为了减少控制栅106所外加的电压，会在氧化物层108与浮栅104之间再多一道多晶硅的制作工艺，以增加浮栅104的耦合比(Coupling Ratio)，来降低闪存100在程序化时所需要的偏压。有时，会分别在漏极118与源极116附近的区域多一道离子植入的程序(如图1中的斜线区域120)，其程序是为了增加闪存100的擦除(Erase)能力。
综上所述，若以闪存做为多阶存储单元，闪存在形成栅极的制作工艺以及在漏极与源极附近的区域多一道离子植入的程序，都增加了半导体制作工艺的复杂度，如此也增加了半导体的设计与制造成本。
发明内容
因此本发明提供一种多阶NROM的存储单元及其操作方法，以NROM的构架只须加以固定的偏压，单边读取的方式来做成多阶存储单元，可以降低半导体制作工艺的复杂度，同样地，可以降低半导体的设计与制造成本。
本发明提供一种多阶NROM的存储单元及其操作方法，其可形成一氮化物层，此氮化物层可以陷入数个电荷以形成数个电荷陷入区域，这些电荷陷入区域可以储存这些电荷以做为存储用的位，多阶NROM的存储单元包括一第一位、一第二位；其中，在第二位储存这些电荷以形成一电位障，此电位障影响所读到的第一位的一临限电流位阶的大小，通过改变电位障的大小来设定临限电流位阶的大小，并以临限电流位阶的大小定义多阶NROM的存储单元的不同的存储状态。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1绘示公知的闪存的存储单元的结构图。
图2绘示的是一个存储单元判别0与1两种状态的方式。
图3绘示的是存储单元进行四种不同状态判别的方式。
图4绘示本发明的NROM结构图形。
图5绘示本发明闪存的存储单元的不同存储状态示意图。标号说明：
100：闪存 102，408：栅极
104：浮栅 106，416：控制栅
108，110，114，410，414：氧化物层
112，412：氮化物层 116：源极
118：漏极 120：离子植入区域
400：NROM 402：衬底
404、406：漏极/源极 418：第一位
420：第二位
具体实施方式
请参照图4，其绘示的是NROM结构图形。在图4中，NROM 400为具有一衬底402(例如P型衬底)，一漏极/源极404、一漏极/源极406分别形成于衬底402内，而由N+离子植入所形成的N+离子区域。位于衬底402之上，且位于漏极/源极404与漏极/源极406之间的是栅极408结构，其中栅极408结构由下而上依序是氧化物层410、氮化物层412、氧化物层414以及多晶硅层(即控制栅416)，若在栅极408与漏极/源极406加高电压进行热载子程序化(Hot carrier program)时，热电子将会穿透氧化物层410，而陷入于氮化物层412中，而在氮化物层412中形成一电荷陷入区域(即为第二位420)。
对NROM 400而言，基本上一个NROM 400的存储单元可以在对应于漏极/源极404与漏极/源极406之间各储存一位(即第一位418与第二位420)，但以此方式操作于程序化与读取时，则漏极/源极404与漏极/源极406必须依其操作来做极性的反接。并且在读取其中一位的数据时，而得到的流经漏极/源极404与漏极/源极406的电流数值，会因为邻近的位被程序化后而产生所谓第二位效应(2nd-bit effect)的电位障，此电位障使得原先应该流经漏极/源极404与漏极/源极406的高电流会下降许多。
因此，利用NROM 400的第二位效应来实现本发明的多阶NROM的存储单元。当NROM 400中的第二位420被程序化时，电荷因热载子效应穿透氧化物层410，而储存在电荷陷入区域(即第二位420)，形成局部拉高(Pulled-high)的一表面能量(Surface potential)区域(即电位障)。当读取第一位418的数据时，在漏极/源极404端接地，在漏极/源极406接上一适当电压，通过改变第二位420的电位障来改变读取的电流位准，以分辨出不同程序化的电位障的准位，来作为多阶NROM的存储单元的多重状态储存。
所以，在图4中，多阶NROM 400在进行程序化时，在栅极408外加一高电压，以及在漏极/源极404与漏极/源极406加上一适当偏压，可以使得电荷储存于电荷陷入区域(即第二位420)，由于陷入在氮化物层412的电荷数量不同，所以形成的电位障的大小就不同。多阶NROM 400在进行读取时，分别在栅极408、漏极/源极404与漏极/源极406加上一适当偏压，而且在漏极/源极404与漏极/源极406所外加的电压必须要大于因第二位效应所产生的电位障，才会使MOS晶体管导通，而有电流流经漏极/源极404与漏极/源极406。在NROM 400的存储单元的漏极/源极404、漏极/源极406与控制栅416分别跨接适当的偏压，侦测流经漏极/源极404、漏极/源极406间的电流，因第二位效应所产生不同的电位障，则流经漏极/源极404、漏极/源极406间的电流形成不同的临限电流位阶，根据这些临限电流位阶可读出NROM 400的各种状态。如图5绘示本发明多阶NROM的存储单元的不同存储状态示意图为例，二位的二进制数据的存储单元必须有22个状态，每一个状态(如“11”、“10”、“01”及“00”)都对应一个参考电流位阶。
表1
| 状态 | 第一位 | 第二位 | 读取电流值 |
| 11 | Low | Low | I1 |
| 10 | Low | High Vt3 | I2 |
| 01 | Low | High Vt2 | I3 |
| 00 | High Vt1 | High/Low(Don’tcare) | I4(0) |
表1为NROM的第一位与第二位不同状态时的电位及所读取的电流，并参照图4的图标，在读取NROM 400各种不同位阶时，第一位418与第二位420必须同时决定，当是状态“00”时，则程序化第一位418至高电位Vt1，而第二位420任何电位皆可；当是状态“01”时，则只程序化第二位420至高电位Vt2；当是状态“10”时，则只程序化第二位420至高电位Vt3；当是状态“11”时，则第一位418与第二位420接为低电位。所以，在侦测流经漏极/源极404、漏极/源极406之间的电流为最大值(即表1中电流I1)时，则可判定出NROM 400目前所储存的状态是“11”；在侦测流经漏极/源极404、漏极/源极406间的电流为第二大值(即表1中电流I2)时，则可判定出NROM 400目前所储存的状态是“10”，其它状态以此类推。
综上所述，若以NROM做为多阶存储单元，与公知闪存做为多阶存储单元相比较，NROM在形成栅极的制作工艺比闪存在形成栅极的制作工艺简单，而且NROM在漏极与源极附近的区域不需要多一道离子植入的程序，只要单边读取流经漏极-源极之间的电流，就可判断NROM目前所储存的状态。
因此，本发明的优点是以NROM的构架来做成多阶存储单元，可以降低半导体制作工艺的复杂性，并可以降低半导体的设计与制造成本。
综上所述，虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书为准。
Claims (6)
1.一种多阶NROM的存储单元，其特征在于：其可形成一氮化物层，该氮化物层可以陷入数个电荷以形成数个电荷陷入区域，该些电荷陷入区域可以储存该些电荷以做为存储用的位，多阶NROM的存储单元包括：
一第一位；
一第二位；
其中，在该第二位储存该些电荷以形成一电位障，该电位障影响所读到的该第一位的一临限电流位阶的大小，通过改变该电位障的大小来设定该临限电流位阶的大小，并以该临限电流位阶的大小定义多阶NROM的存储单元的不同的存储状态。
2.如权利要求1所述的多阶NROM的存储单元，其特征在于：还包括：
一衬底；
一第一漏极/源极，形成于该衬底；
一第二漏极/源极，形成于该衬底；
一栅极，形成于该衬底之上，位于该第一漏极/源极与该第二漏极/源极之间。
3.如权利要求2所述的多阶NROM的存储单元，其特征在于：其中该栅极由下而上依序形成一第一氧化物层、该氮化物层、一第二氧化物层以及一多晶硅层。
4.如权利要求1所述的多阶NROM的存储单元，其特征在于：其中该第二位所形成的该电位障为一临限电压，该临限电压决定多阶NROM的存储单元在导通所需要的电压。
5.如权利要求1所述的多阶NROM的存储单元，其特征在于：该第一位与该第二位为该些电荷陷入区域。
6.一种多阶NROM的存储单元的操作方法，其特征在于：该存储单元可形成一氮化物层，该氮化物层可以陷入数个电荷以形成电荷陷入区域的一第一位以及一第二位，该第一位以及该第二位可以储存该些电荷以做为存储之用，多阶NROM的存储单元的操作方法的步骤包括：
在该第二位储存该些电荷以形成一电位障；
通过改变该电位障的大小来设定该第一位的一临限电流位阶的大小；
以该临限电流位阶的大小定义多阶NROM的存储单元的不同的存储状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011346256A CN100438037C (zh) | 2001-11-07 | 2001-11-07 | 多阶nrom的存储单元及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011346256A CN100438037C (zh) | 2001-11-07 | 2001-11-07 | 多阶nrom的存储单元及其操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1417862A true CN1417862A (zh) | 2003-05-14 |
| CN100438037C CN100438037C (zh) | 2008-11-26 |
Family
ID=4672623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011346256A Expired - Fee Related CN100438037C (zh) | 2001-11-07 | 2001-11-07 | 多阶nrom的存储单元及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100438037C (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100369238C (zh) * | 2003-05-30 | 2008-02-13 | 印芬龙科技股份有限公司 | Nrom半导体存储器件的制造方法 |
| CN100372121C (zh) * | 2004-03-29 | 2008-02-27 | 力晶半导体股份有限公司 | 多阶存储单元 |
| CN100382282C (zh) * | 2004-10-20 | 2008-04-16 | 力晶半导体股份有限公司 | 非挥发性存储单元的制作方法 |
| CN100463187C (zh) * | 2005-10-10 | 2009-02-18 | 旺宏电子股份有限公司 | 操作电荷捕捉非易失性存储器的方法及装置 |
| CN100463184C (zh) * | 2005-10-10 | 2009-02-18 | 旺宏电子股份有限公司 | 操作平行排列非易失性存储器的方法及装置 |
| CN100463183C (zh) * | 2005-10-10 | 2009-02-18 | 旺宏电子股份有限公司 | 操作串联排列的非易失性存储单元的方法及装置(二) |
| CN101685674B (zh) * | 2008-09-25 | 2012-04-04 | 旺宏电子股份有限公司 | 存储器编程方法及存储器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297096B1 (en) * | 1997-06-11 | 2001-10-02 | Saifun Semiconductors Ltd. | NROM fabrication method |
| US6215148B1 (en) * | 1998-05-20 | 2001-04-10 | Saifun Semiconductors Ltd. | NROM cell with improved programming, erasing and cycling |
| US6429063B1 (en) * | 1999-10-26 | 2002-08-06 | Saifun Semiconductors Ltd. | NROM cell with generally decoupled primary and secondary injection |
-
2001
- 2001-11-07 CN CNB011346256A patent/CN100438037C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100369238C (zh) * | 2003-05-30 | 2008-02-13 | 印芬龙科技股份有限公司 | Nrom半导体存储器件的制造方法 |
| CN100372121C (zh) * | 2004-03-29 | 2008-02-27 | 力晶半导体股份有限公司 | 多阶存储单元 |
| CN100382282C (zh) * | 2004-10-20 | 2008-04-16 | 力晶半导体股份有限公司 | 非挥发性存储单元的制作方法 |
| CN100463187C (zh) * | 2005-10-10 | 2009-02-18 | 旺宏电子股份有限公司 | 操作电荷捕捉非易失性存储器的方法及装置 |
| CN100463184C (zh) * | 2005-10-10 | 2009-02-18 | 旺宏电子股份有限公司 | 操作平行排列非易失性存储器的方法及装置 |
| CN100463183C (zh) * | 2005-10-10 | 2009-02-18 | 旺宏电子股份有限公司 | 操作串联排列的非易失性存储单元的方法及装置(二) |
| CN101685674B (zh) * | 2008-09-25 | 2012-04-04 | 旺宏电子股份有限公司 | 存储器编程方法及存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100438037C (zh) | 2008-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0184024B1 (ko) | 불휘발성 반도체기억장치 및 그 동작방법 | |
| KR101064765B1 (ko) | 반도체 기억 장치 | |
| JP4465009B2 (ja) | マルチレベルの仮想接地メモリのための読出方法 | |
| CN1647215A (zh) | 使用双动态参考的用于多位闪存读取的系统和方法 | |
| US7474558B2 (en) | Gated diode nonvolatile memory cell array | |
| CN100435339C (zh) | 只读存储器及只读存储单元阵列及其编程与擦除方法 | |
| US7072219B1 (en) | Method and apparatus for operating a non-volatile memory array | |
| KR100395769B1 (ko) | 비휘발성 메모리 장치의 소거 방법 | |
| US6914819B2 (en) | Non-volatile flash memory | |
| US6473342B2 (en) | Methods of operating split-gate type non-volatile memory cells | |
| CN1417862A (zh) | 多阶nrom的存储单元及其操作方法 | |
| US7474567B2 (en) | Method for programming multi-level nitride read-only memory cells | |
| CN1941415A (zh) | 半导体元件 | |
| US7272038B2 (en) | Method for operating gated diode nonvolatile memory cell | |
| US8213238B2 (en) | Non-volatile memory device having separate transistors for program and erase operations and reading operation and driving method thereof | |
| US7307888B2 (en) | Method and apparatus for operating nonvolatile memory in a parallel arrangement | |
| CN1820363A (zh) | 根据电性测试数据控制栅极绝缘层的性能及特征的方法以及执行方法的系统 | |
| US20060050554A1 (en) | Method and apparatus for operating nonvolatile memory cells in a series arrangement | |
| US7161840B2 (en) | Erase method in flash memory device | |
| EP0612107A1 (en) | Double polysilicon EEPROM cell and corresponding programming method | |
| KR100866405B1 (ko) | 플래시 메모리 소자 및 그 읽기 동작 제어 방법 | |
| US20030213991A1 (en) | Flash memory cell | |
| US7327611B2 (en) | Method and apparatus for operating charge trapping nonvolatile memory | |
| CN100390961C (zh) | 快闪存储单元及其制造方法 | |
| CN1378289A (zh) | 非挥发性内存控制电路及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 Termination date: 20191107 |