CN101640073B - 存储器读取方法及存储器 - Google Patents

存储器读取方法及存储器 Download PDF

Info

Publication number
CN101640073B
CN101640073B CN200910009693XA CN200910009693A CN101640073B CN 101640073 B CN101640073 B CN 101640073B CN 200910009693X A CN200910009693X A CN 200910009693XA CN 200910009693 A CN200910009693 A CN 200910009693A CN 101640073 B CN101640073 B CN 101640073B
Authority
CN
China
Prior art keywords
voltage
cell
storage unit
transistor
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910009693XA
Other languages
English (en)
Other versions
CN101640073A (zh
Inventor
洪俊雄
何信义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101640073A publication Critical patent/CN101640073A/zh
Application granted granted Critical
Publication of CN101640073B publication Critical patent/CN101640073B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5612—Multilevel memory cell with more than one floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种存储器读取方法及存储器，存储器包括一存储单元，此存储单元包括一第一半单元及一第二半单元。存储器读取方法包括下列步骤。施加一第一电压于存储单元以判断第一半单元的阈值电压是否高于一特定值。若第一半单元的阈值电压高于特定值，施加一第二电压于存储单元以读取第二半单元所储存的数据，第二电压高于第一电压特定值，否则施加一第三电压于存储单元以读取第二半单元所储存的数据，第三电压低于第一电压。

Description

存储器读取方法及存储器
技术领域
本发明是有关于一种存储器读取方法及存储器，且特别是有关于一种可以扩大读取区间及降低读取扰乱的存储器读取方法及存储器。
背景技术
存储器被应用于现今多种数据储存的用途。存储器包括多种型式，例如为多位阶单元(Multi-Level Cell，MLC)存储器等。请参照图1A，其绘示传统多位阶单元的示意图。多位阶单元100包括左半单元110及右半单元120。依据阈值电压分布的不同，多位阶单元100的每一个半单元可以具有多个位。
兹以每一个半单元具有2个位为例做说明，请参照图1B，其绘示多位阶单元100的阈值电压分布的分布图。其中，左半单元110及右半单元120的阈值电压分布通常是依序被定义为(11，10，01，00)，然并不限于此。于图1B中的每一个阈值电压分布都必须要尽可能地集中，以保留足够的读取区间(read window)。
然而，因为第二位效应(second-bit effect)，右半单元120的阈值电压会被左半单元110的阈值电压所影响，使得读取区间变小而导致右半单元120于被读取时产生错误。此外，若用以读取的位线电压或字线电压过高，则可能对左半单元110的低阈值电压产生影响，导致左半单元110于被读取时产生读取扰乱(read disturbance)的现象。
发明内容
有鉴于此，本发明是有关于一种存储器读取方法及存储器，通过判断相邻半单元的阈值电压的高低，据以利用不同的电压以读取目标半单元所储存的数据，具有可以扩大读取区间及降低读取扰乱的优点。
根据本发明的第一方面，提出一种存储器读取方法，存储器包括至少一存储单元，此存储单元包括一第一半单元及一第二半单元。存储器读取方法包括下列步骤。施加一第一电压于存储单元以判断第一半单元的阈值电压是否高于一特定值。若第一半单元的阈值电压高于特定值，施加一第二电压于存储单元以读取第二半单元所储存的数据，第二电压高于第一电压，否则施加一第三电压于存储单元以读取第二半单元所储存的数据，第三电压低于第一电压。
根据本发明的第二方面，提出一种存储器，包括至少一存储单元以及一偏压电路。此存储单元包括一第一半单元及一第二半单元。偏压电路用以施加电压于存储单元。其中，偏压电路施加一第一电压于存储单元以判断第一半单元的阈值电压是否高于一特定值。若第一半单元的阈值电压高于特定值，偏压电路施加一第二电压于存储单元以读取第二半单元所储存的数据，第二电压高于第一电压，否则偏压电路施加一第三电压于存储单元以读取第二半单元所储存的数据，第三电压低于该第一电压。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1A绘示传统多位阶单元的示意图。
图1B绘示多位阶单元的阈值电压分布的分布图。
图2绘示依照本发明较佳实施例的存储器读取方法的流程图。
图3绘示依照本发明较佳实施例的存储器的部份电路图。
【主要元件符号说明】
100、310：多位阶单元
110：左半单元
120：右半单元
300：存储器
312：第一半单元
314：第二半单元
320：偏压电路
330：第一偏压产生器
340：第二偏压产生器
具体实施方式
本发明是提供一种存储器读取方法及存储器，通过判断相邻半单元的阈值电压的高低，据以利用不同的电压以读取目标半单元所储存的数据，故可以扩大(enlarge)读取区间(read window)及降低读取扰乱(readdisturbance)。
于本发明下述的实施例中，兹举存储器为一多位阶单元存储器，及存储单元为多位阶单元为例做说明，然并不限于此。
请参照图2，其绘示依照本发明较佳实施例的存储器读取方法的流程图。本实施例所揭露的存储器读取方法，实质上是应用于一多位阶单元(MLC)存储器，此多位阶单元存储器包括多个存储单元区块，每一个存储单元区块包括多个多位阶单元，每一个多位阶单元包括一左半单元及一右半单元。此多位阶单元存储器例如为一电荷捕捉存储器(charge trappedmemory)。
下面以一多位阶单元的右半单元为所欲读取的目标单元，左半单元为相邻单元为例做说明。首先，于步骤S200中，施加一第一电压于多位阶单元的漏极端的位线，以判断相邻的左半单元的阈值电压是否高于一特定值。其中，特定值为4伏特。其中，第一电压为不会造成读取扰乱的多位阶单元的漏极端电压的上限，例如为1.6伏特，但不限于此，可能随着工艺演进而有所改变。步骤S200实质上是用以判断相邻的左半单元的阈值电压属于高阈值电压或低阈值电压。
若左半单元的阈值电压高于特定值，亦即左半单元的阈值电压属于高阈值电压，则于步骤S210中，施加一第二电压于多位阶单元的漏极端的位线，以读取目标的右半单元所储存的数据，其中第二电压高于第一电压。第二电压为一高位线电压，例如为1.8伏特。对于多位阶单元而言，若漏极端的偏压为高电压电平，则多位阶单元的左半单元及右半单元的阈值电压比较不会受影响。故于步骤S210中，利用高位线电压以读取右半单元所储存的数据，可以降低第二位效应对于右半单元的阈值电压的影响，使得读取区间扩大。此外，因为左半单元的阈值电压属于高阈值电压而不会受位线的电压影响，可降低读取扰乱的现象。
若左半单元的阈值电压低于特定值，亦即左半单元的阈值电压属于低阈值电压，则于步骤S220中，施加一第三电压于多位阶单元的漏极端的位线，以读取右半单元所储存的数据，其中第三电压低于第一电压。第三电压为一低位线电压，例如为1.4伏特。因为左半单元的阈值电压属于低阈值电压，若利用高位线电压以读取右半单元所储存的数据，则高位线电压会影响到左半单元的低阈值电压而趋向高阈值电压，导致左半单元于被读取时产生读取扰乱的现象。故利用低位线电压以读取右半单元所储存的数据，可以避免影响到左半单元的低阈值电压，降低读取扰乱的现象。
此外，上述的存储器读取方法中，是以第一电压、第二电压及第三电压被施加于多位阶单元的漏极端为例做说明，然并不限于此。第一电压、第二电压及第三电压亦可被施加于多位阶单元所对应的字线，亦可达到同样的效果。
此外，本发明亦提供一种存储器。请参照图3，其绘示依照本发明较佳实施例的存储器的部份电路图。存储器300例如为一电荷捕捉存储器，其包括多个多位阶单元及一偏压电路320。于图3中，是仅以多位阶单元310为例做说明，然并不限于此。多位阶单元310包括一第一半单元312及一第二半单元314。偏压电路320用以施加电压于多位阶单元310。偏压电路320施加一第一电压于多位阶单元310以判断第一半单元312的阈值电压是否高于一特定值。其中，此特定值实质上例如为4伏特。
若第一半单元312的阈值电压高于特定值，偏压电路320施加一第二电压于多位阶单元310以读取第二半单元314所储存的数据，第二电压高于第一电压，否则偏压电路320施加一第三电压于多位阶单元310以读取第二半单元314所储存的数据，第三电压低于第一电压。其中，第一电压、第二电压及第三电压例如被施加于多位阶单元310的漏极端，且第一电压实质上例如为1.6伏特。然并不限于此，第一电压、第二电压及第三电压亦可被施加于多位阶单元310所对应的字线WL。
此外，偏压电路320包括一第一偏压产生器330及一第二偏压产生器340、一第一晶体管M1、一第二晶体管M2、一第三晶体管M3以及一第四晶体管M4。第一晶体管M1的第一端耦接至一电源VDD，第一晶体管M1的第二端耦接至多位阶单元310的第一端，第一晶体管M1的控制端耦接至第一偏压产生器330。第二晶体管M2的第一端耦接至多位阶单元310的第一端，第二晶体管M2的第二端耦接至一地电压GND，第二晶体管M2的控制端接收一第一控制信号Ctrl1。
第三晶体管M3的第一端耦接至电源VDD，第三晶体管M3的第二端耦接至多位阶单元310的第二端，第三晶体管M3的控制端耦接至第二偏压产生器340。第四晶体管M4的第一端耦接至多位阶单元310的第二端，第四晶体管M4的第二端耦接至地电压GND，第四晶体管M4的控制端接收一第二控制信号Ctrl2。
第一偏压产生器330以第一电压加上第一晶体管M1的阈值电压导通第一晶体管M1，第一控制信号Ctrl1截止第二晶体管M2，第二偏压产生器340截止第三晶体管M3，第二控制信号Ctrl2导通第四晶体管M4。如此一来，多位阶单元310的第一端的电压被第一晶体管M1箝位在第一电压，多位阶单元310的第二端耦接至地电压GND，使得偏压电路320得以判断第一半单元312的阈值电压是否高于特定值。
若第一半单元312的阈值电压高于特定值，则第一偏压产生器330截止第一晶体管M1，第一控制信号Ctrl1导通第二晶体管M2，第二偏压产生器340以高于第一电压的第二电压加上第三晶体管M3的阈值电压导通第三晶体管M3，第二控制信号Ctrl2截止第四晶体管M4。如此一来，多位阶单元310的第二端的电压被第三晶体管M3箝位在第二电压，多位阶单元310的第一端耦接至地电压GND，使得偏压电路320得以读取第二半单元314所储存的数据。
若第一半单元312的阈值电压低于特定值，则第一偏压产生器330截止第一晶体管M1，第一控制信号Ctrl1导通第二晶体管M2，第二偏压产生器340以低于第一电压的第三电压加上第三晶体管M3的阈值电压导通第三晶体管M3，第二控制信号Ctrl2截止第四晶体管M4。如此一来，多位阶单元310的第二端的电压被第三晶体管M3箝位在第三电压，多位阶单元310的第一端耦接至地电压GND，使得偏压电路320得以用来读取第二半单元314所储存的数据。
上述的存储器300的操作原理已详述于本发明实施例所揭露的存储器读取方法中，故于此不再重述。
本发明上述实施例所揭露的存储器读取方法及存储器，是通过判断所要读取的目标单元其相邻半单元的阈值电压为高阈值电压或低阈值电压。若相邻半单元的阈值电压为高阈值电压，则以高位线电压或高字线电压读取目标半单元所储存的数据，而得以扩大读取区间并降低第二位效应。若相邻半单元的阈值电压为低阈值电压，则以低位线电压或低字线电压读取目标半单元所储存的数据，而得以降低读取扰乱。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求所界定的范围为准。

Claims (15)

1.一种存储器读取方法，该存储器包括至少一存储单元，该存储单元包括一第一半单元及一第二半单元，其特征在于，该存储器读取方法包括：
施加一第一电压于该存储单元以判断该第一半单元的阈值电压是否高于一特定值；以及
若该第一半单元的阈值电压高于该特定值，施加一第二电压于该存储单元以读取该第二半单元所储存的数据，该第二电压高于该第一电压，否则施加一第三电压于该存储单元以读取该第二半单元所储存的数据，该第三电压低于该第一电压。
2.根据权利要求1所述的存储器读取方法，其特征在于，该第一电压、该第二电压及该第三电压是被施加于该存储单元的漏极端。
3.根据权利要求1所述的存储器读取方法，其特征在于，该第一电压为1.6伏特。
4.根据权利要求1所述的存储器读取方法，其特征在于，该特定值为4伏特。
5.根据权利要求1所述的存储器读取方法，其特征在于，该第一电压为不会造成读取扰乱的存储单元的漏极端电压的上限。
6.根据权利要求1所述的存储器读取方法，其特征在于，该第一电压、该第二电压及该第三电压是被施加于该存储单元所对应的字线。
7.一种存储器，其特征在于，包括：
至少一存储单元，包括一第一半单元及一第二半单元；以及
一偏压电路，用以施加电压于该存储单元；
其中，该偏压电路施加一第一电压于该存储单元以判断该第一半单元的阈值电压是否高于一特定值，若该第一半单元的阈值电压高于该特定值，该偏压电路施加一第二电压于该存储单元以读取该第二半单元所储存的数据，该第二电压高于该第一电压，否则该偏压电路施加一第三电压于该存储单元以读取该第二半单元所储存的数据，该第三电压低于该第一电压。
8.根据权利要求7所述的存储器，其特征在于，该第一电压、该第二电压及该第三电压是被施加于该存储单元的漏极端。
9.根据权利要求7所述的存储器，其特征在于，该第一电压为1.6伏特。
10.根据权利要求7所述的存储器，其特征在于，该特定值为4伏特。
11.根据权利要求7所述的存储器，其特征在于，该偏压电路包括：
一第一偏压产生器及一第二偏压产生器；
一第一晶体管，该第一晶体管的第一端耦接至一电源，该第一晶体管的第二端耦接至该存储单元的第一端，该第一晶体管的控制端耦接至该第一偏压产生器；
一第二晶体管，该第二晶体管的第一端耦接至该存储单元的第一端，该第二晶体管的第二端耦接至一地电压，该第二晶体管的控制端接收一第一控制信号；
一第三晶体管，该第三晶体管的第一端耦接至该电源，该第三晶体管的第二端耦接至该存储单元的第二端，该第三晶体管的控制端耦接至该第二偏压产生器；以及
一第四晶体管，该第四晶体管的第一端耦接至该存储单元的第二端，该第四晶体管的第二端耦接至该地电压，该第四晶体管的控制端接收一第二控制信号。
12.根据权利要求11所述的存储器，其特征在于，该第一偏压产生器导通该第一晶体管，该第一控制信号截止该第二晶体管，该第二偏压产生器截止该第三晶体管，该第二控制信号导通该第四晶体管，使得该偏压电路施加该第一电压于该存储单元的第一端以判断该第一半单元的阈值电压是否高于该特定值。
13.根据权利要求12所述的存储器，其特征在于，若该第一半单元的阈值电压高于该特定值，该第一偏压产生器截止该第一晶体管，该第一控制信号导通该第二晶体管，该第二偏压产生器导通该第三晶体管，该第二控制信号截止该第四晶体管，使得该偏压电路施加该第二电压于该存储单元以读取该第二半单元所储存的数据，该第二电压高于该第一电压。
14.根据权利要求12所述的存储器，其特征在于，若该第一半单元的阈值电压低于该特定值，该第一偏压产生器截止该第一晶体管，该第一控制信号导通该第二晶体管，该第二偏压产生器导通该第三晶体管，该第二控制信号截止该第四晶体管，使得该偏压电路施加该第三电压于该存储单元以读取该第二半单元所储存的数据，该第三电压低于该第一电压。
15.根据权利要求7所述的存储器，其特征在于，该第一电压、该第二电压及该第三电压是被施加于该存储单元所对应的字线。
CN200910009693XA 2008-07-31 2009-02-04 存储器读取方法及存储器 Expired - Fee Related CN101640073B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/183,285 2008-07-31
US12/183,285 US8031523B2 (en) 2008-07-31 2008-07-31 Memory and reading method thereof

Publications (2)

Publication Number Publication Date
CN101640073A CN101640073A (zh) 2010-02-03
CN101640073B true CN101640073B (zh) 2012-09-05

Family

ID=41608207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910009693XA Expired - Fee Related CN101640073B (zh) 2008-07-31 2009-02-04 存储器读取方法及存储器

Country Status (3)

Country Link
US (1) US8031523B2 (zh)
CN (1) CN101640073B (zh)
TW (1) TWI375225B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK2192946T3 (da) * 2007-09-25 2022-11-21 Otsuka Pharma Co Ltd Kropsintern anordning med virtuel dipol signalforstærkning
CN104299641B (zh) * 2013-07-16 2017-05-03 旺宏电子股份有限公司 多阶存储器的操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209385B1 (en) * 2006-01-06 2007-04-24 Macronix International Co., Ltd. Array structure for assisted-charge memory devices
CN101105976A (zh) * 2006-07-14 2008-01-16 旺宏电子股份有限公司 从非易失性存储器读取数据的方法及装置
CN101178932A (zh) * 2006-11-06 2008-05-14 旺宏电子股份有限公司 读取双位存储单元的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6799256B2 (en) * 2002-04-12 2004-09-28 Advanced Micro Devices, Inc. System and method for multi-bit flash reads using dual dynamic references
US7123532B2 (en) * 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US7038948B2 (en) * 2004-09-22 2006-05-02 Spansion Llc Read approach for multi-level virtual ground memory
US8264028B2 (en) * 2005-01-03 2012-09-11 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7796436B2 (en) * 2008-07-03 2010-09-14 Macronix International Co., Ltd. Reading method for MLC memory and reading circuit using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209385B1 (en) * 2006-01-06 2007-04-24 Macronix International Co., Ltd. Array structure for assisted-charge memory devices
CN101105976A (zh) * 2006-07-14 2008-01-16 旺宏电子股份有限公司 从非易失性存储器读取数据的方法及装置
CN101178932A (zh) * 2006-11-06 2008-05-14 旺宏电子股份有限公司 读取双位存储单元的方法

Also Published As

Publication number Publication date
CN101640073A (zh) 2010-02-03
TWI375225B (en) 2012-10-21
US8031523B2 (en) 2011-10-04
TW201005742A (en) 2010-02-01
US20100027331A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
CN101128883B (zh) 闪存装置、电子系统及用于编程多级非易失性存储器装置的方法
CN101821812B (zh) 存储器装置编程窗口调整
CN101584005B (zh) 非易失性存储器中的经分割擦除及擦除验证
CN103081015B (zh) 利用位线电压逐步增加来对非易失性存储器进行编程
CN1826659B (zh) 存储器系统、读取存储在该存储器系统中数据的方法及为存储器系统所执行的方法
CN101361136B (zh) Nand架构存储器装置及操作
EP2748821B1 (en) Threshold voltage compensation in a memory
CN101584006B (zh) 非易失性存储器中的经分割的软编程
US5729492A (en) Sense amplifier having capacitively coupled input for offset compensation
CN101667446B (zh) 存储器及其读取方法
CN101071646B (zh) 操作非易失性存储器的方法和非易失性存储集成电路
KR920018767A (ko) 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치
KR20130009755A (ko) 다수의 데이터 상태-실패들을 허용하는 비휘발성 메모리에서 다중 비트 프로그래밍 방법 및 프로그래밍 실패의 경우 데이터 복구 방법
CN102483955A (zh) 用于处理存储器装置中的阈值电压改变的方法、装置及系统
US20160005474A1 (en) Memory devices and programming memory arrays thereof
KR20110081992A (ko) 데이터 신뢰성을 증가시키는 메모리 장치 프로그래밍
CN110415744B (zh) 基于铁电晶体管的非易失存储器
KR950006866A (ko) 고 내구성을 갖는 플래시 이이피롬 어레이
CN101620888B (zh) 多位阶单元存储器的读取方法及应用其的读取电路
CN108172250A (zh) 高速和低功率读出放大器
US6870772B1 (en) Nonvolatile semiconductor memory device
JP2007193854A (ja) 半導体記憶装置
KR100308132B1 (ko) 비휘발성 메모리소자와 그의 셀어레이 및 그의 데이타 센싱방법
CN101640073B (zh) 存储器读取方法及存储器
CN102867544A (zh) 测试存储阵列的方法及控制装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20220204

CF01 Termination of patent right due to non-payment of annual fee