TWI360124B - Memory and method for metal bit line arrangement t - Google Patents

Memory and method for metal bit line arrangement t Download PDF

Info

Publication number
TWI360124B
TWI360124B TW096113710A TW96113710A TWI360124B TW I360124 B TWI360124 B TW I360124B TW 096113710 A TW096113710 A TW 096113710A TW 96113710 A TW96113710 A TW 96113710A TW I360124 B TWI360124 B TW I360124B
Authority
TW
Taiwan
Prior art keywords
metal bit
bit line
memory
selection
metal
Prior art date
Application number
TW096113710A
Other languages
English (en)
Other versions
TW200834582A (en
Inventor
Wen Chiao Ho
Kuen Long Chang
Chun Hsiung Hung
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200834582A publication Critical patent/TW200834582A/zh
Application granted granted Critical
Publication of TWI360124B publication Critical patent/TWI360124B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Description

1360124 - m
* 三達編號·· TW3349PA 九、發明說明： - 【發明所屬之技術領域】 本發明是有關於一種金屬位元線排列方法，且特別是 有關於一種沒有耦合效應之金屬位元線排列方法。 【先前技術】 請參照第1圖，其繪示乃傳統記憶體之記憶單元區塊 之部份電路圖。記憶單元區塊100包括多個記憶單元 Φ Τ1〜Τ16、多條金屬位元線MBL0〜MBL7以及多個選擇電晶 體，此些選擇電晶體係分別由多個選擇訊號SEL0〜SWL7所 控制。於第1圖中，記憶單元Τ1〜Τ16係舉多位元單元 (Multi-Bit Cell)為例，每個記憶單元均具有2個半單 元，但並不限於此。 舉記憶單元T4為目標記憶單元為例。當要讀取記憶 單元T4之左半單元（left half cell)hc6時，選擇訊號 SEL4導通選擇電晶體ST1，使得記憶單元T4之汲極D與 • 金屬位元線MBL0電性連接；同時，選擇訊號邠L3導通選 擇電晶體ST2，使得記憶單元T4之源極S與金屬位元線 • MBL3電性連接。然後，利用源極端感測（source side ' sensing)的技術，從金屬位元線MBL3感測由記憶單元T4 之没極D流至記憶單元Τ4之源極S夕單元電流I eel 1，並將 單元電流Icell與參考單元（未繪示於圖）所輸出之參考電流 Iref作比較以判斷記憶單元T4之左半單元hc6所儲存之資 1 湖 124 : 泰 ：
: TW3349PA k • 然而，當記憶單元T4被讀取時，其汲極端D右邊之 • °己隐單元T5〜T16均會被充電（charge up)。由於選擇訊號 • SEL3同時亦導通選擇電晶體ST4，使得金屬位元線MBL7 • 破充電。此外，選擇訊號SEL4同時亦導通選擇電晶體sn， 使得金屬位元線MBL4被充電。其中，由於金屬位元線 糸相鄰於金屬位元線，故金屬位元線MBL4之充電會 ”金屬位元線WBL3產生搞合效應（C0Upling effect)，印 心早元Τ4之操作區間（reading wind〇w)大幅減少’如此 • 來’將會使得從金屬位元線MBL3所感測到之單元電流 二不正確，影響到記憶單元T4之左半單元hc6所儲存之 、貝=之讀取正確性。而為了減少耦合效應所產生的影響， ^需要利用複雜之電路來移除柄合效應，如此—來，將 使得記憶體面積增加，提高成本。 【發明内容】 本發明係有關於一種金屬位元線排列方法，利用重新 卜歹〗金屬位元線，使得記憶單元於被讀取時，其源極所電 性連接之金屬位元線不會相鄰於其他被充電之金屬 位元 、’ ’故不會有輕合效應產生，使得記憶體能以源極端感測 ’ 之技術正蜂地讀取儲存於記憶單元之資料。 、；赫據本發明之第—方面，提出一種金屬位元線排列方 &係'應用& 5己憶體’記憶體為-虛擬接地陣列記憶 體《己隐體，、有夕個記憶單元區塊，記憶單元區塊分別具 有夕個"己隐單元、多個選擇電晶體及m條金屬位元線，m 1360124 = 3，
三^|§號：TW334卯A 為正整數。記憶單元之及極所電性連接之金屬位元線係定 •—義為没極金屬位元線’源極所電性連接之金屬位元線係定 A為源極金屬位元線。金屬位元線㈣方法包括，當讀取 . ^ ’使知被充電之金屬位元線不相鄰於目標記憶單元之源 極金屬位元線。 …根據本發明之第二方面，提出一種記憶體，包括多個 單70區塊’每一個錢單元區塊具有多個記憶單元、多個 .選擇電晶體及多條金屬位元線。其中，記憶單元之没極所 _ t性連接之該金屬位元線蚊義為―〉及極金屬位元線，源 極所電性連接之該金屬位^線係定義為―源極金屬位元 ‘、線。其^，當讀取時，被充電之金屬位元線不相鄰於-目 標記憶單元之源極金屬位元線。 為讓本發明之上述内容能更明顯易懂，下文特舉一較 佳實施例，並配合所_式’作詳細說明如下： 【實施方式】 本發明係提供-種金屬位元線排列方法，係應用於一 記憶體，該記憶體為-虛擬接地陣列（virtuai仰㈣ ’利用重新排列之金屬位元線，使得當記憶 =被讀取時’記憶單元之源極所電性連接之金屬位元線 2相鄰於級㈣記料元之祕之電㈣被充電之 位凡線，故不會有耦合效應產生，使得記憶體能夠以 源極端感測之技術正確地讀取儲存於記憶單元之資料。 請參照第2圖，其繪示乃依照本發明較佳實施例之金 7 f360124
- 三達編號：TW3349PA 屬位元線排列方法之流程圖。此金屬位元線排列方法係應 - 用於一記憶體，記憶體係為一虛擬接地陣列記憶體。記憶 體具有多個記憶單元區塊，每一個記憶單元區塊具有多個 記憶單元、m條金屬位元線及多個選擇電晶體，此些選擇 ' 電晶體係由η個選擇訊號所控制，m及η為正整數。記憶 體係採用源極端感測之技術，感測目標記憶單元經由源極 金屬位元線所輸出之一單元電流以判斷目標記憶單元所 儲存之資料。 Φ 首先，於步驟200中，選擇多個記憶單元之一為一目 標記憶單元。.當目標記憶單元被讀取時，目標記憶單元之 汲極所.電性連接之金屬位元線係定義為一汲極金屬位元 線，目標記憶單元之源極所電性連接之金屬位元線係定義 為一源極金屬位元線。其中，當目標記憶單元被讀取時， η個選擇訊號之第一選擇訊號係導通多個選擇電晶體之第 一選擇電晶體，使得目標記憶單元之汲極電性連接汲極金 屬位元線，η個選擇訊號之第二選擇訊號係導通多個選擇 • 電晶體之第二選擇電晶體，使得目標記憶單元之源極電性 連接源極金屬位元線。 然後，於步驟210中，分類其餘之金屬位元線於目標 記憶單元被讀取時是否被充電。其中，於目標記憶單元被 讀取時，汲極金屬位元線係影響位於目標記憶單元之汲極 側之其餘記憶單元。此時，第一選擇訊號亦導通多個選擇 電晶體之第三選擇電晶體，使得m條金屬位元線之第一金 屬位元線被充電，並且第二選擇訊號亦導通多個選擇電晶 1360124 一
' 三麵號：TW334卯A
體之第四選擇電晶體，使得 元線被充電。 111條金屬位元線之第二金屬位
接著，於步騾220中，排列m條金屬位元線，使俨 充電之金屬位元線不相鄰於源極金屬位元線，亦即使^ 金屬位元線及第二金屬位元線不相鄰於源極金屬位元 線H來’被充電之金屬位元線即不會與源極金: π線產生耦合效應，導致記憶體無法從源極金屬位元線正 確感測單元電流而錯誤判斷目標記憶單元所儲存之資 料。步驟220實質上相對於本實施例所揭露之金屬位元線 排列方法係為一必要條件。然後，本實施例所揭露之金屬 位元線排列方法，更可排列m條金屬位元線，使得汲極金 屬位元線不相鄰於源極金屬位元線’此條件實質上相對於 本實施例所揭露之金屬位元線排列方法係為一非必要條 件’即在被充電之金屬位元線不相鄰於源極金屬位元線之 前提下’儘可能使得汲極金屬位元線不相鄰於源極金屬位 元線。 兹配合第1圖中之記憶單元區塊1〇〇為例做說明，但 不限於此。記憶單元區塊100係為記憶體之多個記憶單元 區塊之一’記憶單元區塊100包括16個記憶單元T1-T16, 8條金屬位元線mbl〇〜MBL7及多個選擇電晶體，此些選擇 電晶體係分別由8個控制訊號SEL0-SEL8所控制。16個記 憶單元T1〜T16係以雙位元單元為例做說明，總共包括半 單元hc0~hc31，但不限於此。以記憶單元T4為目標記憶 單元為例’當要讀取記憶單元T4之左半單元時，汲極金 9 IS6f)124 - 〜 · .. .
三達編號：TW334卯A . 屬位元線為金屬位元線MBLO,源極金屬位元線為金屬位元 • 線MBL3 ’被充電之金屬位元線係為金屬位元線MBL4及金 屬位元線MBL7,本實施例所揭露之金屬位元線排列方法即 • 是要使得被充電之金屬位元線MBL4及金屬位元線MBL7不 相鄰於源極金屬位元線MBL3。 明參照表1 ’其乃記憶單元區塊100之32個半單元 hc〇〜hc31 之讀取情況列表（read condition table)。其 中三—No.係表示半單元之號碼，” D”係表示與目標記 籲憶單兀之汲極所電性連接之祕金屬位元線，” s，，係表 不與，目標記憶，元之源極所電性連接之源極金屬位元 、線’ ” SEL(ON)係、表示用以導通選擇電晶體之選擇訊 號 Charge Up係表示非與目標記憶單元電性連接但 會被充電之金屬位元線。
No.0 2_ I4 D ---〜MBLi ——MBLo --、MBl2_MBLi 6_7_8 MBL3^MBL2 ----mbl〇 --^—,JBL3^MBLi s SEL(ON) Charge Up MBLO SEL(0 ， 1) MBL(4 ， 5) MBLI SEL(0 ， 1) MBL(4 ， 5) MBLI SEL(1 ， 2) MBL(5 ， 6) MBL2 SEL(1 ， 2) MBL(5 ， 6) MBL2 SEL(2 ， 3) MBL(6 ， 7) 一 — MBL3 SEL(2 ， 3) MBU'6，7) MBL3 SELX3，4) MBL(4 ， 7) MBLO SEL(3 ， 4) MBL(4 ， 7) MBLO SEL(4 ， 5) MBL(4 ， 5) 1360124 三達編號：TW3349PA 9 MBL0 MBL1 SEL(4 ， 5) MBL(4 ， 5) 10 MBL2 MBL1 SEL(5 ， 6) MBL(5 ， 6) 11 MBL1 MBL2 SEL(5 ， 6) MBL(5 ， 6) 12 MBL3 MBL2 SEL(6 ， 7) MBL(6 ， 7) 13 MBL2 MBL3 SEL(6 ’ 7) MBL(6 ， 7) 14 MBL4 MBL3 SEL(0 ’ 7) MBL(0 ， 7) 15 MBL3 MBL4 SEL(0 ， 7) MBL(0 ， 7) 16 MBL5 MBL4 SEL(0 ， 1) MBL(0 ， 1) 17 MBL4 MBL5 SEL(0 ， 1) MBL(0 ， 1) 18 MBL6 MBL5 SEL(1 ， 2) MBL(1 ， 2) 19 MBL5 MBL6 SEL(1 ， 2) MBL(1 ， 2) 20 MBL7 MBL6 SEL(2 ， 3) MBL(2 ， 3) 21 MBL6 MBL7 SEL(2 ， 3) MBL(2 ， 3) 22 MBL4 MBL7 SEL(3 ， 4) MBL(0 ， 3) 23 MBL7 MBL4 SEL(3 ， 4) MBL(0 ， 3) 24 MBL5 MBL4 SEL(4 ， 5) MBL(0 ， 1) 25 MBL4 MBL5 SEL(4 ， 5) MBL(0 ， 1) 26 MBL6 MBL5 SEL(5 ， 6) MBL(1 ， 2) 27 MBL5 MBL6 SEL(5 ， 6) MBL(1 ， 2) 28 MBL7 MBL6 SEL(6 ， 7) MBL(2 ， 3) 29 MBL5 MBL7 SEL(6 ， 7) MBL(2 ， 3) 30 MBL0 MBL7 SEL(0 ， 7 MBL(3 ， 4) 31 MBL7 MBL0 SEL(0 ， 7) MBL(3 ， 4) 表1 11 ΓΪ60124
' 三達編號：TW3349PA 畢 .· 將上述之表1經過整理可以得到表2。請參照表2， 其乃記憶單元區塊100之32個半單元hcO〜hc31之另一讀 取情況列表。其中，” S”係表示與目標記憶單元之源極 所電性連接之源極金屬位元線，”禁止”係表示不能被排 列於” S”旁之被充電之金屬位元線，” D”係表示與目標 記憶單元之汲極所電性連接之汲極金屬位元線，”選擇 Γ為滿足”禁止”且不為” D”之金屬位元線，”選擇 φ 2”為滿足”禁止”之金屬位元線。”選擇Γ為最佳之相 鄰金屬位元線之選擇，非與目標記憶單元電性連接但會被 充電之金屬位元線及汲極金屬位元線均不相鄰於源極金 屬位元線。”選擇2”為次佳之相鄰位元線之選擇，非與 目標記憶單元電性連接但會被充電之金屬位元線係不相 鄰於源極金屬位元線，但汲極金屬位元線可能相鄰於源極 金屬位元線。 S 禁止 D 選擇1 選擇2 MBL0 MBL3,4,5,7 MBL1,3,7 MBL2, 6 MBL1 MBL1 MBL4,5,6 MBLO,2 MBL3,7 MBLO, 2 MBL2 MBL5, 6, 7 MBL1,3 MBL0,4 MBL1,3 MBL3 MBL0,4,6,7 MBLO,2,4 MBL1,5 MBL2 MBL4 MBLO, 1,3,7 MBL3, 5, 7 MBL2, 6 MBL5 MBL5 MBLO, 1, 2 MBL4, 6 MBL3, 7 MBL4, 6 MBL6 MBL1,2,3 MBL5,7 MBLO,4 MBL5, 7 12 1360124 三達編號：TW3349PA MBL7 MBL0, 2, 3, 4 MBL0, 4, 6 MBL1, 5 MBL6 表2 經過表2之筛檢，可以得到8條金屬位元線之最佳排 列為下列 2 種組合：（MBL2，MBL0，MBL1，MBL3，MBL5， MBL7 ， MBL6 ， MBL4)及（MBL2 ， MBL0 ， MBL1 ， MBL7 ， MBL6 ， MBL4，MBL5，MBL3)。請參照第3圖，其繪示乃依照本發 明較佳實施例之記憶單元區塊之部份電路圖。於記憶單元 區塊300中，金屬位元線之排列係以（MBL2，MBL0，MBU， MBL3，MBL5，MBL7，MBL6，MBL4)為例。 上述之2種金屬位元線之最佳排列中，被充電之金屬 位元線不相鄰於源極金屬位元線，少數汲極金屬位元線係 相鄰於源極金屬位元線。如此一來，當目標記憶單元被讀 取時，非與目標記憶單元電性連接但會被充電之金屬位元 線不會跟與目標記憶單元之源極金屬位元線產生耦合效 應，目標記憶單元之操作區間不會被影響，故可以正確地 利用源極端感测之技術以判斷目標記憶單元所儲存之資 料。此外，大部份之汲極金屬位元線不相鄰於源極金屬位 元線，更降低記憶體採用源極端感測技術產生錯誤之可能 性0 金屬位元線排列方法並不限於上述之16種金屬位元 線之隶佳排列，仍有其他的金屬位元線排列方法，使得被 充電之金屬位元線不相鄰於源極金屬位元線，但較多數之 汲極金屬位元線會相鄰於源極金屬位元線。如此—來，雖
三達編號：TW3349PA 然整體表現會較上述之16種金屬位元線之最佳排列為 差，但仍移除了耦合效應。
本發明上述實施例所揭露之金屬位元線排列方法，係 利用重新排列金屬位元線之機制’應用於虛擬接地陣列記 憶體，使得當記憶單元被讀取時，記憶單元之源極所電性 連接之金屬位元線不會相鄰於其他因為記憶單元之汲極 之電位而被充電之金屬位元線，故移除了因為源極端感測 技術所產生之耦合效應，使得記憶體能夠從記憶單元之源 極正確地感_存於記憶單元之資料。此外，^於本發明 上述所揭露之實施例僅利用重新排列金屬位 A :來=編應所產生的問題，而非用複雜上實 見來合效應，故記憶體之面積減小，使得縣 知上所述，雖然本發明已以一齡 然其並非用以限定本發明。本發明“例揭路如上 常知n . . , 斤屬技術領域中且有通 吊知4者，在不脫離本發明之精神 /、名 範圍當視後附之申請 之更動與潤舞。因此，本發明之保護乾内’當可作各種 專利範圍所界定者為準。 1360124 :
4 三達編號：TW3349PA .*· 【圖式簡單說明】 - 第1圖繪示傳統記憶體之記憶單元區塊之部份電路 圖。 第2圖繪示依照本發明較佳實施例之金屬位元線排 列方法之流程圖。 第3圖繪示依照本發明較佳實施例之記憶單元區塊 之部份電路圖。 【主要元件符號說明】 100、300 :記憶單元區塊 hcO〜hc31 :半單元 ST1〜ST4 :選擇電晶體
15

Claims (1)

  1. 13681 作"ύ。 十、申請專利範圍： 1. 一種金屬位元線排列方法，係應用於一記憶體， 該記憶體係為一虛擬接地陣列記憶體，該記憶體具有複數 個記憶單元區塊，各該些記憶單元區塊具有複數個記憶單 元、複數個選擇電晶體及m條金屬位元線，m為正整數， 各該些記憶單元之汲極所電性連接之該金屬位元線係定 義為一汲極金屬位元線，各該些記憶單元之源極所電性連 接之該金屬位元線係定義為一源極金屬位元線，該金屬位 ®元線排列方法包括： 當讀取該些記憶單元每一個記憶單元時，導通對應該 每一個記憶單元之一第一選擇電晶體，以電性連接該每一 個記憶單元之汲極至對應之該汲極金屬位元線·，同‘時透過 導通之該第一選擇電晶體對該m條金屬位元線之一第一金 屬位元線充電，其中被充電之該第一金屬位元線不相鄰於 對應之該每一個記憶單元之該源極金屬位元線。 2. 如申請專利範圍第1項所述之金屬位元線排列方 *法，更包括： 排列該m條金屬位元線，使得該每一個記憶單元之該 汲極金屬位元線不相鄰於對應之該源極金屬位元線。 3. 如申請專利範圍第1項所述之金屬位元線排列方 法，其中，該些選擇電晶體由η個選擇訊號所控制，η為 正整數，其中，當一目標記憶單元被讀取時，該η個選擇 訊號之一第一選擇訊號係導通該些選擇電晶體之該第一 選擇電晶體，使得該目標記憶單元之汲極電性連接對應之 16 1360124 « « 2010/10/7 修正 該汲極金屬位元線，該n個選擇訊號之一第二選擇訊號係 導，該些選擇電晶體之一第二選擇電晶體，使得該目標記 憶單兀之源極電性連接對應之該源極金屬位元線。 4. 如申請專利範圍第3項所述之金屬位元線排列方 法’其中’於該目標記憶單元被讀取時，該第一選擇訊號 導通該些選擇電晶體之一第三選擇電晶體，並且該第二選 擇訊號導通該些選擇電晶體之一第四選擇電晶體，使得該 些金屬位7G線之該第一金屬位元線及一第二金屬位元線 被充電。 5. 如申請專利範圍第4項所述之金屬位元線排列方 法，其中，排列該m條金屬位元線，使得該第一金屬位元 線及該第二金屬位元線不相鄰於該目標記憶單元之該源 極金屬位元線。 6·如申請專利範圍第5項所述之金屬位元線排列方 法’其令’當m=8，該8條金屬位元線之最佳排列順序由 左至右依序包括： (金屬位元線2 ’金屬位元線〇，金屬位元線1，金屬 位元線3 ’金屬位元線5 ’金屬位元線7，金屬位元線6， 金屬位元線4)。 7.如申請專利範圍第5項所述之金屬位元線排列方 法，其中’當m=8，該8條金屬位元線之最佳排列順序由 左至右依序包括： (金屬位元線2 ’金屬位元線〇，金屬位元線1，金屬 位元線7 ’金屬位元線6，金屬位元線4，金屬位元線5， 17 U6Q124 2010/10/7 修正 金屬位元線3)。 8. —種記憶體，包括： 複數個記憶單元區塊，每一個記憶單元區塊具有複數 個記憶單元、複數個選擇電晶體及複數條金屬位元線； 其中，各該些記憶單元之汲極所電性連接之該金屬位 元線係定義為一汲極金屬位元線，各該些記憶單元之源極 所電性連接之該金屬位元線係定義為一源極金屬位元線； 其中，當讀取該些記憶單元之每一個記憶單元時，該 '· 每一個記憶單元之一第一選擇電晶體被導通以電性連接 該每一個記憶單元之汲極至對應之該汲極金屬位元線，同 時該些金屬位元線之一第一金屬位元線透過導通之該第 一選擇電晶體被充電，且被充電之該第一金屬位元線不相 鄰於對應之該每一個記憶單元之該源極金屬位元線。 9. 如申請專利範圍第8項所述之記憶體，其中該每 一個記憶單元之該汲極金屬位元線不相鄰於對應之該源 極金屬位元線。 ® 10.如申請專利範圍第8項所述之記憶體，其中，該 些選擇電晶體由η個選擇訊號所控制，η為正整數，其中， 當一目標記憶單元被讀取時，該η個選擇訊號之一第一選 擇訊號係導通該些選擇電晶體之該第一選擇電晶體，使得 該目標記憶單元之汲極電性連接對應之該汲極金屬位元 線，該η個選擇訊號之一第二選擇訊號係導通該些選擇電 晶體之一第二選擇電晶體，使得該目標記憶單元之源極電 性連接對應之該源極金屬位元線。 18 4 2010/10/7 ΒΊΕ 於姑1 ^如申請專利範圍S i〇項所述之記憶體，其尹， 標記S單元被讀取時，該第—選擇職導通該些選 _ 、as體之一第二選擇電晶體，並且該第二選擇訊號導通 該些選擇電晶體之-第四選擇電晶體，使得該些金屬位元 線之該第-金屬位元線及—第二金屬位元線被充電。 * 12.如申請專利範圍第丨丨項所述之記憶體，其中， 該第一金屬位元線及該第二金屬位元線不相鄰於該目標 5己憶早元之s亥源極金屬位元線。 ' 19
TW096113710A 2007-02-07 2007-04-18 Memory and method for metal bit line arrangement t TWI360124B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/703,115 US7965551B2 (en) 2007-02-07 2007-02-07 Method for metal bit line arrangement

Publications (2)

Publication Number Publication Date
TW200834582A TW200834582A (en) 2008-08-16
TWI360124B true TWI360124B (en) 2012-03-11

Family

ID=39676013

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096113710A TWI360124B (en) 2007-02-07 2007-04-18 Memory and method for metal bit line arrangement t

Country Status (3)

Country Link
US (1) US7965551B2 (zh)
CN (1) CN101241753B (zh)
TW (1) TWI360124B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI424443B (zh) * 2009-05-08 2014-01-21 Macronix Int Co Ltd 記憶體陣列及記憶體的操作方法
TWI421879B (zh) * 2009-12-09 2014-01-01 Macronix Int Co Ltd 記憶體的記憶胞陣列
US9589610B1 (en) * 2015-09-04 2017-03-07 Macronix International Co., Ltd. Memory circuit including pre-charging unit, sensing unit, and sink unit and method for operating same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3002309B2 (ja) * 1990-11-13 2000-01-24 ウエハスケール インテグレーション， インコーポレイテッド 高速ｅｐｒｏｍアレイ
US5274588A (en) * 1991-07-25 1993-12-28 Texas Instruments Incorporated Split-gate cell for an EEPROM
US5517448A (en) * 1994-09-09 1996-05-14 United Microelectronics Corp. Bias circuit for virtual ground non-volatile memory array with bank selector
US5756400A (en) * 1995-12-08 1998-05-26 Applied Materials, Inc. Method and apparatus for cleaning by-products from plasma chamber surfaces
JP2882370B2 (ja) * 1996-06-28 1999-04-12 日本電気株式会社 半導体記憶装置
KR100243003B1 (ko) * 1997-02-26 2000-03-02 김영환 플랫셀 어레이의 온/오프전류비 개선회로
JP3608919B2 (ja) * 1997-10-07 2005-01-12 シャープ株式会社 半導体記憶装置
US6147910A (en) * 1999-08-31 2000-11-14 Macronix International Co., Ltd. Parallel read and verify for floating gate memory device
US6525969B1 (en) * 2001-08-10 2003-02-25 Advanced Micro Devices, Inc. Decoder apparatus and methods for pre-charging bit lines
JP4454896B2 (ja) * 2001-09-27 2010-04-21 シャープ株式会社 仮想接地型不揮発性半導体記憶装置
US6826080B2 (en) * 2002-05-24 2004-11-30 Nexflash Technologies, Inc. Virtual ground nonvolatile semiconductor memory array architecture and integrated circuit structure therefor
WO2005109441A1 (ja) * 2004-05-11 2005-11-17 Spansion Llc 半導体装置および書き込み方法

Also Published As

Publication number Publication date
US7965551B2 (en) 2011-06-21
TW200834582A (en) 2008-08-16
US20080186769A1 (en) 2008-08-07
CN101241753B (zh) 2010-06-23
CN101241753A (zh) 2008-08-13

Similar Documents

Publication Publication Date Title
CN105531767B (zh) 电阻式存储器的低功率写和读操作的装置
EP2245630B1 (en) Mram device with shared source line
JP5437355B2 (ja) マルチレベルセル（ｍｌｃ）磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法
KR102131812B1 (ko) 소스라인 플로팅 회로, 이를 포함하는 메모리 장치 및 메모리 장치의 독출 방법
US8902641B2 (en) Adjusting reference resistances in determining MRAM resistance states
TWI225255B (en) Thin film magnetic memory device
US20080205119A1 (en) Non-volatile semiconductor memory device
TWI322429B (en) Resistive memory devices including selected reference memory cells and methods of operating the same
US8174865B2 (en) Memory devices and wireless devices including the same
US20050007833A1 (en) Memory cell strings
TW201113881A (en) Folding data stored in binary format into multi-state format within non-volatile memory devices
JP2002008369A (ja) 抵抗性クロスポイントメモリセルアレイのための等電位検知方法
US8576617B2 (en) Circuit and method for generating a reference level for a magnetic random access memory element
WO2008124704A1 (en) Spin transfer torque magnetoresistive random access memory and design methods
TW200845007A (en) Flash memory with improved programming precision
CN104599713B (zh) 用于改进非易失性存储器的读操作和写操作的低电阻位线和源线装置
US20150035032A1 (en) Nonvolatile semiconductor memory device including memory cell array with pseudo separate source line structure
TWI332214B (en) Reference sense amplifier and method for compensated sensing in non-volatile memory
TWI360124B (en) Memory and method for metal bit line arrangement t
CN102544352A (zh) 具有横向钉扎的非易失性存储器单元
TWI745999B (zh) 不受雜訊和變化影響的窄範圍讀出放大器及資料讀取方法
CN114446347A (zh) 具有阈值开关选择器的交叉点存储器中的断电恢复
KR101136038B1 (ko) 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템
JP2008091015A (ja) メモリセルの読み出し動作を実行する方法
EP2013879A2 (en) Partitioned random access and read only memory