CN203366750U - 非易失性存储器器件 - Google Patents

非易失性存储器器件 Download PDF

Info

Publication number
CN203366750U
CN203366750U CN2013204668094U CN201320466809U CN203366750U CN 203366750 U CN203366750 U CN 203366750U CN 2013204668094 U CN2013204668094 U CN 2013204668094U CN 201320466809 U CN201320466809 U CN 201320466809U CN 203366750 U CN203366750 U CN 203366750U
Authority
CN
China
Prior art keywords
logical
storage units
line
row
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2013204668094U
Other languages
English (en)
Inventor
F·德桑蒂斯
M·帕索蒂
A·拉尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics SRL
Original Assignee
STMicroelectronics SA
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics SRL filed Critical STMicroelectronics SA
Application granted granted Critical
Publication of CN203366750U publication Critical patent/CN203366750U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本实用新型提供一种非易失性存储器器件，包括：存储器阵列(12)，其具有布置在至少一个逻辑行(20)中的多个非易失性存储器单元(11)，逻辑行(20)包括共用共同的控制线(22)的第一行(20a)和第二行(20b)；以及多个位线(BLJa、BLJb)。每个逻辑存储器单元(11)具有用于存储第一逻辑值直接存储器单元和用于存储第二逻辑值的互补存储器单元，第二逻辑值与在对应的直接存储器单元(11a)中的第一逻辑值互补。每个逻辑存储器单元(11)的直接存储器单元(11a)和互补存储器单元(11b)耦合到相应的分离的位线(BLJa、BLJb)并且被放置为一个在相应的逻辑行(20)的第一行(20a)中，并且另一个在相应的逻辑行(20)的第二行(20b)中。

Description

非易失性存储器器件
技术领域
本实用新型涉及具有成簇的存储器单元的非易失性存储器器件。
背景技术
众所周知，若干集成的电子器件需要一定量的非易失性存储器。照例来说，非易失性存储器可以用在独立的存储器板或卡中，该存储器板或卡与集成有器件的控制和处理功能的芯片分离。然而，在一些情况中，需要为处理单元提供集成在同一芯片中的嵌入式非易失性存储器。
在常规的独立非易失性存储器器件中，存储器单元的结构在广泛用于制造处理和控制部件的CMOS制造工艺中不易集成。特别是对于标准CMOS工艺流程来说，浮置栅极单元通常需要一个附加的多晶硅层。因此，标准CMOS工艺中的非易失性存储器单元的集成将需要附加的处理步骤和掩膜，这将会造成成本的不合理增长，尤其是在考虑到经常只需要非常小量的集成的非易失性存储器时。
因此，具有不同构造的非易失性存储器单元已经被设计出来，其中，可以用单个多晶硅层制造存储器单元的浮置栅极和所有其它集成MOS晶体管的栅极区域。
在该方式中，避免了附加的工艺步骤和掩膜，并且CMOS工艺流程中的集成更加容易。
有成本效益的(Cost-Effective)非易失性存储器单元利用选择MOS晶体管来将存储浮置栅极与控制区域电容性地耦合，以进行读取和擦除操作，而双极型晶体管通过热电子的注入而用于编程操作。擦除是基于福勒一诺得海姆(Fowler-Nordheim)效应。这种存储器单元以功耗和占用面积为代价来支持编程速度。此外，有成本效益的单元的编程/擦除周期的最大数量远低于独立存储器的单元的编程/擦除周期的最大数量。
福勒-诺得海姆存储器单元对于编程和擦除都利用了其同名的效应，并且由于编程/擦除周期的更大数量通常可用并且功耗更低，因而比有成本效益的单元更受欢迎。
有成本效益的和福勒-诺得海姆非易失性存储器单元的示例在美国专利公开No.2011/0157977A1中有所描述。
为了降低误差并提高稳定性，非易失性存储器阵列可以使用两个互补的单元来存储一位。每对互补的单元的一个单元(直接单元)存储一个逻辑值，而互补的逻辑值存储在同一对单元的另一个单元(互补单元)中。因此，一对物理的互补的单元形成一个逻辑单元，其中存储了一位。为了提高信号幅度以及避免误差，差分地读取互补的单元。
另外，需要若干偏置电连接线向阵列中的每个单元端子提供适当的电压，以进行编程、擦除和读取操作。这种需要导致特定的阵列设计。在图1的示例中，两个相邻的行1a、1b共用控制栅极结构2，并且各自容纳两个逻辑单元5(即，两对互补的物理单元)的簇3。在同一簇3中的逻辑单元5具有相邻的列地址。例如，具有较低的列地址K的逻辑单元5布置在行1a中；并且，具有较高的列地址K+1的逻辑单元5布置在行1b中。此外，两个逻辑单元5的直接存储器单元5a在第一阵列列中对准；并且，两个逻辑单元5的互补存储器单元5b在与第一阵列列相邻的第二阵列列中对准。直接存储器单元5a由第一位线BLJd和位控制线的第一集合服务，位控制线的第一集合在此标号为BKd、BNKd、BK+1d、BNK+1d；并且，互补存储器单元5b由第二位线BLJc和位控制线的第二集合服务，位控制线的第二集合在此标号为BKc、BNKc、BK+1c、BNK+1c。
通常，位选择线的集合包括4个位选择线。因此，对于每个簇，列寻址需要两个位线(BLJd、BLJc)以及两倍于每个集合中的位选择线的位选择线。在图1的示例中，需要10个连接线来寻址两个逻辑单元。
因此，对用于列寻址的连接线的需要相较于物理单元本身的结构来说大概更能决定单元间距。
实用新型内容
本实用新型的目的在于提供一种非易失性存储器器件，其能够避免或至少缩小已知的非易失性存储器的局限性，以及，特别是能减少面积需求。
为了实现上述目的，本实用新型提供了一种非易失性存储器器件，包括：
存储器阵列，包括布置在至少一个逻辑行中的多个非易失性逻辑存储器单元，所述逻辑行包括共用共同的控制线的第一行和第二行；
多个位线；
其中每个逻辑存储器单元包括被配置为存储相应的第一逻辑值的直接存储器单元和被配置为存储相应的第二逻辑值互补存储器单元，所述第二逻辑值与存储在同一逻辑存储器单元的所述直接存储器单元中的所述第一逻辑值互补；
并且其中每个逻辑存储器单元的所述直接存储器单元和所述互补存储器单元耦合到相应的分离的位线，并且被放置为一个在相应的逻辑行的所述第一行中，并且另一个在相应的逻辑行的所述第二行中。
优选地，其中所述逻辑存储器单元进一步布置在簇中，每个簇至少包括第一子簇和第二子簇；并且其中每个逻辑存储器单元具有相应的直接存储器单元和互补存储器单元，一个在相应的簇的所述第一子簇中，并且另一个在相应的簇的所述第二子簇中。
优选地，其中，在每个簇中，在所述第一子簇中的所述直接存储器单元和所述互补存储器单元均耦合到第一位线，并且在所述第二子簇中的所述直接存储器单元和所述互补存储器单元均耦合到第二位线。
优选地，其中，每个簇包括数量M的逻辑存储器单元，并且由M/4个第一位线和M/4个第二位线服务。
优选地，其中，每个簇包括第一逻辑存储器单元、第二逻辑存储器单元、第三逻辑存储器单元和第四逻辑存储器单元；所述第一逻辑存储器单元和所述第二逻辑存储器单元具有相应的耦合到相应的第一位线的直接存储器单元和耦合到相应的第二位线的互补存储器单元；所述第三逻辑存储器单元和所述第四逻辑存储器单元具有相应的耦合到相应的第二位线的直接存储器单元和耦合到相应的第一位线的互补存储器单元。
优选地，其中所述直接存储器单元耦合到相应的第一位控制线并且所述互补存储器单元耦合到相应的互补的第二位控制线。
优选地，其中每个簇耦合到至少一个相应的选择栅极线的集合。
优选地，其中属于同一簇并且属于所述第一行的直接存储器单元和互补存储器单元耦合到选择栅极线的第一集合，并且，属于同一簇并且属于所述第二行的存储器单元和互补存储器单元耦合到选择栅极线的第二集合。
优选地，包括列译码器，被配置为同时选择或同时取消选择连接到同一逻辑存储器单元的所述直接存储器单元和所述互补存储器单元的每个第一位线和第二位线。
优选地，其中在同一簇中的逻辑存储器单元由以相等间隔彼此分离的列地址进行标识。
优选地，其中在每个逻辑行中的逻辑存储器单元的所述直接存储器单元和所述互补存储器单元分别被布置为在所述第一行和所述第二行中的一个行中和在所述第一行和所述第二行中的另一个行中。
上述非易失性存储器阵列对于M个逻辑存储器单元的每个簇来说，需要M/2个位线(在所描述的实施方式中，对于4个逻辑存储器单元的每个簇来说，需要2个位线)。相比之下，已知的单多晶硅层的存储器阵列对于每对逻辑存储器单元来说，需要2个位线。位线的总数显著地减少了，并且由列地址的需要造成的单元间距的限制减弱了。
附图说明
为了更好地理解本实用新型，仅借由非限制的示例并且参考附图描述了本实用新型的一个实施方式，其中：
图1是已知的非易失性存储器阵列的一部分的简化框图；
图2是非易失性存储器器件的简化框图；
图3是非易失性存储器阵列的行的框图，该非易失性存储器阵列并入在图2的非易失性存储器器件中并且根据本实用新型的一个实施方式制造；
图4是图3的非易失性存储器阵列的行中的存储器单元的簇的更详细的框图；以及
图5是图4的存储器单元的簇的框架和电气的混合图。
具体实施方式
参考图2，差分非易失性存储器器件标注为标号1O，并且包括多个非易失性逻辑存储器单元11，该多个非易失性逻辑存储器单元11组织在逻辑行20和逻辑列21中，以形成阵列12(例如，128-512行和512-1024列)。
存储器器件10进一步包括地址缓冲器13、行译码器14、列译码器15、读/写单元17以及输入/输出缓冲器18(以下，术语“写”用于中立地指示逻辑存储器单元11的编程和擦除操作)。
地址缓冲器13接收从阵列12的页面选择的单元的地址。将地址的行和列部分提供给行译码器14和列译码器15，该行译码器14和列译码器15选择阵列12的对应的行和列。
读/写单元17控制行译码器14和列译码器15，并且具有存储器单元的编程、擦除和读操作所需的部件(包括例如，具有电荷泵的电源管理单元、读放大器、比较器、参考单元、信号生成器)。读/写单元17耦合到输入/输出缓冲器18，以接收将要存储在阵列12中的词并且向外部供应从阵列12读出的词。
图3示出存储器阵列12的示例性逻辑行20，该逻辑行20耦合到列译码器15。每个逻辑行20包括第一行20a和第二行20b，两者彼此相邻运行并且共用共同的控制栅极线22。
如图4所示，每个逻辑存储器单元11(具体参见图3)包括一个相应的(物理的)直接存储器单元11a和一个(物理的)互补存储器单元11b。在一个实施方式中，属于同一逻辑行20的逻辑存储器单元11具有其直接存储器单元11a和互补存储器单元11b分别在逻辑行20的第一行20a和第二行20b中对准(同样参见图3和5)。
直接存储器单元11a和互补存储器单元11b是基于单多晶硅层的浮置栅极MOS晶体管，其阈值电压取决于存储在相应的浮置栅极中的电荷量。直接存储器单元11a和互补存储器单元11b可以具有美国专利申请公开No.US2011/0157977A1中所描述的福勒-诺得海姆单元的结构。然而，可以理解的是，其它的单元结构也可用并且可以优势地利用。
每个直接存储器单元11a和每个互补存储器单元11b能够存储指示N位信息的2N个电荷水平。在以下描述中，将参考每个存储器单元11a、11b可以存储2个电荷水平和1位的情况。然而，可以理解的是，公开的示例不被认为是限制性的。
当直接存储器单元11a或互补存储器单元11b编程为具有第一(高)阈值时，第一逻辑值(例如，“0”)可以理解为存储在该直接存储器单元11a或该互补存储器单元11b中；并且，当直接存储器单元11a或互补存储器单元11b编程为具有第二(低)阈值时，第二逻辑值(例如，“1”)可以理解为存储在该直接存储器单元11a或该互补存储器单元11b中。
在每个逻辑存储器单元11中，相应的直接存储器单元11a存储第一逻辑值和第二逻辑值中的一个值，并且相应的互补存储器单元11b存储第一逻辑值和第二逻辑值中的另一个(互补的)值。因此，属于同一逻辑存储器单元11的直接存储器单元11a和互补存储器单元11b总是存储互补的逻辑值。因此，逻辑存储器单元11的差分读取是可用的。
在一个实施方式中，可以单独寻址逻辑存储器单元11，以进行编程、擦除和读操作。
同一逻辑行20的逻辑存储器单元11组织在每个有M个单元的簇25中(在此描述的实施方式中，M为4；然而，可以理解的是，每个簇25可以包括不同数量的逻辑存储器单元11，例如，在另一数量可以为2)。在一个实施方式中，同一簇25中的逻辑存储器单元11由列地址进行标识，列地址由M(在该情况中为4)的相等间隔彼此分离。图4和5中所示的簇25的逻辑存储器单元分别用符号11K、11K+4、11K+8、11K+12标注。此外，在图3和4中，簇25中的4个逻辑存储器单元11K、11K+4、11K+8、11K+12的直接存储器单元11a进一步分别用符号DK、DK+4、DK+8、DK+12标注；并且，对应的互补存储器单元11b进一步分别用符号CK、CK+4、CK+8、CK+12标注。
每个簇25依次包括第一子簇25a和第二子簇25b。
如图3至图5所示，同一簇25的逻辑存储器单元11被布置为使得每个逻辑存储器单元11具有相应的直接存储器单元11a和互补存储器单元11b，一个在第一子簇25a中，并且另一个在第二子簇25b中。在一个实施方式中，逻辑存储器单元11K、11K+4具有其直接存储器单元11a在第一子簇25a中，并且其互补存储器单元11b在第二子簇25b中；并且，逻辑存储器单元11K+8、11K+12具有其直接存储器单元11a在第二子簇25b中，并且其互补存储器单元11b在第一子簇25a中。
因此，在阵列12中的每个逻辑存储器单元11具有其直接存储器单元11a和其互补存储器单元11b分别在逻辑存储器单元11所属的逻辑行20的第一行20a和第二行20b中。此外，在阵列12中的每个逻辑存储器单元11具有其直接存储器单元11a和其互补存储器单元11b，一个在逻辑存储器单元11所属的簇25的第一子簇25a中，并且另一个在逻辑存储器单元11所属的簇25的第二子簇25b中。
参考图5，同一簇25的逻辑存储器单元11具有连接到第一位线BLJa和第二位线BLJb的读端子Tr，该第一位线BLJa和第二位线BLJb还服务于同一列中的簇25的逻辑存储器单元11。更准确地说，在第一子簇25a中的逻辑存储器单元11的读端子Tr耦合到第一位线BLJa；并且在第二子簇25b中的逻辑存储器单元11的读端子Tr耦合到第二位线BLJb。
如图3和5所示，列译码器15可以通过分离的切换系统27aJ、27bJ(由单晶体管简要示出)同时寻址附属于同一簇25的第一子簇25a和第二子簇25b的第一位线BLJa和第二位线BLJb，切换系统27aJ、27bJ接收同一组地址信号YMJ。因此，4个逻辑存储器单元11的每个簇25需要2个位线，列译码器15同时选择或取消选择这2个位线。一般来说，如果M为每个簇的逻辑单元的数量，则每个簇所需的位线的数量为M/2。更准确地说，每个簇25需要M/4个第一位线和M/4个第二位线。
图3和5示出了在通用列地址K的每个逻辑存储器单元11还耦合到直接第一位控制线BKd、BNKd(用于相应的直接存储器单元11a)，并且耦合到互补第二位控制线BKc、BNKc(用于相应的互补存储器单元11b)。
在逻辑行20的同一第一行20a或第二行20b中的直接存储器单元11a和互补存储器单元儿b可以由行译码器14通过相应的控制栅极线22以及通过M个选择栅极线23的集合(一个集合用于每个逻辑行20的第一行20a，并且一个集合用于每个逻辑行20的第二行20b；图5)进行选择，以用于编程、擦除和读操作。在此描述的实施方式中，每个集合包括4个选择栅极线23。
直接存储器单元11a和互补存储器单元11b具有选择栅极端子Ts，每个选择栅极端子Ts耦合到相应的选择栅极线23。更准确地说，在同一簇25中的直接存储器单元11a的选择栅极端子Ts耦合到选择栅极线23的集合的相应不同的选择栅极线23，该选择栅极线23的集合与相应的第一行25a相关联。同样地，在同一簇25中的互补存储器单元11b的选择栅极端子Ts耦合到选择栅极线23的集合的相应不同的选择栅极线23，该选择栅极线23的集合与相应的第二行25b相关联。
此外，每个逻辑存储器单元11的直接存储器单元11a和互补存储器单元11b耦合到选择栅极线23的集合的对应的选择栅极线23，该选择栅极线23的集合与相应的第一行25a和第二行25b相关联。行译码器14通过每个集合的相应的选择栅极线23提供选择信号S0、S1、S2、S3。在每个逻辑行25中，第一行25a的选择信号S0、S1、S2、S3和第二行25b的选择信号S0、S1、S2、S3相同。因此，逻辑存储器单元11耦合到相应的选择栅极线23，从而使得相应的直接存储器单元11a和互补存储器单元11b在其选择栅极端子Ts处接收相同的选择信号S0、S1、S2、S3。
如之前已经提到的，上述非易失性存储器阵列对于M个逻辑存储器单元的每个簇来说，需要M/2个位线(在所描述的实施方式中，对于4个逻辑存储器单元的每个簇来说，需要2个位线)。相比之下，已知的单多晶硅层的存储器阵列对于每对逻辑存储器单元来说，需要2个位线。位线的总数显著地减少了，并且由列地址的需要造成的单元间距的限制减弱了。
因为与位线的连接，存储器阵列可以方便地构造为棋盘式编程的直接和互补存储器单元。该特征使得存储器阵列的工厂测试能够有效，例如，在EWS(“电晶片分类”)期间。

Claims (11)

1.一种非易失性存储器器件，其特征在于，包括：
存储器阵列(12)，包括布置在至少一个逻辑行(20)中的多个非易失性逻辑存储器单元(11)，所述逻辑行(20)包括共用共同的控制线(22)的第一行(20a)和第二行(20b)；
多个位线(BLJa、BLJb)；
其中每个逻辑存储器单元(11)包括被配置为存储相应的第一逻辑值的直接存储器单元(11a)和被配置为存储相应的第二逻辑值互补存储器单元(11b)，所述第二逻辑值与存储在同一逻辑存储器单元(11)的所述直接存储器单元(11a)中的所述第一逻辑值互补；
并且其中每个逻辑存储器单元(11)的所述直接存储器单元(11a)和所述互补存储器单元(11b)耦合到相应的分离的位线(BLJa、BLJb)，并且被放置为一个在相应的逻辑行(20)的所述第一行(20a)中，并且另一个在相应的逻辑行(20)的所述第二行(20b)中。
2.根据权利要求1所述的存储器器件，其特征在于，所述逻辑存储器单元(11)进一步布置在簇(25a)中，每个簇至少包括第一子簇(25a)和第二子簇(25b)；并且其中每个逻辑存储器单元(11)具有相应的直接存储器单元(11a)和互补存储器单元(11b)，一个在相应的簇(25a)的所述第一子簇(25a)中，并且另一个在相应的簇(25a)的所述第二子簇(25b)中。
3.根据权利要求2所述的存储器器件，其特征在于，在每个簇中，在所述第一子簇(25a)中的所述直接存储器单元(11a)和所述互补存储器单元(11b)均耦合到第一位线(BLJa)，并且在所述第二子簇(25b)中的所述直接存储器单元(11a)和所述互补存储器单元(11b)均耦合到第二位线(BLJb)。
4.根据权利要求3所述的存储器器件，其特征在于，每个簇(25)包括数量M的逻辑存储器单元(11)，并且由M/4个第一位线(BLJa)和M/4个第二位线(BLJb)服务。
5.根据权利要求4所述的存储器器件，其特征在于，每个簇包括第一逻辑存储器单元、第二逻辑存储器单元、第三逻辑存储器单元和第四逻辑存储器单元(11)；所述第一逻辑存储器单元和所述第二逻辑存储器单元(11)具有相应的耦合到相应的第一位线(BJa)的直接存储器单元(11a)和耦合到相应的第二位线(BLJb)的互补存储器单元(11b)；所述第三逻辑存储器单元和所述第四逻辑存储器单元(11)具有相应的耦合到相应的第二位线(BJb)的直接存储器单元(11a)和耦合到相应的第一位线(BLJa)的互补存储器单元(11b)。
6.根据权利要求2至5中的任一项所述的存储器器件，其特征在于，所述直接存储器单元(11a)耦合到相应的第一位控制线(BKd、BNKd)，并且所述互补存储器单元(11b)耦合到相应的互补的第二位控制线(BKc、BNKc)。
7.根据权利要求2至5中的任一项所述的存储器器件，其特征在于，每个簇(25)耦合到至少一个相应的选择栅极线(23)的集合。
8.根据权利要求7所述的存储器器件，其特征在于，属于同一簇(25)、并且属于所述第一行(25a)的直接存储器单元(11a)和互补存储器单元(11b)耦合到选择栅极线(23)的第一集合，并且属于同一簇(25)、并且属于所述第二行(25b)的存储器单元(11a)和互补存储器单元(11b)耦合到选择栅极线(23)的第二集合。
9.根据权利要求2至5中的任一项所述的存储器器件，其特征在于，包括列译码器(15)，被配置为同时选择或同时取消选择连接到同一逻辑存储器单元(11)的所述直接存储器单元(11a)和所述互补存储器单元(11b)的每个第一位线(BLJa)和第二位线(BLJb)。
10.根据权利要求2至5中的任一项所述的存储器器件，其特征在于，在同一簇(25)中的逻辑存储器单元(11)由以相等间隔彼此分离的列地址进行标识。
11.根据权利要求1至5中任一项所述的存储器器件，其特征在于，在每个逻辑行(20)中的逻辑存储器单元(11)的所述直接存储器单元(11a)和所述互补存储器单元(11b)分别被布置为在所述第一行(20a)和所述第二行(20b)中的一个行中和在所述第一行(20a)和所述第二行(20b)中的另一个行中。
CN2013204668094U 2012-07-31 2013-07-30 非易失性存储器器件 Expired - Lifetime CN203366750U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT000682A ITTO20120682A1 (it) 2012-07-31 2012-07-31 Dispositivo di memoria non volatile con celle raggruppate
ITTO2012A000682 2012-07-31

Publications (1)

Publication Number Publication Date
CN203366750U true CN203366750U (zh) 2013-12-25

Family

ID=46939873

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310332499.1A Active CN103578545B (zh) 2012-07-31 2013-07-30 具有成簇的存储器单元的非易失性存储器器件
CN2013204668094U Expired - Lifetime CN203366750U (zh) 2012-07-31 2013-07-30 非易失性存储器器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310332499.1A Active CN103578545B (zh) 2012-07-31 2013-07-30 具有成簇的存储器单元的非易失性存储器器件

Country Status (3)

Country Link
US (1) US9025355B2 (zh)
CN (2) CN103578545B (zh)
IT (1) ITTO20120682A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810053A (zh) * 2014-01-24 2015-07-29 阿尔特拉公司 用于可编程集成电路器件的配置位架构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016178172A1 (en) * 2015-05-05 2016-11-10 Gsi Technology Inc. Sram multi-cell operations

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719880B2 (ja) * 1987-01-23 1995-03-06 日本電気株式会社 相補型メモリセルマトリックス
US5237534A (en) * 1989-04-27 1993-08-17 Kabushiki Kaisha Toshiba Data sense circuit for a semiconductor nonvolatile memory device
JP3397499B2 (ja) * 1994-12-12 2003-04-14 株式会社東芝 半導体記憶装置
JP3622304B2 (ja) * 1995-12-27 2005-02-23 株式会社日立製作所 半導体記憶装置
DE69624107T2 (de) 1996-07-18 2003-06-05 St Microelectronics Srl Flash-EEPROM-Zelle mit einziger Polysiliziumschicht und Verfahren zur Herstellung
JP4707244B2 (ja) * 2000-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体装置
JP2002015565A (ja) * 2000-06-29 2002-01-18 Mitsubishi Electric Corp 半導体記憶装置
US6449203B1 (en) * 2001-03-08 2002-09-10 Micron Technology, Inc. Refresh controller and address remapping circuit and method for dual mode full/reduced density DRAMs
JP2003110033A (ja) * 2001-07-24 2003-04-11 Mitsubishi Electric Corp 半導体記憶装置
FR2829278B1 (fr) * 2001-08-31 2005-04-15 Dolphin Integration Sa Memoire a lignes de bits partagees
JP4659307B2 (ja) * 2001-09-28 2011-03-30 Ｏｋｉセミコンダクタ株式会社 強誘電体メモリ
US6873536B2 (en) * 2002-04-19 2005-03-29 Texas Instruments Incorporated Shared data buffer in FeRAM utilizing word line direction segmentation
EP1376698A1 (en) 2002-06-25 2004-01-02 STMicroelectronics S.r.l. Electrically erasable and programable non-volatile memory cell
KR100456598B1 (ko) * 2002-09-09 2004-11-09 삼성전자주식회사 서로 상보되는 데이터를 갖는 메모리 셀들이 배열되는메모리 장치
JP4229674B2 (ja) * 2002-10-11 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
JP4981661B2 (ja) * 2004-05-06 2012-07-25 サイデンス コーポレーション 分割チャネルアンチヒューズアレイ構造
KR100547597B1 (ko) * 2004-08-09 2006-01-31 삼성전자주식회사 리페어시 동일한 데이터 토폴로지를 갖는 오픈 비트라인셀 구조의 메모리 장치 및 그 동작 방법
US7375999B2 (en) * 2005-09-29 2008-05-20 Infineon Technologies Ag Low equalized sense-amp for twin cell DRAMs
CN100517501C (zh) * 2006-02-24 2009-07-22 北京芯技佳易微电子科技有限公司 互补动态存储器单元
CN101572264A (zh) * 2007-06-11 2009-11-04 株式会社瑞萨科技 半导体集成电路器件
IT1397228B1 (it) 2009-12-30 2013-01-04 St Microelectronics Srl Dispositivo di memoria con singolo transistore di selezione
US20120036315A1 (en) * 2010-08-09 2012-02-09 International Business Machines Corporation Morphing Memory Architecture
FR2973149B1 (fr) * 2011-03-24 2021-12-10 Univ Paris Sud 11 Architecture de memoire logique, notamment pour mram ou pcram ou rram.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810053A (zh) * 2014-01-24 2015-07-29 阿尔特拉公司 用于可编程集成电路器件的配置位架构
CN104810053B (zh) * 2014-01-24 2019-11-15 阿尔特拉公司 用于可编程集成电路器件的配置位架构

Also Published As

Publication number Publication date
US20140036564A1 (en) 2014-02-06
US9025355B2 (en) 2015-05-05
CN103578545A (zh) 2014-02-12
ITTO20120682A1 (it) 2014-02-01
CN103578545B (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
CN101361136B (zh) Nand架构存储器装置及操作
CN101128883B (zh) 闪存装置、电子系统及用于编程多级非易失性存储器装置的方法
CN100590740C (zh) 闪存单元阵列
CN100479063C (zh) 利用升压衬底/槽的存储器件及运作该器件的方法和系统
CN101506900B (zh) 具有经选择以最小化信号耦合的位状态指派的非易失性存储器装置和方法
JP4674234B2 (ja) マルチビットフラッシュメモリデバイスの高性能な書込方法及びシステム
CN101000802B (zh) 存储器的操作方法及存储装置
CN109643569A (zh) 具有改进温度范围的模拟铁电存储器
CN101595528A (zh) 存储器装置架构和操作
KR920018767A (ko) 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치
CN204966056U (zh) 非易失性存储器以及在半导体芯片上的集成电路
CN101675481A (zh) 非易失性存储器和补偿沿字线的压降的方法
CN105229745A (zh) 在存储器中共享支持电路
CN102339644A (zh) 存储器及其操作方法
CN106251895A (zh) 阻变存储器的阻态读取电路及阻变存储器
CN203366750U (zh) 非易失性存储器器件
CN207458942U (zh) 存储器
CN103943138A (zh) 每单元多比特存储装置
US10957395B2 (en) Nonvolatile memory devices and operating methods thereof
CN103377700A (zh) 用于非易失性存储单元的方法和装置
CN101826366B (zh) 存储器阵列及存储器的操作方法
CN102376367A (zh) 于一存储集成电路上进行擦除操作的方法与装置
CN103426476A (zh) 通过部分预编程来减少存储器擦除时间的方法与装置
CN103390426B (zh) 通过使用回复偏压来减少存储器中擦除干扰的方法与装置
CN100520981C (zh) 一种用于非易失性存储器的平衡对称式读出放大电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20131225

CX01 Expiry of patent term