CN102339644A - 存储器及其操作方法 - Google Patents
存储器及其操作方法 Download PDFInfo
- Publication number
- CN102339644A CN102339644A CN2011102115519A CN201110211551A CN102339644A CN 102339644 A CN102339644 A CN 102339644A CN 2011102115519 A CN2011102115519 A CN 2011102115519A CN 201110211551 A CN201110211551 A CN 201110211551A CN 102339644 A CN102339644 A CN 102339644A
- Authority
- CN
- China
- Prior art keywords
- page
- source electrode
- byte
- line
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一个存储器包括至少一个制做在半导体衬底上的存储阵列。每个存储阵列包括一条页控制线和若干页,每个页按行排列并且包含若干字节,这些字节都与页控制管连接,页控制管的漏极接页控制线。每个字节包括至少一个存储单元。每个存储阵列还包括若干源极控制器件使源极线可以被偏置在预设电位或浮置电位。每条源极线连接到存储阵列中同一字节段的所有字节。还提供了按字节操作此存储器的读取,擦除和编写方法。
Description
技术领域
本发明涉及半导体存储器,具体涉及电可改写可编程只读存储器及其操作方法。
背景技术
电可改写可编程只读存储器(EEPROM)作为一种固态非易失存储器,在诸如通讯,设备控制及消费类产品中被广泛应用,并在操作速度,耐久性,功耗和存储密度等方面提出更高的要求。
图1展示了一种传统的EEPROM器件。存储器件100共有n页,每页就是一行,例如,第一行150就定义了第一页,第二行160定义了第二页,并依此类推。存储器件100每页都有m字节,例如,第一页150包含第一个字节110到第m字节140。每个字节由若干位组成。所有存储位的源极都连接到公共端190上,并与源极控制管191的漏极连接。
在传统EEPROM器件100中,每一个字节都还要与一个专属的字节选择管相配合来完成读取,擦除和编写的字节操作。例如,晶体管114就是字节110的字节选择管。所以传统EEPROM器件100包含n*m个字节及相同数目的字节选择管。
对于传统EEPROM器件100,每一个字节专属的字节选择管是完成字节操作所必需的。这些字节选择管要占相当可观的芯片面积,而随着制造工艺向更小线宽的演进,这种占用比例还在上升。一些努力的目标是去掉字节选择管来增加存储密度而维持已有的可字节操作性。
美国专利5,455,790揭示了一种EEPROM单元和操作来实现不需要字节选择管的按字节操作。它的存储单元采用了独特设计。为实现可字节操作,它需要把每个字节段排布在彼此电性隔离的P型阱中,而P型阱是做在N型衬底上。
美国专利申请20070140008揭示了另外一种EEPROM单元和操作。它的存储单元包含一个集成的位选管,使它有很小的单元面积。为了实现字节操作,它也需要排布在彼此电性隔离的P型阱中。P型阱之间及与P型衬底间由一个深N型阱隔离。
但是阱的隔离,无论是用PN结的隔离,还是通过深沟槽的介质隔离,都要占用可观的芯片面积,通常还要增加工艺步骤及改变传统工艺流程。
另外,美国专利申请20090279361也揭示了一种取消字节选择管的EEPROM阵列配置。它的字节可操作是通过分别给阱和各个控制线加偏置来实现的。然而,给阱加偏置需要存储器的P型阱与P型衬底隔离,比如通过增加一个深N型阱,这样就改变了传统工艺集成,并增加工艺步骤。在其操作中,除了字线和位线,字节段源极线,公共阱线和字控制线也都需要复杂的偏置控制,从而增加电路的复杂度和芯片面积。
鉴于上述可字节操作EEPROM的不足,能够利用现有器件结构,操作方法和制造工艺的简单和成熟来提高EEPROM存储器密度成为现实的需要。
发明内容
本发明所要解决的问题是提供一种存储器及其操作方法,其取消了字节选择管而仍能进行字节操作,且能够利用现有器件结构。
本发明提出一种存储器,包括:至少一个制做于半导体衬底上的存储阵列;每个存储阵列包括一条页控制线、多个页控制管、多条字线、多条位线及多个页,页按行排列并包含多个字节连接到一页控制管,每一页控制管的漏极接到一页控制线上,每一页控制管的栅极连接到一字线上;每个字节包含至少一个存储单元。所述存储阵列还包括多个源极控制器件及多条源极线,源极控制器件为源极线提供预设偏置或浮置电位,每条源极线连接到存储阵列同一字节段的所有字节上。其中,每个存储单元包含一个存储管和一个位选管但无阱偏置;存储管的源极连接到同一字节段的源极线,存储管的栅极连接同一行页控制管的源极,存储管的漏极连接本存储单元位选管的源极;位选管的栅极连接同一行页控制管的栅极及字线,位选管的漏极连接位线,位线连接存储阵列同一列中所有存储单元。
在本发明的一实施例中,所述源极控制器件包括一个源极控制晶体管,其漏极接同一字节段的源极线,源极接零电位,栅极连接一源极控制线。
在本发明的一实施例中,所述半导体衬底为P型。
在本发明的一实施例中,所述存储管为N沟道浮栅遂穿晶体管。
在本发明的一实施例中,所述位选管为垂直叠栅结构。
在本发明的一实施例中,所述各页控制管、存储管、位选管都是N型沟道器件。
在本发明的一实施例中,所述预设偏置为接近于零的电位。
在本发明的一实施例中,每个字节包含的存储单元数为8。
本发明另提出一种擦除上述的存储器的字节的方法,包括以下步骤:选取一页上至少一个字节来擦除;在页控制线上施加一个开启电压;在源极控制线上施加一个关断电压来关断所有源极控制管,使各条源极线为浮置电位;在与被选字节在同一行的页控制管和所有位选管的栅极施加一个开启电压;在与被选字节不在同一行的页控制管和所有位选管的栅极施加一个关断电压;在被选字节对应的各条位线上施加一个关断电压;在未选字节对应的各条位线上施加一个开启电压。
本发明还提出一种编写如上述的存储器的字节的方法,包括以下步骤:选取一页上至少一个字节来编写;在页控制线上施加零电位;在源极控制线上施加一个关断电压来关断所有源极控制管,使各条源极线为浮置电位;在与被选字节在同一行的页控制管和所有位选管的栅极施加一个开启电压;在与被选字节不在同一行的页控制管和所有位选管的栅极施加一个关断电压;在被选字节对应的各条位线上施加一个对应编写数据的适合电压;在未选字节对应的各条位线上施加一个关断电压。
本发明还提出一种读取如上述的存储器的字节的方法,包括以下步骤:选取一页上至少一个字节来读取;在页控制线上施加敏感电压;在源极控制线上施加一个开启电压来使各条源极线为零电位;在与被选字节在同一行的页控制管和所有位选管的栅极施加一个选择电压;在与被选字节不在同一行的页控制管和所有位选管的栅极施加一个关断电压;在被选字节对应的各条位线上施加一个读取电压;在未选字节对应的各条位线上施加一个浮置电位。
在本发明的存储器中,通过页控制线、页控制管、字线、位线、源极控制器件及源极线的电压偏置,可以进行字节操作。与现有技术相比,本发明不需设置字节选择管,而且也不需要改进传统工艺流程,例如增加阱偏置。因此本发明能够利用现有器件结构来提高EEPROM存储器密度。
附图说明
通过以下的详细描述及附图,可以对本发明及其优点有更全面的了解。不同图中相同的参考数字或符合表示相同的元件,并且附图中元件大小并不是按比例绘制。
图1所示为传统EEPROM器件存储阵列布线示意图。
图2是本发明一种存储器实施例的功能框图。
图3为图2所示存储器实施例的外部端口分布。
图4是本发明一种存储器实施例的存储阵列布线示意图。
图5是在本发明一种存储器实施例中所用到的存储单元的等效电路图。
图6A和图6B是本发明一种存储器实施例中所用到的两种存储单元的剖面示意图。
图7A和图7B列出了本发明一种存储器实施例的擦除操作方法。
图8A和图8B列出了本发明一种存储器实施例的编程操作方法。
图9A和图9B列出了本发明一种存储器实施例的读取操作方法。
具体实施方式
为使本发明实现的技术手段,特征与效果易于理解,下面结合图示做进一步说明。这些对实施例的描述和图示不应被理解为本发明的局限。对本发明实例特征的显而易见的改变及对其应用原理的延展也将在本发明的保护范围之内。
图2是本发明一种非易失存储器实施例的功能框图。这里,非易失存储器是指一种在没有电源供电时仍然可以保持其数据的存储器件。参照图2的示例,非易失存储器200是由很多行和列按阵列排布的存储单元构成,由此构成一个或多个存储阵列。在行的方向,定义每行为一“页”。例如,第一行250形成第一页,第二行260形成第二页,依此类推。每页包含很多字节(byte),每个字节由若干位组成,每一位就是一个存储单元。尽管在图2中每一字节包含8位(bit),这里的字节也可以是其它宽度,比如16,32或64。
如图2所示,存储器200的第一列包含很多页控制器件,每个页控制器件连接于同一行中的存储单元。例如,页控制器件252,262和282分别连接于第一页250,第二页260和第N(N为正整数)页280中的存储单元。
在列的方向,存储器200被分成M(M为正整数)字节段。这里“字节段”是指在存储阵列中在同一列中的一组字节。例如在图2中,字节段212,222和242分别对应第一,第二和第M列的各组字节。
存储器200的最后一行包含一组源极控制器件,每个源极控制器件连接到同一字节段中的存储单元。例如,源极控制器件215,225和245分别连接于字节段212,222和242中的存储单元。
图3是本发明一种存储器件实施例的外部端口分布图。在列的方向是对应于各字节段位线的连接端口。例如端口310,320和340分别连接于第一字节段212,第二字节段222和第M字节段242的位线。另外,页控制线端口300连接于252到282的各个页控制器件,源极控制线端口390连接于215到245的各个源极控制器件。
在行的方向,端口350到380形成字线,每条字线连接到同一页中的页控制器件及存储单元上。
从图2和图3所描绘的器件结构上,可以看出存储器件200的诸多优点。它的每个字节不再有专属的字节选择管,这样它的阵列中的所有器件只包括M*N个字节的存储单元,N个页控制器件和M个源极控制器件。与传统存储器100相比较,本发明所述存储器件200可以显著减小面积来提高存储密度。另外,在存储器100中的M个字节选择线控制器件(图中未标出)可以在存储器300中减少为一个(也未标出),从而也简化了存储器外围电路的设计。此外,本发明实施例200不需要阱的偏置或隔离,也减少了器件制造成本。通过理解图2和图3及后续的描述和图解,可以知道本发明实施例可以通过对端口操作电压的不同组合来完成以字节为单位的擦除,编写和读取功能。
图4所示为本发明一个实施例的部分的电路示意图。与此实施例相对应,一个存储器件包含至少一个构建在半导体衬底(例如P型硅衬底)上的存储阵列400。每个存储阵列400有一个页控制线(PCL)490及若干诸如450到480的页,页是按行的方向排列,每页包含若干字节。如图4所示,每页有M(M为正整数)字节,每个字节由若干位组成,而每一位就是一个存储单元。例如,位414是字节412的第一个位。存储阵列400还包含若干用作页控制器件的页控制晶体管,每个管子对应于一页。例如页控制管452对应于页450。每个页控制管的漏极都连接到页控制线490上。
存储阵列400还包含诸如415到445的源极控制器件,用来对各条源极线提供适合的偏置。所述源极控制器件可以是源极控制晶体管。如图4所示,每个源极控制管对应于阵列中的一个字节段。例如,第一个源极控制管415通过源极线416连接到第一个字节段410。每个源极控制管的栅极都连接到源极控制线(SCL)492。
在本发明的实施例中,所用存储单元是N沟道双管浮栅遂穿结构(FLOTOX)的EEPROM。其典型等效电路图如图5,其中存储单元414由浮栅遂穿管510(也叫存储管)及与其串联的位选晶体管550组合而成。位选管的漏极570连接到位线,例如在图4中字节段410的位线BL0。位选管的源极连接到存储管的漏极形成节点CD 540。位选管的栅极(选择栅)560连接到页控制管的栅极上,例如字线WL 1上。存储管的栅极(控制栅,CG)520连接对应页控制管的源极。存储管的源极CS 530连接到各个对应字节段的源极线。
图6A和图6B例举了两种双管浮栅遂穿EEPROM单元的结构图。图6A是存储单元600的剖面图。它构建在P型半导体衬底上,例如轻掺杂的P型硅衬底,或重掺杂硅晶片的P型外延层上。存储单元600有四个端子。端子650连接到N型重掺杂的接触区630做为选择管的漏极。端子650会连接到存储阵列的位线。端子652连接到选择管的栅电极644,并会连接到阵列的字线。端子654连接到存储管的栅电极642。栅电极642在浮栅640的上面。端子656连接到N型重掺杂的区域形成存储管的源极。N型重掺杂区域632把存储管的漏极和选择管的源极连接在一起。埋层区域620和621是N型重掺杂区,分别连接并延展于存储管的漏和源极接触区632和634,形成存储管沟道区622和遂穿区623。
图6B是另一种双管浮栅遂穿EEPROM单元的剖面图。类似地,这个EEPROM单元660也是构建在P型衬底上。它的存储管包含在竖直方向自对准的浮栅690和控制栅692形成的叠栅结构。它的选择管的栅极也是由在竖直方向自对准的栅电极694和栅电极696形成的叠栅结构,只是这两个电极是电性上接在一起的。叠栅结构有利于缩小存储单元面积。
在图6B中,除了做为选择管漏极接触区、节点CD和存储管源极接触区的三个N型重掺杂区680、682和684外,还有一个N型重掺杂埋层区670,从682延伸到浮栅690的下面,形成存储管的遂穿区671和沟道区672。
图6A和图6B列出的仅仅是本发明一种实施例所用双管浮栅遂穿EEPROM单元的示例,存储单元也可以是以它们为基础的各种变化衍生结构。另外,构建在N型衬底上的P型沟道器件和存储单元也可以依照类似原理来应用。
图6A和图6B中的存储单元600和660有一些共同点。它们都不需要三阱结构。这里的“三阱”是指与晶体管沟道掺杂类型相反的一个区域,在纵向上电性隔离存储单元沟道与衬底。在图6A和图6B中,晶体管的沟道区就直接做在衬底上,所以制作工艺步骤较少,成本较低。另外,使用图6A和图6B中的存储单元还不需要横向的阱隔离,也提高了密度,降低成本。
通过图2到图6B的图解及描述可以发现,本发明的存储器实施例有较高密度,并且不需要字节选择管,阱隔离或阱偏置。它的各种可按字节操作的功能可以从以下的介绍中了解。
i)擦除操作
还是参照图5,存储单元414的擦除操作是通过在存储管510的浮栅中累积电子来实现的。为了擦除存储单元414,一个介于12V到18V的开启电压加到节点CG 520和节点CD 540之间,会产生一个高电场强,使电子从P型衬底中的N埋层通过薄层遂穿氧化层进入到存储管510的浮栅中。
图7A揭示了一种擦除本发明一种实施例中一些字节的方法700。本方法包括加一个开启电压到页控制线PCL(300或490),加一个关断电压到源极控制线SCL(390或492)来关断源极控制管,使各条源极线(416到446)处于浮置电位。加一个开启(On)电压到被选字节的字线,这条字线还连接着本页的页控制管的栅极和存储管的选择管栅极,在未选字线上加一个关断(Off)电压。在被选字节对应的位线上加一个关断电压,而在未选位线上加一个开启电压。这里,“未选字线”和“未选位线”都是指不与被选字节对应或连接的字线或位线。例如,如果图4中的412为被选字节,字线W2到Wn就是未选字线。同理,位线420到440就是未选位线。
图7B节点电压图能更加详细地描述方法700。其中被选字节412位置是由图4中的页450和字节段410所确定,只对其擦除,而保持未选字节状态不变。图7B中,HV是指图7A中所说的“开启电压”,零电压就是“关断电压”。当HV加到第一条字线WL1350上,页450上包括页控制管452和所有存储单元的位选管都会开启。页控制线PCL上也加HV,所以页450中所有存储管控制栅极CG的电位也为高。因为零电压加到字节段410的各个位线上,而字节412的各个位选管也是打开的,存储单元节点CD 540的电位接近于零。
根据方法700,一个关断电压加到所有源极控制管的栅极SCL上,从而关断415到445的源极控制管。结果是,416到446的各条源极控制线都被置成浮置电位。对于被选字节412,因为位选管和存储管都开启,而位线在零电位,所以节点CS也在零电位。节点CG的高电压与节点CD和CS的零电位导致被选字节的擦除。
参照图7B,有三种不同类型的未选字节,分别由420-450,420-460,和410-460来代表。字节420-450是与被选字节412在同一页但不同的字节段,它们的节点CG的电位与412一样,也是HV。它的位线也是HV,而位选管和存储管都开启,节点CD及电位浮置节点CS都被偏置到HV。这样,它的CG和CD之间的电压差很小,不会改变所存内容。
未选字节410-460与被选字节412在同一字节段但是不同的页。它的字线上加阻断电压,页中页控制管和位选管都被关断,使节点CG和CD都是浮置电位。两个浮置电位间不会有电荷转移,所以存储单元内容不会改变。因为同一字节段中存储管的源极是接在一起的,未选字节410-460的CS节点与被选字节410-450的一样,也在零电位。
未选字节420-460与被选字节412既不在同一字节段也不在同一页。它的字线上加阻断电压,页中页控制管和位选管都被关断,这样它的情形与上述未选字节410-460类似,也不会被擦除。
通过以上分析,图7B中只有字节410-450的CG和CD节点间能够建立起足够高的场强来擦除单元,其它字节中的节点电场都很小,不会改变原来单元状态。所以操作方法700只会擦除被选字节。
操作方法700除了可以擦除一个字节,其实也可以用来擦除位于同一页中的几个字节或整个一页,只要使被选字节位线为零电位及未选字节位线为HV。这样在一次擦除操作中若干字节或一整页就会被擦除。
ii)编写操作
图8A揭示了一种编写本发明一个实施例中一些字节的方法800。这个方法包括在页控制线上加零电位,在所有源极控制管的栅极加零电位关断源极控制管使所有源极线浮置。在被选字节的字线上加一个开启电压来打开页控制管和同一页中位选管,而在未选页的位线上加关断电压。根据所写内容,在被选字节的各个位线上分别加需要的HV或零电位,而在未选位线上加零电压。
图8B详细分析了应用方法800来编写被选字节410-450时存储单元内部节点电位的情形。当PCL在零电位,字线在HV,节点CG是在零电位。当410-450的一个位线为HV时,节点CD也在HV。这样CD和CG之间就会建立起高电场,吸引电子从浮栅中通过遂穿区到达N型埋层。未选字节,比如420-450,420-460和410-460,它们的CG与CD的电位差很小,存储单元不会被编写。
编写方法800也可以用来编写位于同一页中的几个字节或整页,只要给被编写字节位线加需要电压,未选位线加零电压。所以在一次编写操作中也可以编写若干字节或整页。
iii)读取操作
图9A揭示了一种读取本发明一种实施例中一些字节的方法900。这个方法包括在页控制线上加一个敏感电压,在源极控制管的栅极上加一个开启电压,使各条源极线上为零电位。在被选字节所在页的字线上加一个选择电压,未选字线上加零电位来关断未选字线上的存储单元。在被选字节的位线上加一个读取电压,未选位线上是浮置电位。
图9B通过节点电压对应用方法900做了详细分析。为了读取被选字节410-450,源极控制线SCL被偏置在足以开启源极控制管的电位。一个介于0V到3V的敏感电压(Vsense)加在页控制线PCL上。对应的字线WL1加选择电位Vsel。Vsel可以是等于或稍高于Vsense但显著比HV低的电位。被读取的位线上加一个1V到4V的读取电位Vread,就会产生一个存储单元电流,可以被敏感放大器读出。
对于那些与被选字节410-450不在同一页的字节,比如420-460和410-460,它们的字线在零电位,存储单元的位选管关断,没有存储单元电流通过这些字节单元。与410-450在同一页但不同字节段的字节,比如420-450,它们的位线在浮置电位,也不会有单元电流。
可以看出来读取方法900也可以根据需要用来只读出一个字节中的一位,若干位,或同时读出多个字节中的数据。
虽然以上列举了本发明实施例中的一些方法和结构,许多替换和改变对于本领域的技术人员是显而易见的。比如在上述示例中,也可以用P型沟道的晶体管来代替N型沟道晶体管形成存储单元,操作方法700,800和900将需要作相应改变。以上的描述和附图仅仅是实施本发明的范例,而不应该被解释为仅限于此。本发明可以不同的形式来实施,在不脱离本发明的精神和范围的前提下,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。
Claims (11)
1.一种存储器包括:至少一个制做于半导体衬底上的存储阵列;每个存储阵列包括一条页控制线、多个页控制管、多条字线、多条位线及多个页,页按行排列并包含多个字节连接到一页控制管,每一页控制管的漏极接到一页控制线上,每一页控制管的栅极连接到一字线上;每个字节包含至少一个存储单元;
所述存储阵列还包括多个源极控制器件及多条源极线,源极控制器件为源极线提供预设偏置或浮置电位,每条源极线连接到存储阵列同一字节段的所有字节上;
其中,每个存储单元包含一个存储管和一个位选管但无阱偏置;存储管的源极连接到同一字节段的源极线,存储管的栅极连接同一行页控制管的源极,存储管的漏极连接本存储单元位选管的源极;位选管的栅极连接同一行页控制管的栅极及字线,位选管的漏极连接位线,位线连接存储阵列同一列中所有存储单元。
2.如权利要求1所述的存储器,所述源极控制器件包括一个源极控制晶体管,其漏极接同一字节段的源极线,源极接零电位,栅极连接一源极控制线。
3.如权利要求1所述的存储器,所述半导体衬底为P型。
4.如权利要求1所述的存储器,所述存储管为N沟道浮栅遂穿晶体管。
5.如权利要求1所述的存储器,所述位选管为垂直叠栅结构。
6.如权利要求1所述的存储器,所述各页控制管、存储管、位选管都是N型沟道器件。
7.如权利要求1所述的存储器,所述预设偏置为接近于零的电位。
8.如权利要求1所述的存储器,每个字节包含的存储单元数为8。
9.一种擦除如权利要求2所述的存储器的字节的方法,包括:
选取一页上至少一个字节来擦除;
在页控制线上施加一个开启电压;
在源极控制线上施加一个关断电压来关断所有源极控制管,使各条源极线为浮置电位;
在与被选字节在同一行的页控制管和所有位选管的栅极施加一个开启电压;
在与被选字节不在同一行的页控制管和所有位选管的栅极施加一个关断电压;
在被选字节对应的各条位线上施加一个关断电压;
在未选字节对应的各条位线上施加一个开启电压。
10.一种编写如权利要求2所述的存储器的字节的方法,包括:
选取一页上至少一个字节来编写;
在页控制线上施加零电位;
在源极控制线上施加一个关断电压来关断所有源极控制管,使各条源极线为浮置电位;
在与被选字节在同一行的页控制管和所有位选管的栅极施加一个开启电压;
在与被选字节不在同一行的页控制管和所有位选管的栅极施加一个关断电压;
在被选字节对应的各条位线上施加一个对应编写数据的适合电压;
在未选字节对应的各条位线上施加一个关断电压。
11.一种读取如权利要求2所述的存储器的字节的方法,包括:
选取一页上至少一个字节来读取;
在页控制线上施加敏感电压;
在源极控制线上施加一个开启电压来使各条源极线为零电位;
在与被选字节在同一行的页控制管和所有位选管的栅极施加一个选择电压;
在与被选字节不在同一行的页控制管和所有位选管的栅极施加一个关断电压;
在被选字节对应的各条位线上施加一个读取电压;
在未选字节对应的各条位线上施加一个浮置电位。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110211551.9A CN102339644B (zh) | 2011-07-27 | 2011-07-27 | 存储器及其操作方法 |
US13/206,643 US8482980B2 (en) | 2011-07-27 | 2011-08-10 | Memory array and method of operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110211551.9A CN102339644B (zh) | 2011-07-27 | 2011-07-27 | 存储器及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102339644A true CN102339644A (zh) | 2012-02-01 |
CN102339644B CN102339644B (zh) | 2014-12-24 |
Family
ID=45515318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110211551.9A Active CN102339644B (zh) | 2011-07-27 | 2011-07-27 | 存储器及其操作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8482980B2 (zh) |
CN (1) | CN102339644B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012126434A3 (zh) * | 2012-05-25 | 2012-11-08 | 华为技术有限公司 | 数据处理的方法、闪存及终端 |
CN104517647A (zh) * | 2013-09-27 | 2015-04-15 | 力旺电子股份有限公司 | 一种非易失性存储器单元、非易失性存储器及其操作方法 |
CN106158032A (zh) * | 2016-06-30 | 2016-11-23 | 深圳市航顺芯片技术研发有限公司 | 用于eeprom存储器的擦除和写入电路及其方法 |
CN106571161A (zh) * | 2014-10-14 | 2017-04-19 | 力旺电子股份有限公司 | 存储阵列 |
CN107591180A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 非挥发性存储器及其读取数据的方法 |
CN108962318A (zh) * | 2018-05-03 | 2018-12-07 | 上海华虹宏力半导体制造有限公司 | Eeprom阵列及其操作方法 |
CN110428861A (zh) * | 2019-09-12 | 2019-11-08 | 上海明矽微电子有限公司 | 一种减小eeprom存储器面积的方法 |
CN110428860A (zh) * | 2019-09-12 | 2019-11-08 | 上海明矽微电子有限公司 | 一种rfid芯片上的存储器阵列结构 |
CN111091860A (zh) * | 2019-12-26 | 2020-05-01 | 普冉半导体(上海)有限公司 | Eeprom存储器 |
CN112534503A (zh) * | 2018-08-17 | 2021-03-19 | 微芯片技术股份有限公司 | 闪存存储器单元字节可变高持久性数据存储器的共享源极线存储器架构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4599707A (en) * | 1984-03-01 | 1986-07-08 | Signetics Corporation | Byte wide EEPROM with individual write circuits and write prevention means |
GB2321738A (en) * | 1997-01-30 | 1998-08-05 | Motorola Inc | Circuit and method of erasing a byte in a non-volatile memory |
US6215698B1 (en) * | 2000-05-30 | 2001-04-10 | National Semiconductor Corporation | Flash eprom with byte-wide erasure |
CN1607609A (zh) * | 1995-03-17 | 2005-04-20 | 爱特梅尔股份有限公司 | 具有快擦写类存储器芯体的电可擦可编程只读存储器阵列 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6850438B2 (en) * | 2002-07-05 | 2005-02-01 | Aplus Flash Technology, Inc. | Combination nonvolatile memory using unified technology with byte, page and block write and simultaneous read and write operations |
IT1397229B1 (it) * | 2009-12-30 | 2013-01-04 | St Microelectronics Srl | Dispositivo di memoria ftp programmabile e cancellabile a livello di cella |
-
2011
- 2011-07-27 CN CN201110211551.9A patent/CN102339644B/zh active Active
- 2011-08-10 US US13/206,643 patent/US8482980B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4599707A (en) * | 1984-03-01 | 1986-07-08 | Signetics Corporation | Byte wide EEPROM with individual write circuits and write prevention means |
CN1607609A (zh) * | 1995-03-17 | 2005-04-20 | 爱特梅尔股份有限公司 | 具有快擦写类存储器芯体的电可擦可编程只读存储器阵列 |
GB2321738A (en) * | 1997-01-30 | 1998-08-05 | Motorola Inc | Circuit and method of erasing a byte in a non-volatile memory |
US6215698B1 (en) * | 2000-05-30 | 2001-04-10 | National Semiconductor Corporation | Flash eprom with byte-wide erasure |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012126434A3 (zh) * | 2012-05-25 | 2012-11-08 | 华为技术有限公司 | 数据处理的方法、闪存及终端 |
CN102986029A (zh) * | 2012-05-25 | 2013-03-20 | 华为技术有限公司 | 数据处理的方法、闪存及终端 |
CN102986029B (zh) * | 2012-05-25 | 2015-07-22 | 华为技术有限公司 | 数据处理的方法、闪存及终端 |
US9281063B2 (en) | 2012-05-25 | 2016-03-08 | Huawei Technologies Co., Ltd. | Method for processing data, flash memory, and terminal |
CN104517647A (zh) * | 2013-09-27 | 2015-04-15 | 力旺电子股份有限公司 | 一种非易失性存储器单元、非易失性存储器及其操作方法 |
CN106571161A (zh) * | 2014-10-14 | 2017-04-19 | 力旺电子股份有限公司 | 存储阵列 |
CN106571161B (zh) * | 2014-10-14 | 2020-04-03 | 力旺电子股份有限公司 | 存储阵列 |
CN106158032A (zh) * | 2016-06-30 | 2016-11-23 | 深圳市航顺芯片技术研发有限公司 | 用于eeprom存储器的擦除和写入电路及其方法 |
CN107591180A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 非挥发性存储器及其读取数据的方法 |
CN108962318A (zh) * | 2018-05-03 | 2018-12-07 | 上海华虹宏力半导体制造有限公司 | Eeprom阵列及其操作方法 |
CN112534503A (zh) * | 2018-08-17 | 2021-03-19 | 微芯片技术股份有限公司 | 闪存存储器单元字节可变高持久性数据存储器的共享源极线存储器架构 |
CN112534503B (zh) * | 2018-08-17 | 2024-04-30 | 微芯片技术股份有限公司 | 闪存存储器单元字节可变高持久性数据存储器的共享源极线存储器架构 |
CN110428861A (zh) * | 2019-09-12 | 2019-11-08 | 上海明矽微电子有限公司 | 一种减小eeprom存储器面积的方法 |
CN110428860A (zh) * | 2019-09-12 | 2019-11-08 | 上海明矽微电子有限公司 | 一种rfid芯片上的存储器阵列结构 |
CN111091860A (zh) * | 2019-12-26 | 2020-05-01 | 普冉半导体(上海)有限公司 | Eeprom存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN102339644B (zh) | 2014-12-24 |
US8482980B2 (en) | 2013-07-09 |
US20130021850A1 (en) | 2013-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102339644B (zh) | 存储器及其操作方法 | |
CN102568584B (zh) | 包括减少穿通泄漏的非挥发性存储器单元的集成电路 | |
CN104979358B (zh) | 单一多晶硅层非易失性存储器的阵列结构 | |
CN100547687C (zh) | 用于选择性地编程存储单元的方法及可再编程非易失性存储器系统 | |
CN101454842B (zh) | 最小化位干扰及存储器阵列及支持电路的电压耐受要求的用于编程及擦除nmos eeprom单元阵列的方法 | |
US7903465B2 (en) | Memory array of floating gate-based non-volatile memory cells | |
CN101640067B (zh) | 用于减少穿通泄漏的存储器单元与阵列操作方法 | |
US9368215B2 (en) | Method for biasing an embedded source plane of a non-volatile memory having vertical select gates | |
JP2012054550A (ja) | メモリストリングにダイオードを有する3次元アレイのメモリアーキテクチャ | |
CN204045210U (zh) | 一种电可擦除可编程只读存储器阵列 | |
CN101114520A (zh) | 具有旁路晶体管的非易失性存储器件及其操作方法 | |
CN104303310A (zh) | 可缩放门逻辑非易失性存储器单元及阵列 | |
CN102122662B (zh) | P型mos存储单元 | |
CN105390154A (zh) | 页或字可擦除复合非易失性存储器 | |
CN104299646B (zh) | 基于标准工艺的超低功耗非易失性存储器 | |
CN102246239B (zh) | 最小化对存储器阵列及支持电路的位干扰及电压耐受要求的用于对n沟道金属氧化物半导体电可擦除可编程只读存储器单元阵列进行编程及擦除的方法 | |
CN104361906A (zh) | 基于标准cmos工艺的超低功耗非易失性存储器 | |
JP6475777B2 (ja) | フィールドサブビットラインnorフラッシュアレイ | |
US20080130367A1 (en) | Byte-Erasable Nonvolatile Memory Devices | |
CN100423271C (zh) | 用于非易失性半导体存储器的密集阵列结构 | |
CN103151356A (zh) | 一种eeprom存储阵列结构及其制造方法 | |
US20070091682A1 (en) | Byte-Erasable Nonvolatile Memory Devices | |
CN101404180A (zh) | 非易失性存储装置及其操作方法 | |
CN105261618A (zh) | 非挥发性存储器单元 | |
CN106531214A (zh) | 非易失性存储器件及其编程方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 201203 No. 12, Lane 647, Songtao Road, Zhangjiang High-tech Park, Pudong New Area, Shanghai Patentee after: Juchen Semiconductor Co., Ltd. Address before: 201203 No. 12, Lane 647, Songtao Road, Zhangjiang High-tech Park, Pudong New Area, Shanghai Patentee before: Giantec Semiconductor Inc. |
|
CP01 | Change in the name or title of a patent holder |