CN204045210U - 一种电可擦除可编程只读存储器阵列 - Google Patents
一种电可擦除可编程只读存储器阵列 Download PDFInfo
- Publication number
- CN204045210U CN204045210U CN201420507774.9U CN201420507774U CN204045210U CN 204045210 U CN204045210 U CN 204045210U CN 201420507774 U CN201420507774 U CN 201420507774U CN 204045210 U CN204045210 U CN 204045210U
- Authority
- CN
- China
- Prior art keywords
- row
- pipe
- source electrode
- byte
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本实用新型公开了一种电可擦除可编程只读存储器阵列，包括一P型半导体衬底、在P型衬底上形成一些N沟道存储管、在P型衬底上形成一些N沟道选择管；所述的选择管的源极连接到它们对应的存储管的漏极，共同形成两管存储单元；所述存储单元在P型衬底上按行和列排成阵列，并按列的方向组成字节列；在行的方向设有若干字线，每条字线连接行中选择管的栅极；在行的方向设有若干控制线，每条控制线连接行中存储管的控制栅极；在列的方向设有若干位线，每条位线连接列中选择管的漏极；在列的方向设有若干源极线，每条源极线连接字节列中存储管的源极。本实用新型通过取消每个字节的字节选择管来实现较小的阵列面积，并维持字节可操作性。
Description
技术领域
本实用新型涉及半导体存储器，具体涉及一种电可擦除可编程只读存储器阵列。
背景技术
尽管扇区及块可改写的闪存器件由于其高密度和高速度而为人们普遍接受，应用越来越广，传统的字节可改写EEPROM由于其便捷性，高可靠性和较低的操作功耗，在很多应用中还是无可替代。
图1A示出了本实用新型所用的传统两管N沟道浮栅遂穿EEPROM存储单元的剖面图。每个两管存储单元包括一个位选择管和一个浮栅存储管。位选择管虽然占了一些面积，却能简化存储器操作和外围电路设计。这里的存储单元是靠高场强下的电子遂穿效应来完成编程和擦除操作。遂穿擦写只需要很低的功耗。
图1B是传统两管EEPROM单元的一种衍生结构。存储管采用自对准叠栅结构。位选择管也采用类似存储管的叠栅，把浮栅和控制栅接在一起形成选择栅极。这种结构使存储单元更紧凑小巧，通常在闪存工艺中采用。
图2示出了众所周知的传统两管N沟道浮栅遂穿EEPROM阵列的布线图。位选择管103与存储管104串联形成图1C所示的存储单元。通常每8个存储单元形成一个字节。每个字节都与一个专有的字节选择管100组合在一起。所有源极都连接于公共源极线105并且连接到源控制管102，进而为源控制线SCL所控制。存储阵列的擦写操作已为人们所熟知，列表于图3。在这种布线结构中，专有的字节选择管是实现字节操作的关键，但是也占相当多的芯片面积。这种矛盾随着工艺技术向更小线宽的演进而愈加突出。业界也有一些尝试来取消阵列中的字节选择管并保持字节操作性。
美国专利号5,455,790揭示了一种EEPROM存储单元及操作方法，可以实现所述目标。其存储单元为特别构建，有异于传统结构。它的每个字节列需要做在彼此分开，电性上隔离的P型阱中，而这些P阱做在N型衬底中。
美国专利申请号11/314,504揭示了另外一种EEPROM存储单元及操作方法。存储单元的构造包含一个与存储管集成在一起的位选择管，所以整个存储单元比较小巧。与上例一样，它的每个字节列也要在单独的P阱中，而P阱做在被深N阱隔离的P型衬底上。
以上所说的阱隔离，无论是通过PN结隔离，还是通过类似深沟槽的电介质隔离，都要占据相当的芯片面积，而且要额外的工艺步骤来实现。
与之不同的是，美国专利申请号12/115,952揭示了一种基于两管单元的不需要字节选择管的EEPROM阵列及操作。它没有指明存储器极性类型，不过对其操作描述进行判断，可以认定是做在P阱中的N沟道存储单元。通过分析其描述和权力声明，其整个存储阵列是做在同一个阱中而不需要字节段隔离，但是在操作时却需要对全体存储单元所在的公共P阱提供适合的不同于衬底的偏置电位。言外之意，公共P阱需要通过类似三层阱的结构与衬底做电性隔离。这一需求显然与传统工艺不同，会增加工艺复杂度。同时在其操作中，除了对字线和位线的控制，还要对字节列源极线，行选择线和公共P阱线作复杂偏置，无疑要增加电路复杂度和芯片面积。
发明内容
针对现有技术上存在的不足，本实用新型目的是在于提供一种电可擦
除可编程只读存储器阵列，通过取消每个字节的字节选择管来实现较小的阵列面积，并维持字节可操作性。
为了实现上述目的，本实用新型是通过如下的技术方案来实现：一种电可擦除可编程只读存储器（EEPROM）阵列，其特征在于，包括：一P型半导体衬底、在P型衬底上形成一些N沟道存储管、在P型衬底上形成一些N沟道选择管；所述的选择管的源极连接到它们对应的存储管的漏极，共同形成两管存储单元；所述存储单元在P型衬底上按行和列排成阵列，并按列的方向组成字节列；在行的方向设有若干字线，每条字线连接行中选择管的栅极；在行的方向设有若干控制线，每条控制线连接行中存储管的控制栅极；在列的方向设有若干位线，每条位线连接列中选择管的漏极；在列的方向设有若干源极线，每条源极线连接字节列中存储管的源极；
其中，所述存储单元中的存储管为浮栅遂穿氧化层结构。
其中，在衬底以外区域控制栅可以完全包围浮栅，或只是部分包围浮栅。
其中，所述存储单元中的选择管可以是单管结构，或浮栅与控制栅连接在一起形成栅极的浮栅结构。
其中，所述字节列的位宽可以为8位，或任何大于零的整数位。
其中，还在衬底上沿行的方向形成若干N沟道源控制管。有一条源控制线连接这些源控制管的栅极。每个源控制管的漏极连接阵列相应字节列的源极线。
其中，还在衬底上沿列的方向形成若干N沟道页控制管。有一条页控制线连接这些页控制管的漏极。每个页控制管的栅极连接到对应行的字线上。每个页控制管的源极连接到对应行的控制线上。
本实用新型通过取消每个字节的字节选择管来实现较小的阵列面积，并维持字节可操作性。
附图说明
下面结合附图和具体实施方式来详细说明本实用新型；
图1A所示为传统两管N沟道浮栅遂穿EEPROM单元的剖面图。
图1B所示为另外一种两管单元的构造剖面图，是图1A的衍生例之一。
图1C为图1A，1B所示两管浮栅存储单元的等效电路示意图，并标注了内部节点以供进一步引用。
图2所示为基于传统两管EEPROM单元并配合字节选择管的典型存储器阵列布线形式。
图3所示为基于图2的阵列在进行擦写操作时阵列控制信号和存储单元内部节点电位列表。
其中，“F” 表示悬浮电位。“F=0” 表示悬浮节点被箝位于地电位。
图4所示为本实用新型所揭示的不需要字节选择管及制造工艺改动的基于传统EEPROM单元的阵列布线实施例；
图5所示为基于图4的阵列在进行擦写操作时阵列控制信号和存储单元内部节点电位列表。
其中，“F” 表示悬浮电位。“F= HV ” 表示悬浮节点被箝位于高电位。
具体实施方式
为使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本实用新型。
本实用新型提供了一种电可擦除可编程只读存储器（EEPROM）阵列，
包括：一P型半导体衬底、在P型衬底上形成一些N沟道存储管、在P型衬底上形成一些N沟道选择管；所述的选择管的源极连接到它们对应的存储管的漏极，共同形成两管存储单元；所述存储单元在P型衬底上按行和列排成阵列，并按列的方向组成字节列；在行的方向设有若干字线，每条字线连接行中选择管的栅极；在行的方向设有若干控制线，每条控制线连接行中存储管的控制栅极；在列的方向设有若干位线，每条位线连接列中选择管的漏极；在列的方向设有若干源极线，每条源极线连接字节列中存储管的源极；
所述存储单元中的存储管为浮栅遂穿氧化层结构。
在衬底以外区域控制栅可以完全包围浮栅，或只是部分包围浮栅。
所述存储单元中的选择管可以是单管结构，或浮栅与控制栅连接在一起形成栅极的浮栅结构。
所述字节列的位宽可以为8位，或任何大于零的整数位。
还在衬底上沿行的方向形成若干N沟道源控制管。有一条源控制线连接这些源控制管的栅极。每个源控制管的漏极连接阵列相应字节列的源极线。
还在衬底上沿列的方向形成若干N沟道页控制管。有一条页控制线连接这些页控制管的漏极。每个页控制管的栅极连接到对应行的字线上。每个页控制管的源极连接到对应行的控制线上。
图4所示为本实用新型所揭示的EEPROM存储单元的阵列布线实施例20。整个器件做在P型衬底上。存储阵列21是由存储单元排成阵列形成。位选择管203与存储管204串联形成图1C所示的两管存储单元。所述存储单元可以有如图1A，1B所示结构，也可以是任何一种衍生的具有两管N沟道浮栅遂穿EEPROM单元特征的存储单元。
存储阵列21在行的方向包含n条字线。图中列出了其中的四条：WL0，WL1，WL2和WL3。对应于每条字线，阵列包含n条控制线207。图中列出了其中的四条：207-0, 207-1, 207-2 和 207-3。每条字线连接对应一组存储单元选择管的栅极。每条控制线连接对应一组存储单元存储管的控制栅极。
存储阵列21在列的方向包含m条字节列208。图中示出其中两列：208-0和208-1。每个字节列都包含一组位线，每条位线连接对应一组存储单元位选择管的漏极。图中列出对应于字节列208-0的三条位线BL0, BL1和BL7及对应于字节列208-1的三条位线BL9, BL10和BL15。尽管在本实施例中每个字节列包含8条位线，即一个字节，其实每个字节列也可以包含W条位线，其中W通常是8，16或32，但可以是任何大于零的整数。
每个字节列有一条对应的源极线205。图中示出其中两条：205-0和205-1。每条源极线连接对应字节列中所有存储单元存储管的源极。有些实施例中，每条源极线可以连接到m个排成一行的源极控制管202的漏极。图中示出其中两个位于字节列底部的源极控制管：202-0和202-1。一条源极控制线SCL连接每个源极控制管的栅极。所有源极控制管的源极接地。
在存储阵列21每行的最左边，有一列由n个页控制管组成的页控制列200。图中示出其中四个页控制管：200-0, 200-1, 200-2和200-3。每个页控制管栅极与对应行的字线相连，而源极连接对应控制线207。一条页控制线PCL连接每个页控制管的漏极。
一条字线中的m个字节可以形成一页，所以n条字线就形成n页。另外一页也可以由几条字线形成。
比较本实用新型的存储阵列布线图4及传统阵列布线的图2，可以发现有两处主要不同。本实用新型没有为每个字节配置额外的字节选择管，所以在图4所示206的阵列区域不占用空间，仅为整个阵列保留一列页选择管200，所以节省可观芯片空间。应对这种改变，原来公共的源极线按字节列的方向断开并沿列的方向连接于对应源极控制管。这两项改动仅仅涉及布线，不需要改动存储单元或制造工艺。
参照图2和图4，为了理解阵列操作方法的方便，两个存储阵列都被分成四个区域：A区是提供字节模式擦写读取操作的目标字节，其它区域不应受影响。以A为参考，B为同一行中的单元，D为同一列中的单元，而C是既不在同一行也不在同一列中的单元。
图5所示表格为本实用新型所提供的EEPROM阵列布线实施例在擦写操作时阵列控制信号和存储单元内部节点电压情况。无论是擦除，编写还是读取，所有操作仅需要透过字线，位线，源极控制线和页控制线的偏置来实现。
编写操作
做字节编写操作时，源极控制线SCL接地，关断所有源极控制管，并使阵列的所有源极线处于浮置电位。页控制线PCL也接地。目标字节A所处的字线WL0接相对较高的编程电压，通常12-18V，其它字线接地。位线BL0-BL7可以接较低电位，比如接地，或接编程高压，取决于相应位的内容是否需要改变。
基于这种信号配置，存储阵列各区域存储单元内部节点的电位如图5右半部分编写区所示。只有在位线是高电压时，在存储单元A的内部节点CG和CD间才会建立起较高电场。参照图1A，1B和1C，此时CG为零，而CD为高电压，在遂穿氧化层两侧建立起比较高的电场，足以使浮栅中的电子通过遂穿效应进入做在P型衬底中的N型埋层，所述存储单元完成编写操作。位线为低电压时，浮栅两侧没有高电场，单元A的内容不会变化。其它几个区域的单元也都不会变化。比较图3和图5的编写操作部分，两种阵列在阵列控制信号和存储单元内部节点上的情况都是完全一致的。
除了完成单字节编写操作，所述信号配置其实也可以在一次操作中完成多字节或页模式编写，只需有选择地偏置所需编程的各个字节列中各个位线的电压，所以在此不再赘述。
擦除操作
做字节擦除操作时，源极控制线SCL接地，关断所有源极控制管，并使阵列的所有源极线处于浮置电位。页控制线PCL接高电压。目标字节A所处的字线WL0接高电压，其它字线接地。位线BL0-BL7接地，其它位线接高电压。
基于这种信号配置，存储阵列各区域存储单元内部节点的电位如图5右半部分擦除区所示。还是参照图1A，1B和1C，对目标单元A，CG为高电压，CD为地电位，此时在遂穿氧化层两侧也可以建立起较高电场，只是与编写时的电场方向相反，电子是从N型埋层通过遂穿效应进入浮栅，从而擦除这个字节。其它单元内容不会变化。
比较图3和图5的擦除操作部分，区域B的节点条件是明显不同的。本实用新型的阵列操作中，区域B中存储单元节点CG和CD都出现高电压。他们其实会相互抵消，而不会在遂穿氧化层两侧产生足以引发遂穿的电场，所以其效果与传统阵列操作一致，内容也不会被改写。
除了可以完成单字节擦除操作，所述信号配置其实也可以在一次操作中完成多字节或页模式擦除，只需有选择地偏置各个字节列中各组位线的电压，所以在此不再赘述。
读出操作
做字节读出操作时，源极控制线SCL接介于电源电压VDD和地电位之间的电压以使源极控制管充分开启。在页控制线PCL上加一个读取电压（Vsense）。Vsense通常介于0V到3V之间。字线WL0通常偏置在不小于Vsense但远小于编程高压的一个电位，其它字线接地电位来关断位于这些字线中的存储单元。基于这种信号配置，如果在位线BL0-BL7加一个1V到4V的电位，将会在存储单元中产生相应的电流，从而被读出放大器（图中未标出）读出。其它位线因为被外围电路（图中也未标出）译码隔断，所以不会对目标字节的读取产生影响。
根据需要，读出数据位宽也可以大于或小于一个字节列的宽度，甚至按位读出。
以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。
Claims (7)
1.一种电可擦除可编程只读存储器阵列，其特征在于，包括一P型半导体衬底、在P型衬底上形成一些N沟道存储管、在P型衬底上形成一些N沟道选择管；所述的选择管的源极连接到它们对应的存储管的漏极，共同形成两管存储单元；所述存储单元在P型衬底上按行和列排成阵列，并按列的方向组成字节列；在行的方向设有若干字线，每条字线连接行中选择管的栅极；在行的方向设有若干控制线，每条控制线连接行中存储管的控制栅极；在列的方向设有若干位线，每条位线连接列中选择管的漏极；在列的方向设有若干源极线，每条源极线连接字节列中存储管的源极。
2.根据权力要求1所述的一种电可擦除可编程只读存储器阵列，其特征在于，所述存储单元中的存储管为浮栅遂穿氧化层结构。
3.根据权力要求1所述的一种电可擦除可编程只读存储器，其特征在于，在衬底以外区域控制栅可以完全包围浮栅，或只是部分包围浮栅。
4.根据权力要求1所述的一种电可擦除可编程只读存储器，其特征在于，所述存储单元中的选择管可以是单管结构，或浮栅与控制栅连接在一起形成栅极的浮栅结构。
5.根据权力要求1所述的一种电可擦除可编程只读存储器，其特征在于，所述字节列的位宽可以为8位，或任何大于零的整数位。
6.根据权力要求1所述的一种电可擦除可编程只读存储器，其特征在于，还在衬底上沿行的方向形成若干N沟道源控制管。
7.根据权力要求1所述的一种电可擦除可编程只读存储器，其特征在于，还在衬底上沿列的方向形成若干N沟道页控制管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420507774.9U CN204045210U (zh) | 2014-09-04 | 2014-09-04 | 一种电可擦除可编程只读存储器阵列 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420507774.9U CN204045210U (zh) | 2014-09-04 | 2014-09-04 | 一种电可擦除可编程只读存储器阵列 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204045210U true CN204045210U (zh) | 2014-12-24 |
Family
ID=52245851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420507774.9U Expired - Fee Related CN204045210U (zh) | 2014-09-04 | 2014-09-04 | 一种电可擦除可编程只读存储器阵列 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204045210U (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110428861A (zh) * | 2019-09-12 | 2019-11-08 | 上海明矽微电子有限公司 | 一种减小eeprom存储器面积的方法 |
| US10585619B1 (en) | 2018-11-15 | 2020-03-10 | International Business Machines Corporation | Memory block erasure |
| CN111179988A (zh) * | 2019-12-05 | 2020-05-19 | 上海华虹宏力半导体制造有限公司 | 2bit存储器单元结构及操作方法 |
| CN112309466A (zh) * | 2019-07-30 | 2021-02-02 | 科洛斯巴股份有限公司 | 具有选择和控制晶体管的电阻式随机访问存储器和架构 |
| CN112992208A (zh) * | 2019-12-18 | 2021-06-18 | 上海复旦微电子集团股份有限公司 | 一种非挥发存储器 |
| US11302378B2 (en) | 2020-07-07 | 2022-04-12 | International Business Machines Corporation | Semiconductor circuit including an initialization circuit for initializing memory cells and clearing of relatively large blocks of memory |
| US11557335B2 (en) | 2020-07-07 | 2023-01-17 | International Business Machines Corporation | Erasing a partition of an SRAM array with hardware support |
-
2014
- 2014-09-04 CN CN201420507774.9U patent/CN204045210U/zh not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10585619B1 (en) | 2018-11-15 | 2020-03-10 | International Business Machines Corporation | Memory block erasure |
| US10901651B2 (en) | 2018-11-15 | 2021-01-26 | International Business Machines Corporation | Memory block erasure |
| CN112309466A (zh) * | 2019-07-30 | 2021-02-02 | 科洛斯巴股份有限公司 | 具有选择和控制晶体管的电阻式随机访问存储器和架构 |
| CN112309466B (zh) * | 2019-07-30 | 2024-05-17 | 昕原半导体(上海)有限公司 | 具有选择和控制晶体管的电阻式随机访问存储器和架构 |
| CN110428861A (zh) * | 2019-09-12 | 2019-11-08 | 上海明矽微电子有限公司 | 一种减小eeprom存储器面积的方法 |
| CN111179988A (zh) * | 2019-12-05 | 2020-05-19 | 上海华虹宏力半导体制造有限公司 | 2bit存储器单元结构及操作方法 |
| CN112992208A (zh) * | 2019-12-18 | 2021-06-18 | 上海复旦微电子集团股份有限公司 | 一种非挥发存储器 |
| US11302378B2 (en) | 2020-07-07 | 2022-04-12 | International Business Machines Corporation | Semiconductor circuit including an initialization circuit for initializing memory cells and clearing of relatively large blocks of memory |
| US11557335B2 (en) | 2020-07-07 | 2023-01-17 | International Business Machines Corporation | Erasing a partition of an SRAM array with hardware support |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204045210U (zh) | 一种电可擦除可编程只读存储器阵列 | |
| TWI613659B (zh) | 記憶單元 | |
| CN102339644B (zh) | 存储器及其操作方法 | |
| JP5977003B2 (ja) | メモリストリングにダイオードを有する３次元アレイのメモリアーキテクチャ | |
| US9036419B2 (en) | 3D stacked NAND flash memory array having SSL status check buildings for monitoring threshold voltages of string selection transistors and methods for monitoring and operating the same | |
| KR101517647B1 (ko) | 비휘발성 메모리 어레이 | |
| CN104979358A (zh) | 单一多晶硅层非易失性存储器的阵列结构 | |
| TW201532054A (zh) | 用於抹除操作之垂直閘堆疊的反及（ｎａｎｄ）與列解碼器 | |
| JP6532522B2 (ja) | スプリットゲートフラッシュメモリセルのセクタの一部分の消去を禁止するシステム及び方法 | |
| JP2013016781A (ja) | メモリストリングにダイオードを有する３次元アレイのメモリアーキテクチャ | |
| CN102820047A (zh) | 半导体存储器件 | |
| CN104517970A (zh) | 非易失性内存单元 | |
| CN105051903B (zh) | 具有低电压读取路径及高电压擦除/写入路径的eeprom存储器单元 | |
| JP2012191227A (ja) | チャージトラップインシュレータメモリ装置 | |
| CN108475526A (zh) | 低漏泄ReRAM FPGA配置单元 | |
| CN103456359A (zh) | 基于串联晶体管型的改进的差分架构Nor flash存储单元 | |
| CN107093460B (zh) | 用于管理eeprom存储器存取晶体管的击穿的装置和方法 | |
| JP6475777B2 (ja) | フィールドサブビットラインｎｏｒフラッシュアレイ | |
| CN103035293B (zh) | 半导体存储装置 | |
| CN103151356A (zh) | 一种eeprom存储阵列结构及其制造方法 | |
| CN102741825B (zh) | 全nmos四晶体管非易失性存储器单元 | |
| JP2006515474A (ja) | フィールドプログラマブルゲートアレイを構成するためのプログラム可能な相互接続セル | |
| JP2006196700A (ja) | 不揮発性半導体記憶装置 | |
| CN105741873A (zh) | 小面积电子擦写式可复写只读存储器阵列的操作方法 | |
| CN106449644B (zh) | 非易失性存储器体元件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141224 Termination date: 20150904 |
|
| EXPY | Termination of patent right or utility model |