CN110428861A - 一种减小eeprom存储器面积的方法 - Google Patents

一种减小eeprom存储器面积的方法 Download PDF

Info

Publication number
CN110428861A
CN110428861A CN201910863166.9A CN201910863166A CN110428861A CN 110428861 A CN110428861 A CN 110428861A CN 201910863166 A CN201910863166 A CN 201910863166A CN 110428861 A CN110428861 A CN 110428861A
Authority
CN
China
Prior art keywords
array
dummy
area
reducing
reduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910863166.9A
Other languages
English (en)
Inventor
韦强
张建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Mingsi Microelectronics Co Ltd
Original Assignee
Shanghai Mingsi Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Mingsi Microelectronics Co Ltd filed Critical Shanghai Mingsi Microelectronics Co Ltd
Priority to CN201910863166.9A priority Critical patent/CN110428861A/zh
Publication of CN110428861A publication Critical patent/CN110428861A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

现今，EEPROM已成为消费电子，手机，汽车电子，以及射频识别标签以及卡类芯片领域应用非常广泛的非挥发性存储器，它用来存储识别码或其他数据，EEPROM的容量可以从几比特到几万比特。为了减小存储模块的面积，本发明提出一种减小上下dummy阵列的方法。本方法通过减小dummy阵列的方法，从而可以有效缩小存储模块面积。这种方法即减小了存储模块的面积，缩减的dummy阵列同样也可以起到保护存储阵列和提高可靠性的作用。

Description

一种减小EEPROM存储器面积的方法
技术领域
本发明属于集成电路技术领域，具体来讲，属于独立的EEPROM芯片设计和以EEPROM为IP核的相关芯片设计的技术领域。
背景技术
现今，EEPROM已成为消费电子，手机，汽车电子，以及射频识别标签以及卡类芯片领域应用非常广泛的非挥发性存储器，它用来存储识别码或其他数据，EEPROM的容量可以从几比特到几万比特。
在EEPROM存储器设计中，速度、功耗和面积是三个最基本也是最关键的设计指标。一个典型的EEPROM电路包括：EE_cell Array、数字同步控制逻辑、行/列译码电路、读电路、高压电荷泵、读/写切换电路，以及时钟产生器和电源管理电路。
EEPROM电路的典型结构如图1所示。1)数字同步控制逻辑电路是EEPROM工作的控制模块，其主要的作用是接收系统发出的指令，在解析系统指令后，对各个功能模块发出更具体的操作指令,协调完成读/写操作；2)读电路是读操作核心模块，其主要由灵敏放大器(sense amplifier-SA)组成,根据EE_cell Array架构，如果需要同时并行输出16位数据，则需要采用由16个并列的灵敏放大器组成的阵列(SA_Array)；3)行/列译码器用于地址译码，选定需要操作的存储单元。为了减小面积与延时,译码器通常采用分步译码的方式搭建电路；4)读/写切换电路主要由电平移位电路与电压选择模块组成；5)EE_cell数据改写的基本原理是FN隧穿，其需要工作在大于15.5V的高压电场下。
EEPROM设计的核心问题之一即是EE_cell的布局，其直接影响了EEPROM存储器的性能和面积。在图2中，同一page中所有存储单元的字线WL短接，不同page相同地址的存储单元的位线BL短接。字线WL共计16根，分别编号为：WL0、WL1、…、WL15；位线共计64根，分别编号为BL0、BL1、…、BL63。在该EE_cell阵列上下左右四个方向分别布置了一列dummy单元，dummy单元起到了保护EE_cell和提高EE_cell性能可靠性的目的，但是阵列上下方向分别布置的一列dummy单元和一列存储单元的面积相同，这样就增加了存储模块的总体面积。
发明内容
为了减小存储模块的面积，本发明提出一种减小上下dummy阵列的方法。本方法通过减小dummy阵列的方法，从而可以有效缩小存储模块面积。这种方法即减小了存储模块的面积，缩减的dummy阵列同样也可以起到保护存储阵列和提高可靠性的作用。
附图说明
图1为EEPROM电路的典型结构图。
图2为普通EE存储阵列图。
图3为缩减dummy后EE存储阵列图。
具体实施方式
以下根据图2和图3，具体说明较佳实施例。
如图2所示，正常dummy阵列和EE_cell阵列结构相同，由CG管，SG管和BSG管组成，这几种管子都是由高压工艺器件组成的。
如图3所示，本发明提出的缩减上下dummy阵列的方法，由于dummy阵列没有功能，所以可以删除上下dummy阵列中的CG管和BSG管，只保留SG管。这样就减小整个EE存储阵列的面积，同时，只保留SG管的dummy也同样起到保护EE阵列和增加可靠性的作用。
我们以SMIC 0.13um工艺上，1K bits存储阵列为例，用普通dummy阵列和EE_cell阵列结构，EE存储阵列面积为1836.792平方微米；缩减后的dummy阵列和EE_cell阵列结构，EE存储阵列面积为1730.48平方微米；面积减小了106平方微米。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。以上的描述和附图仅仅是实施本发明的范例，但应当认识到上述的描述不应被认为是对本发明的限制。

Claims (9)

1.一种缩减EE存储阵列中上下dummy阵列的方法，其特征在于，包括：面积小；保护EE_cell阵列；提高可靠性。
2.如权利要求1所述的一种缩减dummy阵列的方法，其特征在于，所述的为了减小存储模块的面积，本发明提出一种减小上下dummy阵列的方法。本方法通过减小dummy阵列的方法，从而可以有效缩小存储模块面积。
3.如权利要求1所述的一种缩减dummy阵列的方法，其特征在于，所述的这种方法即减小了存储模块的面积，缩减的dummy阵列同样也可以起到保护存储阵列和提高可靠性的作用。
4.如权利要求1所述的一种缩减dummy阵列的方法，其特征在于，所述的如图2所示，正常dummy阵列和EE_cell阵列结构相同，由CG管，SG管和BSG管组成，这几种管子都是由高压工艺器件组成的。
5.如权利要求1所述的一种缩减dummy阵列的方法，其特征在于，所述的如图3所示，本发明提出的缩减上下dummy阵列的方法，由于dummy阵列没有功能，所以可以删除上下dummy阵列中的CG管和BSG管，只保留SG管。
6.如权利要求1所述的一种缩减dummy阵列的方法，其特征在于，所述的这样就减小整个EE存储阵列的面积，同时，只保留SG管的dummy也同样起到保护EE阵列和增加可靠性的作用。
7.如权利要求1所述的一种缩减dummy阵列的方法，其特征在于，所述的我们以SMIC0.13um工艺上，1K bits存储阵列为例，用普通dummy阵列和EE_cell阵列结构，EE存储阵列面积为1836.792平方微米。
8.如权利要求1所述的一种缩减dummy阵列的方法，其特征在于，所述的缩减后的dummy阵列和EE_cell阵列结构，EE存储阵列面积为1730.48平方微米。
9.如权利要求1所述的一种缩减dummy阵列的方法，其特征在于，所述的面积减小了106平方微米。
CN201910863166.9A 2019-09-12 2019-09-12 一种减小eeprom存储器面积的方法 Pending CN110428861A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910863166.9A CN110428861A (zh) 2019-09-12 2019-09-12 一种减小eeprom存储器面积的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910863166.9A CN110428861A (zh) 2019-09-12 2019-09-12 一种减小eeprom存储器面积的方法

Publications (1)

Publication Number Publication Date
CN110428861A true CN110428861A (zh) 2019-11-08

Family

ID=68418132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910863166.9A Pending CN110428861A (zh) 2019-09-12 2019-09-12 一种减小eeprom存储器面积的方法

Country Status (1)

Country Link
CN (1) CN110428861A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201182A1 (en) * 2004-03-12 2005-09-15 Kenichi Osada Semiconductor device
CN1806294A (zh) * 2003-06-09 2006-07-19 株式会社东芝 铁电存储器件
CN101329908A (zh) * 2008-07-24 2008-12-24 中国科学院上海微系统与信息技术研究所 高速互补单元相变存储器
CN101335046A (zh) * 2008-08-05 2008-12-31 中国科学院上海微系统与信息技术研究所 相变存储器
CN102339644A (zh) * 2011-07-27 2012-02-01 聚辰半导体(上海)有限公司 存储器及其操作方法
US20130128667A1 (en) * 2011-11-18 2013-05-23 Aplus Flash Technology, Inc. Low-Voltage Page Buffer to be Used in NVM Design
CN103440880A (zh) * 2013-09-03 2013-12-11 苏州宽温电子科技有限公司 一种sram存储器以及位单元追踪方法
CN204045210U (zh) * 2014-09-04 2014-12-24 上海梅轩实业有限公司 一种电可擦除可编程只读存储器阵列
CN108665923A (zh) * 2018-01-30 2018-10-16 苏州大学 一种sram存储器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806294A (zh) * 2003-06-09 2006-07-19 株式会社东芝 铁电存储器件
US20050201182A1 (en) * 2004-03-12 2005-09-15 Kenichi Osada Semiconductor device
CN101329908A (zh) * 2008-07-24 2008-12-24 中国科学院上海微系统与信息技术研究所 高速互补单元相变存储器
CN101335046A (zh) * 2008-08-05 2008-12-31 中国科学院上海微系统与信息技术研究所 相变存储器
CN102339644A (zh) * 2011-07-27 2012-02-01 聚辰半导体(上海)有限公司 存储器及其操作方法
US20130128667A1 (en) * 2011-11-18 2013-05-23 Aplus Flash Technology, Inc. Low-Voltage Page Buffer to be Used in NVM Design
CN103440880A (zh) * 2013-09-03 2013-12-11 苏州宽温电子科技有限公司 一种sram存储器以及位单元追踪方法
CN204045210U (zh) * 2014-09-04 2014-12-24 上海梅轩实业有限公司 一种电可擦除可编程只读存储器阵列
CN108665923A (zh) * 2018-01-30 2018-10-16 苏州大学 一种sram存储器

Similar Documents

Publication Publication Date Title
US9418017B2 (en) Hot memory block table in a solid state storage device
CN102473453B (zh) 半导体存储装置
US8069300B2 (en) Solid state storage device controller with expansion mode
US9176868B2 (en) Translation layer in a solid state storage device
KR20100097454A (ko) 복수의 상 변화 메모리들, 버퍼램, 및 낸드 플래시 메모리를 구비한 메모리 모듈
CN102163465A (zh) 非易失性存储器件以及对损坏的存储单元执行修复操作的系统
KR20090082784A (ko) Ｎｖｒａｍ 셀을 채용한 플래쉬 메모리 장치
CN101681300A (zh) 存储器系统
US8750053B2 (en) SRAM multiplexing apparatus
CN105321567A (zh) 非易失性存储器装置、编程方法及存储装置
CN103811065B (zh) 非易失性存储器系统
CN110428861A (zh) 一种减小eeprom存储器面积的方法
US6839818B2 (en) Electrically modifiable, non-volatile, semiconductor memory which can keep a datum stored until an operation to modify the datum is completed
CN111354403B (zh) 读取存储器的存储器单元
US20110063934A1 (en) Memory circuit with multi-sized sense amplifier redundancy
CN213241941U (zh) 一种新的eeprom存储阵列保护装置
CN107591177A (zh) 一种包含mram的芯片及其测试方法与维护方法
CN110428860A (zh) 一种rfid芯片上的存储器阵列结构
CN105589810B (zh) 数据储存器件及其操作方法
CN111341366B (zh) 用于存储器装置的种子操作
CN111797030B (zh) 包含搜索逻辑的存储器和用于在存储器内执行搜索的方法
Tak et al. Fault tolerant SRAM by redundant array structure
WO2013052688A1 (en) Energy efficient memory with reconfigurable decoding

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191108