CN102986029A - 数据处理的方法、闪存及终端 - Google Patents

数据处理的方法、闪存及终端 Download PDF

Info

Publication number
CN102986029A
CN102986029A CN2012800015716A CN201280001571A CN102986029A CN 102986029 A CN102986029 A CN 102986029A CN 2012800015716 A CN2012800015716 A CN 2012800015716A CN 201280001571 A CN201280001571 A CN 201280001571A CN 102986029 A CN102986029 A CN 102986029A
Authority
CN
China
Prior art keywords
data
memory cell
control signal
vpp
present bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800015716A
Other languages
English (en)
Other versions
CN102986029B (zh
Inventor
向光恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN102986029A publication Critical patent/CN102986029A/zh
Application granted granted Critical
Publication of CN102986029B publication Critical patent/CN102986029B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明实施例提供了一种数据处理的方法、闪存及终端，涉及电子技术领域，所述闪存包括：控制电路和多个存储单元；所述存储单元为浮栅金属-氧化物-半导体MOS管，所述浮栅MOS管包括源极、栅极、漏极和衬底；所述控制电路用于输出控制信号分别与所述源极、栅极、漏极和衬底相连以实现对所述存储单元的按位改写操作；所述控制电路还用于，当任一个所述存储单元存储的数据为0时，生成控制信号，使所述存储单元根据所述控制信号将自身存储的数据由0改写为1；其中所述控制信号包括存储单元的衬底接地、源极接负的编程电压VPP，漏极接负的VPP和栅极接负的VPP。本发明提高工作效率和延长Flash的使用寿命。

Description

数据处理的方法、 闪存及终端 技术领域
本发明涉及电子技术领域， 特别涉及一种数据处理的方法、 闪存及终端。 背景技术
Flash (闪存） 是一种利用半导说体浮栅技术制作的非易失性的存储器， 其在断电情况下 仍能保持所存储的数据信息。 Flash采用浮栅是否充电来表示存储数据的状态， 通过向浮栅 充电表示存储数据 0，称之为编程； 将电荷从浮栅上清除干净表示存储数据 1，称之为擦除。 对于 Flash而言， 任何数据位在存储之前都必须擦除干净， 但由于技术的限制， Flash中的 书
擦除必须按照块进行擦除。
Flash中的一个块有若干页，假如如图 1所示的块 A中的页 1和页 2的数据需要更新为 待写入数据， 则查找一个新的块 B， 将所述待写入数据写入到块 B的页 1和页 2中， 再把块 A中不需要更新的其余 62页的数据读出后写入到块 B的相应位置， 然后将块 A进行整体擦 除， 以备后续数据的存储。
在实现本发明的过程中， 发明人发现现有技术至少存在以下问题： 在存储待写入数据 的过程中， 需要将块 A中不需要更新的数据读出后写入至块 B中， 增加了读操作和写操作 的次数， 从而降低了工作效率， 縮短了 Flash的使用寿命。
发明内容
为了提高工作效率和延长 Flash 的使用寿命， 本发明实施例提供了一种数据处理的方 法、 闪存及终端， 用于解决现有技术存在着的 Flash使用寿命短的问题。
具体的， 本发明实施例提供了一种闪存， 包括： 控制电路和多个存储单元；
所述存储单元为浮栅金属-氧化物-半导体 M0S管， 所述浮栅 M0S管包括源极、 栅极、 漏极和衬底； 所述控制电路用于输出控制信号分别与所述源极、 栅极、 漏极和衬底相连以 实现对所述存储单元的按位改写操作；
所述控制电路还用于， 当任一个所述存储单元存储的数据为 0 时， 生成控制信号， 使 所述存储单元根据所述控制信号将自身存储的数据由 0改写为 1 ;其中所述控制信号包括存 储单元的衬底接地、 源极接负的编程电压 VPP， 漏极接负的 VPP和栅极接负的 VPP。
本发明实施例还提供了一种闪存， 包括： 控制电路和多个存储单元；
所述存储单元为浮栅金属-氧化物-半导体 M0S管， 所述浮栅 M0S管包括源极、 栅极、 漏极和衬底； 所述控制电路用于输出多种控制信号分别与所述源极、 栅极、 漏极和衬底相 连以实现对所述存储单元的按位改写操作；
所述控制电路还用于， 读取所述存储单元中待更新区域的原始数据， 按位判断所述原 始数据与待写入数据是否一致， 如果否， 当所述原始数据的当前位对应的数据为 0 时， 生 成第一控制信号， 使所述当前位对应的存储单元将自身存储的数据由 0改写为 1 ; 其中所述 第一控制信号包括存储单元的衬底接地、源极接负的编程电压 VPP, 漏极接负的 VPP和栅极 接负的 VPP。
本发明实施例还提供了一种利用上述闪存进行数据处理的方法， 包括：
当任一个所述存储单元存储的数据为 0 时， 生成控制信号， 其中所述控制信号包括存 储单元的衬底接地、 源极接负的编程电压 VPP, 漏极接负的 VPP和栅极接负的 VPP;
根据所述控制信号将所述存储单元存储的数据由 0改写为 1。
本发明实施例还提供了一种利用上述闪存进行数据处理的方法， 包括：
读取所述存储单元中待更新区域的原始数据；
按位判断所述原始数据与待写入数据是否一致， 如果否， 当所述原始数据的当前位对 应的数据为 0 时， 生成第一控制信号， 根据所述第一控制信号将所述当前位对应的存储单 元存储的数据由 0改写为 1 ; 其中所述第一控制信号包括存储单元的衬底接地、源极接负的 编程电压 VPP， 漏极接负的 VPP和栅极接负的 VPP。
本发明实施例还提供了一种终端， 包括上述闪存。
本发明实施例提供的技术方案的有益效果是： 当需要更新闪存的存储单元中的原始数 据时， 闪存的控制电路可以根据相应的控制信号按位将 0改写为 1， 从而实现数据的按位擦 除， 实现数据的更新； 也就是说在数据更新的过程中， 只在待更新的位上直接执行相应的 改写操作， 无需再寻找新块将待写入数据全部写入， 也无需执行块擦除操作便可进行数据 存储， 相应的减少了额外的读操作和写操作的次数， 从而提高了工作效率， 延长了闪存的 使用寿命。 附图说明
为了更清楚地说明本发明实施例中的技术方案， 下面将对实施例描述中所需要使用的 附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本发明的一些实施例， 对于本 领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的 附图。
图 1是现有技术提供的数据更新示意图；
图 2是本发明实施例 1提供的一种闪存实施例的结构示意图；
图 3是本发明实施例 3提供的一种浮栅 M0S管的结构示意图；
图 4为本发明实施例 3提供的将 0改写为 1的浮栅 M0S管示意图；
图 5为本发明实施例 3提供的将 1改写为 0的浮栅 M0S管示意图；
图 6是本发明实施例 4提供的一种数据处理的方法实施例的流程图；
图 7是本发明实施例 5提供的一种数据处理的方法实施例的流程图；
图 8是本发明实施例 6提供的一种数据处理的方法实施例的流程图；
图 9为本发明实施例 7提供的一种终端实施例的结构示意图。 具体实施方式
为使本发明的目的、 技术方案和优点更加清楚， 下面将结合附图对本发明实施方式作 进一步地详细描述。
实施例 1
参考图 2，图 2是本发明实施例 1提供的一种闪存实施例的结构示意图；所述闪存包括: 控制电路 101和多个存储单元 102;
所述存储单元 102为浮栅 MOS (Metal-Oxide-Semiconductor, 金属 -氧化物-半导体） 管， 所述浮栅 M0S管包括源极、 栅极、 漏极和衬底； 所述控制电路 101用于输出控制信号 分别与所述源极、 栅极、 漏极和衬底相连以实现对所述存储单元 102的按位改写操作。
所述控制电路 101还用于， 当任一个所述存储单元 102存储的数据为 0时， 生成控制 信号， 使所述存储单元 102根据所述控制信号将自身存储的数据由 0改写为 1 ; 其中所述控 制信号包括存储单元 102的衬底接地、 源极接负的 VPP (Voltage Programming Power, 编 程电压）， 漏极接负的 VPP和栅极接负的 VPP。
本实施例中， 存储单元根据控制信号将自身存储的数据由 0改写为 1可以认为是按位 擦除。
具体地， 如果当任一个所述存储单元 102存储的数据为 0时， 控制电路 101生成控制 信号， 其中所述控制信号包括： 存储单元 102 的衬底接地、 源极接负的 VPP, 漏极接负的 VPP和栅极接负的 VPP。 相应的， 当前位对应的存储单元 102接收所述控制信号， 根据所述 控制信号中关于存储单元 102的衬底、 源极、 漏极和栅极的电压连接情况实现浮栅 M0S管 中的衬底接地、 源极接负的 VPP ( BP-VPP), 漏极接负的 VPP和栅极接负的 VPP。 浮栅 M0S 管按照这种方式连接后， 形成的沟道场强分布使得浮栅上的电荷被移到沟道， 浮栅上的电 荷被清除干净， 从而实现了将自身存储的数据由 0改写为 1 的过程， 即实现了按位擦除的 过程。
本实施例中， 当任一个所述存储单元存储的数据为 0 时， 控制电路生成控制信号， 使 所述存储单元根据所述控制信号将自身存储的数据由 0改写为 1，从而实现数据的按位擦除， 实现数据的更新； 也就是说在数据更新的过程中， 只在待更新的位上直接执行相应的改写 操作， 无需再寻找新块将待写入数据全部写入， 也无需执行块擦除操作便可进行数据存储， 相应的减少了额外的读操作和写操作的次数， 从而提高了工作效率， 延长了闪存的使用寿 命。 实施例 2
参考图 2， 所述闪存包括： 控制电路 101和多个存储单元 102;
所述存储单元 102为浮栅 MOS (Metal-Oxide-Semiconductor, 金属 -氧化物-半导体） 管， 所述浮栅 M0S管包括源极、 栅极、 漏极和衬底； 所述控制电路 101用于输出控制信号 分别与所述源极、 栅极、 漏极和衬底相连以实现对所述存储单元 102的按位改写操作。
所述控制电路 101还用于， 读取所述存储单元 102中待更新区域的原始数据， 按位判 断所述原始数据与待写入数据是否一致， 如果否， 当所述原始数据的当前位对应的数据为 0 时，生成第一控制信号，使所述当前位对应的存储单元 102将自身存储的数据由 0改写为 1 ; 其中所述第一控制信号包括存储单元 102的衬底接地、源极接负的 VPP, 漏极接负的 VPP和 栅极接负的 VPP。
本实施例中， 当需要更新闪存的存储单元中的原始数据时， 闪存的控制电路读取待更 新区域的原始数据， 按位判断所述原始数据与待写入数据是否一致， 如果否， 当所述原始 数据的当前位对应的数据为 0 时， 生成第一控制信号， 使所述当前位对应的存储单元将自 身存储的数据由 0改写为 1， 从而实现数据的按位擦除， 实现数据的更新； 也就是说在数据 更新的过程中， 只在待更新的位上直接执行相应的改写操作， 无需再寻找新块将待写入数 据全部写入， 也无需执行块擦除操作便可进行数据存储， 相应的减少了额外的读操作和写 操作的次数， 从而提高了工作效率， 延长了闪存的使用寿命。 实施例 3
现有技术中， 闪存中的各个存储单元， 即浮栅 M0S 管都是按块划分， 如果需要擦除某 位数据时， 一般习惯上按块进行擦除； 且各个浮栅 M0S 管的衬底都连接在一起， 在进行数 据擦除， 即将浮栅 M0S管中存储的数据由 0变为 1 时， 衬底电压均接正的 VPP (Voltage Programming Power, 编程电压）； 因为如果需要编程， 即需要将浮栅 M0S 管中存储的数据 由 1变为 0， 衬底电压需要接地， 所以如果衬底电压均接正的 VPP时， 整块上各个浮栅 M0S 管的栅极、 源极和漏极只能接相应的电压来实现整块的擦除， 不能实现相应的按位编程。 但是本实施例中， 在将浮栅 M0S管中存储的数据由 1变为 0和将浮栅 M0S管中存储的数据 由 0变为 1时， 各个浮栅 M0S管的衬底都接地， 然后可以通过改变各个浮栅 M0S管的栅极、 源极和漏极所接的电压情况就可以实现相应的按位编程和按位擦除操作。
参考图 2， 所述 Flash包括： 控制电路 101和多个存储单元 102;
所述存储单元 102为浮栅 M0S管， 所述浮栅 M0S管包括源极、 栅极、 漏极和衬底； 所 述控制电路 101 用于输出多种控制信号分别与所述源极、 栅极、 漏极和衬底相连以实现对 所述存储单元 102的按位改写操作。
所述控制电路 101还用于， 读取 Flash中所述存储单元 102中待更新区域的原始数据， 按位判断所述原始数据与待写入数据是否一致， 如果否， 当所述原始数据的当前位对应的 数据为 0时， 生成第一控制信号， 使所述当前位对应的存储单元 102将自身存储的数据由 0 改写为 1 ; 其中所述第一控制信号包括存储单元 102的衬底接地、 源极接负的 VPP, 漏极接 负的 VPP和栅极接负的 VPP。
具体地， Flash中包含若干块， 每块包含若干页， 每页包含若干字节， 字节的宽度可依 据具体需要而变化， 一般是 8位、 16位、 32位等。
在 Flash进行寻址时， 具体可寻址到每个字节， 当需要更新 Flash中某个可寻址的字 节数据时， Flash的控制电路 101可以读取待更新区域的原始数据， 其中所述原始数据可以 以 2进制形式进行存储， 例如所述原始数据为 10101001 (—个字节是 8位）； 所述控制电路 101可以按位 （bit ) 读取所述原始数据。
所述控制电路 101 读取所述原始数据后， 按位判断所述原始数据与待写入数据是否一 致， 例如所述待写入数据为 00111001， 按位判断所述原始数据 10101001 和待写入数据 00111001是否一致， 如果一致， 如第 0、 1、 2、 3、 5和 6位 （二进制与十进制类似， 靠右 为最低位， 一般称为 0位）， 则对所述原始数据的当前位对应的数据不做任何操作， 如果不 一致， 如第 4和 7位， 则根据所述原始数据的当前位对应的数据生成控制信号， 发送所述 控制信号至所述当前位对应的存储单元 102，其中所述控制信号包括所述当前位对应的存储 单元的衬底、 源极、 漏极和栅极的电压连接情况。
每一位数据都对应一个存储单元 102， 例如一个字节为 8位， 则一个字节对应着 8个存 储单元 102。 所述存储单元 102可以具体为浮栅 MOS管。 其中所述浮栅 M0S管的结构如图 3 所示， 图 3是本发明实施例 3提供的一种浮栅 M0S管的结构示意图； 从图 3可以看出， 该 浮栅 M0S管为 N沟道浮栅 M0S管， 浮栅 2位于金属栅 1和 P型硅衬底 3之间， 浮栅 M0S管 的源极、 漏极和栅极如图 3所示。
本实施例中改写所述原始数据当前位对应的数据的操作都是按位进行的， 其中按位改 写包括按位编程和按位擦除， 具体地， 将所述原始数据的当前位对应的数据由 0 改写为 1 可以认为是按位擦除， 将所述原始数据的当前位对应的数据由 1改写为 0可以认为是按位 编程。
具体地， 如果所述原始数据的当前位对应的数据与所述待写入数据的当前位对应的数 据不一致， 当所述原始数据的当前位对应的数据为 0 时， 生成第一控制信号， 其中所述第 一控制信号包括： 存储单元 102的衬底接地、 源极接负的 VPP, 漏极接负的 VPP和栅极接负 的 VPP。 相应的， 所述当前位对应的存储单元 102接收第一控制信号， 根据所述第一控制信 号中关于存储单元的衬底、 源极、 漏极和栅极的电压连接情况实现浮栅 M0S 管中的衬底接 地、 源极接负的 VPP ( BP-VPP), 漏极接负的 VPP和栅极接负的 VPP, 如图 4所示， 图 4为 本发明实施例 3提供的将 0改写为 1的浮栅 M0S管示意图。 浮栅 M0S管按照这种方式连接 后， 形成的沟道场强分布使得浮栅上的电荷被移到沟道， 浮栅上的电荷被清除干净， 从而 实现了将自身存储的所述当前位对应的数据由 0改写为 1 的过程， 即实现了按位擦除的过 程。
在另一实施方式中， 所述控制电路 101 还用于， 如果所述原始数据的当前位对应的数 据与所述待写入数据的当前位对应的数据不一致，当所述原始数据的当前位对应的数据为 1 时， 生成第二控制信号， 使所述当前位对应的存储单元将自身存储的数据由 1改写为 0; 其 中所述第二控制信号包括存储单元的衬底接地、 源极接地、 漏极接地和栅极接 VPP。
具体地， 如果所述原始数据的当前位对应的数据与所述待写入数据的当前位对应的数 据不一致， 当所述原始数据的当前位对应的数据为 1 时， 生成第二控制信号， 其中所述第 二控制信号包括存储单元的衬底接地、 源极接地、 漏极接地和栅极接 VPP。 相应的， 所述当 前位对应的存储单元 102 接收第二控制信号， 根据所述第二控制信号中关于存储单元的衬 底、 源极、 漏极和栅极的电压连接情况实现浮栅 M0S 管中的衬底接地、 源极接地、 漏极接 地和栅极接编程电压 VPP， 如图 5所示， 图 5为本发明实施例 3提供的将 1改写为 0的浮栅 M0S管示意图。 浮栅 M0S管按照这种方式连接后， 浮栅充电， 即对所述当前位进行编程， 实 现了将自身存储的所述当前位对应的数据由 1改写为 0的过程， 即实现了按位编程的过程。
本实施例中， 当需要更新 Flash的存储单元中的原始数据时， Flash的控制电路读取待 更新区域的原始数据， 按位判断所述原始数据与待写入数据是否一致， 如果否， 生成相应 的控制信号， 由 Flash 的所述当前位对应的存储单元根据所述相应的控制信号改写所述原 始数据当前位对应的数据， 从而实现数据的按位擦除和按位编程， 实现数据的更新； 也就 是说在数据更新的过程中， 只在待更新的位上直接执行相应的改写操作， 无需再寻找新块 将待写入数据全部写入， 无需执行块擦除操作便可进行数据存储， 相应的减少了额外的读 操作和写操作的次数， 从而提高了工作效率， 延长了 Flash的使用寿命。 实施例 4
参考图 6， 图 6是本发明实施例 4提供的一种数据处理的方法实施例的流程图； 所述数 据处理的方法应用于实施例 1所述的 Flash中。
所述数据处理的方法包括：
S401 : 当任一个所述存储单元存储的数据为 0 时， 生成控制信号， 其中所述控制信号 包括存储单元的衬底接地、 源极接负的编程电压 VPP, 漏极接负的 VPP和栅极接负的 VPP。
S402: 根据所述控制信号将所述存储单元存储的数据由 0改写为 1。
具体地， 当任一个所述存储单元存储的数据为 0 时， 生成控制信号， 所述控制信号包 括： 存储单元的衬底接地、 源极接负的 VPP， 漏极接负的 VPP和栅极接负的 VPP; 根据所述 控制信号中关于存储单元的衬底、 源极、 漏极和栅极的电压连接情况对浮栅 M0S 管中的衬 底接地、 源极接负的 VPP, 漏极接负的 VPP和栅极接负的 VPP。 浮栅 MOS管按照这种方式连 接后， 形成的沟道场强分布使得浮栅上的电荷被移到沟道， 浮栅上的电荷被清除干净， 从 而实现了当前位对应的数据由 0改写为 1的过程， 即实现了按位擦除的过程。
本实施例中， 当任一个所述存储单元存储的数据为 0 时， 生成控制信号， 根据所述控 制信号将所述存储单元存储的数据由 0改写为 1， 从而实现数据的按位擦除， 实现数据的更 新； 也就是说在数据更新的过程中， 只在待更新的位上直接执行相应的改写操作， 无需再 寻找新块将待写入数据全部写入， 也无需执行块擦除操作便可进行数据存储， 相应的减少 了额外的读操作和写操作的次数， 从而提高了工作效率， 延长了闪存的使用寿命。 实施例 5
参考图 7， 图 7是本发明实施例 5提供的一种数据处理的方法实施例的流程图； 所述数 据处理的方法应用于实施例 2或 3所述的 Flash中。
所述数据处理的方法包括：
S501 : 读取所述存储单元中待更新区域的原始数据。 S502 : 按位判断所述原始数据与待写入数据是否一致， 如果否， 当所述原始数据的当 前位对应的数据为 0 时， 生成第一控制信号， 根据所述第一控制信号将所述当前位对应的 存储单元存储的数据由 0改写为 1 ; 其中所述第一控制信号包括存储单元的衬底接地、源极 接负的编程电压 VPP， 漏极接负的 VPP和栅极接负的 VPP。
本实施例中， 当需要更新闪存的存储单元中待更新区域的原始数据时， 读取待更新区 域的原始数据， 按位判断所述原始数据与待写入数据是否一致， 如果否， 当所述原始数据 的当前位对应的数据为 0 时， 生成第一控制信号， 使所述当前位对应的存储单元将自身存 储的数据由 0改写为 1， 从而实现数据的按位擦除， 实现数据的更新； 也就是说在数据更新 的过程中， 只在待更新的位上直接执行相应的改写操作， 无需再寻找新块将待写入数据全 部写入， 也无需执行块擦除操作便可进行数据存储， 相应的减少了额外的读操作和写操作 的次数， 从而提高了工作效率， 延长了闪存的使用寿命。 实施例 6
参考图 8， 图 8是本发明实施例 6提供的一种数据处理的方法实施例的流程图； 所述数 据处理的方法应用于实施例 2或 3所述的 Flash中。
所述数据处理的方法包括：
S601 : Flash读取 Flash中待更新区域的原始数据。
本实施例中， Flash中包含若干块， 每块包含若干页， 每页包含若干字节， 字节的宽度 可依据具体需要而变化， 一般是 8位、 16位、 32位等。
在 Flash进行寻址时， 具体可寻址到每个字节， 当需要更新 Flash中某个可寻址的字 节数据时， Flash的控制电路 101可以读取待更新区域的原始数据， 其中所述原始数据可以 以 2进制形式进行存储，例如所述原始数据为 10101001 ;所述控制电路 101可以按位（bit ) 读取所述原始数据。
S602: 所述 Flash按位判断所述原始数据与待写入数据是否一致， 如果是， 执行 S603; 如果否， 执行 S604。
读取所述原始数据后， 按位判断所述原始数据与待写入数据是否一致， 例如所述待写 入数据为 00111001， 按位判断所述原始数据 10101001和待写入数据 00111001是否一致， 根据判断结果执行相应处理。
S603: 所述 Flash保持所述原始数据的当前位对应的数据不变。
如果所述原始数据的当前位对应的数据与所述待写入数据的所述当前位对应的数据一 致， 如第 0、 1、 2、 3、 5和 6位， 则对所述原始数据的当前位对应的数据不做任何操作。 S604: 所述 Flash根据所述原始数据的当前位对应的数据生成控制信号， 根据所述控 制信号改写所述原始数据的当前位对应的数据。
如果所述原始数据的当前位对应的数据与所述待写入数据的所述当前位对应的数据不 一致， 如第 4和 7位， 根据所述原始数据的当前位对应的数据生成控制信号， 发送所述控 制信号至所述当前位对应的存储单元 102，其中所述控制信号包括所述当前位对应的存储单 元的衬底、 源极、 漏极和栅极的电压连接情况。
其中， 所述根据所述原始数据的当前位对应的数据生成控制信号包括：
当所述原始数据的当前位对应的数据为 0 时， 生成第一控制信号， 所述第一控制信号 包括： 存储单元的衬底接地、 源极接负的 VPP, 漏极接负的 VPP和栅极接负的 VPP;
相应的， 根据所述控制信号改写所述原始数据的当前位对应的数据包括：
根据所述第一控制信号将所述原始数据当前位对应的数据由 0改写为 1。
具体地， 生成第一控制信号后， 根据所述第一控制信号中关于存储单元的衬底、 源极、 漏极和栅极的电压连接情况对浮栅 M0S管中的衬底接地、 源极接负的 VPP, 漏极接负的 VPP 和栅极接负的 VPP。浮栅 M0S管按照这种方式连接后， 形成的沟道场强分布使得浮栅上的电 荷被移到沟道， 浮栅上的电荷被清除干净， 从而实现了当前位对应的数据由 0改写为 1 的 过程， 即实现了按位擦除的过程。
或者， 所述根据所述原始数据的当前位对应的数据生成控制信号包括：
当所述原始数据的当前位对应的数据为 1 时， 生成第二控制信号， 其中所述第二控制 信号包括： 存储单元的衬底接地、 源极接地、 漏极接地和栅极接编程电压 VPP;
相应的， 根据所述控制信号改写所述原始数据的当前位对应的数据包括：
根据所述第二控制信号将所述原始数据当前位对应的数据由 1改写为 0。
具体地， 生成第二控制信号后， 根据所述第二控制信号中关于存储单元的衬底、 源极、 漏极和栅极的电压连接情况对浮栅 M0S管中的衬底接地、源极接地、漏极接地和栅极接 VPP。 浮栅 M0S 管按照这种方式连接后， 浮栅充电， 即对所述当前位进行编程， 实现了当前位对 应的数据由 1改写为 0的过程， 即实现了按位编程的过程。
现以一具体的例子来对本实施例所述方法进行详细描述， 例如如图 1所示的块 A中的 页 1和页 2的数据需要更新为待写入数据，也就是说块 A的页 1和页 2为待更新区域; Flash 在进行寻址时， 可以直接寻址到块 A的页 1和页 2中的每个字节， 按照字节中的位读取块 A 的页 1和页 2的原始数据， 按位分别判断页 1和页 2的所述原始数据与待写入数据是否一 致， 如果一致， 保持所述原始数据的当前位对应的数据不变； 如果不一致， 根据所述原始 数据的当前位对应的数据生成控制信号， 根据所述控制信号改写所述原始数据的当前位对 应的数据， 具体地， 可以根据所述控制信号将原始数据的当前位对应的数据由 1改写为 0， 或者， 由 0改写为 1， 从而实现块 A的页 1和页 2的数据的更新。 相比较现有技术而言， 本 实施例所述方法不需要在擦除干净的块上才能进行存储， 可以直接在需要更新的块上按位 进行改写操作实现数据存储， 因此本实施例中， 不需要寻找新的块 B， 也就不需要将块 A中 不需要更新的其余 62页的数据读出后再写入到块 B的相应位置， 减少了读操作和写操作， 縮短了数据的编程时间和读数据的时间， 提高了工作效率。
此外， 本实施例所述方法在更新 2页数据时只需要读出 2页数据与待写入数据进行比 较， 再依据数据的变化按位实施 1 改写为 0、 0 改写为 1或者不做任何操作， 考虑原有数 据的随机分布及新写入的数据随机分布， 0改写为 1， 1改写为 0， 0保持不变， 1保持不变 的概率相同， 数据改变的概率是 50 %， Flash的编程寿命可提高一倍， FLASH的使用寿命最 少提高二倍； 且本实施例所述方法减少了一次擦除操作， 也提高了 Flash 的使用寿命； 由 于现有技术需要写入 64页， 本实施例只需要写入 2页， 也就是说现有技术写放大了 32倍， 本实施例免去了写放大 32倍， 延长了闪存的使用寿命， 这对提高包含 Flash的固态盘的可 靠性有巨大的帮助。
本实施例中， 当需要更新 Flash 的存储单元中的原始数据时， 读取待更新区域的原始 数据， 按位判断所述原始数据与待写入数据是否一致， 如果是， 对所述原始数据的当前位 对应的数据不做任何处理， 如果否， 生成控制信号， 根据所述控制信号改写所述原始数据 当前位对应的数据， 从而实现数据的按位擦除和按位编程， 实现数据的更新； 也就是说在 数据更新的过程中， 只在待更新的位上直接执行相应的改写操作， 无需再寻找新块将待写 入数据全部写入， 无需执行块擦除操作便可进行数据存储， 相应的减少了额外的读操作和 写操作的次数，縮短了数据的编程时间和读数据的时间，从而提高了工作效率，延长了 Flash 的使用寿命。 实施例 7
参考图 9， 图 9为本发明实施例 7提供的一种终端实施例的结构示意图； 所述终端包括 闪存 10， 其中所述闪存 10包括控制电路 101和多个存储单元 102;
所述控制电路 101的功能与实施例 1、实施例 2或实施例 3中所述控制电路 101的功能 类似， 在此不再赘述， 具体可参照实施例 1、 实施例 2或实施例 3的相关描述。 所述存储单 元 102与实施例 1、 实施例 2或实施例 3中所述存储单元 102的功能类似， 在此不再赘述， 具体可参照实施例 1、 实施例 2或实施例 3的相关描述。
本实施例中， 当需要更新终端的 Flash 中的原始数据时， 可以读取待更新区域的原始 数据， 按位判断所述原始数据与待写入数据是否一致， 如果是， 对所述原始数据的当前位 对应的数据不做任何处理， 如果否， 生成控制信号， 根据所述控制信号改写所述原始数据 当前位对应的数据， 从而实现数据的按位擦除和按位编程， 最终实现数据的更新； 也就是 说在数据更新的过程中， 只在待更新的位上直接执行相应的改写操作， 无需再寻找新块将 待写入数据全部写入， 无需执行块擦除操作便可进行数据存储， 相应的减少了额外的读操 作和写操作的次数， 縮短了数据的编程时间和读数据的时间， 从而提高了工作效率， 延长 了 Flash的使用寿命。 需要说明的是， 本说明书中的各个实施例均采用递进的方式描述， 每个实施例重点说 明的都是与其他实施例的不同之处， 各个实施例之间相同相似的部分互相参见即可。 对于 装置类实施例而言， 由于其与方法实施例基本相似， 所以描述的比较简单， 相关之处参见 方法实施例的部分说明即可。
需要说明的是， 在本文中， 诸如第一和第二等之类的关系术语仅仅用来将一个实体或 者操作与另一个实体或操作区分开来， 而不一定要求或者暗示这些实体或操作之间存在任 何这种实际的关系或者顺序。 而且， 术语 "包括"、 "包含"或者其任何其他变体意在涵盖 非排他性的包含， 从而使得包括一系列要素的过程、 方法、 物品或者设备不仅包括那些要 素， 而且还包括没有明确列出的其他要素， 或者是还包括为这种过程、 方法、 物品或者设 备所固有的要素。 在没有更多限制的情况下， 由语句 "包括一个…… " 限定的要素， 并不 排除在包括所述要素的过程、 方法、 物品或者设备中还存在另外的相同要素。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完 成， 也可以通过程序来指令相关的硬件完成， 所述的程序可以存储于一种计算机可读存储 介质中， 上述提到的存储介质可以是只读存储器， 磁盘或光盘等。 以上所述仅为本发明的较佳实施例， 并不用以限制本发明， 凡在本发明的精神和原则 之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发明的保护范围之内。

Claims (1)

  1. 权 利 要 求 书
    1、 一种闪存， 其特征在于， 包括： 控制电路和多个存储单元；
    所述存储单元为浮栅金属-氧化物-半导体 M0S管， 所述浮栅 M0S管包括源极、 栅极、 漏 极和衬底； 所述控制电路用于输出控制信号分别与所述源极、 栅极、 漏极和衬底相连以实现 对所述存储单元的按位改写操作；
    所述控制电路还用于， 当任一个所述存储单元存储的数据为 0时， 生成控制信号， 使所 述存储单元根据所述控制信号将自身存储的数据由 0改写为 1 ; 其中所述控制信号包括存储 单元的衬底接地、 源极接负的编程电压 VPP, 漏极接负的 VPP和栅极接负的 VPP。
    2、 一种闪存， 其特征在于， 包括： 控制电路和多个存储单元；
    所述存储单元为浮栅金属-氧化物-半导体 M0S管， 所述浮栅 M0S管包括源极、 栅极、 漏 极和衬底； 所述控制电路用于输出多种控制信号分别与所述源极、 栅极、 漏极和衬底相连以 实现对所述存储单元的按位改写操作；
    所述控制电路还用于， 读取所述存储单元中待更新区域的原始数据， 按位判断所述原始 数据与待写入数据是否一致， 如果否， 当所述原始数据的当前位对应的数据为 0时， 生成第 一控制信号， 使所述当前位对应的存储单元将自身存储的数据由 0改写为 1 ; 其中所述第一 控制信号包括存储单元的衬底接地、 源极接负的编程电压 VPP, 漏极接负的 VPP和栅极接负 的 VPP。
    3、 根据权利要求 1所述的闪存， 其特征在于， 所述控制电路还用于， 如果所述原始数据 的当前位对应的数据与所述待写入数据的当前位对应的数据不一致， 当所述原始数据的当前 位对应的数据为 1时， 生成第二控制信号， 使所述当前位对应的存储单元将自身存储的数据 由 1改写为 0; 其中所述第二控制信号包括存储单元的衬底接地、 源极接地、 漏极接地和栅 极接 VPP。
    4、 一种利用权利要求 1所述的闪存进行数据处理的方法， 其特征在于， 包括： 当任一个所述存储单元存储的数据为 0时， 生成控制信号， 其中所述控制信号包括存储 单元的衬底接地、 源极接负的编程电压 VPP, 漏极接负的 VPP和栅极接负的 VPP;
    根据所述控制信号将所述存储单元存储的数据由 0改写为 1。 5、 一种利用权利要求 2所述的闪存进行数据处理的方法， 其特征在于， 包括： 读取所述存储单元中待更新区域的原始数据；
    按位判断所述原始数据与待写入数据是否一致， 如果否， 当所述原始数据的当前位对应 的数据为 0时， 生成第一控制信号， 根据所述第一控制信号将所述当前位对应的存储单元存 储的数据由 0改写为 1 ; 其中所述第一控制信号包括存储单元的衬底接地、 源极接负的编程 电压 VPP， 漏极接负的 VPP和栅极接负的 VPP。
    6、 根据权利要求 5所述的方法， 其特征在于， 进一步包括：
    如果所述原始数据的当前位对应的数据与所述待写入数据的当前位对应的数据不一致， 当所述原始数据的当前位对应的数据为 1时， 生成第二控制信号， 根据所述第二控制信号将 所述当前位对应的存储单元存储的数据由 1改写为 0; 其中所述第二控制信号包括存储单元 的衬底接地、 源极接地、 漏极接地和栅极接 VPP。
    7、 一种终端， 其特征在于， 包括如权利要求 1-3任一项所述的闪存。
CN201280001571.6A 2012-05-25 2012-05-25 数据处理的方法、闪存及终端 Expired - Fee Related CN102986029B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2012/076108 WO2012126434A2 (zh) 2012-05-25 2012-05-25 数据处理的方法、闪存及终端

Publications (2)

Publication Number Publication Date
CN102986029A true CN102986029A (zh) 2013-03-20
CN102986029B CN102986029B (zh) 2015-07-22

Family

ID=46879810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280001571.6A Expired - Fee Related CN102986029B (zh) 2012-05-25 2012-05-25 数据处理的方法、闪存及终端

Country Status (4)

Country Link
US (1) US9281063B2 (zh)
EP (1) EP2840610B1 (zh)
CN (1) CN102986029B (zh)
WO (1) WO2012126434A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10331561B1 (en) 2016-06-29 2019-06-25 Emc Corporation Systems and methods for rebuilding a cache index
US10146438B1 (en) 2016-06-29 2018-12-04 EMC IP Holding Company LLC Additive library for data structures in a flash memory
US10037164B1 (en) * 2016-06-29 2018-07-31 EMC IP Holding Company LLC Flash interface for processing datasets
US10055351B1 (en) 2016-06-29 2018-08-21 EMC IP Holding Company LLC Low-overhead index for a flash cache
US10261704B1 (en) 2016-06-29 2019-04-16 EMC IP Holding Company LLC Linked lists in flash memory
US10089025B1 (en) 2016-06-29 2018-10-02 EMC IP Holding Company LLC Bloom filters in a flash memory
US10445008B2 (en) * 2017-09-15 2019-10-15 Macronix International Co., Ltd. Data management method for memory and memory apparatus
CN114175000A (zh) 2019-07-31 2022-03-11 惠普发展公司，有限责任合伙企业 基于要擦除的比特的确定而对闪速存储器的更新
US11704035B2 (en) * 2020-03-30 2023-07-18 Pure Storage, Inc. Unified storage on block containers
US12079162B2 (en) 2020-03-30 2024-09-03 Pure Storage, Inc. Snapshot management in a storage system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100238733A1 (en) * 2009-03-23 2010-09-23 Kabushiki Kaisha Toshiba Nand flash memory
US20110170356A1 (en) * 2007-06-18 2011-07-14 Hee-Soo Kang Methods of Programming Data in a Non-Volatile Memory Device and Methods of Operating a Nand Flash Memory Device Using the Same
CN102339644A (zh) * 2011-07-27 2012-02-01 聚辰半导体(上海)有限公司 存储器及其操作方法
CN102456745A (zh) * 2010-10-22 2012-05-16 北京大学 一种快闪存储器及其制备方法和操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794974B2 (ja) * 1991-04-10 1998-09-10 日本電気株式会社 不揮発性半導体記憶装置の起動方法
US6418060B1 (en) * 2002-01-03 2002-07-09 Ememory Technology Inc. Method of programming and erasing non-volatile memory cells
TW565910B (en) * 2002-10-24 2003-12-11 Amic Technology Corp Negative voltage switch and related flash memory for transmitting negative voltage with triple-well transistors
US7907450B2 (en) * 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110170356A1 (en) * 2007-06-18 2011-07-14 Hee-Soo Kang Methods of Programming Data in a Non-Volatile Memory Device and Methods of Operating a Nand Flash Memory Device Using the Same
US20100238733A1 (en) * 2009-03-23 2010-09-23 Kabushiki Kaisha Toshiba Nand flash memory
CN102456745A (zh) * 2010-10-22 2012-05-16 北京大学 一种快闪存储器及其制备方法和操作方法
CN102339644A (zh) * 2011-07-27 2012-02-01 聚辰半导体(上海)有限公司 存储器及其操作方法

Also Published As

Publication number Publication date
WO2012126434A2 (zh) 2012-09-27
EP2840610A2 (en) 2015-02-25
EP2840610B1 (en) 2019-04-03
CN102986029B (zh) 2015-07-22
US9281063B2 (en) 2016-03-08
EP2840610A4 (en) 2015-06-03
WO2012126434A3 (zh) 2012-11-08
US20140321210A1 (en) 2014-10-30

Similar Documents

Publication Publication Date Title
CN102986029A (zh) 数据处理的方法、闪存及终端
US9805776B2 (en) Memory device, peripheral circuit thereof and single-byte data write method thereof
US6108241A (en) Leakage detection in flash memory cell
US7573754B2 (en) Nonvolatile memory, apparatus and method for determining data validity of the same
JP4892307B2 (ja) 不揮発性半導体格納装置
JP2008009919A (ja) カードコントローラ
CN106648452A (zh) 存储器系统及其操作方法
CN101986389B (zh) 闪存单元、闪存装置及其编程方法
CN105489244A (zh) 一种非易失性存储器的擦除方法
CN110532195A (zh) 存储器系统的工作负荷分簇及执行其的方法
CN105702292A (zh) 一种非易失存储器的数据恢复方法和装置
CN109448775B (zh) 一种存储阵列结构及其操作方法
CN109522237B (zh) 存储器的数据管理方法及存储器装置
JP5750324B2 (ja) 不揮発性メモリ素子およびそのプログラム方法
CN110908825B (zh) 一种数据读取方法、装置、存储设备及存储介质
JP2015103093A (ja) フラッシュメモリ、バッドブロックの管理方法および管理プログラム
JP2012164400A (ja) 半導体記憶装置及びその高電圧制御方法
CN110262986A (zh) 存储器控制器及其操作方法
CN113741799A (zh) 存储器装置
JP2004199833A (ja) 不揮発性半導体記憶装置の制御方法及び不揮発性半導体記憶装置
CN103455427A (zh) 一种Nand-flash 存储器写操作的方法和装置
CN104751893A (zh) 增强nor型flash可靠性的方法
CN110556145A (zh) 一种存储单元的编程方法、装置、电子设备及存储介质
WO2024055358A1 (zh) 数据处理方法、电子设备及计算机可读存储装置
TW201915738A (zh) 記憶體的資料管理方法及記憶體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150722

CF01 Termination of patent right due to non-payment of annual fee