WO2012126434A2 - 数据处理的方法、闪存及终端 - Google Patents

数据处理的方法、闪存及终端 Download PDF

Info

Publication number
WO2012126434A2
WO2012126434A2 PCT/CN2012/076108 CN2012076108W WO2012126434A2 WO 2012126434 A2 WO2012126434 A2 WO 2012126434A2 CN 2012076108 W CN2012076108 W CN 2012076108W WO 2012126434 A2 WO2012126434 A2 WO 2012126434A2
Authority
WO
WIPO (PCT)
Prior art keywords
data
control signal
vpp
gate
negative
Prior art date
Application number
PCT/CN2012/076108
Other languages
English (en)
French (fr)
Other versions
WO2012126434A3 (zh
Inventor
向光恒
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to EP12761495.6A priority Critical patent/EP2840610B1/en
Priority to CN201280001571.6A priority patent/CN102986029B/zh
Priority to PCT/CN2012/076108 priority patent/WO2012126434A2/zh
Publication of WO2012126434A2 publication Critical patent/WO2012126434A2/zh
Publication of WO2012126434A3 publication Critical patent/WO2012126434A3/zh
Priority to US14/329,460 priority patent/US9281063B2/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Definitions

  • the present invention relates to the field of electronic technologies, and in particular, to a data processing method, a flash memory, and a terminal. Background technique
  • Flash is a non-volatile memory fabricated using the semi-guided floating-gate technology that retains stored data information in the event of a power outage. Flash uses the floating gate to charge to indicate the state of the stored data. By charging the floating gate, it means to store data 0, which is called programming. Clearing the charge from the floating gate means storing data 1, which is called erasure. For Flash, any data bits must be erased before storage, but due to technical limitations, the book in Flash
  • a block in Flash has several pages. If the data of page 1 and page 2 in block A as shown in FIG. 1 needs to be updated to be data to be written, then a new block B is searched for, and the data to be written is to be written. Write to page 1 and page 2 of block B, read the remaining 62 pages of data in block A that are not required to be updated, and write to the corresponding position of block B, and then block block A for overall erasure. The storage of subsequent data.
  • the embodiment of the present invention provides a data processing method, a flash memory, and a terminal, which are used to solve the problem that the flash life of the prior art is short.
  • an embodiment of the present invention provides a flash memory, including: a control circuit and a plurality of storage units;
  • the memory cell is a floating gate metal-oxide-semiconductor MOS transistor, the floating gate MOS transistor includes a source, a gate, a drain and a substrate; the control circuit is configured to output a control signal and the source respectively And connecting the gate, the drain and the substrate to implement a bitwise rewriting operation on the memory unit;
  • the control circuit is further configured to: when any of the data stored by the storage unit is 0, generate a control signal, so that the storage unit rewrites the data stored by itself from 0 to 1 according to the control signal; Control signal including The substrate of the memory cell is grounded, the source is connected to a negative programming voltage VPP, the drain is connected to a negative VPP, and the gate is connected to a negative VPP.
  • the embodiment of the invention further provides a flash memory, comprising: a control circuit and a plurality of storage units;
  • the memory cell is a floating gate metal-oxide-semiconductor MOS transistor, the floating gate MOS transistor includes a source, a gate, a drain and a substrate; the control circuit is configured to output a plurality of control signals respectively a source, a gate, a drain and a substrate are connected to implement a bitwise rewriting operation of the memory cell;
  • the control circuit is further configured to: read original data of the area to be updated in the storage unit, determine, by bit, whether the original data is consistent with the data to be written, and if not, when the current bit of the original data corresponds When the data is 0, the first control signal is generated, so that the storage unit corresponding to the current bit rewrites the data stored by itself from 0 to 1; wherein the first control signal includes the substrate ground of the storage unit, and the source is connected to the negative
  • the programming voltage is VPP, the drain is connected to the negative VPP and the gate is connected to the negative VPP.
  • An embodiment of the present invention further provides a method for performing data processing by using the foregoing flash memory, including:
  • control signal When any of the data stored in the memory cell is 0, a control signal is generated, wherein the control signal includes a substrate ground of the memory cell, a source connected negative programming voltage VPP, a drain connected negative VPP, and a gate connection Negative VPP;
  • the data stored by the storage unit is rewritten from 0 to 1 according to the control signal.
  • An embodiment of the present invention further provides a method for performing data processing by using the foregoing flash memory, including:
  • the first control signal includes the substrate ground of the memory cell, the source connected negative programming voltage VPP, the drain connected negative VPP, and the gate connected negative VPP.
  • the embodiment of the invention further provides a terminal, including the above flash memory.
  • the technical solution provided by the embodiment of the present invention has the beneficial effects that: when the original data in the storage unit of the flash memory needs to be updated, the control circuit of the flash memory can rewrite 0 to 1 according to the corresponding control signal, thereby realizing the bitwise of the data.
  • Erase update the data; that is to say, in the process of data update, the corresponding rewriting operation is directly executed only on the bit to be updated, no need to find a new block to write all the data to be written, and no need to execute the block.
  • the erase operation allows data storage, which reduces the number of additional read and write operations, which increases work efficiency and extends the life of the flash memory.
  • FIG. 2 is a schematic structural diagram of a flash memory embodiment according to Embodiment 1 of the present invention.
  • FIG. 3 is a schematic structural view of a floating gate MOS tube according to Embodiment 3 of the present invention.
  • FIG. 4 is a schematic diagram of a floating gate MOS tube with a 0 rewritten to 1 according to Embodiment 3 of the present invention
  • FIG. 5 is a schematic diagram of a floating gate MOSFET provided by rewriting 1 to 0 according to Embodiment 3 of the present invention.
  • FIG. 6 is a flowchart of an embodiment of a data processing method according to Embodiment 4 of the present invention.
  • FIG. 7 is a flowchart of an embodiment of a data processing method according to Embodiment 5 of the present invention.
  • FIG. 8 is a flowchart of an embodiment of a data processing method according to Embodiment 6 of the present invention.
  • FIG. 9 is a schematic structural diagram of an embodiment of a terminal according to Embodiment 7 of the present invention. detailed description
  • FIG. 2 is a schematic structural diagram of a flash memory embodiment according to Embodiment 1 of the present invention
  • the flash memory includes: a control circuit 101 and a plurality of storage units 102;
  • the memory cell 102 is a floating gate MOS (Metal-Oxide-Semiconductor) tube, and the floating gate MOS transistor includes a source, a gate, a drain, and a substrate. An output control signal is coupled to the source, the gate, the drain, and the substrate, respectively, to effect a bitwise rewrite operation of the memory unit 102.
  • MOS Metal-Oxide-Semiconductor
  • the control circuit 101 is further configured to: when any one of the data stored in the storage unit 102 is 0, generate a control signal, so that the storage unit 102 rewrites the data stored by itself from 0 to 1 according to the control signal;
  • the control signal includes a substrate ground of the memory unit 102, a source-connected VPP (Voltage Programming Power), a drain-connected VPP, and a gate-connected VPP.
  • VPP Voltage Programming Power
  • the storage unit rewrites the data stored by itself from 0 to 1 according to the control signal, and can be regarded as a bitwise erasure.
  • the control circuit 101 if the data stored in any of the storage units 102 is 0, the control circuit 101 generates a control signal, wherein the control signal includes: a substrate ground of the storage unit 102, a source connected negative VPP, and a drain Negative VPP and gate negative VPP.
  • the memory unit 102 corresponding to the current bit receives the control signal, and implements a floating gate MOS tube according to a voltage connection condition of the substrate, the source, the drain, and the gate of the memory cell 102 in the control signal.
  • the substrate is grounded, the source is negatively connected to VPP (BP-VPP), the drain is connected to negative VPP, and the gate is connected to negative VPP.
  • the channel field intensity distribution is formed such that the charge on the floating gate is moved to the channel, and the charge on the floating gate is cleared, thereby realizing that the data stored by itself is rewritten by 0.
  • the control circuit when the data stored by any one of the storage units is 0, the control circuit generates a control signal, so that the storage unit rewrites the data stored by itself from 0 to 1 according to the control signal, thereby implementing data.
  • realize data update that is to say, in the process of data update, only the corresponding rewriting operation is directly performed on the bit to be updated, and there is no need to find a new block to write all the data to be written, and it is not necessary
  • Data block storage is performed by performing a block erase operation, which reduces the number of additional read and write operations, thereby increasing work efficiency and extending the life of the flash memory.
  • the flash memory includes: a control circuit 101 and a plurality of storage units 102;
  • the memory cell 102 is a floating gate MOS (Metal-Oxide-Semiconductor) tube, and the floating gate MOS transistor includes a source, a gate, a drain, and a substrate. An output control signal is coupled to the source, the gate, the drain, and the substrate, respectively, to effect a bitwise rewrite operation of the memory unit 102.
  • MOS Metal-Oxide-Semiconductor
  • the control circuit 101 is further configured to: read original data of the area to be updated in the storage unit 102, determine, by bit, whether the original data is consistent with the data to be written, and if not, when the current bit of the original data When the corresponding data is 0, the first control signal is generated, so that the storage unit 102 corresponding to the current bit rewrites the data stored by itself from 0 to 1; wherein the first control signal includes the grounding of the substrate of the storage unit 102, The source is connected to the negative VPP, the drain is connected to the negative VPP and the gate is connected to the negative VPP.
  • the control circuit of the flash memory reads the original data of the area to be updated, and determines whether the original data is consistent with the data to be written by bit, if not, when When the data corresponding to the current bit of the original data is 0, the first control signal is generated, so that the storage unit corresponding to the current bit rewrites the data stored by itself from 0 to 1, thereby realizing bitwise erasure of data.
  • each memory cell in the flash memory that is, the floating gate MOS transistor is divided into blocks, if it is necessary to erase a certain In the case of bit data, it is customary to erase by block; and the substrates of the floating gate MOS transistors are connected together, and the data is erased, that is, when the data stored in the floating gate MOS tube is changed from 0 to 1, the lining
  • the bottom voltage is positively connected to the VPP (Voltage Programming Power); because if programming is required, the data stored in the floating gate MOS transistor needs to be changed from 1 to 0, and the substrate voltage needs to be grounded, so if the substrate voltage is When the positive VPP is connected, the gate, source and drain of each floating gate M0S tube can only be connected to the corresponding voltage to realize the erase of the whole block, and the corresponding bit-wise programming cannot be realized.
  • VPP Voltage Programming Power
  • the Flash includes: a control circuit 101 and a plurality of storage units 102;
  • the memory cell 102 is a floating gate MOS transistor, and the floating gate MOS transistor includes a source, a gate, a drain and a substrate.
  • the control circuit 101 is configured to output various control signals respectively to the source and the gate.
  • the poles, drains and the substrate are connected to effect a bitwise rewrite operation of the memory cell 102.
  • the control circuit 101 is further configured to: read original data of the area to be updated in the storage unit 102 in the Flash, and determine, by bit, whether the original data is consistent with the data to be written, and if not, when the original data is When the data corresponding to the current bit is 0, the first control signal is generated, so that the memory unit 102 corresponding to the current bit rewrites the data stored by itself from 0 to 1; wherein the first control signal includes the substrate of the storage unit 102. Ground, source connected negative VPP, drain connected negative VPP and gate connected negative VPP.
  • the Flash includes several blocks, each of which contains several pages, each page containing several bytes, and the width of the bytes may vary according to specific needs, generally 8 bits, 16 bits, 32 bits, and the like.
  • the control circuit 101 of the Flash can read the original data of the area to be updated, where
  • the raw data may be stored in binary form, for example, the original data is 10101001 (the number of bytes is 8 bits); the control circuit 101 may read the original data in bits.
  • the control circuit 101 After the control circuit 101 reads the original data, it is determined by bit whether the original data is consistent with the data to be written, for example, the data to be written is 00111001, and the original data 10101001 is determined by bit and the data to be written is to be written. Whether the data 00111001 is consistent. If they are consistent, such as bits 0, 1, 2, 3, 5, and 6 (binary is similar to decimal, the right is the lowest bit, generally called 0), then the current bit of the original data. The corresponding data does not perform any operation. If the data is inconsistent, such as the 4th and 7th bits, the control signal is generated according to the data corresponding to the current bit of the original data, and the control signal is sent to the storage unit 102 corresponding to the current bit.
  • the control signal includes a voltage connection of a substrate, a source, a drain, and a gate of the memory cell corresponding to the current bit.
  • FIG. 3 is a schematic structural diagram of a floating gate MOS tube according to Embodiment 3 of the present invention; as can be seen from FIG. 3, the floating gate MOS tube is an N-channel.
  • the floating gate MOS transistor has a floating gate 2 between the metal gate 1 and the P-type silicon substrate 3. The source, drain and gate of the floating gate MOS transistor are as shown in FIG.
  • the operations of rewriting the data corresponding to the current bit of the original data in the embodiment are all performed bit by bit, wherein the bitwise rewriting includes bitwise programming and bitwise erasure, specifically, the current bit of the original data is corresponding.
  • Rewriting data from 0 to 1 can be considered as bitwise erasure, and rewriting data corresponding to the current bit of the original data from 1 to 0 can be considered as bitwise programming.
  • the first control signal includes: a substrate ground of the memory unit 102, a VPP whose source is negative, a VPP whose drain is negative, and a VPP whose gate is negative.
  • the memory unit 102 corresponding to the current bit receives the first control signal, and implements a floating gate MOS tube according to a voltage connection condition of the substrate, the source, the drain, and the gate of the memory cell in the first control signal.
  • FIG. 4 is a 0 provided in Embodiment 3 of the present invention.
  • control circuit 101 is further configured to: if the data corresponding to the current bit of the original data is inconsistent with the data corresponding to the current bit of the data to be written, when the current bit of the original data When the corresponding data is 1, the second control signal is generated, so that the memory unit corresponding to the current bit rewrites the data stored by itself from 1 to 0; wherein the second control signal includes the substrate ground and the source of the memory unit. Ground, drain ground, and gate are connected to VPP.
  • the second control signal includes a substrate ground of the memory cell, a source ground, a drain ground, and a gate connection VPP.
  • the memory unit 102 corresponding to the current bit receives the second control signal, and implements a floating gate MOS tube according to a voltage connection condition of the substrate, the source, the drain, and the gate of the memory cell in the second control signal.
  • the substrate ground, the source ground, the drain ground, and the gate connection programming voltage VPP are as shown in FIG. 5.
  • FIG. 5 is a schematic diagram of a floating gate MOS transistor in which 1 is rewritten to 0 according to Embodiment 3 of the present invention. After the floating gate MOS tube is connected in this manner, the floating gate is charged, that is, the current bit is programmed, and the process of rewriting the data corresponding to the current bit stored by itself from 1 to 0 is realized, that is, the bitwise is realized. The process of programming.
  • the control circuit of the Flash reads Updating the original data of the area, determining whether the original data is consistent with the data to be written by bit, and if not, generating a corresponding control signal, and the storage unit corresponding to the current bit of the flash rewrites according to the corresponding control signal
  • the data corresponding to the current bit of the original data is implemented, thereby realizing the bitwise erasing and bitwise programming of the data, and realizing the updating of the data; that is to say, in the process of updating the data, the corresponding rewriting operation is directly performed only on the bit to be updated. No need to find new blocks to write all the data to be written, and data storage can be performed without performing a block erase operation, which reduces the number of additional read operations and write operations, thereby improving work efficiency and extending Flash.
  • the service life Example 4
  • FIG. 6 is a flowchart of an embodiment of a data processing method according to Embodiment 4 of the present invention; the data processing method is applied to the Flash described in Embodiment 1.
  • the data processing method includes:
  • control signal when the data stored by any one of the storage units is 0, wherein the control signal includes a substrate ground of the storage unit, a source connected negative programming voltage VPP, a drain connected negative VPP, and a gate Extremely negative VPP.
  • S402 Rewrite data stored by the storage unit from 0 to 1 according to the control signal.
  • a control signal when the data stored by any one of the storage units is 0, a control signal is generated, where the control signal includes: a substrate ground of the storage unit, a VPP whose source is negative, a negative VPP of the drain, and a gate Negative VPP; according to the voltage connection of the substrate, the source, the drain and the gate of the memory cell in the control signal, the grounding of the substrate in the floating gate MOS tube, the VPP of the source, the drain Negative VPP and gate negative VPP.
  • the floating gate MOS transistors After the floating gate MOS transistors are connected in this manner, the channel field intensity distribution is formed such that the charge on the floating gate is moved to the channel, and the charge on the floating gate is cleared, thereby realizing that the data corresponding to the current bit is rewritten by 0.
  • a process of 1, that is, a process of bitwise erasure is achieved.
  • FIG. 7 is a flowchart of an embodiment of a data processing method according to Embodiment 5 of the present invention; the data processing method is applied to the Flash described in Embodiment 2 or 3.
  • the data processing method includes:
  • S501 Read original data of the area to be updated in the storage unit.
  • S502 determining, by bit, whether the original data is consistent with the data to be written. If not, when the data corresponding to the current bit of the original data is 0, generating a first control signal, according to the first control signal The data stored in the memory cell corresponding to the current bit is rewritten from 0 to 1; wherein the first control signal includes a substrate ground of the memory cell, a source connected negative programming voltage VPP, a drain connected negative VPP, and a gate connection Negative VPP.
  • the original data of the area to be updated is read, and it is determined by bit whether the original data is consistent with the data to be written, and if not,
  • the first control signal is generated, so that the storage unit corresponding to the current bit rewrites the data stored by itself from 0 to 1, thereby realizing bitwise erasing of data and realizing data.
  • the corresponding rewriting operation is directly performed only on the bit to be updated, and there is no need to find a new block to write all the data to be written, and there is no need to perform a block erasing operation.
  • Data storage which reduces the number of additional read and write operations, increases work efficiency and extends the life of the flash memory.
  • FIG. 8 is a flowchart of an embodiment of a data processing method according to Embodiment 6 of the present invention; the data processing method is applied to the Flash described in Embodiment 2 or 3.
  • the data processing method includes:
  • Flash reads the original data of the area to be updated in the Flash.
  • the Flash includes a plurality of blocks, each block includes a plurality of pages, and each page includes a plurality of bytes.
  • the width of the bytes may vary according to specific needs, and is generally 8 bits, 16 bits, 32 bits, and the like.
  • the control circuit 101 of the Flash can read the original data of the area to be updated, where
  • the raw data may be stored in binary form, for example, the original data is 10101001; the control circuit 101 may read the original data in bits.
  • S602 The Flash determines, by bit, whether the original data is consistent with the data to be written. If yes, execute S603; if no, execute S604.
  • the original data After the original data is read, it is determined whether the original data is consistent with the data to be written, for example, the data to be written is 00111001, and it is determined by bit whether the original data 10101001 and the data to be written 00111001 are consistent. The corresponding processing is performed according to the judgment result.
  • the Flash generates a control signal according to data corresponding to a current bit of the original data, and rewrites data corresponding to a current bit of the original data according to the control signal.
  • the data corresponding to the current bit of the original data does not match the data corresponding to the current bit of the data to be written, such as the 4th and 7th bits, generating a control signal according to the data corresponding to the current bit of the original data, Transmitting the control signal to the memory unit 102 corresponding to the current bit, wherein the control signal includes a voltage connection condition of a substrate, a source, a drain, and a gate of the memory cell corresponding to the current bit.
  • the generating a control signal according to the data corresponding to the current bit of the original data includes:
  • the first control signal When the data corresponding to the current bit of the original data is 0, the first control signal is generated, where the first control signal includes: a substrate ground of the storage unit, a VPP whose source is negative, a VPP where the drain is negative, and The gate is connected to a negative VPP;
  • rewriting data corresponding to the current bit of the original data according to the control signal includes:
  • the grounding and the source in the floating gate MOS tube are grounded according to the voltage connection condition of the substrate, the source, the drain, and the gate of the memory cell in the first control signal. Negative VPP, drain negative VPP and gate negative VPP.
  • the floating gate MOS transistor is connected in this way, the channel field intensity distribution is formed such that the charge on the floating gate is moved to the channel, and the charge on the floating gate is cleared, thereby realizing that the data corresponding to the current bit is rewritten by 0.
  • a process of 1 that implements a bitwise erase process.
  • the generating the control signal according to the data corresponding to the current bit of the original data includes:
  • the second control signal comprises: a substrate ground of the memory unit, a source ground, a drain ground, and a gate connection programming voltage VPP;
  • rewriting data corresponding to the current bit of the original data according to the control signal includes:
  • grounding and source of the substrate in the floating gate MOS tube according to the voltage connection condition of the substrate, the source, the drain, and the gate of the memory cell in the second control signal Ground, drain ground, and gate are connected to VPP.
  • the floating gate M0S tube is connected in this manner, the floating gate is charged, that is, the current bit is programmed, and the process of rewriting the data corresponding to the current bit from 1 to 0 is realized, that is, the process of bitwise programming is realized.
  • the data of page 1 and page 2 in block A shown in FIG. 1 needs to be updated to be data to be written, that is, the page of block A. 1 and page 2 are the areas to be updated; when addressing, Flash can directly address each byte in page 1 and page 2 of block A, and read page 1 of block A according to the bits in the byte.
  • the original data of page 2 is determined by bit to determine whether the original data of page 1 and page 2 are consistent with the data to be written.
  • the data corresponding to the current bit of the original data is kept unchanged; if not, according to the Generating a control signal corresponding to the current bit of the original data, and rewriting the current bit pair of the original data according to the control signal Specifically, the data corresponding to the current bit of the original data may be rewritten from 1 to 0 according to the control signal, or may be rewritten from 0 to 1, thereby realizing the update of the data of page 1 and page 2 of block A. .
  • the method in this embodiment does not need to be stored on the erased block, and the data storage can be performed by performing a rewrite operation on the block that needs to be updated.
  • the method described in this embodiment only needs to read 2 pages of data to be compared with the data to be written when updating 2 pages of data, and then perform bitwise implementation according to the change of the data.
  • 1 Rewrite to 0, 0 to 1 or no. Operation, considering the random distribution of the original data and the random distribution of the newly written data, 0 is rewritten as 1, 1 is rewritten as 0, 0 remains unchanged, 1 has the same probability of being unchanged, the probability of data change is 50%, Flash
  • the programming life can be doubled, and the service life of the FLASH is at least doubled; and the method described in this embodiment reduces the erase operation and also improves the service life of the flash; since the prior art needs to write 64 pages,
  • the embodiment only needs to write 2 pages, that is to say, the prior art write is enlarged 32 times. This embodiment eliminates the write amplification 32 times and prolongs the service life of the flash memory, which improves the reliability of the solid state disk containing Flash. Great help.
  • the original data in the storage unit of the Flash needs to be updated, the original data of the area to be updated is read, and the original data is consistent with the data to be written according to the bit, and if yes, the original data is The data corresponding to the current bit is not processed. If not, the control signal is generated, and the data corresponding to the current bit of the original data is rewritten according to the control signal, thereby performing bitwise erasing and bitwise programming of the data, and realizing the data.
  • the terminal includes a flash memory 10, wherein the flash memory 10 includes a control circuit 101 and a plurality of storage units 102;
  • control circuit 101 The function of the control circuit 101 is similar to that of the control circuit 101 in the first embodiment, the second embodiment, or the third embodiment, and is not described here. For details, refer to the first embodiment, the second embodiment, or the third embodiment.
  • the storage unit 102 is similar to the storage unit 102 in the first embodiment, the second embodiment, or the third embodiment, and is not described here. For details, refer to the related description of the first embodiment, the second embodiment, or the third embodiment. .
  • the original of the area to be updated may be read.
  • Data determining, by bit, whether the original data is consistent with the data to be written, and if so, not processing any data corresponding to the current bit of the original data, if not, generating a control signal, rewriting the control according to the control signal
  • the data corresponding to the current bit of the original data is implemented, thereby implementing bitwise erasing and bitwise programming of the data, and finally realizing the updating of the data; that is to say, in the process of updating the data, the corresponding rewriting is directly performed only on the bit to be updated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Description

数据处理的方法、 闪存及终端 技术领域
本发明涉及电子技术领域， 特别涉及一种数据处理的方法、 闪存及终端。 背景技术
Flash (闪存） 是一种利用半导说体浮栅技术制作的非易失性的存储器， 其在断电情况下 仍能保持所存储的数据信息。 Flash采用浮栅是否充电来表示存储数据的状态， 通过向浮栅 充电表示存储数据 0，称之为编程； 将电荷从浮栅上清除干净表示存储数据 1，称之为擦除。 对于 Flash而言， 任何数据位在存储之前都必须擦除干净， 但由于技术的限制， Flash中的 书
擦除必须按照块进行擦除。
Flash中的一个块有若干页，假如如图 1所示的块 A中的页 1和页 2的数据需要更新为 待写入数据， 则查找一个新的块 B， 将所述待写入数据写入到块 B的页 1和页 2中， 再把块 A中不需要更新的其余 62页的数据读出后写入到块 B的相应位置， 然后将块 A进行整体擦 除， 以备后续数据的存储。
在实现本发明的过程中， 发明人发现现有技术至少存在以下问题： 在存储待写入数据 的过程中， 需要将块 A中不需要更新的数据读出后写入至块 B中， 增加了读操作和写操作 的次数， 从而降低了工作效率， 縮短了 Flash的使用寿命。
发明内容
为了提高工作效率和延长 Flash 的使用寿命， 本发明实施例提供了一种数据处理的方 法、 闪存及终端， 用于解决现有技术存在着的 Flash使用寿命短的问题。
具体的， 本发明实施例提供了一种闪存， 包括： 控制电路和多个存储单元；
所述存储单元为浮栅金属-氧化物-半导体 M0S管， 所述浮栅 M0S管包括源极、 栅极、 漏极和衬底； 所述控制电路用于输出控制信号分别与所述源极、 栅极、 漏极和衬底相连以 实现对所述存储单元的按位改写操作；
所述控制电路还用于， 当任一个所述存储单元存储的数据为 0 时， 生成控制信号， 使 所述存储单元根据所述控制信号将自身存储的数据由 0改写为 1 ;其中所述控制信号包括存 储单元的衬底接地、 源极接负的编程电压 VPP， 漏极接负的 VPP和栅极接负的 VPP。
本发明实施例还提供了一种闪存， 包括： 控制电路和多个存储单元；
所述存储单元为浮栅金属-氧化物-半导体 M0S管， 所述浮栅 M0S管包括源极、 栅极、 漏极和衬底； 所述控制电路用于输出多种控制信号分别与所述源极、 栅极、 漏极和衬底相 连以实现对所述存储单元的按位改写操作；
所述控制电路还用于， 读取所述存储单元中待更新区域的原始数据， 按位判断所述原 始数据与待写入数据是否一致， 如果否， 当所述原始数据的当前位对应的数据为 0 时， 生 成第一控制信号， 使所述当前位对应的存储单元将自身存储的数据由 0改写为 1 ; 其中所述 第一控制信号包括存储单元的衬底接地、源极接负的编程电压 VPP, 漏极接负的 VPP和栅极 接负的 VPP。
本发明实施例还提供了一种利用上述闪存进行数据处理的方法， 包括：
当任一个所述存储单元存储的数据为 0 时， 生成控制信号， 其中所述控制信号包括存 储单元的衬底接地、 源极接负的编程电压 VPP, 漏极接负的 VPP和栅极接负的 VPP;
根据所述控制信号将所述存储单元存储的数据由 0改写为 1。
本发明实施例还提供了一种利用上述闪存进行数据处理的方法， 包括：
读取所述存储单元中待更新区域的原始数据；
按位判断所述原始数据与待写入数据是否一致， 如果否， 当所述原始数据的当前位对 应的数据为 0 时， 生成第一控制信号， 根据所述第一控制信号将所述当前位对应的存储单 元存储的数据由 0改写为 1 ; 其中所述第一控制信号包括存储单元的衬底接地、源极接负的 编程电压 VPP， 漏极接负的 VPP和栅极接负的 VPP。
本发明实施例还提供了一种终端， 包括上述闪存。
本发明实施例提供的技术方案的有益效果是： 当需要更新闪存的存储单元中的原始数 据时， 闪存的控制电路可以根据相应的控制信号按位将 0改写为 1， 从而实现数据的按位擦 除， 实现数据的更新； 也就是说在数据更新的过程中， 只在待更新的位上直接执行相应的 改写操作， 无需再寻找新块将待写入数据全部写入， 也无需执行块擦除操作便可进行数据 存储， 相应的减少了额外的读操作和写操作的次数， 从而提高了工作效率， 延长了闪存的 使用寿命。 附图说明
为了更清楚地说明本发明实施例中的技术方案， 下面将对实施例描述中所需要使用的 附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本发明的一些实施例， 对于本 领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的 附图。
图 1是现有技术提供的数据更新示意图；
图 2是本发明实施例 1提供的一种闪存实施例的结构示意图；
图 3是本发明实施例 3提供的一种浮栅 M0S管的结构示意图；
图 4为本发明实施例 3提供的将 0改写为 1的浮栅 M0S管示意图；
图 5为本发明实施例 3提供的将 1改写为 0的浮栅 M0S管示意图；
图 6是本发明实施例 4提供的一种数据处理的方法实施例的流程图；
图 7是本发明实施例 5提供的一种数据处理的方法实施例的流程图；
图 8是本发明实施例 6提供的一种数据处理的方法实施例的流程图；
图 9为本发明实施例 7提供的一种终端实施例的结构示意图。 具体实施方式
为使本发明的目的、 技术方案和优点更加清楚， 下面将结合附图对本发明实施方式作 进一步地详细描述。
实施例 1
参考图 2，图 2是本发明实施例 1提供的一种闪存实施例的结构示意图；所述闪存包括: 控制电路 101和多个存储单元 102;
所述存储单元 102为浮栅 MOS (Metal-Oxide-Semiconductor, 金属 -氧化物-半导体） 管， 所述浮栅 M0S管包括源极、 栅极、 漏极和衬底； 所述控制电路 101用于输出控制信号 分别与所述源极、 栅极、 漏极和衬底相连以实现对所述存储单元 102的按位改写操作。
所述控制电路 101还用于， 当任一个所述存储单元 102存储的数据为 0时， 生成控制 信号， 使所述存储单元 102根据所述控制信号将自身存储的数据由 0改写为 1 ; 其中所述控 制信号包括存储单元 102的衬底接地、 源极接负的 VPP (Voltage Programming Power, 编 程电压）， 漏极接负的 VPP和栅极接负的 VPP。
本实施例中， 存储单元根据控制信号将自身存储的数据由 0改写为 1可以认为是按位 擦除。
具体地， 如果当任一个所述存储单元 102存储的数据为 0时， 控制电路 101生成控制 信号， 其中所述控制信号包括： 存储单元 102 的衬底接地、 源极接负的 VPP, 漏极接负的 VPP和栅极接负的 VPP。 相应的， 当前位对应的存储单元 102接收所述控制信号， 根据所述 控制信号中关于存储单元 102的衬底、 源极、 漏极和栅极的电压连接情况实现浮栅 M0S管 中的衬底接地、 源极接负的 VPP ( BP-VPP), 漏极接负的 VPP和栅极接负的 VPP。 浮栅 M0S 管按照这种方式连接后， 形成的沟道场强分布使得浮栅上的电荷被移到沟道， 浮栅上的电 荷被清除干净， 从而实现了将自身存储的数据由 0改写为 1 的过程， 即实现了按位擦除的 过程。
本实施例中， 当任一个所述存储单元存储的数据为 0 时， 控制电路生成控制信号， 使 所述存储单元根据所述控制信号将自身存储的数据由 0改写为 1，从而实现数据的按位擦除， 实现数据的更新； 也就是说在数据更新的过程中， 只在待更新的位上直接执行相应的改写 操作， 无需再寻找新块将待写入数据全部写入， 也无需执行块擦除操作便可进行数据存储， 相应的减少了额外的读操作和写操作的次数， 从而提高了工作效率， 延长了闪存的使用寿 命。 实施例 2
参考图 2， 所述闪存包括： 控制电路 101和多个存储单元 102;
所述存储单元 102为浮栅 MOS (Metal-Oxide-Semiconductor, 金属 -氧化物-半导体） 管， 所述浮栅 M0S管包括源极、 栅极、 漏极和衬底； 所述控制电路 101用于输出控制信号 分别与所述源极、 栅极、 漏极和衬底相连以实现对所述存储单元 102的按位改写操作。
所述控制电路 101还用于， 读取所述存储单元 102中待更新区域的原始数据， 按位判 断所述原始数据与待写入数据是否一致， 如果否， 当所述原始数据的当前位对应的数据为 0 时，生成第一控制信号，使所述当前位对应的存储单元 102将自身存储的数据由 0改写为 1 ; 其中所述第一控制信号包括存储单元 102的衬底接地、源极接负的 VPP, 漏极接负的 VPP和 栅极接负的 VPP。
本实施例中， 当需要更新闪存的存储单元中的原始数据时， 闪存的控制电路读取待更 新区域的原始数据， 按位判断所述原始数据与待写入数据是否一致， 如果否， 当所述原始 数据的当前位对应的数据为 0 时， 生成第一控制信号， 使所述当前位对应的存储单元将自 身存储的数据由 0改写为 1， 从而实现数据的按位擦除， 实现数据的更新； 也就是说在数据 更新的过程中， 只在待更新的位上直接执行相应的改写操作， 无需再寻找新块将待写入数 据全部写入， 也无需执行块擦除操作便可进行数据存储， 相应的减少了额外的读操作和写 操作的次数， 从而提高了工作效率， 延长了闪存的使用寿命。 实施例 3
现有技术中， 闪存中的各个存储单元， 即浮栅 M0S 管都是按块划分， 如果需要擦除某 位数据时， 一般习惯上按块进行擦除； 且各个浮栅 M0S 管的衬底都连接在一起， 在进行数 据擦除， 即将浮栅 M0S管中存储的数据由 0变为 1 时， 衬底电压均接正的 VPP (Voltage Programming Power, 编程电压）； 因为如果需要编程， 即需要将浮栅 M0S 管中存储的数据 由 1变为 0， 衬底电压需要接地， 所以如果衬底电压均接正的 VPP时， 整块上各个浮栅 M0S 管的栅极、 源极和漏极只能接相应的电压来实现整块的擦除， 不能实现相应的按位编程。 但是本实施例中， 在将浮栅 M0S管中存储的数据由 1变为 0和将浮栅 M0S管中存储的数据 由 0变为 1时， 各个浮栅 M0S管的衬底都接地， 然后可以通过改变各个浮栅 M0S管的栅极、 源极和漏极所接的电压情况就可以实现相应的按位编程和按位擦除操作。
参考图 2， 所述 Flash包括： 控制电路 101和多个存储单元 102;
所述存储单元 102为浮栅 M0S管， 所述浮栅 M0S管包括源极、 栅极、 漏极和衬底； 所 述控制电路 101 用于输出多种控制信号分别与所述源极、 栅极、 漏极和衬底相连以实现对 所述存储单元 102的按位改写操作。
所述控制电路 101还用于， 读取 Flash中所述存储单元 102中待更新区域的原始数据， 按位判断所述原始数据与待写入数据是否一致， 如果否， 当所述原始数据的当前位对应的 数据为 0时， 生成第一控制信号， 使所述当前位对应的存储单元 102将自身存储的数据由 0 改写为 1 ; 其中所述第一控制信号包括存储单元 102的衬底接地、 源极接负的 VPP, 漏极接 负的 VPP和栅极接负的 VPP。
具体地， Flash中包含若干块， 每块包含若干页， 每页包含若干字节， 字节的宽度可依 据具体需要而变化， 一般是 8位、 16位、 32位等。
在 Flash进行寻址时， 具体可寻址到每个字节， 当需要更新 Flash中某个可寻址的字 节数据时， Flash的控制电路 101可以读取待更新区域的原始数据， 其中所述原始数据可以 以 2进制形式进行存储， 例如所述原始数据为 10101001 (—个字节是 8位）； 所述控制电路 101可以按位 （bit ) 读取所述原始数据。
所述控制电路 101 读取所述原始数据后， 按位判断所述原始数据与待写入数据是否一 致， 例如所述待写入数据为 00111001， 按位判断所述原始数据 10101001 和待写入数据 00111001是否一致， 如果一致， 如第 0、 1、 2、 3、 5和 6位 （二进制与十进制类似， 靠右 为最低位， 一般称为 0位）， 则对所述原始数据的当前位对应的数据不做任何操作， 如果不 一致， 如第 4和 7位， 则根据所述原始数据的当前位对应的数据生成控制信号， 发送所述 控制信号至所述当前位对应的存储单元 102，其中所述控制信号包括所述当前位对应的存储 单元的衬底、 源极、 漏极和栅极的电压连接情况。
每一位数据都对应一个存储单元 102， 例如一个字节为 8位， 则一个字节对应着 8个存 储单元 102。 所述存储单元 102可以具体为浮栅 MOS管。 其中所述浮栅 M0S管的结构如图 3 所示， 图 3是本发明实施例 3提供的一种浮栅 M0S管的结构示意图； 从图 3可以看出， 该 浮栅 M0S管为 N沟道浮栅 M0S管， 浮栅 2位于金属栅 1和 P型硅衬底 3之间， 浮栅 M0S管 的源极、 漏极和栅极如图 3所示。
本实施例中改写所述原始数据当前位对应的数据的操作都是按位进行的， 其中按位改 写包括按位编程和按位擦除， 具体地， 将所述原始数据的当前位对应的数据由 0 改写为 1 可以认为是按位擦除， 将所述原始数据的当前位对应的数据由 1改写为 0可以认为是按位 编程。
具体地， 如果所述原始数据的当前位对应的数据与所述待写入数据的当前位对应的数 据不一致， 当所述原始数据的当前位对应的数据为 0 时， 生成第一控制信号， 其中所述第 一控制信号包括： 存储单元 102的衬底接地、 源极接负的 VPP, 漏极接负的 VPP和栅极接负 的 VPP。 相应的， 所述当前位对应的存储单元 102接收第一控制信号， 根据所述第一控制信 号中关于存储单元的衬底、 源极、 漏极和栅极的电压连接情况实现浮栅 M0S 管中的衬底接 地、 源极接负的 VPP ( BP-VPP), 漏极接负的 VPP和栅极接负的 VPP, 如图 4所示， 图 4为 本发明实施例 3提供的将 0改写为 1的浮栅 M0S管示意图。 浮栅 M0S管按照这种方式连接 后， 形成的沟道场强分布使得浮栅上的电荷被移到沟道， 浮栅上的电荷被清除干净， 从而 实现了将自身存储的所述当前位对应的数据由 0改写为 1 的过程， 即实现了按位擦除的过 程。
在另一实施方式中， 所述控制电路 101 还用于， 如果所述原始数据的当前位对应的数 据与所述待写入数据的当前位对应的数据不一致，当所述原始数据的当前位对应的数据为 1 时， 生成第二控制信号， 使所述当前位对应的存储单元将自身存储的数据由 1改写为 0; 其 中所述第二控制信号包括存储单元的衬底接地、 源极接地、 漏极接地和栅极接 VPP。
具体地， 如果所述原始数据的当前位对应的数据与所述待写入数据的当前位对应的数 据不一致， 当所述原始数据的当前位对应的数据为 1 时， 生成第二控制信号， 其中所述第 二控制信号包括存储单元的衬底接地、 源极接地、 漏极接地和栅极接 VPP。 相应的， 所述当 前位对应的存储单元 102 接收第二控制信号， 根据所述第二控制信号中关于存储单元的衬 底、 源极、 漏极和栅极的电压连接情况实现浮栅 M0S 管中的衬底接地、 源极接地、 漏极接 地和栅极接编程电压 VPP， 如图 5所示， 图 5为本发明实施例 3提供的将 1改写为 0的浮栅 M0S管示意图。 浮栅 M0S管按照这种方式连接后， 浮栅充电， 即对所述当前位进行编程， 实 现了将自身存储的所述当前位对应的数据由 1改写为 0的过程， 即实现了按位编程的过程。
本实施例中， 当需要更新 Flash的存储单元中的原始数据时， Flash的控制电路读取待 更新区域的原始数据， 按位判断所述原始数据与待写入数据是否一致， 如果否， 生成相应 的控制信号， 由 Flash 的所述当前位对应的存储单元根据所述相应的控制信号改写所述原 始数据当前位对应的数据， 从而实现数据的按位擦除和按位编程， 实现数据的更新； 也就 是说在数据更新的过程中， 只在待更新的位上直接执行相应的改写操作， 无需再寻找新块 将待写入数据全部写入， 无需执行块擦除操作便可进行数据存储， 相应的减少了额外的读 操作和写操作的次数， 从而提高了工作效率， 延长了 Flash的使用寿命。 实施例 4
参考图 6， 图 6是本发明实施例 4提供的一种数据处理的方法实施例的流程图； 所述数 据处理的方法应用于实施例 1所述的 Flash中。
所述数据处理的方法包括：
S401 : 当任一个所述存储单元存储的数据为 0 时， 生成控制信号， 其中所述控制信号 包括存储单元的衬底接地、 源极接负的编程电压 VPP, 漏极接负的 VPP和栅极接负的 VPP。
S402: 根据所述控制信号将所述存储单元存储的数据由 0改写为 1。
具体地， 当任一个所述存储单元存储的数据为 0 时， 生成控制信号， 所述控制信号包 括： 存储单元的衬底接地、 源极接负的 VPP， 漏极接负的 VPP和栅极接负的 VPP; 根据所述 控制信号中关于存储单元的衬底、 源极、 漏极和栅极的电压连接情况对浮栅 M0S 管中的衬 底接地、 源极接负的 VPP, 漏极接负的 VPP和栅极接负的 VPP。 浮栅 MOS管按照这种方式连 接后， 形成的沟道场强分布使得浮栅上的电荷被移到沟道， 浮栅上的电荷被清除干净， 从 而实现了当前位对应的数据由 0改写为 1的过程， 即实现了按位擦除的过程。
本实施例中， 当任一个所述存储单元存储的数据为 0 时， 生成控制信号， 根据所述控 制信号将所述存储单元存储的数据由 0改写为 1， 从而实现数据的按位擦除， 实现数据的更 新； 也就是说在数据更新的过程中， 只在待更新的位上直接执行相应的改写操作， 无需再 寻找新块将待写入数据全部写入， 也无需执行块擦除操作便可进行数据存储， 相应的减少 了额外的读操作和写操作的次数， 从而提高了工作效率， 延长了闪存的使用寿命。 实施例 5
参考图 7， 图 7是本发明实施例 5提供的一种数据处理的方法实施例的流程图； 所述数 据处理的方法应用于实施例 2或 3所述的 Flash中。
所述数据处理的方法包括：
S501 : 读取所述存储单元中待更新区域的原始数据。 S502 : 按位判断所述原始数据与待写入数据是否一致， 如果否， 当所述原始数据的当 前位对应的数据为 0 时， 生成第一控制信号， 根据所述第一控制信号将所述当前位对应的 存储单元存储的数据由 0改写为 1 ; 其中所述第一控制信号包括存储单元的衬底接地、源极 接负的编程电压 VPP， 漏极接负的 VPP和栅极接负的 VPP。
本实施例中， 当需要更新闪存的存储单元中待更新区域的原始数据时， 读取待更新区 域的原始数据， 按位判断所述原始数据与待写入数据是否一致， 如果否， 当所述原始数据 的当前位对应的数据为 0 时， 生成第一控制信号， 使所述当前位对应的存储单元将自身存 储的数据由 0改写为 1， 从而实现数据的按位擦除， 实现数据的更新； 也就是说在数据更新 的过程中， 只在待更新的位上直接执行相应的改写操作， 无需再寻找新块将待写入数据全 部写入， 也无需执行块擦除操作便可进行数据存储， 相应的减少了额外的读操作和写操作 的次数， 从而提高了工作效率， 延长了闪存的使用寿命。 实施例 6
参考图 8， 图 8是本发明实施例 6提供的一种数据处理的方法实施例的流程图； 所述数 据处理的方法应用于实施例 2或 3所述的 Flash中。
所述数据处理的方法包括：
S601 : Flash读取 Flash中待更新区域的原始数据。
本实施例中， Flash中包含若干块， 每块包含若干页， 每页包含若干字节， 字节的宽度 可依据具体需要而变化， 一般是 8位、 16位、 32位等。
在 Flash进行寻址时， 具体可寻址到每个字节， 当需要更新 Flash中某个可寻址的字 节数据时， Flash的控制电路 101可以读取待更新区域的原始数据， 其中所述原始数据可以 以 2进制形式进行存储，例如所述原始数据为 10101001 ;所述控制电路 101可以按位（bit ) 读取所述原始数据。
S602: 所述 Flash按位判断所述原始数据与待写入数据是否一致， 如果是， 执行 S603; 如果否， 执行 S604。
读取所述原始数据后， 按位判断所述原始数据与待写入数据是否一致， 例如所述待写 入数据为 00111001， 按位判断所述原始数据 10101001和待写入数据 00111001是否一致， 根据判断结果执行相应处理。
S603: 所述 Flash保持所述原始数据的当前位对应的数据不变。
如果所述原始数据的当前位对应的数据与所述待写入数据的所述当前位对应的数据一 致， 如第 0、 1、 2、 3、 5和 6位， 则对所述原始数据的当前位对应的数据不做任何操作。 S604: 所述 Flash根据所述原始数据的当前位对应的数据生成控制信号， 根据所述控 制信号改写所述原始数据的当前位对应的数据。
如果所述原始数据的当前位对应的数据与所述待写入数据的所述当前位对应的数据不 一致， 如第 4和 7位， 根据所述原始数据的当前位对应的数据生成控制信号， 发送所述控 制信号至所述当前位对应的存储单元 102，其中所述控制信号包括所述当前位对应的存储单 元的衬底、 源极、 漏极和栅极的电压连接情况。
其中， 所述根据所述原始数据的当前位对应的数据生成控制信号包括：
当所述原始数据的当前位对应的数据为 0 时， 生成第一控制信号， 所述第一控制信号 包括： 存储单元的衬底接地、 源极接负的 VPP, 漏极接负的 VPP和栅极接负的 VPP;
相应的， 根据所述控制信号改写所述原始数据的当前位对应的数据包括：
根据所述第一控制信号将所述原始数据当前位对应的数据由 0改写为 1。
具体地， 生成第一控制信号后， 根据所述第一控制信号中关于存储单元的衬底、 源极、 漏极和栅极的电压连接情况对浮栅 M0S管中的衬底接地、 源极接负的 VPP, 漏极接负的 VPP 和栅极接负的 VPP。浮栅 M0S管按照这种方式连接后， 形成的沟道场强分布使得浮栅上的电 荷被移到沟道， 浮栅上的电荷被清除干净， 从而实现了当前位对应的数据由 0改写为 1 的 过程， 即实现了按位擦除的过程。
或者， 所述根据所述原始数据的当前位对应的数据生成控制信号包括：
当所述原始数据的当前位对应的数据为 1 时， 生成第二控制信号， 其中所述第二控制 信号包括： 存储单元的衬底接地、 源极接地、 漏极接地和栅极接编程电压 VPP;
相应的， 根据所述控制信号改写所述原始数据的当前位对应的数据包括：
根据所述第二控制信号将所述原始数据当前位对应的数据由 1改写为 0。
具体地， 生成第二控制信号后， 根据所述第二控制信号中关于存储单元的衬底、 源极、 漏极和栅极的电压连接情况对浮栅 M0S管中的衬底接地、源极接地、漏极接地和栅极接 VPP。 浮栅 M0S 管按照这种方式连接后， 浮栅充电， 即对所述当前位进行编程， 实现了当前位对 应的数据由 1改写为 0的过程， 即实现了按位编程的过程。
现以一具体的例子来对本实施例所述方法进行详细描述， 例如如图 1所示的块 A中的 页 1和页 2的数据需要更新为待写入数据，也就是说块 A的页 1和页 2为待更新区域; Flash 在进行寻址时， 可以直接寻址到块 A的页 1和页 2中的每个字节， 按照字节中的位读取块 A 的页 1和页 2的原始数据， 按位分别判断页 1和页 2的所述原始数据与待写入数据是否一 致， 如果一致， 保持所述原始数据的当前位对应的数据不变； 如果不一致， 根据所述原始 数据的当前位对应的数据生成控制信号， 根据所述控制信号改写所述原始数据的当前位对 应的数据， 具体地， 可以根据所述控制信号将原始数据的当前位对应的数据由 1改写为 0， 或者， 由 0改写为 1， 从而实现块 A的页 1和页 2的数据的更新。 相比较现有技术而言， 本 实施例所述方法不需要在擦除干净的块上才能进行存储， 可以直接在需要更新的块上按位 进行改写操作实现数据存储， 因此本实施例中， 不需要寻找新的块 B， 也就不需要将块 A中 不需要更新的其余 62页的数据读出后再写入到块 B的相应位置， 减少了读操作和写操作， 縮短了数据的编程时间和读数据的时间， 提高了工作效率。
此外， 本实施例所述方法在更新 2页数据时只需要读出 2页数据与待写入数据进行比 较， 再依据数据的变化按位实施 1 改写为 0、 0 改写为 1或者不做任何操作， 考虑原有数 据的随机分布及新写入的数据随机分布， 0改写为 1， 1改写为 0， 0保持不变， 1保持不变 的概率相同， 数据改变的概率是 50 %， Flash的编程寿命可提高一倍， FLASH的使用寿命最 少提高二倍； 且本实施例所述方法减少了一次擦除操作， 也提高了 Flash 的使用寿命； 由 于现有技术需要写入 64页， 本实施例只需要写入 2页， 也就是说现有技术写放大了 32倍， 本实施例免去了写放大 32倍， 延长了闪存的使用寿命， 这对提高包含 Flash的固态盘的可 靠性有巨大的帮助。
本实施例中， 当需要更新 Flash 的存储单元中的原始数据时， 读取待更新区域的原始 数据， 按位判断所述原始数据与待写入数据是否一致， 如果是， 对所述原始数据的当前位 对应的数据不做任何处理， 如果否， 生成控制信号， 根据所述控制信号改写所述原始数据 当前位对应的数据， 从而实现数据的按位擦除和按位编程， 实现数据的更新； 也就是说在 数据更新的过程中， 只在待更新的位上直接执行相应的改写操作， 无需再寻找新块将待写 入数据全部写入， 无需执行块擦除操作便可进行数据存储， 相应的减少了额外的读操作和 写操作的次数，縮短了数据的编程时间和读数据的时间，从而提高了工作效率，延长了 Flash 的使用寿命。 实施例 7
参考图 9， 图 9为本发明实施例 7提供的一种终端实施例的结构示意图； 所述终端包括 闪存 10， 其中所述闪存 10包括控制电路 101和多个存储单元 102;
所述控制电路 101的功能与实施例 1、实施例 2或实施例 3中所述控制电路 101的功能 类似， 在此不再赘述， 具体可参照实施例 1、 实施例 2或实施例 3的相关描述。 所述存储单 元 102与实施例 1、 实施例 2或实施例 3中所述存储单元 102的功能类似， 在此不再赘述， 具体可参照实施例 1、 实施例 2或实施例 3的相关描述。
本实施例中， 当需要更新终端的 Flash 中的原始数据时， 可以读取待更新区域的原始 数据， 按位判断所述原始数据与待写入数据是否一致， 如果是， 对所述原始数据的当前位 对应的数据不做任何处理， 如果否， 生成控制信号， 根据所述控制信号改写所述原始数据 当前位对应的数据， 从而实现数据的按位擦除和按位编程， 最终实现数据的更新； 也就是 说在数据更新的过程中， 只在待更新的位上直接执行相应的改写操作， 无需再寻找新块将 待写入数据全部写入， 无需执行块擦除操作便可进行数据存储， 相应的减少了额外的读操 作和写操作的次数， 縮短了数据的编程时间和读数据的时间， 从而提高了工作效率， 延长 了 Flash的使用寿命。 需要说明的是， 本说明书中的各个实施例均采用递进的方式描述， 每个实施例重点说 明的都是与其他实施例的不同之处， 各个实施例之间相同相似的部分互相参见即可。 对于 装置类实施例而言， 由于其与方法实施例基本相似， 所以描述的比较简单， 相关之处参见 方法实施例的部分说明即可。
需要说明的是， 在本文中， 诸如第一和第二等之类的关系术语仅仅用来将一个实体或 者操作与另一个实体或操作区分开来， 而不一定要求或者暗示这些实体或操作之间存在任 何这种实际的关系或者顺序。 而且， 术语 "包括"、 "包含"或者其任何其他变体意在涵盖 非排他性的包含， 从而使得包括一系列要素的过程、 方法、 物品或者设备不仅包括那些要 素， 而且还包括没有明确列出的其他要素， 或者是还包括为这种过程、 方法、 物品或者设 备所固有的要素。 在没有更多限制的情况下， 由语句 "包括一个…… " 限定的要素， 并不 排除在包括所述要素的过程、 方法、 物品或者设备中还存在另外的相同要素。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完 成， 也可以通过程序来指令相关的硬件完成， 所述的程序可以存储于一种计算机可读存储 介质中， 上述提到的存储介质可以是只读存储器， 磁盘或光盘等。 以上所述仅为本发明的较佳实施例， 并不用以限制本发明， 凡在本发明的精神和原则 之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发明的保护范围之内。

Claims

权 利 要 求 书
1、 一种闪存， 其特征在于， 包括： 控制电路和多个存储单元；
所述存储单元为浮栅金属-氧化物-半导体 M0S管， 所述浮栅 M0S管包括源极、 栅极、 漏 极和衬底； 所述控制电路用于输出控制信号分别与所述源极、 栅极、 漏极和衬底相连以实现 对所述存储单元的按位改写操作；
所述控制电路还用于， 当任一个所述存储单元存储的数据为 0时， 生成控制信号， 使所 述存储单元根据所述控制信号将自身存储的数据由 0改写为 1 ; 其中所述控制信号包括存储 单元的衬底接地、 源极接负的编程电压 VPP, 漏极接负的 VPP和栅极接负的 VPP。
2、 一种闪存， 其特征在于， 包括： 控制电路和多个存储单元；
所述存储单元为浮栅金属-氧化物-半导体 M0S管， 所述浮栅 M0S管包括源极、 栅极、 漏 极和衬底； 所述控制电路用于输出多种控制信号分别与所述源极、 栅极、 漏极和衬底相连以 实现对所述存储单元的按位改写操作；
所述控制电路还用于， 读取所述存储单元中待更新区域的原始数据， 按位判断所述原始 数据与待写入数据是否一致， 如果否， 当所述原始数据的当前位对应的数据为 0时， 生成第 一控制信号， 使所述当前位对应的存储单元将自身存储的数据由 0改写为 1 ; 其中所述第一 控制信号包括存储单元的衬底接地、 源极接负的编程电压 VPP, 漏极接负的 VPP和栅极接负 的 VPP。
3、 根据权利要求 1所述的闪存， 其特征在于， 所述控制电路还用于， 如果所述原始数据 的当前位对应的数据与所述待写入数据的当前位对应的数据不一致， 当所述原始数据的当前 位对应的数据为 1时， 生成第二控制信号， 使所述当前位对应的存储单元将自身存储的数据 由 1改写为 0; 其中所述第二控制信号包括存储单元的衬底接地、 源极接地、 漏极接地和栅 极接 VPP。
4、 一种利用权利要求 1所述的闪存进行数据处理的方法， 其特征在于， 包括： 当任一个所述存储单元存储的数据为 0时， 生成控制信号， 其中所述控制信号包括存储 单元的衬底接地、 源极接负的编程电压 VPP, 漏极接负的 VPP和栅极接负的 VPP;
根据所述控制信号将所述存储单元存储的数据由 0改写为 1。
5、 一种利用权利要求 2所述的闪存进行数据处理的方法， 其特征在于， 包括： 读取所述存储单元中待更新区域的原始数据；
按位判断所述原始数据与待写入数据是否一致， 如果否， 当所述原始数据的当前位对应 的数据为 0时， 生成第一控制信号， 根据所述第一控制信号将所述当前位对应的存储单元存 储的数据由 0改写为 1 ; 其中所述第一控制信号包括存储单元的衬底接地、 源极接负的编程 电压 VPP， 漏极接负的 VPP和栅极接负的 VPP。
6、 根据权利要求 5所述的方法， 其特征在于， 进一步包括：
如果所述原始数据的当前位对应的数据与所述待写入数据的当前位对应的数据不一致， 当所述原始数据的当前位对应的数据为 1时， 生成第二控制信号， 根据所述第二控制信号将 所述当前位对应的存储单元存储的数据由 1改写为 0; 其中所述第二控制信号包括存储单元 的衬底接地、 源极接地、 漏极接地和栅极接 VPP。
7、 一种终端， 其特征在于， 包括如权利要求 1-3任一项所述的闪存。
PCT/CN2012/076108 2012-05-25 2012-05-25 数据处理的方法、闪存及终端 WO2012126434A2 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP12761495.6A EP2840610B1 (en) 2012-05-25 2012-05-25 Data processing method, flash memory and terminal
CN201280001571.6A CN102986029B (zh) 2012-05-25 2012-05-25 数据处理的方法、闪存及终端
PCT/CN2012/076108 WO2012126434A2 (zh) 2012-05-25 2012-05-25 数据处理的方法、闪存及终端
US14/329,460 US9281063B2 (en) 2012-05-25 2014-07-11 Method for processing data, flash memory, and terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2012/076108 WO2012126434A2 (zh) 2012-05-25 2012-05-25 数据处理的方法、闪存及终端

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/329,460 Continuation US9281063B2 (en) 2012-05-25 2014-07-11 Method for processing data, flash memory, and terminal

Publications (2)

Publication Number Publication Date
WO2012126434A2 true WO2012126434A2 (zh) 2012-09-27
WO2012126434A3 WO2012126434A3 (zh) 2012-11-08

Family

ID=46879810

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/076108 WO2012126434A2 (zh) 2012-05-25 2012-05-25 数据处理的方法、闪存及终端

Country Status (4)

Country Link
US (1) US9281063B2 (zh)
EP (1) EP2840610B1 (zh)
CN (1) CN102986029B (zh)
WO (1) WO2012126434A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10261704B1 (en) 2016-06-29 2019-04-16 EMC IP Holding Company LLC Linked lists in flash memory
US10055351B1 (en) 2016-06-29 2018-08-21 EMC IP Holding Company LLC Low-overhead index for a flash cache
US10089025B1 (en) 2016-06-29 2018-10-02 EMC IP Holding Company LLC Bloom filters in a flash memory
US10037164B1 (en) * 2016-06-29 2018-07-31 EMC IP Holding Company LLC Flash interface for processing datasets
US10146438B1 (en) 2016-06-29 2018-12-04 EMC IP Holding Company LLC Additive library for data structures in a flash memory
US10331561B1 (en) 2016-06-29 2019-06-25 Emc Corporation Systems and methods for rebuilding a cache index
US10445008B2 (en) * 2017-09-15 2019-10-15 Macronix International Co., Ltd. Data management method for memory and memory apparatus
EP4004742A4 (en) * 2019-07-31 2023-04-19 Hewlett-Packard Development Company, L.P. UPDATES TO A FLASH MEMORY BASED ON DETERMINATION OF BITS
US11704035B2 (en) * 2020-03-30 2023-07-18 Pure Storage, Inc. Unified storage on block containers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794974B2 (ja) * 1991-04-10 1998-09-10 日本電気株式会社 不揮発性半導体記憶装置の起動方法
US6418060B1 (en) * 2002-01-03 2002-07-09 Ememory Technology Inc. Method of programming and erasing non-volatile memory cells
TW565910B (en) * 2002-10-24 2003-12-11 Amic Technology Corp Negative voltage switch and related flash memory for transmitting negative voltage with triple-well transistors
US7907450B2 (en) * 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
KR100871606B1 (ko) * 2007-06-18 2008-12-02 삼성전자주식회사 비휘발성 메모리 소자의 프로그래밍 방법 및 이를 이용한낸드 플래시 메모리 소자의 구동 방법
JP4881401B2 (ja) * 2009-03-23 2012-02-22 株式会社東芝 Ｎａｎｄ型フラッシュメモリ
CN102456745B (zh) 2010-10-22 2013-09-04 北京大学 一种快闪存储器及其制备方法和操作方法
CN102339644B (zh) * 2011-07-27 2014-12-24 聚辰半导体(上海)有限公司 存储器及其操作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None
See also references of EP2840610A4

Also Published As

Publication number Publication date
EP2840610A2 (en) 2015-02-25
EP2840610B1 (en) 2019-04-03
US9281063B2 (en) 2016-03-08
CN102986029A (zh) 2013-03-20
US20140321210A1 (en) 2014-10-30
EP2840610A4 (en) 2015-06-03
WO2012126434A3 (zh) 2012-11-08
CN102986029B (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
WO2012126434A2 (zh) 数据处理的方法、闪存及终端
TWI451416B (zh) 用於ｎａｎｄ快閃記憶體技術領域的寫入方法
JP3741735B2 (ja) 不揮発性メモリ装置
US20070103992A1 (en) Memory system
US7248504B2 (en) Data processing device
JPH08153398A (ja) 不揮発性半導体記憶装置とその過書込み救済方法
US9899091B2 (en) Semiconductor memory device for switching high voltage without potential drop
KR960005370B1 (ko) 비휘발성 반도체 메모리 장치를 소거하고 검증하기 위한 방법 및 장치
JP4047001B2 (ja) 不揮発性半導体メモリ装置、そのローカルロウデコーダ構造、及び半導体メモリ装置、同装置でのワードライン駆動方法
JP2534733B2 (ja) 不揮発性半導体記憶装置
KR101185552B1 (ko) 비휘발성 메모리 및 그 검증 방법
JP2014197442A (ja) 不揮発性半導体記憶装置及びその読み出し方法
JP2010257540A (ja) 不揮発性半導体記憶装置
US20120166716A1 (en) Methods, storage devices, and systems for promoting the endurance of non-volatile solid-state memory components
US9601211B1 (en) Semiconductor memory device
KR20180029576A (ko) 고전압 스위치 회로 및 이를 포함하는 반도체 메모리 장치
JP2606941B2 (ja) 不揮発性メモリの書込み回路
JP2009520311A (ja) 選択されていないセルの妨害を防止するための書き込み操作中のリカバリトランジスタの使用
US20120188822A1 (en) Control voltage generation circuit and non-volatile memory device including the same
JP5750324B2 (ja) 不揮発性メモリ素子およびそのプログラム方法
CN110908825A (zh) 一种数据读取方法、装置、存储设备及存储介质
CN109147851B (zh) 一种锁存电路
JP2000149580A (ja) １チップマイクロコンピュータ
KR102601963B1 (ko) 블록 디코더 및 이를 포함하는 반도체 메모리 장치
JP5299493B2 (ja) メモリシステム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280001571.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2012761495

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12761495

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE