JP5299493B2 - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP5299493B2 JP5299493B2 JP2011242648A JP2011242648A JP5299493B2 JP 5299493 B2 JP5299493 B2 JP 5299493B2 JP 2011242648 A JP2011242648 A JP 2011242648A JP 2011242648 A JP2011242648 A JP 2011242648A JP 5299493 B2 JP5299493 B2 JP 5299493B2
- Authority
- JP
- Japan
- Prior art keywords
- wear leveling
- rewritten
- data
- block
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 13
- 239000012141 concentrate Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 102100035353 Cyclin-dependent kinase 2-associated protein 1 Human genes 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 1
- 101000760620 Homo sapiens Cell adhesion molecule 1 Proteins 0.000 description 1
- 101000737813 Homo sapiens Cyclin-dependent kinase 2-associated protein 1 Proteins 0.000 description 1
- 101000911772 Homo sapiens Hsc70-interacting protein Proteins 0.000 description 1
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 101000710013 Homo sapiens Reversion-inducing cysteine-rich protein with Kazal motifs Proteins 0.000 description 1
- 101000585359 Homo sapiens Suppressor of tumorigenicity 20 protein Proteins 0.000 description 1
- 102100029860 Suppressor of tumorigenicity 20 protein Human genes 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 108090000237 interleukin-24 Proteins 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
本発明は、不揮発性半導体記憶装置を用いたメモリメモリシステムに係り、特に頻繁に書き換えを行うデータ領域と殆ど書き換えを行わないデータ領域が混在するメモリシステムにおけるウェアー・レベリング（Wear-leveling）制御方式の改善技術に関するものである。
半導体記憶装置の一つとして、電気的書き換えを可能としたフラッシュメモリが知られている。なかでも、メモリセルを複数個直列接続してＮＡＮＤセル・ブロックを構成するＮＡＮＤ型フラッシュメモリは、高集積化ができるものとして注目されている。
ＮＡＮＤ型フラッシュメモリの１つのメモリセルは、半導体基板上に絶縁膜を介して浮遊ゲート（電荷蓄積層）と制御ゲートが積層されたＦＥＴＭＯＳ構造を有し、複数個のメモリセルが隣接するもの同士でソース・ドレインを共有する形で直列接続されてＮＡＮＤセルを構成する。このようなＮＡＮＤセルがマトリクス配列されてメモリセルアレイが構成される。
メモリセルアレイの列方向に並ぶＮＡＮＤセルの一端側のドレインは、それぞれ選択ゲートトランジスタを介してビット線に共通接続され、他端側ソースはやはり選択ゲートトランジスタを介して共通ソース線に接続されている。メモリセルトランジスタのワード線及び選択ゲートトランジスタのゲート電極は、メモリセルアレイの行方向にそれぞれワード線（制御ゲート線）、選択ゲート線として共通接続されている。
メモリセルアレイの列方向に並ぶＮＡＮＤセルの一端側のドレインは、それぞれ選択ゲートトランジスタを介してビット線に共通接続され、他端側ソースはやはり選択ゲートトランジスタを介して共通ソース線に接続されている。メモリセルトランジスタのワード線及び選択ゲートトランジスタのゲート電極は、メモリセルアレイの行方向にそれぞれワード線（制御ゲート線）、選択ゲート線として共通接続されている。
このようなＮＡＮＤ型フラッシュメモリは、たとえば非特許文献１，２に開示されている。
図１は、２値２ＧbitＮＡＮＤ型フラッシュメモリのブロックおよびページ配置を示す図である。
図１に示すように、２Ｇbitチップには、１２８ＫＢのブロックＢＬＫが２０４８個あり、２Ｇｂ＝２５６ＭＢ＝１２８ＫＢ×２０４８で構成されている。また、各ブロックＢＬＫ０〜ＢＬＫ２０４７には、２ＫＢのページが６４個あり、１２８ＫＢ＝２ＫＢ×６４で構成されている。
図１に示すように、２Ｇbitチップには、１２８ＫＢのブロックＢＬＫが２０４８個あり、２Ｇｂ＝２５６ＭＢ＝１２８ＫＢ×２０４８で構成されている。また、各ブロックＢＬＫ０〜ＢＬＫ２０４７には、２ＫＢのページが６４個あり、１２８ＫＢ＝２ＫＢ×６４で構成されている。
また、上記のようなＮＡＮＤ型フラッシュメモリを用いたシステムとしては、たとえば特許文献１，２，３に開示されたシステムが知られている。
フラッシュメモリを用いたメモリシステムにおいて、特定物理アドレスブロックに書き換えが集中しないようにウェアー・レベリング（Wear-leveling）制御を行っている。
フラッシュメモリは、記憶データを書き換える際に書き込みの前に消去を行わないとならない。そして、既に不必要となった古いブロックを予め消去しておき、その消去されたブロックに新しいデータを書き込み、そのブロックの論理ブロックアドレスを更新する。
一方、ＮＡＮＤ型フラッシュメモリの書き換え回数寿命は、一つのメモリセルに１ビットのデータを格納する２値品で、０．３〜１×１０６回と言われている。
したがって、ウェアー・レベリング制御とは、ある特定の物理アドレスのブロックに書き換えが集中しないように制御することを目的としている。
フラッシュメモリは、記憶データを書き換える際に書き込みの前に消去を行わないとならない。そして、既に不必要となった古いブロックを予め消去しておき、その消去されたブロックに新しいデータを書き込み、そのブロックの論理ブロックアドレスを更新する。
一方、ＮＡＮＤ型フラッシュメモリの書き換え回数寿命は、一つのメモリセルに１ビットのデータを格納する２値品で、０．３〜１×１０６回と言われている。
したがって、ウェアー・レベリング制御とは、ある特定の物理アドレスのブロックに書き換えが集中しないように制御することを目的としている。
ウェアー・レベリング制御には、大きくは二通りの方式がある。
書き換えを行わない物理アドレスのブロックは、そのまま放置しておき、書き換えを行う物理アドレスのブロックのみを書き換えを行う際に消去済みの任意の物理アドレスのブロックと交換して行き、自動的にウェアー・レベリング制御が行えるようにしたパッシブ・ウェアー・レベリング（Passive-wear-leveling）制御方式と、書き換えを行わない物理アドレスのブロックも含め、全ての物理アドレスのブロックにおいて、書き換え回数が平均化されるように書き換えを行うアクティブ・ウェアー・レベリング（Active-wear-leveling）制御方式と、がある。
アクティブ・ウェアー・レベリング制御に関しては、たとえば、特許文献４に開示されている。
書き換えを行わない物理アドレスのブロックは、そのまま放置しておき、書き換えを行う物理アドレスのブロックのみを書き換えを行う際に消去済みの任意の物理アドレスのブロックと交換して行き、自動的にウェアー・レベリング制御が行えるようにしたパッシブ・ウェアー・レベリング（Passive-wear-leveling）制御方式と、書き換えを行わない物理アドレスのブロックも含め、全ての物理アドレスのブロックにおいて、書き換え回数が平均化されるように書き換えを行うアクティブ・ウェアー・レベリング（Active-wear-leveling）制御方式と、がある。
アクティブ・ウェアー・レベリング制御に関しては、たとえば、特許文献４に開示されている。
K.-D. Suh et al., "A 3.3V 32Mb NAND Flash Memory with Incremental Step Pulse Programming Scheme," IEEE J. Solid-State Circuits, vol.30, pp.1149-1156, Nov. 1995.
Y. Iwata et al., "A 35ns Cycle Time 3.3V Only 32Mb NAND Flash EEPROM," IEEE J. Solid-State Circuits, vol.30, pp.1157-1164, Nov. 1995.
ところで、特許文献４においては、「書き換えを重ねるうちに、書き換え回数の不均一性が生じる不揮発性メモリシステムにおいて、互いに消去可能な複数のメモリセルグループに分かれた構成で、ホストから第１の論理アドレスとデータを受け取り、第１の論理アドレスを第１の物理アドレスへの論物変換を行い、第１の物理アドレスへデータを書き込む。さらに第２のデータと第１の論理アドレスをホストから受けた際に、第１の消去単位があらかじめ定めた書き換え回数を上回っているときに、第１の論理アドレスを異なるメモリセルグループの第２の物理アドレスへ変換する。」という定義がある。
したがって、アクティブ・ウェアー・レベリング制御においては、書き換えを行う必要の無いブロックにおいても平均的に書き換えが行われる。これは、結果として、不必要に多くの書き換えを行ってしまう場合がある。
図２および図３は、ＮＡＮＤ型フラッシュメモリの実使用の例を示す図である。そして、図２は、ＮＡＮＤ型フラッシュメモリ容量の大半のブロックが、頻繁に書き換えを行うブロックＷＢＬＫで占められている場合を、また、逆に図３は、ＮＡＮＤ型フラッシュメモリ容量の大半のブロックが、殆ど書き換えを行わないブロックＲＥＷＢＬＫで占められている場合をそれぞれ示している。
図２の場合は、アクティブ・ウェアー・レベリング制御を行ってしまうと、大半のブロックが書き換えを頻繁に行って自動的にウェアー・レベリング制御を行っているにもかかわらず、さらに全てのブロックにおいて書き換え回数を平均化するために不必要な書き換えを行ってしまい、この結果、書き換え回数寿命に全体のブロックが早く到達してしまう。
一方、図３の場合は、パッシブ・ウェアー・レベリング制御を行ってしまうと、自動的にウェアー・レベリングが行われるのは、頻繁に書き換えを行う数少ないブロックに対してであり、これらのブロックは直ぐに書き換え回数寿命に達してしまう。
したがって、図２の場合には、パッシブ・ウェアー・レベリング制御が、また、図３の場合には、アクティブ・ウェアー・レベリング制御が最適と言える。
また、図４は、たとえば２０４８個のブロックがあり、その幾つかが消去済みブロックＥＲＤＢＬＫになっている場合を示す図である。
この際、データ書き換えを行う場合、まず消去済みブロックＥＲＤＢＬＫを探すのであるが、物理ブロックのアドレスが小さい順に探していくため、どうしても物理ブロックのアドレスが小さいブロックに書き換えが集中し、書き換え回数が多くなってしまう不利益がある。
この際、データ書き換えを行う場合、まず消去済みブロックＥＲＤＢＬＫを探すのであるが、物理ブロックのアドレスが小さい順に探していくため、どうしても物理ブロックのアドレスが小さいブロックに書き換えが集中し、書き換え回数が多くなってしまう不利益がある。
本発明の目的は、頻繁に書き換えを行うデータ領域と殆ど書き換えを行わないデータ領域とが混在するデータを格納している際にも常に最適なウェアー・レベリング制御が行うことが可能となり、システムの書き換え回数の実効的な寿命を大幅に改善することが可能なメモリシステムを提供することにある。
本発明の第１の観点は、不揮発性半導体記憶装置を用いたメモリシステムであって、頻繁に書き換えを行う第１データ領域および殆ど書き換えを行わない第２データ領域を含む不揮発性メモリ部と、制御部と、を有し、上記制御部は、上記頻繁に書き換えを行う第１データ領域の新しい書き換え先の物理ブロックアドレスを、上記殆ど書き換えを行わない第２データ領域の論理ブロックアドレスを順次選択し、当該選択した論理ブロックアドレスに対応する物理ブロックアドレスに更新する。
好適には、上記制御部は、前記殆ど書き換えを行わない第２データ領域の論理ブロックアドレスに格納されたデータを、消去済みのブロックにコピーした後、コピー元のブロックは消去しておく。
好適には、上記制御部は、上記殆ど書き換えを行わないデータを格納している論理ブロックアドレス、および、上記頻繁に書き換えを行うデータを格納している論理ブロックアドレスの少なくともいずれかに一方に識別用フラグを設けている。
好適には、制御部は、消去済みのブロックに消去後、直ちに消去済み論理ブロックアドレスを書き込み、書き換えを行うブロックは、上記消去済み論理ブロックアドレスに従って、順次書き換えを行う。
本発明の第２の観点は、不揮発性半導体記憶装置を用いたメモリシステムにおいて、頻繁に書き換えを行う第１データ領域および殆ど書き換えを行わない第２データ領域を含む不揮発性メモリ部と、上記頻繁に書き換えを行う第１データ領域の新しい書き換え先の物理ブロックアドレスを、上記殆ど書き換えを行わない第２データ領域の論理ブロックアドレスを順次選択し、当該選択した論理ブロックアドレスに対応する物理ブロックアドレスに更新する制御部と、を有し、上記制御部は、特定物理アドレスブロックに書き換えが集中しないウェアー・レベリング（Wear-leveling）制御を行う際、書き換えを行わない物理アドレスブロックは、そのまま放置しておくパッシブ・ウェアー・レベリング（Passive-wear-leveling）制御と、書き換えを行わない物理アドレスブロックも全ての物理アドレスブロックの書き換え回数が平均化されるように書き換えを行うアクティブ・ウェアー・レベリング（Active-wear-leveling）制御とが可能であり、上記不揮発性メモリ部には、上記パッシブ・ウェアー・レベリング制御および上記アクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値が格納されている。
好適には、上記制御部は、上記不揮発性メモリ部の半分以上のブロックに書き換えを頻繁に行わないデータを格納する場合には、上記アクティブ・ウェアー・レベリング制御方式を選択し、上記不揮発性メモリ部の半分以上のブロックには、書き換えを頻繁に行うデータを格納する場合には、上記パッシブ・ウェアー・レベリング制御方式を選択する。
好適には、ページバッファを有し、上記パッシブ・ウェアー・レベリング制御および上記アクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値は、上記不揮発性メモリ部の第一のページに格納され、電源投入時に自動的にページバッファに読み出される。
好適には、上記パッシブ・ウェアー・レベリング制御および上記アクティブ・ウェアー・レベリング制御の方式選択、および、両ウェアー・レベリングの条件設定値は任意に設定可能である。
本発明によれば、頻繁に書き換えを行う第１データ領域と殆ど書き換えを行わない第２データ領域とが混在するデータを格納している際にも常に最適なウェアー・レベリング制御が行うことが可能となり、不揮発性半導体記憶装置を用いたメモリシステムの書き換え回数の実効的な寿命を大幅に改善することができる。
システムの書き換え回数が増加することにより、より信頼性の高いシステムを提供できることは言うまでも無く、さらに書き換え回数寿命が延びたことにより、システムの低コスト化に繋がる。
システムの書き換え回数が増加することにより、より信頼性の高いシステムを提供できることは言うまでも無く、さらに書き換え回数寿命が延びたことにより、システムの低コスト化に繋がる。
以下、本発明の実施形態を図面に関連付けて説明する。
図５は、本発明の実施形態に係るメモリシステム（記憶装置）を示す構成図である。
図５のメモリシステム（記憶装置）１０は、不揮発性メモリ部としてのＮＡＮＤ型フラッシュメモリ１１、ページバッファ１２、制御部１３、インターフェース回路（Ｉ／Ｆ）１４、および内部データバス１５を、主構成要素として有している。
メモリシステム１０は、内部データバス１５には、たとえば１６ビットの入出力を持つ１チップのＮＡＮＤ型フラッシュメモリ１１が並列接続されている。
ページバッファ１２は、アクセスされたページデータを内部バス１５を介して一時記憶するものであり、外部とのインターフェース回路１４に接続されている。
ページバッファ１２は、アクセスされたページデータを内部バス１５を介して一時記憶するものであり、外部とのインターフェース回路１４に接続されている。
制御部１３は、改善したウェアー・レベリング制御方式に基づき、フラッシュメモリ１１へのアクセス制御を行い、後で説明するように、フラッシュメモリ１１における頻繁に書き換えを行う第１データ領域と、殆ど書き換えを行わない第２データ領域とが混在するデータを格納している際にも常に最適なウェアー・レベリング制御を実現している。
本実施形態のＮＡＮＤ型フラッシュメモリ１１は、頻繁に書き換えを行う第１データ領域１１１と殆ど書き換えを行わない第２データ領域１１２とを有する。
そして、フラッシュメモリ１１は、制御部１３により、頻繁に書き換えを行うデータ領域の新しい書き換え先の物理ブロックアドレス（ＰＡ：ＰＨＩＳＩＣＡＬ ＡＤＤＲＥＳＳ）は、殆ど書き換えを行わない第２データ領域の論理ブロックドレス（ＬＡ：ＬＯＧＩＣＡＬ ＡＤＤＲＥＳＳ）が順次選択され、その論理ブロックアドレスＬＡに対応する物理ページアドレスＰＡに更新される。
そして、フラッシュメモリ１１は、制御部１３により、頻繁に書き換えを行うデータ領域の新しい書き換え先の物理ブロックアドレス（ＰＡ：ＰＨＩＳＩＣＡＬ ＡＤＤＲＥＳＳ）は、殆ど書き換えを行わない第２データ領域の論理ブロックドレス（ＬＡ：ＬＯＧＩＣＡＬ ＡＤＤＲＥＳＳ）が順次選択され、その論理ブロックアドレスＬＡに対応する物理ページアドレスＰＡに更新される。
図６は、本実施形態に係るＮＡＮＤ型フラッシュメモリにおけるデータ領域の構成例を示す図である。
図６に示すように、本実施形態のフラッシュメモリ１１は、頻繁に書き換えを行う第１データ領域１１１、および殆ど書き換えを行わない第２データ領域１１２を有している。
図６の例では、フラッシュメモリ１１の記憶容量の大半のブロックが、殆ど書き換えを行わないブロックで占められている場合を示している。なお、図２は、論理ブロックアドレスＬＡで示した例である。
図６の例では、フラッシュメモリ１１の記憶容量の大半のブロックが、殆ど書き換えを行わないブロックで占められている場合を示している。なお、図２は、論理ブロックアドレスＬＡで示した例である。
図７は、図６の対応する論理ブロックアドレスＬＡを物理ブロックアドレスＰＡに変換して見た例を示す図である。
図７においては、頻繁に書き換えを行う第１データ領域１１１の新しい書き換え先の物理ブロックアドレスＰＡは、殆ど書き換えを行わない第２データ領域１１２の論理ブロックアドレスＬＡを順次選択し、その論理ブロックアドレスＬＡに対応する物理ブロックアドレスＰＡに更新される様子が示されている。
図７においては、頻繁に書き換えを行う第１データ領域１１１の新しい書き換え先の物理ブロックアドレスＰＡは、殆ど書き換えを行わない第２データ領域１１２の論理ブロックアドレスＬＡを順次選択し、その論理ブロックアドレスＬＡに対応する物理ブロックアドレスＰＡに更新される様子が示されている。
また、本実施形態のＮＡＮＤ型フラッシュメモリ１１は、殆ど書き換えを行わない第２データ領域１１２の論理ブロックアドレスＬＡに格納されたデータは、消去済みのブロックにコピーされた後、コピー元のブロックは消去しておくように制御され、管理される。
そして、本実施形態のＮＡＮＤ型フラッシュメモリ１１は、殆ど書き換えを行わないデータを格納している第２データ領域１１２の論理ブロックアドレスＬＡ２、若しくは、頻繁に書き換えを行うデータを格納している第１領域１１１の論理ブロックアドレスＬＡ１、若しくは、それぞれにはフラグを設けており、それぞれを識別可能にしている。
そして、本実施形態のＮＡＮＤ型フラッシュメモリ１１は、殆ど書き換えを行わないデータを格納している第２データ領域１１２の論理ブロックアドレスＬＡ２、若しくは、頻繁に書き換えを行うデータを格納している第１領域１１１の論理ブロックアドレスＬＡ１、若しくは、それぞれにはフラグを設けており、それぞれを識別可能にしている。
また、図８は、殆ど書き換えを行わないデータを格納している論理ブロックアドレスＬＡ２にフラグ＊を設けた例を示しており、図９は、頻繁に書き換えを行うデータを格納している論理ブロックアドレスにＬＡ１フラグ＊を設けた例を示しており、図１０は、それぞれにはフラグを設けた例を示している。
また、本実施形態のＮＡＮＤ型フラッシュメモリ１１において、消去済みのブロックに消去後、直ちに消去済み論理ブロックアドレスを書き込み、書き換えを行うブロックは、消去済み論理ブロックアドレスに従って、順次書き換えを行い、特定の物理ブロックに書き換えが集中し、特定の物理ブロックの書き換え回数のみが増加しないように平均化される。
図１１は、消去済みのブロックに消去後すぐに消去済み論理ブロックアドレスを書き込み、書き換えを行うブロックは、消去済み論理ブロックアドレスに従って、順次書き換えを行い、特定の物理ブロックに書き換えが集中し、特定の物理ブロックの書き換え回数のみが増加しないように平均化されるようにした例を示している。
図１１は、２値２ＧbitＮＡＮＤ型フラッシュメモリのブロックおよびページ配置を示している。
図１１に示すように、２Ｇbitチップには、１２８ＫＢのブロックＢＬＫが２０４８個あり、２Ｇｂ＝２５６ＭＢ＝１２８ＫＢ×２０４８で構成されている。また、各ブロックＢＬＫ０〜ＢＬＫ２０４７には、２ＫＢのページが６４個あり、１２８ＫＢ＝２ＫＢ×６４で構成されている。
図１１に示すように、２Ｇbitチップには、１２８ＫＢのブロックＢＬＫが２０４８個あり、２Ｇｂ＝２５６ＭＢ＝１２８ＫＢ×２０４８で構成されている。また、各ブロックＢＬＫ０〜ＢＬＫ２０４７には、２ＫＢのページが６４個あり、１２８ＫＢ＝２ＫＢ×６４で構成されている。
ここで、以上のようにデータ領域が第１データ領域１１１と第２データ領域１１２とを有し、制御部１３の制御下でアクセスされるＮＡＮＤ型フラッシュメモリ１１の具体的な構成例について説明する。
図１２は、本実施形態に係るＮＡＮＤ型フラッシュメモリの１ブロックにおけるメモリセルアレイおよびロウデコーダを示す図である。
メモリセルアレイ１１３は、図１２に示すように、直列に接続された複数、たとえば１６個のメモリセルトランジスタＭ０〜Ｍ１５およびその両端に直列に接続された２個の選択ゲートトランジスタＳＴ０，ＳＴ１により構成されたメモリセルユニット（メモリセルユニット）ＭＣＵＴ００，ＭＣＵＴ０１，ＭＣＵＴ０４２２３がマトリクス状に配置されている。
なお、図１２では、図面の簡単化のため、１行４２２４列の４２２４個のメモリセルユニットＭＣＵＴ００〜ＭＣＵＴ０４２２３が配列された１行のブロックＢＬＫ０のみについて示しているが、実際には、ブロックＢＬＫ０と同様の構成を有する複数（ｍ個）のブロックＢＬＫ１〜ＢＬＫｍがさらに配列される。
また、図１２の例では、ビット線本数は、通常５１２バイトに予備の１６バイトを加えた５２８バイト、つまり４２２４本としている。
なお、図１２では、図面の簡単化のため、１行４２２４列の４２２４個のメモリセルユニットＭＣＵＴ００〜ＭＣＵＴ０４２２３が配列された１行のブロックＢＬＫ０のみについて示しているが、実際には、ブロックＢＬＫ０と同様の構成を有する複数（ｍ個）のブロックＢＬＫ１〜ＢＬＫｍがさらに配列される。
また、図１２の例では、ビット線本数は、通常５１２バイトに予備の１６バイトを加えた５２８バイト、つまり４２２４本としている。
メモリセルユニットＭＣＵＴ００のメモリセルトランジスタＭ０のドレインに接続された選択ゲートトランジスタＳＴ０がビット線ＢＬ０に接続され、メモリセルユニットＭＣＵＴ０１のメモリセルトランジスタＭ０のドレインがビット線ＢＬ１に接続され、同様にして、メモリセルユニットＭＣＵＴ０４２２３のメモリセルトランジスタＭ０のドレインがビット線ＢＬ４２２３に接続されている。
また、各メモリセルユニットＭＣＵＴ００〜０４２２３のメモリセルトランジスタＭ１５のソースが接続された選択ゲートトランジスタＳＴ１が共通のソース線ＳＲＬに接続されている。
また、各メモリセルユニットＭＣＵＴ００〜０４２２３のメモリセルトランジスタＭ１５のソースが接続された選択ゲートトランジスタＳＴ１が共通のソース線ＳＲＬに接続されている。
また、同一行に配置されたメモリセルユニットＭＣＵＴ００，ＭＣＵＴ０１〜ＭＣＵＴ０４２２３のメモリセルトランジスタのゲート電極が共通のワード線ＷＬ０〜ＷＬ１５に接続され、選択ゲートトランジスタＳＴ０のゲート電極が共通の選択ゲート線ＤＳＧに接続され、選択ゲートトランジスタＳＴ１のゲート電極が共通の選択ゲート線ＳＳＧに接続されている。
ロウデコーダ１１４は、ブロックアドレスデコーダ１１５により導通状態が制御される転送ゲート群１１４１、図示しないワード線デコーダから供給されるワード線および選択ゲート線用駆動電圧供給線ＶＣＧ０〜ＶＣＧ１５，ＶＤＳＧ，ＶＳＳＧを有している。
なお、図１２では、図面の簡単化のため、ブロックＢＬＫ０に対応するブロックアドレスデコーダ部分並びに転送ゲート群を示しているが、実際には、複数配列される図示しないブロックに対応してブロックアドレスデコーダ部分並びに転送ゲート群が設けられる。
なお、図１２では、図面の簡単化のため、ブロックＢＬＫ０に対応するブロックアドレスデコーダ部分並びに転送ゲート群を示しているが、実際には、複数配列される図示しないブロックに対応してブロックアドレスデコーダ部分並びに転送ゲート群が設けられる。
ロウデコーダ１１４は、ワード線（制御ゲート線）を選択する機能を有し、リード（読み出し）、ライト（書き込み、プログラム）、あるいはイレーズ（消去）の動作を示すコントロール信号に応じて、アドレスレジスタに保持されたアドレスから動作に応じて図示しない昇圧回路により昇圧されたあるいは昇圧されていない電源電圧Ｖｃｃまたはそれ以下の駆動電圧が駆動電圧供給線ＶＣＧ０〜ＶＣＧ１５，ＶＤＳＧ，ＶＳＳＧに供給する。
転送ゲート群１１４１は、転送ゲートＴＷ０〜ＴＷ１５，ＴＤ０およびＴＳ０により構成されている。
転送ゲート群１１１４１は、ブロックアドレスデコーダ１１５でデコードされたブロックアドレスに応答して生成され、対応するブロックの選択ゲート線およびワード線を駆動するための信号ＢＳＥＬによって導通状態に保持させる。
具体的には、ブロックＢＬＫ０がアドレス指定されていた場合、各転送ゲートＴＷ０〜ＴＷ１５は、それぞれブロックアドレスデコーダ１１５の出力信号ＢＳＥＬ０に応じてワード線ＷＬ０〜ＷＬ１５と駆動電圧供給線ＶＣＧ０〜ＶＣＧ１５とを作動的に接続し、転送ゲートＴＤ０，ＴＳ０は同じくブロックアドレスデコーダ１９の出力信号ＢＳＥＬ０に応じて選択ゲート線ＤＳＧ，ＳＳＧと駆動電圧供給線ＶＤＳＧ，ＶＳＳＧとを作動的に接続する。
転送ゲート群１１１４１は、ブロックアドレスデコーダ１１５でデコードされたブロックアドレスに応答して生成され、対応するブロックの選択ゲート線およびワード線を駆動するための信号ＢＳＥＬによって導通状態に保持させる。
具体的には、ブロックＢＬＫ０がアドレス指定されていた場合、各転送ゲートＴＷ０〜ＴＷ１５は、それぞれブロックアドレスデコーダ１１５の出力信号ＢＳＥＬ０に応じてワード線ＷＬ０〜ＷＬ１５と駆動電圧供給線ＶＣＧ０〜ＶＣＧ１５とを作動的に接続し、転送ゲートＴＤ０，ＴＳ０は同じくブロックアドレスデコーダ１９の出力信号ＢＳＥＬ０に応じて選択ゲート線ＤＳＧ，ＳＳＧと駆動電圧供給線ＶＤＳＧ，ＶＳＳＧとを作動的に接続する。
ブロックアドレスデコーダ１１５は、図示しないアドレスレジスタの保持されたアドレスからブロックアドレスをデコードし、デコードしたブロックアドレスに応答して、ロウデコーダ１１４の対応するブロックの選択ゲート線およびワード線を駆動するための転送ゲート群２２２１を信号ＢＳＥＬによって導通状態に保持させる。
図１のページバッファ１２は、フラッシュメモリ１１のメモリセルアレイ１１３からのリードデータ（読み出しデータ）あるいはメモリセルアレイ１１へのライトデータ（書き込みデータ）をページ単位でラッチする。
そして、ページバッファ１２には、このパッシブ・ウェアー・レベリング制御およびアクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値は、フラッシュメモリ１１の第一のページに格納され、電源投入時に自動的に読み出される。
そして、ページバッファ１２には、このパッシブ・ウェアー・レベリング制御およびアクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値は、フラッシュメモリ１１の第一のページに格納され、電源投入時に自動的に読み出される。
本実施形態のメモリシステム１０において、制御部１３は、特定物理アドレスブロックに書き換えが集中しないウェアー・レベリング（Wear-leveling）制御を行う際、書き換えを行わない物理アドレスブロックは、そのまま放置しておくパッシブ・ウェアー・レベリング（Passive-wear-leveling）制御と、書き換えを行わない物理アドレスブロックも全ての物理アドレスブロックの書き換え回数が平均化されるように書き換えを行うアクティブ・ウェアー・レベリング（Active-wear-leveling）制御とを行う。
パッシブ・ウェアー・レベリング制御およびアクティブ・ウェアー・レベリン制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値をフラッシュメモリ１１に格納しておき、ユーザが自由に両ウェアー・レベリング制御の方式選択および条件設定を行えるように構成される。
そして、このパッシブ・ウェアー・レベリング制御およびアクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値は、フラッシュメモリ１１の第一のページに格納され、電源投入時に自動的にページバッファ１２に読み出される。
パッシブ・ウェアー・レベリング制御およびアクティブ・ウェアー・レベリン制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値をフラッシュメモリ１１に格納しておき、ユーザが自由に両ウェアー・レベリング制御の方式選択および条件設定を行えるように構成される。
そして、このパッシブ・ウェアー・レベリング制御およびアクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値は、フラッシュメモリ１１の第一のページに格納され、電源投入時に自動的にページバッファ１２に読み出される。
制御部１３は、フラッシュメモリに対して特定物理アドレスブロックに書き換えが集中しないウェアー・レベリング（Wear-leveling）制御を行う際、フラッシュメモリ１１の半分以上のブロックに、書き換えを頻繁に行わないデータを格納する場合には、アクティブ・ウェアー・レベリング制御方式を選択する。
一方、制御部１３は、フラッシュメモリ１１の半分以上のブロックには、書き換えを頻繁に行うデータを格納する場合には、パッシブ・ウェアー・レベリング制御方式を選択する。
一方、制御部１３は、フラッシュメモリ１１の半分以上のブロックには、書き換えを頻繁に行うデータを格納する場合には、パッシブ・ウェアー・レベリング制御方式を選択する。
図１３は、アクティブ・ウェアー・レベリングおよびパッシブ・ウェアー・レベリングの条件設定値をＮＡＮＤ型フラッシュメモリに格納しておく例を示す図である。
たとえば、ＮＡＮＤ型フラッシュメモリ１１の半分以上のブロックには、書き換えを頻繁に行わないデータを格納する場合には、アクティブ・ウェアー・レベリング制御方式を選択し、一方、ＮＡＮＤ型フラッシュメモリ１１の半分以上のブロックには、書き換えを頻繁に行うデータを格納する場合には、パッシブ・ウェアー・レベリング制御方式を選択されるように両ウェアー・レベリングの条件設定値をＮＡＮＤ型フラッシュメモリ１１に格納しておく。
また、図１３において、パッシブ・ウェアー・レベリング制御およびアクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値は、ＮＡＮＤ型フラッシュメモリの第一のページに格納され、電源投入時に自動的にページバッファ１３に読み出されることを示している。
また、図１３において、パッシブ・ウェアー・レベリング制御およびアクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値は、ＮＡＮＤ型フラッシュメモリの第一のページに格納され、電源投入時に自動的にページバッファ１３に読み出されることを示している。
次に、制御部１３におけるウェアー・レベリング（Wear-leveling）制御動作について説明する。
ここでは、第１データ領域１１１への書き換え時に毎回アクティブ・ウェアー・レベリングを行う場合、第１データ領域１１１への書き換え時にＮ回に１回アクティブ・ウェアー・レベリングを行う場合、および書き換え時にホストコマンドによりアクティブ・ウェアー・レベリングを行う場合を例について順を追って説明する。
ここでは、第１データ領域１１１への書き換え時に毎回アクティブ・ウェアー・レベリングを行う場合、第１データ領域１１１への書き換え時にＮ回に１回アクティブ・ウェアー・レベリングを行う場合、および書き換え時にホストコマンドによりアクティブ・ウェアー・レベリングを行う場合を例について順を追って説明する。
まず、第１データ領域１１１への書き換え時に毎回アクティブ・ウェアー・レベリングを行う場合を説明する。
図１４は、第１データ領域１１１への書き換え時に毎回アクティブ・ウェアー・レベリングを行う場合を説明するためのフローチャートである。
なお、以下は、第１データ領域１１１をデータ領域Ｂとし、第２データ領域１１２をデータ領域Ａとして説明する。
図１４は、第１データ領域１１１への書き換え時に毎回アクティブ・ウェアー・レベリングを行う場合を説明するためのフローチャートである。
なお、以下は、第１データ領域１１１をデータ領域Ｂとし、第２データ領域１１２をデータ領域Ａとして説明する。
この場合、処理済物理ブロックＸを取得し（ＳＴ１）、データ書き換えはデータ領域Ｂ（第１データ領域１１１）であるか否かの判別を行う（ＳＴ２）。
ステップＳＴ２において、データを書き換えるべき領域がデータ領域Ｂ（第１データ領域１１１）であると判別すると、データ領域Ａ（第２データ領域１１２）に対応する物理ブロックＹのデータを消去済物理ブロックＸへ移動する（ＳＴ３）。
次に、物理ブロックＹを消去する（ＳＴ４）、書き換えデータを物理ブロックＹへ書き込む（ＳＴ５）。
一方、ステップＳＴ２において、データを書き換えるべき領域がデータ領域Ｂ（第１データ領域１１１）でないと判別すると、書き換えデータを物理ブロックＸへ書き込む（ＳＴ６）。
ステップＳＴ５またはステップＳＴ６の処理後、書き換えデータに対応した物理ブロックＺを消去する（ＳＴ７）。
ステップＳＴ２において、データを書き換えるべき領域がデータ領域Ｂ（第１データ領域１１１）であると判別すると、データ領域Ａ（第２データ領域１１２）に対応する物理ブロックＹのデータを消去済物理ブロックＸへ移動する（ＳＴ３）。
次に、物理ブロックＹを消去する（ＳＴ４）、書き換えデータを物理ブロックＹへ書き込む（ＳＴ５）。
一方、ステップＳＴ２において、データを書き換えるべき領域がデータ領域Ｂ（第１データ領域１１１）でないと判別すると、書き換えデータを物理ブロックＸへ書き込む（ＳＴ６）。
ステップＳＴ５またはステップＳＴ６の処理後、書き換えデータに対応した物理ブロックＺを消去する（ＳＴ７）。
図１５は、図１４の処理フローにおいて、第１データ領域Ｂ（１１１）の論理ブロックＢ−３に書き換えがあった場合の書き換え前と後の状態を示す図である。
図１５の例においては、第１データ領域Ｂ（１１１）が論理ブロックＢ−１〜Ｂ−ｍを含み、第２データ領域Ａ（１１２）が論理ブロックＡ−１〜Ａ−ｎを含む場合である。
第２データ領域Ａ（１１２）の論理ブロックＡ−１〜Ａ−ｎが物理ブロック１〜ｎとなり、第１データ領域Ｂ（１１１）が論理ブロックＢ−１〜Ｂ−ｍが物理ブロック（ｎ＋１）〜（ｎ＋ｍ）となり、開き領域が物理ブロック（ｎ＋ｍ＋１）〜（ｎ＋ｍ＋ｋ）となっている。
この書き換え前の状態から、第１データ領域Ｂ（１１１）の論理ブロックＢ−３を書き換えする場合には、第２データ領域Ａ（１１２）の論理ブロックＡ−１に対応する物理ブロックも一緒に入れ替える。
この例の書き換え後の状態では、消去済物理ブロックＸは（ｎ＋ｍ＋１）であり、第２データ領域Ａ（１１２）の物理ブロックは１であり、書き換えデータに対応していた物理ブロックＺは（ｎ＋３）であり、この物理ブロック（ｎ＋３）は空領域となる。
第２データ領域Ａ（１１２）の論理ブロックＡ−１〜Ａ−ｎが物理ブロック１〜ｎとなり、第１データ領域Ｂ（１１１）が論理ブロックＢ−１〜Ｂ−ｍが物理ブロック（ｎ＋１）〜（ｎ＋ｍ）となり、開き領域が物理ブロック（ｎ＋ｍ＋１）〜（ｎ＋ｍ＋ｋ）となっている。
この書き換え前の状態から、第１データ領域Ｂ（１１１）の論理ブロックＢ−３を書き換えする場合には、第２データ領域Ａ（１１２）の論理ブロックＡ−１に対応する物理ブロックも一緒に入れ替える。
この例の書き換え後の状態では、消去済物理ブロックＸは（ｎ＋ｍ＋１）であり、第２データ領域Ａ（１１２）の物理ブロックは１であり、書き換えデータに対応していた物理ブロックＺは（ｎ＋３）であり、この物理ブロック（ｎ＋３）は空領域となる。
図１６は、図１４の処理フローにおいて、図１５のように第１データ領域Ｂ（１１１）の論理ブロックＢ−３に書き換え後に、論理ブロックＢ−４に書き換えがあった場合の書き換え前と後の状態を示す図である。
図１５の書き換え後に生じた書き換え前の状態から、第１データ領域Ｂ（１１１）の論理ブロックＢ−４を書き換えする場合には、第２データ領域Ａ（１１２）の論理ブロックＡ−２に対応する物理ブロックも一緒に入れ替える。
この例の書き換え後の状態では、消去済物理ブロックＸは（ｎ＋ｍ＋２）であり、第２データ領域Ａ（１１２）の物理ブロックは２であり、書き換えデータに対応していた物理ブロックＺは（ｎ＋４）であり、この物理ブロック（ｎ＋４）は空領域となる。
この例の書き換え後の状態では、消去済物理ブロックＸは（ｎ＋ｍ＋２）であり、第２データ領域Ａ（１１２）の物理ブロックは２であり、書き換えデータに対応していた物理ブロックＺは（ｎ＋４）であり、この物理ブロック（ｎ＋４）は空領域となる。
次に、第１データ領域１１１への書き換え時にＮ回に１回アクティブ・ウェアー・レベリングを行う場合を説明する。
図１７は、第１データ領域１１１への書き換え時にＮ回に１回アクティブ・ウェアー・レベリングを行う場合を説明するためのフローチャートである。
図１７は、第１データ領域１１１への書き換え時にＮ回に１回アクティブ・ウェアー・レベリングを行う場合を説明するためのフローチャートである。
この場合、処理済物理ブロックＸを取得し（ＳＴ１１）、データ書き換えはデータ領域Ｂ（第１データ領域１１１）であるか否かの判別を行う（ＳＴ１２）。
ステップＳＴ１２において、データを書き換えるべき領域がデータ領域Ｂ（第１データ領域１１１）であると判別すると、所定数Ｊが０になったか否かの判別を行う（ＳＴ１３）。
ステップＳＴ１３においてＪが０に達したと判別すると、Ｊから１をデクリメントして次の処理に移行する。
ステップＳＴ１３においてＪが０に達したと判別すると、データ領域Ａ（第２データ領域１１２）に対応する物理ブロックＹのデータを消去済物理ブロックＸへ移動する（ＳＴ１５）。
次に、物理ブロックＹを消去する（ＳＴ１６）、書き換えデータを物理ブロックＹへ書き込む（ＳＴ１７）。そして、ＪをＮとする（ＳＴ１８）。
一方、ステップＳＴ１２において、データを書き換えるべき領域がデータ領域Ｂ（第１データ領域１１１）でないと判別した場合、またはステップＳＴ１４でＪから１からデクリメントした場合には、書き換えデータを物理ブロックＸへ書き込む（ＳＴ１９）。
ステップＳＴ１８またはステップＳＴ１９の処理後、書き換えデータに対応した物理ブロックＺを消去する（ＳＴ２０）。
ステップＳＴ１２において、データを書き換えるべき領域がデータ領域Ｂ（第１データ領域１１１）であると判別すると、所定数Ｊが０になったか否かの判別を行う（ＳＴ１３）。
ステップＳＴ１３においてＪが０に達したと判別すると、Ｊから１をデクリメントして次の処理に移行する。
ステップＳＴ１３においてＪが０に達したと判別すると、データ領域Ａ（第２データ領域１１２）に対応する物理ブロックＹのデータを消去済物理ブロックＸへ移動する（ＳＴ１５）。
次に、物理ブロックＹを消去する（ＳＴ１６）、書き換えデータを物理ブロックＹへ書き込む（ＳＴ１７）。そして、ＪをＮとする（ＳＴ１８）。
一方、ステップＳＴ１２において、データを書き換えるべき領域がデータ領域Ｂ（第１データ領域１１１）でないと判別した場合、またはステップＳＴ１４でＪから１からデクリメントした場合には、書き換えデータを物理ブロックＸへ書き込む（ＳＴ１９）。
ステップＳＴ１８またはステップＳＴ１９の処理後、書き換えデータに対応した物理ブロックＺを消去する（ＳＴ２０）。
次に、書き換え時にホストコマンドによりアクティブ・ウェアー・レベリングを行う場合を説明する。
図１８は、書き換え時にホストコマンドによりアクティブ・ウェアー・レベリングを行う場合を説明するためのフローチャートである。
図１８は、書き換え時にホストコマンドによりアクティブ・ウェアー・レベリングを行う場合を説明するためのフローチャートである。
この場合、処理済物理ブロックＸを取得し（ＳＴ２１）、データ書き換えはアクティブ・ウェアー・レベリングであるか否かの判別を行う（ＳＴ２２）。
ステップＳＴ２２において、データ書き換えがアクティブ・ウェアー・レベリングであると判別すると、データ領域Ａ（第２データ領域１１２）に対応する物理ブロックＹのデータを消去済物理ブロックＸへ移動する（ＳＴ２３）。
次に、物理ブロックＹを消去する（ＳＴ２４）、書き換えデータを物理ブロックＹへ書き込む（ＳＴ２５）。
一方、ステップＳＴ２２において、データ書き換えがアクティブ・ウェアー・レベリングでないと判別すると、書き換えデータを物理ブロックＸへ書き込む（ＳＴ２６）。
ステップＳ２Ｔ５またはステップＳＴ２６の処理後、書き換えデータに対応した物理ブロックＺを消去する（ＳＴ２７）。
ステップＳＴ２２において、データ書き換えがアクティブ・ウェアー・レベリングであると判別すると、データ領域Ａ（第２データ領域１１２）に対応する物理ブロックＹのデータを消去済物理ブロックＸへ移動する（ＳＴ２３）。
次に、物理ブロックＹを消去する（ＳＴ２４）、書き換えデータを物理ブロックＹへ書き込む（ＳＴ２５）。
一方、ステップＳＴ２２において、データ書き換えがアクティブ・ウェアー・レベリングでないと判別すると、書き換えデータを物理ブロックＸへ書き込む（ＳＴ２６）。
ステップＳ２Ｔ５またはステップＳＴ２６の処理後、書き換えデータに対応した物理ブロックＺを消去する（ＳＴ２７）。
以上説明したように、本実施形態によれば、頻繁に書き換えを行う第１データ領域および殆ど書き換えを行わない第２データ領域を含むフラッシュメモリ１１と、頻繁に書き換えを行う第１データ領域の新しい書き換え先の物理ブロックアドレスを、殆ど書き換えを行わない第２データ領域の論理ブロックアドレスを順次選択し、この選択した論理ブロックアドレスに対応する物理ブロックアドレスに更新する制御部１３と、を有し、制御部１３は、特定物理アドレスブロックに書き換えが集中しないウェアー・レベリング（Wear-leveling）制御を行う際、書き換えを行わない物理アドレスブロックは、そのまま放置しておくパッシブ・ウェアー・レベリング（Passive-wear-leveling）制御と、書き換えを行わない物理アドレスブロックも全ての物理アドレスブロックの書き換え回数が平均化されるように書き換えを行うアクティブ・ウェアー・レベリング（Active-wear-leveling）制御とが可能であり、フラッシュメモリ１１には、パッシブ・ウェアー・レベリング制御および上記アクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値が格納されていることから、以下の効果を得ることができる。
すなわち、不揮発性半導体記憶装置を用いたシステムにおいて、ウェアー・レベリング制御方式を大幅に改善することができ、頻繁に書き換えを行うデータ領域と殆ど書き換えを行わないデータ領域とが混在するデータを格納している際にも常に最適なウェアー・レベリング制御が行うことが可能となり、不揮発性半導体記憶装置を用いたメモリシステムの書き換え回数の実効的な寿命を大幅に改善することができる利点がある。
メモリシステムの書き換え回数が増加することにより、より信頼性の高いシステムを提供できることは言うまでも無く、さらに書き換え回数寿命が延びたことにより、システムの低コスト化に繋がる。
メモリシステムの書き換え回数が増加することにより、より信頼性の高いシステムを提供できることは言うまでも無く、さらに書き換え回数寿命が延びたことにより、システムの低コスト化に繋がる。
１０・・・メモリシステム、１１・・・不揮発性メモリ部としてのＮＡＮＤ型フラッシュメモリ１２・・・ページバッファ、１３・・・制御部、１４・・・インターフェース回路（Ｉ／Ｆ）、１５・・・内部データバス。
Claims (10)
- 不揮発性半導体記憶装置を用いたメモリシステムであって、
頻繁に書き換えを行う第１データ領域および殆ど書き換えを行わない第２データ領域を含む不揮発性メモリ部と、
上記頻繁に書き換えを行う第１データ領域の新しい書き換え先の物理ブロックアドレスを、上記殆ど書き換えを行わない第２データ領域の論理ブロックアドレスを順次選択し、当該選択した論理ブロックアドレスに対応する物理ブロックアドレスに更新する制御部と、を有し、
上記制御部は、
特定物理アドレスブロックに書き換えが集中しないウェアー・レベリング（Wear-leveling）制御を行う際、書き換えを行わない物理アドレスブロックは、そのまま放置しておくパッシブ・ウェアー・レベリング（Passive-wear-leveling）制御と、書き換えを行わない物理アドレスブロックも全ての物理アドレスブロックの書き換え回数が平均化されるように書き換えを行うアクティブ・ウェアー・レベリング（Active-wear-leveling）制御とが可能であり、
上記不揮発性メモリ部には、
上記パッシブ・ウェアー・レベリング制御および上記アクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値が格納されている
メモリシステム。 - 上記制御部は、
上記不揮発性メモリ部の半分以上のブロックに書き換えを頻繁に行わないデータを格納する場合には、上記アクティブ・ウェアー・レベリング制御方式を選択し、
上記不揮発性メモリ部の半分以上のブロックには、書き換えを頻繁に行うデータを格納する場合には、上記パッシブ・ウェアー・レベリング制御方式を選択する
請求項１記載のメモリシステム。 - ページバッファを有し、
上記パッシブ・ウェアー・レベリング制御および上記アクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値は、上記不揮発性メモリ部の第一のページに格納され、電源投入時に自動的にページバッファに読み出される
請求項１記載のメモリシステム。 - ページバッファを有し、
上記パッシブ・ウェアー・レベリング制御および上記アクティブ・ウェアー・レベリング制御の方式選択、若しくは、両ウェアー・レベリングの条件設定値は、上記不揮発性メモリ部の第一のページに格納され、電源投入時に自動的にページバッファに読み出される
請求項２記載のメモリシステム。 - 上記パッシブ・ウェアー・レベリング制御および上記アクティブ・ウェアー・レベリング制御の方式選択、および、両ウェアー・レベリングの条件設定値は任意に設定可能である
請求項１記載のメモリシステム。 - 上記パッシブ・ウェアー・レベリング制御および上記アクティブ・ウェアー・レベリング制御の方式選択、および、両ウェアー・レベリングの条件設定値は任意に設定可能である
請求項３記載のメモリシステム。 - 上記制御部は、前記殆ど書き換えを行わない第２データ領域の論理ブロックアドレスに格納されたデータを、消去済みのブロックにコピーした後、コピー元のブロックは消去しておく
請求項１記載のメモリシステム。 - 上記制御部は、上記殆ど書き換えを行わないデータを格納している論理ブロックアドレス、および、上記頻繁に書き換えを行うデータを格納している論理ブロックアドレスの少なくともいずれかに一方に識別用フラグを設けている
請求項７記載のメモリシステム。 - 上記制御部は、消去済みのブロックに消去後、直ちに消去済み論理ブロックアドレスを書き込み、書き換えを行うブロックは、上記消去済み論理ブロックアドレスに従って、順次書き換えを行う
請求項１から８のいずれか一項に記載のメモリシステム。 - 上記不揮発性半導体記憶装置は、書き換え可能な不揮発性メモリセルを複数個直列接続したＮＡＮＤ型フラッシュメモリを含む
請求項１から９のいずれか一項に記載のメモリシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011242648A JP5299493B2 (ja) | 2011-11-04 | 2011-11-04 | メモリシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011242648A JP5299493B2 (ja) | 2011-11-04 | 2011-11-04 | メモリシステム |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005326414A Division JP2007133683A (ja) | 2005-11-10 | 2005-11-10 | メモリシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012022725A JP2012022725A (ja) | 2012-02-02 |
| JP5299493B2 true JP5299493B2 (ja) | 2013-09-25 |
Family
ID=45776888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011242648A Expired - Fee Related JP5299493B2 (ja) | 2011-11-04 | 2011-11-04 | メモリシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5299493B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3507132B2 (ja) * | 1994-06-29 | 2004-03-15 | 株式会社日立製作所 | フラッシュメモリを用いた記憶装置およびその記憶制御方法 |
| US6732221B2 (en) * | 2001-06-01 | 2004-05-04 | M-Systems Flash Disk Pioneers Ltd | Wear leveling of static areas in flash memory |
| JP4059002B2 (ja) * | 2001-06-13 | 2008-03-12 | 株式会社日立製作所 | メモリ装置 |
| JP2003141880A (ja) * | 2001-11-02 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 不揮発性半導体メモリ装置 |
| JP3892751B2 (ja) * | 2002-04-23 | 2007-03-14 | 日本電信電話株式会社 | Ｉｃカードに搭載されたフラッシュメモリの管理方法及びシステム |
| US6985992B1 (en) * | 2002-10-28 | 2006-01-10 | Sandisk Corporation | Wear-leveling in non-volatile storage systems |
-
2011
- 2011-11-04 JP JP2011242648A patent/JP5299493B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012022725A (ja) | 2012-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007133683A (ja) | メモリシステム | |
| JP4834676B2 (ja) | オンチップ不揮発性メモリ書き込みキャッシュを使用するシステムおよび方法 | |
| JP4787266B2 (ja) | スクラッチパッドブロック | |
| US8364884B2 (en) | Memory system with a memory controller controlling parallelism of driving memories | |
| US8046525B2 (en) | Nonvolatile semiconductor memory device with advanced multi-page program operation | |
| KR100939146B1 (ko) | 비휘발성 반도체 메모리 시스템 및 그 데이터 기입 방법 | |
| JP2003030993A (ja) | 半導体記憶装置 | |
| US11262939B2 (en) | Memory system, memory controller, and operation method | |
| EP1443521A2 (en) | Memory read and write operations with address scrambling | |
| JP2012519347A (ja) | マルチレベルの行デコーディングを用いるｎａｎｄフラッシュアーキテクチャ | |
| JP2007164318A (ja) | 記憶装置 | |
| TWI626658B (zh) | 記憶體裝置及其操作方法 | |
| US12072809B2 (en) | Memory system, memory controller, and operation method of memory system for loading and updating mapping information to host memory area | |
| US11315650B2 (en) | Memory system, memory controller, and method of operating memory system | |
| US20210389902A1 (en) | Memory system, memory controller, and operation method of memory system | |
| TWI758888B (zh) | 記憶體系統 | |
| US9507706B2 (en) | Memory system controller including a multi-resolution internal cache | |
| CN1540670A (zh) | 更新非易失性内存的方法与系统 | |
| JP5299493B2 (ja) | メモリシステム | |
| US11221945B2 (en) | Semiconductor memory device | |
| JP2006323499A (ja) | 半導体装置 | |
| JP4661748B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
| US11404137B1 (en) | Memory system and operating method of memory system | |
| JP4304167B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2006040168A (ja) | フラッシュメモリシステム及びフラッシュメモリの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5299493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |