CN101174609B - 半导体集成电路及其制造方法 - Google Patents

Abstract

本发明提供一种半导体集成电路及其制造方法。本发明的目的是，实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。为此，具备在纵向和横向排列敷设多个触点的触点阵列。该触点阵列中的纵向和横向双方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽。由此，可将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数，从而可实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

Description

半导体集成电路及其制造方法

本申请是下述申请的分案申请：

发明名称：半导体集成电路及其制造方法

申请日：2003年10月17日

申请号：200310102416.6

技术领域

本发明涉及半导体集成电路及其制造方法。特别是，涉及可通过削减触点(contact)孔数目，既防止形成触点的层及绝缘膜剥落、又防止LSI(大规模集成电路)遭到破坏的半导体集成电路的结构及其制造方法。

背景技术

现在，在半导体集成电路的设计方面，在进行布线时调换布线层的场合，在不同布线的相互重叠的布线区域之间，按照由每种工艺的设计规则决定的高度、宽度、间隔，在触点的高度方向和触点的宽度方向整齐地排列敷设可开孔的数目的触点。

上述所谓由每种工艺的设计规则决定的高度是指矩形触点的纵向尺寸。同理，所谓宽度是指矩形触点的横向尺寸。再有，以下，将“由每种工艺的设计规则决定”简称为“由工艺决定”。

另外，在调换2层以上布线层时，中间层的触点也在与上下层的布线重叠的区域相同的区域，按照由工艺决定的高度、宽度、间隔，凭借整齐地开孔来敷设。

触点阵列按照预定的大小和间隔整齐地呈2维排列，也就是说，由排列成矩阵状的多个触点构成。例如，用自动布局装置联结不同层的布线之间时，提出了防止上述结构的触点阵列彼此之间通过相互邻接而发生的设计规则错误的方法(特开2000-284536号公报(第1页，图2)。

这样，一般而言，触点阵列在调换布线层的场合，在与不同布线的重叠区域相同的区域，按照由工艺决定的触点的高度、宽度、间隔，整齐地敷设可开孔的数目的触点。

另外，伴随近年来工艺微细化的进步，一个个的触点的面积既减小，触点间隔也变窄。因此，如图13所示，在从纵向的布线1301向横向的布线1302调换布线层时，在不同布线的重叠区域，如果按照由工艺决定的触点的高度、宽度、间隔，整齐地敷设可开孔的数目的触点，则触点阵列1303中所占的触点数目增大。其结果是，有超过在由每种工艺的设计规则决定的每单位面积，例如规定大小的每个矩形区域可敷设的触点数目的可能性。

如图13所示，如触点近距离地大量敷设，则往往形成触点的层及绝缘膜剥落，防止LSI遭到破坏。为了防止形成这样的触点的层及绝缘膜剥落，削减在布线层的重叠区域所占的触点数目是有效的。

发明内容

本发明是为解决上述现有技术的问题而进行的，其目的在于：通过将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或其以下的个数，提供了可实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏的半导体集成电路及其制造方法。

为了解决上述课题，本发明第1方面的半导体集成电路具备在纵向和横向排列敷设多个触点的触点阵列。而且，触点阵列中的纵向和横向的某一方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽。

按照本结构，由于触点阵列中的纵向和横向的某一方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽，将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数是可能的。由此，可实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

本发明第2方面的半导体集成电路具备在纵向和横向排列敷设多个触点的触点阵列。而且，触点阵列中的纵向和横向双方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽。

按照本结构，由于触点阵列中的纵向和横向双方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽，将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数是可能的。由此，可实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。而且，由于触点阵列中的纵向和横向双方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽，可在纵向和横向这两个方向防止剥落，更能可靠地实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

本发明第3方面的半导体集成电路具备在纵向和横向排列敷设多个触点的触点阵列，触点阵列具有将第1和第2触点阵列单元重合而合成的结构，第1和第2触点阵列单元具有在纵向和横向排列敷设多个触点的结构。然后，使第1和第2触点阵列单元各自在纵向和横向的至少某一方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽，而且使第1和第2触点阵列的重合的位置错开，以便第1触点阵列的触点形成位置在纵向和横向皆位于第2触点阵列的触点形成位置的中间。

按照本结构，第1和第2触点阵列单元各自在纵向和横向的至少某一方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽，而且第1触点阵列的触点形成位置在纵向和横向皆位于第2触点阵列的触点形成位置的中间。因此，将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数是可能的。由此，可实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。而且，在相同的面积上以相同大小、相同个数敷设时，在纵向和横向均能以较宽的间隔敷设触点，可提高防止剥落发生的效果。

本发明第4方面的半导体集成电路具备在纵向和横向排列敷设多个触点的触点阵列，允许由制造工艺决定的单位面积区域的重叠，对整个芯片进行扫描，加宽触点敷设间隔，以便求得单位面积的区域内存在的在纵横方向排列敷设的触点的个数或面积，使单位面积的区域内部包含的触点的个数或面积在规定值以下。

按照本结构，在单位面积的区域单位看，不会超过可敷设的触点数目，可防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

在本发明的上述第1至第4部分的半导体集成电路中，可使加宽触点敷设间隔时的触点的削减率随触点阵列的大小而不同。

按照本结构，可防止因小面积的触点阵列中的触点的过分削减引起的微迁移、IR-DROP现象(相当于电流I×布线电阻R的电压降)发生。

本发明第5方面的半导体集成电路具备在纵向和横向排列敷设多个触点的触点阵列，将触点阵列分割成2个以上的触点阵列区域。而且，在至少1个触点阵列区域中，按照由制造工艺决定的触点敷设间隔以上的间隔来敷设触点，在剩下的触点阵列区域中，按照比上述至少1个触点阵列区域的触点敷设间隔宽的触点敷设间隔来敷设触点。

按照本结构，由于在至少1个触点阵列区域中，按照由制造工艺决定的触点敷设间隔以上的间隔来敷设触点，在剩下的触点阵列区域中，按照比上述至少1个触点阵列区域的触点敷设间隔宽的触点敷设间隔来敷设触点，所以更能可靠地实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

本发明第6方面的半导体集成电路具备在纵向和横向排列敷设多个触点的触点阵列，将触点阵列分割成3个以上的触点阵列区域。而且，在空出指定区域间隔而配置的至少2个以上的触点阵列区域的每一区域中，按照由制造工艺决定的触点敷设间隔以上的间隔来敷设触点，以便求得单位面积的区域内存在的触点的个数或面积，使单位面积的区域内部包含的触点的个数或面积在规定值以下。

按照本结构，由于在2个以上的触点阵列区域中，空出指定区域间隔，按照由制造工艺决定的触点敷设间隔以上的间隔来敷设触点，所以更能可靠地实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

在本发明的上述第1至第4部分的半导体集成电路中，能以如下方式构成。即，具有触点阵列在纵向堆积至3层以上的结构，中间层的触点阵列加宽了触点敷设间隔的结果是，通过将留在中间层的触点阵列中的触点按照由工艺决定的触点间隔以上的间隔重新排列，可使中间层的触点阵列的区域比最上层和最下层的触点阵列的区域窄。再有，在本结构中，可使加宽触点敷设间隔时的触点的削减率随触点阵列的大小而不同的结构组合在一起。

按照本结构，由于中间层的触点阵列的区域比最上层和最下层的触点阵列的区域窄，所以中间层的触点阵列的侧面的同一布线层可作为其它布线的布线区域使用。因此，可防止因布线资源不足而未连线。

本发明第7方面的半导体集成电路的制造方法是制造具备在纵向和横向排列敷设多个触点的触点阵列的半导体集成电路的方法，可使触点阵列中的纵向和横向的某一方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽。

按照本方法，借助于使触点阵列中的纵向和横向的某一方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽，可将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数。由此，可实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

本发明第8方面的半导体集成电路的制造方法是制造具备在纵向和横向排列敷设多个触点的触点阵列的半导体集成电路的方法，可使触点阵列中的纵向和横向双方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽。

按照本方法，借助于使触点阵列中的纵向和横向双方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽，可将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数。由此，可实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。而且，借助于使触点阵列中的纵向和横向双方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽，可防止在纵向和横向这两个方向剥落，更能可靠地实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

本发明第9方面的半导体集成电路的制造方法是制造具备在纵向和横向排列敷设多个触点的触点阵列的半导体集成电路的方法，将在纵向和横向排列敷设了多个触点的第1和第2触点阵列单元重合，合成触点阵列。这时，使第1和第2触点阵列单元各自在纵向和横向的至少某一方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽，而且使第1和第2触点阵列的重合的位置错开，以便第1触点阵列的触点形成位置在纵向和横向皆位于第2触点阵列的触点形成位置的中间。

按照本方法，第1和第2触点阵列单元各自在纵向和横向的至少某一方的触点敷设间隔比由制造工艺决定的触点敷设间隔宽，而且第1触点阵列的触点形成位置在纵向和横向皆位于第2触点阵列的触点形成位置的中间。因此，可将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数。由此，可实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。而且，在相同的面积上以相同大小、相同个数敷设时，在纵向和横向均能以较宽的间隔敷设触点，可提高防止剥落发生的效果。

本发明第10方面的半导体集成电路的制造方法是制造具备在纵向和横向排列敷设多个触点的触点阵列的半导体集成电路的方法，允许由制造工艺决定的单位面积区域的重叠，对整个芯片进行扫描，加宽触点敷设间隔，以便求得单位面积的区域内存在的在纵横方向排列敷设的触点的个数或面积，使单位面积的区域内部包含的触点的个数或面积在规定值以下。

按照本方法，在单位面积的区域单位看，不会超过可敷设的触点数目，可防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

在本发明的上述第7至第10部分的半导体集成电路的制造方法中，可使加宽触点敷设间隔时的触点的削减率随触点阵列的大小而不同。

按照本方法，可防止因小面积的触点阵列中的触点的过分削减引起的微迁移、IR-DROP现象发生。

本发明第11方面的半导体集成电路的制造方法是制造具备在纵向和横向排列敷设多个触点的触点阵列的半导体集成电路的方法，将触点阵列分割成2个以上的触点阵列区域，在至少1个触点阵列区域中，按照由制造工艺决定的触点敷设间隔以上的间隔来敷设触点，在剩下的触点阵列区域中，按照比至少1个触点阵列区域的触点敷设间隔宽的触点敷设间隔来敷设触点。

按照本方法，由于在至少1个触点阵列区域中，按照由制造工艺决定的触点敷设间隔以上的间隔来敷设触点，在剩下的触点阵列区域中，按照比至少1个触点阵列区域的触点敷设间隔宽的触点敷设间隔来敷设触点，所以更能可靠地实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

本发明第12方面的半导体集成电路的制造方法是制造具备在纵向和横向排列敷设多个触点的触点阵列的半导体集成电路的方法，将触点阵列分割成3个以上的触点阵列区域，在空出指定区域间隔而配置的至少2个以上的触点阵列区域的每一区域中，按照由制造工艺决定的触点敷设间隔以上的间隔来敷设触点，以便求得单位面积的区域内存在的触点的个数或面积，使单位面积的区域内部包含的触点的个数或面积在规定值以下。

按照本方法，由于在2个以上的触点阵列区域中，空出指定区域间隔，按照由制造工艺决定的触点敷设间隔以上的间隔来敷设触点，所以更能可靠地实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。

在本发明的上述第7至第10部分的半导体集成电路的制造方法中，能以如下方式构成。即，具有触点阵列在纵向堆积至3层以上的结构，中间层的触点阵列加宽了触点敷设间隔的结果是，通过将留在中间层的触点阵列中的触点按照由工艺决定的触点间隔以上的间隔重新排列，可使中间层的触点阵列的区域比最上层和最下层的触点阵列的区域窄。再有，在本结构中，可使加宽触点敷设间隔时的触点的削减率随触点阵列的大小而不同的结构组合在一起。

按照本方法，由于中间层的触点阵列的区域比最上层和最下层的触点阵列的区域窄，所以中间层的触点阵列的侧面的同一布线层可作为其它布线的布线区域使用。因此，可防止因布线资源不足而未连线。

本发明第13方面的半导体集成电路具备在纵向和横向排列敷设多个触点的触点阵列，触点阵列由奇数行的触点组和相对于奇数行的触点组配置在行方向大致移动半个间距的位置的偶数行的触点组构成，奇数行的触点组的触点间隔和偶数行的触点组的触点间隔，以及奇数行的触点组彼此之间的行间隔和偶数行的触点组彼此之间的行间隔之中的至少某一方的间隔比由制造工艺决定的触点敷设间隔宽。

按照本结构，可将在触点阵列中所形成的触点的个数减少至由工艺决定的每单位面积上可敷设的个数或比其少的个数由此，可实现防止形成触点的层及绝缘膜剥落，防止LSI遭到破坏。而且，在相同的面积上以相同大小、相同个数敷设时，在纵向和横向也能按照较宽的间隔敷设触点，可提高防止剥落发生的效果。

附图说明

图1A是示出本发明第1实施例的半导体集成电路中的横向宽间距触点阵列的示意图。

图1B是示出本发明第1实施例的半导体集成电路中的纵向宽间距触点阵列的示意图。

图2是示出本发明第2实施例的半导体集成电路中的两个方向宽间距触点阵列的示意图。

图3A是示出本发明第3实施例的半导体集成电路中的交错触点阵列的示意图。

图3B是示出本发明第3实施例的半导体集成电路中的一方的触点阵列单元的示意图。

图3C是示出本发明第3实施例的半导体集成电路中的另一方的触点阵列单元的示意图。

图4A是示出在同一网络中邻接的现有技术的2个的触点阵列的示意图。

图4B是示出假想地将图4A中的2个触点阵列视作1个触点阵列的示意图。

图4C是示出在本发明第4实施例中敷设的触点阵列的示意图。

图5是示出将图4的触点阵列返回到原来的触点阵列的大小的结果的示意图。

图6A是示出现有技术的触点阵列的示意图。

图6B是示出用本发明第1至第3实施例中的某一方法敷设的触点阵列的示意图。

图6C是示出在本发明第5实施例中改变削减率生成触点阵列的结果的示意图。

图7A是示出在本发明第6实施例中将敷设触点的区域分割成2个以上的结果的示意图。

图7B是示出在本发明第6实施例中在第1触点阵列分割区域内敷设了现有技术的触点的结果的示意图。

图7C是示出在本发明第6实施例中在第1触点阵列分割区域以外的第2～第4触点阵列分割区域内也敷设了触点的结果的示意图。

图8A是示出在本发明第7实施例中将敷设触点阵列的区域分割成3个以上的结果的示意图。

图8B是示出在本发明第7实施例中以指定区域间隔敷设了现有技术的触点的结果的示意图。

图9是示出堆积并连接现有技术的触点阵列的剖面图。

图10A是示出在本发明第8实施例中中间层的触点阵列的立体图。

图10B是示出在本发明第8实施例中重新敷设的触点阵列的立体图。

图11是示出在本发明第8实施例中缩小了中间层的触点阵列的结果的立体图。

图12是示出在本发明第8实施例中将中间层的触点阵列分割成多个触点阵列而配置的结果的剖面图。

图13是示出现有技术的触点阵列的示意图。

图14A是示出本发明第9实施例的半导体集成电路中的交错触点阵列的示意图。

图14B是示出本发明第9实施例的半导体集成电路中的触点阵列单元的示意图。

具体实施方式

(第1实施例)

现在用附图说明本发明中的第1实施例。

在实施本发明时，采用以与一般的布局设计相同的工艺决定的设计规则生成各种布线。再有，采用由工艺决定的设计规则，按照由工艺决定的触点的高度、宽度、间隔，仅靠呈矩阵状整齐地开孔来敷设触点。

这时，在生成超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列时，为了避免这种情形，采用图1A和图1B中所示的一个方向宽间距触点阵列进行布线。

图1A和图1B示出2种一个方向宽间距触点阵列。在图1A中，符号101表示纵向的布线，符号102表示与布线101不同的层的横向的布线，符号103表示X(横)方向宽间距触点阵列，符号105表示排列配置成矩阵状的触点。在图1B中，符号104表示Y(纵)方向宽间距触点阵列。其它的符号与图1A所示的符号相同。

X方向宽间距触点阵列103与按照由工艺决定的触点的高度、宽度、间隔，凭借整齐地开孔来敷设触点的现有技术的触点阵列不同。即，触点105的高度、宽度和纵向的敷设间隔被设定为由每种工艺的设计规则决定的触点的高度、宽度、敷设间隔。可是，触点105的横向的敷设间隔却被设定为比由工艺决定的间隔宽的间隔。

Y方向宽间距触点阵列104与按照由工艺决定的触点的高度、宽度、间隔，凭借整齐地开孔来敷设触点的现有技术的触点阵列不同。即，触点105的高度、宽度和横向的敷设间隔被设定为由每种工艺的设计规则决定的触点的高度、宽度、敷设间隔。可是，触点105的纵向的敷设间隔却被设定为比由工艺决定的间隔宽的间隔。

再有，在第1实施例中，记述了布线时设置仅在横向或纵向中的某一方向触点敷设间隔比起由工艺决定的敷设间隔宽的触点阵列103、104的方法。不限于此，相对于采用现有技术的触点阵列一次进行全部的布线的布线结果，采用仅将超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列置换成X方向宽间距触点阵列103或者Y方向宽间距触点阵列104的方法即可。

在将触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下时，考虑到电迁移、IR-DROP的结果是，在可进一步削减触点的个数时，可进行削减，或者在留有若干裕量的基础上进行削减。

采用以上的方法可防止形成触点的层及绝缘膜的剥落的发生。

如果采用如此构成的半导体集成电路及其制造方法，则通过按照比由工艺决定的间隔宽的间隔来敷设触点105，可将触点阵列103、104内的触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下。因此，可实现防止形成触点105的层及绝缘膜的剥落的发生，从而可实现防止LSI遭到破坏。

(第2实施例)

现在用附图说明本发明中的第2实施例。

与第1实施例所述的方法一样，采用由工艺决定的设计规则生成各种布线。再有，采用由工艺决定的设计规则，按照由工艺决定的触点的高度、宽度、间隔，凭借呈矩阵状整齐地开孔来敷设触点。

这时，在生成超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列时，为了避免这种情形，采用图2所示的两个方向宽间距触点阵列进行布线。

图2示出两个方向宽间距触点阵列。在图2中，符号101表示纵向的布线，符号102表示与布线101不同的层的横向的布线，符号201表示两个方向宽间距触点阵列。符号202表示排列配置成矩阵状的触点。

两个方向宽间距触点阵列201与按照由工艺决定的触点的高度、宽度、间隔，凭借整齐地开孔来敷设触点的现有技术的触点阵列不同。即，触点202的高度、宽度被设定为由工艺决定的触点的高度、宽度。可是，触点202的横向和纵向的敷设间隔却被设定为皆比由工艺决定的间隔宽的间隔。

采用在第1实施例中说明过的方法可有效地防止形成触点的层及绝缘膜的剥落的发生。但是，这仅在横向和纵向中的某一方向可防止形成触点的层及绝缘膜的剥落的发生。在本实施例中，则可防止来自横向和纵向的两个方向的形成触点的层及绝缘膜的剥落的发生。

再有，在第2实施例中，记述了布线时敷设在两个方向的触点敷设间隔皆宽的触点阵列201的方法，但相对于采用现有技术的触点阵列一次进行全部的布线的布线结果，仅将超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列置换成两个方向宽间距触点阵列201即可。

在将触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下时，考虑到电迁移、IR-DROP的结果是，在可进一步削减触点的个数时，可进行削减，或者在留有若干裕量的基础上进行削减。

采用以上的方法可防止形成触点的层及绝缘膜的剥落的发生。

如果采用如此构成的半导体集成电路及其制造方法，则通过以比由工艺决定的间隔宽的间隔敷设触点202，可将触点阵列201内的触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下。因此，可防止形成触点202的层及绝缘膜的剥落，可防止LSI遭到破坏。

进而，通过在横向和纵向皆以比由工艺决定的间隔宽的间隔敷设触点202，可防止来自横向和纵向的两个方向的形成触点202的层及绝缘膜的剥落的发生。

(第3实施例)

现在用附图说明本发明中的第3实施例。

与第1实施例所述的方法一样，采用由工艺决定的设计规则生成各种布线。再有，采用由工艺决定的设计规则，按照由工艺决定的触点的高度、宽度、间隔，凭借呈矩阵状整齐地开孔来敷设触点。

这时，在生成超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列时，为了避免这种情形，采用图3A所示的交错触点阵列进行布线。

图3A示出交错触点阵列。在图3A中，符号101表示纵向的布线，符号102表示与布线101不同的层的横向的布线，符号301表示交错触点阵列。符号306表示排列配置成交错网格状的触点，在奇数行和偶数行中以错位半个间距的方式配置，或者在奇数列和偶数列中以错位半个间距的方式配置。

图3B表示用于构成交错触点阵列301的2个触点阵列单元的一方。在该图中，符号302表示第1触点阵列单元，符号303表示排列配置成矩阵状的触点。

图3C表示构成交错触点阵列的2个触点阵列单元的另一方。在该图中，符号304表示第2触点阵列单元，符号305表示排列配置成矩阵状的触点。

交错触点阵列301与按照由工艺决定的触点的高度、宽度、间隔，凭借整齐地开孔来敷设触点的现有技术的触点阵列不同。即，使在横向和纵向皆以比由工艺决定的间隔宽的间隔敷设的第1触点阵列单元302和第2触点阵列单元304相互重叠，敷设成交错网格状。

如上所述，交错触点阵列301由奇数行的触点组和相对于奇数行的触点组配置在行方向大致移动半个间距的位置的偶数行的触点组构成。而且，奇数行的触点组的触点间隔和偶数行的触点组的触点间隔，以及奇数行的触点组彼此之间的行间隔和偶数行的触点组彼此之间的行间隔之中的至少某一方的间隔比由制造工艺决定的触点敷设间隔宽。

另外，奇数行的触点组312和偶数行的触点组313各自的触点间隔被设定为相同的值。另外，奇数行的触点组312彼此之间的行间隔和偶数行的触点组313彼此之间的行间隔也被设定为相同的值。另外，奇数行的触点组312和偶数行的触点组313的行间隔被设定为均匀。

这时，不言而喻，构成奇数行的触点组的各触点与构成偶数行的触点组的各触点之间的间隔往往被设定为不比制造工艺所需要的间隔窄。

采用在第2实施例中说明过的方法可有效地防止来自横向和纵向的形成触点的层及绝缘膜的剥落的发生。

但是，在相同的面积上以相同大小、相同个数敷设触点时，用本实施例的结构敷设的一方可在纵向和横向皆以较大的间隔敷设触点306，可提高防止形成触点306的层及绝缘膜的剥落发生的效果。

再有，相对于采用现有技术的触点阵列一次进行全部的布线的布线结果，仅将超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列置换成交错触点阵列301即可。

另外，在上述实施例中，第1和第2触点阵列单元302、304虽然在纵向和横向皆以比由工艺决定的间隔宽的间隔配置触点，但只要在某一方向加宽间隔即可。

如果可将触点数目削减至由工艺决定的每单位面积上可敷设的触点面积以下，即使采用变更了由工艺决定的触点的高度、宽度的触点，也可得到同样的效果。如具体地进行说明，则在使触点的个数减少时，增大触点的高度、宽度即可。

采用以上的方法可防止形成触点的层及绝缘膜的剥落的发生。

如果采用如此构成的半导体集成电路的膜剥落防止方法，则在相同的面积上以相同大小、相同个数敷设触点时，可在纵向和横向皆以比第2实施例大的间隔敷设。

另外，可将触点阵列内的触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下。因此，还可防止形成触点的层及绝缘膜的剥落，防止LSI遭到破坏。

(第4实施例)

现在用附图说明本发明中的第4实施例。

相对于采用现有技术的触点阵列一次进行全部的布线的布线结果，在进行检验的检验步骤中，可检验是超过由工艺(每种工艺的设计规则)决定的区域单位中每单位面积上可敷设的触点数目，还是没有超过。

这里，通过容许由制造工艺决定的单位面积的区域的重叠对整个芯片进行扫描，求得单位面积的区域内存在的在纵横方向排列敷设的触点的个数或面积，以此进行检验。所谓容许单位面积的区域的重叠对整个芯片进行扫描，具体地说，是指在对单位面积的区域进行取样时，依次将取样区域与单位面积的区域的水平和垂直方向的尺寸进行比较，一边使各微小尺寸在水平方向和垂直方向依次错开，一边进行扫描。

这时，在由工艺决定的区域内仅存在1个触点阵列时，即使是不超过由工艺决定的每单位面积上可敷设的触点数目的场合，在由工艺决定的区域内邻接的同一网络的其它触点阵列存在时，也往往超过每单位面积上可敷设的触点数目。

图4A是示出在同一网络中邻接的现有技术的触点阵列。在图4A中，符号401表示纵向的布线，符号402a、402b表示与布线401不同的层的横向的布线，符号403和404表示现有技术的触点阵列。符号405、406表示分别设置于触点阵列403、404的触点，各自排列配置成矩阵状。按照由工艺决定的触点的高度、宽度、间隔，凭借整齐地开孔来敷设触点405、406。

现有技术的触点阵列404是仅以整体存在时不超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列。但是，由于在由工艺决定的区域(例如矩形区域)内邻接的同一网络的触点阵列403存在，所以在该区域内超过每单位面积上可敷设的触点数目。

因此，在本发明中，可确认由工艺决定的单位面积的区域内邻接的同一网络的触点阵列403、404是否存在。当由工艺决定的单位面积的区域内邻接的同一网络的触点阵列403、404存在时，假想地将2个触点阵列403、404视作1个触点阵列。

如上所述，假想地在视作1个触点阵列的区域内，采用与第1至第3实施例中所述的某一方法相同的方法敷设触点，以便去求由工艺决定的单位面积的区域内存在的半导体集成电路的网格状的触点数目或面积，使每单位面积的触点数目或面积在规定值以下。

图4B示出了假想地将2个触点阵列403、404视作1个触点阵列的情形。在图4B中，符号401表示纵向的布线，符号402a、402b表示与布线401不同的层的横向的布线，408表示假想触点阵列。假想触点阵列408将邻接的同一网络的触点阵列视作1个触点阵列。409是假想触点阵列408中的触点。符号407表示单位面积的区域。

图4C示出重新敷设了触点的触点阵列。在图4C中，符号401表示纵向的布线，符号402a、402b表示横向的布线，符号410表示触点阵列。符号411表示触点阵列410中的触点，例如被排列配置成交错网格状(参照第3实施例)。可采用与第1或第2实施例相同的方法形成触点。

在本实施例中，可在假想的触点阵列408的区域采用与第1至第3实施例中所述的某一方法相同的方法生成触点阵列410。

采用与第1至第3实施例中说明过的方法对于形成不超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列是有效的。但是，由于采用布线后的检验可确认在由工艺决定的区域单位中是否超过由工艺决定的每单位面积上可敷设的触点数目，所以在同一网络中邻接的触点阵列存在时，往往会超过可敷设的触点数目。采用本方法由于在由工艺决定的区域单位中进行处理，所以在区域单位中看也不会超过可敷设的触点数目。

再有，在采用与第1至第3实施例中所述的某一种方法相同的方法生成触点阵列406后，如图5所示，可返回到与原来的触点阵列403、404相同大小的2个触点阵列501、502，使用触点阵列501、502之间的区域作为其它布线的布线区域。

图5示出了将触点阵列410返回到原来的大小的结果。在图5中，符号401表示纵向的布线，符号402表示横向的布线，符号501和502表示触点阵列。符号503、504分别表示触点。可知通过将触点阵列410返回到原来的大小，可在与其它布线的同一布线层中利用触点阵列501、502之间的区域。

在将触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下时，考虑到电迁移、IR-DROP的结果是，在可进一步削减触点的个数时，可进行削减，或者在留有若干裕量的基础上进行削减。

采用以上的方法可防止形成触点的层及绝缘膜的剥落的发生。

如果采用如此构成的半导体集成电路及其制造方法，则由于在由工艺决定的区域单位中进行处理，所以在区域单位中看也不会超过每单位面积上可敷设的触点数目。

另外，通过采用比由工艺决定的间隔宽的间隔敷设触点411、503、504，可将触点阵列410、501、502内的触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下。因此，可防止形成触点的层及绝缘膜的剥落，可防止LSI遭到破坏。

(第5实施例)

现在用附图说明本发明中的第5实施例。

相对于采用现有技术的触点阵列进行全部的布线的布线结果，在采用第4实施例中记述了超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列的方法相同的方法敷设触点阵列。但是，对于触点阵列的大小较大者和较小者而言，如以相同的削减率削减触点，则在小的触点阵列中触点的过分削减往往成为发生电迁移、IR-DROP现象的原因。例如，通过减少触点数目，既造成触点短缺，又会因电源供给不足而使LSI发生误工作。

图6A示出现有技术的触点阵列。在图6A中，符号601表示纵向的布线，符号602a、602b表示与布线601不同的层的横向的布线，符号603、604表示现有技术的触点阵列。符号605、606表示分别设置于触点阵列603、604中的触点。可知2个触点阵列603、604尽管其大小不同，但可按照由工艺决定的触点的高度、宽度、间隔，凭借整齐地开孔来敷设。

图6B示出了采用与第4实施例中所述的方法相同的方法敷设的触点阵列。在图6B中，符号601表示纵向的布线，符号602a、602b表示横向的布线，符号607、608表示触点阵列。符号609、610表示设置于触点阵列607、608中的触点。可知触点阵列607、608尽管其大小不同，但都是采用与第4实施例中所述的方法相同的方法敷设的触点阵列，是不超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列。另外，触点阵列607、608由于以相同的削减率削减触点，所以它们处于在触点阵列608中触点610的过分削减成为容易发生电迁移、IR-DROP现象的原因的状态。

在本发明中，为了避免敷设超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列，削减了触点阵列中的触点数目，但应使触点的削减率随触点阵列的大小而改变，生成触点阵列。

图6C示出了改变削减率、生成触点阵列的结果。在图6C中，符号601表示纵向的布线，符号602表示横向的布线，符号607、611表示触点阵列。符号609、612表示触点。可知由于改变了触点阵列611中的触点的削减率，其触点数目比图6B的触点阵列608的触点数目多。

采用在第4实施例中说明过的方法，由于以相同的削减率削减触点而与触点阵列的大小无关，所以在小的触点阵列中触点的过分削减往往成为发生电迁移、IR-DROP现象的原因。在本发明中，由于触点的削减率随触点阵列的大小而改变，所以可防止在小的触点阵列611中触点612的过分削减成为发生电迁移、IR-DROP现象的原因。

在将触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下时，考虑到电迁移、IR-DROP的结果是，在可进一步削减触点的个数时，可进行削减，或者在留有若干裕量的基础上进行削减。

采用以上的方法可防止形成触点的层及绝缘膜的剥落的发生。

如果采用如此构成的半导体集成电路及其制造方法，则越是面积小的触点阵列，就越要减少触点数目的削减率，从而可防止在小的触点阵列中触点的过分削减成为发生电迁移、IR-DROP现象的原因。

另外，通过按照比由工艺决定的间隔宽的间隔敷设触点609、612，可将触点阵列607、611内的触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下。因此，可防止形成触点609、612的层及绝缘膜的剥落，防止LSI遭到破坏。

(第6实施例)

现在用附图说明本发明中的第6实施例。

在小的区域看触点阵列时，与现有技术的触点阵列同样地按照由工艺决定的触点的高度、宽度、间隔敷设了触点，这成为抗膜剥落的结构，但如果与现有技术的触点阵列同样地按照由工艺决定的触点的高度、宽度、间隔大量地敷设，则形成触点的层及绝缘膜的剥落便容易发生。

在本发明中，在采用现有技术的触点阵列一次进行全部的布线后，对于超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列，将敷设触点的区域分割为2个以上，将其一部分与现有技术一样，按照由工艺决定的触点的高度、宽度、间隔来敷设。剩下的区域则采用与第1至第3实施例中所述的某一方法相同的方法敷设触点。

图7A示出了将敷设触点阵列的区域分割成2个以上(在本例中为4个)的结果。在图7A中，符号701表示纵向的布线，符号702表示与布线701不同的层的横向的布线，符号703表示第1触点阵列分割区域，符号704表示第2触点阵列分割区域，符号705表示第3触点阵列分割区域，符号706表示第4触点阵列分割区域。可知已将敷设触点阵列的区域分割成2个以上。

图7B示出了在第1触点阵列分割区域703内敷设了现有技术的触点的结果。在图7B中，符号701表示纵向的布线，符号702表示横向的布线，符号703表示第1触点阵列分割区域，符号704表示第2触点阵列分割区域，符号705表示第3触点阵列分割区域，符号706表示第4触点阵列分割区域，符号707表示现有技术的触点。可知在第1触点阵列分割区域703中，与现有技术一样，按照由工艺决定的触点的高度、宽度、间隔来敷设触点707。

图7C示出了在第1触点阵列分割区域703以外的区域也敷设了触点的结果。在图7C中，符号701表示纵向的布线，符号702表示横向的布线，符号703表示第1触点阵列分割区域，符号704表示第2触点阵列分割区域，符号705表示第3触点阵列分割区域，符号706表示第4触点阵列分割区域，符号707表示现有技术的触点，符号708表示采用与第1至第3实施例中说明过的某一方法相同的方法所敷设的触点。可知在第1触点阵列分割区域以外的区域704～706中，采用与第1至第3实施例中说明过的方法敷设触点708。

采用与第1至第3实施例中说明过的方法的结果是，由于在触点阵列内没有以与现有技术同样的方法敷设的触点区域，不用说具有抗膜剥落的结构。在本发明中，在触点阵列的一部分区域中，与现有技术一样，通过按照由工艺决定的触点的高度、宽度、间隔敷设触点，可取得抗膜剥落的结构，可防止膜剥落。

再有，在将触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下时，考虑到电迁移、IR-DROP的结果是，在可进一步削减触点的个数时，可削减现有技术的触点区域以外的触点，或者在留有若干裕量的基础上进行削减。

采用以上的方法可防止形成触点的层及绝缘膜的剥落的发生。

如果采用如此构成的半导体集成电路及其制造方法，则对于触点阵列的一部分区域而言，与现有技术一样，按照由工艺决定的触点的高度、宽度、间隔敷设触点，可取得抗膜剥落的结构。因此，可防止膜剥落。

对于触点阵列剩余的区域而言，借助于按照比由工艺决定的间隔宽的间隔来敷设触点，可将触点阵列内的触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下。因此，可防止形成触点的层及绝缘膜的剥落，防止LSI遭到破坏。

再有，在上述实施例中，说明了在第1触点阵列分割区域703中按照由工艺决定的触点的高度、宽度、间隔来敷设触点，但也可按照比其大的高度、宽度、间隔来敷设触点。这时，可得到抗膜剥落的结构。但是，必须比触点阵列分割区域704～706的触点高度、宽度、间隔减小。

另外，触点阵列可在计算各触点(孔)的坐标的基础上通过分别指定位置来制成。

(第7实施例)

现在用附图说明本发明中的第7实施例。

在小的区域看触点阵列时，与现有技术的触点阵列同样地按照由工艺决定的触点的高度、宽度、间隔敷设了触点，这成为抗膜剥落的结构，但如果与现有技术的触点阵列同样地按照由工艺决定的触点的高度、宽度、间隔大量地敷设，则形成触点的层及绝缘膜的剥落便容易发生。

在本发明中，在采用现有技术的触点阵列一次进行全部的布线后，对于超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列，将敷设触点的区域分割成3个以上，求得由工艺决定的每单位面积上可敷设的触点数目，按照指定区域间隔，而且与现有技术一样，按照由工艺决定的触点的高度、宽度、间隔来敷设触点，使之不超过该触点数目。

对上述指定区域间隔，从触点阵列上所敷设的触点总数和敷设触点的区域数目或区域的面积研究并决定了按照何种程度的区域间隔进行敷设即可很好地达到平衡。由于如果只进入最上段的区域而不进入中段、最下段，则平衡很差，故所谓平衡良好是指，统观触点阵列全体，以良好的平衡进行敷设。理想情况是，希望配置成图8B的交错状。

图8A示出了将敷设触点阵列的区域分割成3个以上的结果。在图8A中，符号801表示纵向的布线，符号802表示与布线801不同的层的横向的布线，符号803表示多个触点阵列分割区域。可知已将敷设触点阵列的区域分割成3个以上。

图8B示出了按照指定区域间隔敷设了现有技术的触点的结果。在图8B中，符号801表示纵向的布线，符号802表示横向的布线，符号803表示多个触点阵列分割区域，符号804表示现有技术的触点。可知在多个触点阵列分割区域803中，按照指定区域间隔，而且与现有技术一样，按照由工艺决定的触点的高度、宽度、间隔来敷设触点。

在第6实施例中说明过的方法中，由于采用与现有技术同样的方法仅对触点阵列的一部分区域进行敷设，所以形成难以发生膜剥落的结构，但在本发明中，在对所敷设的触点全部隔开了指定区域间隔的触点阵列的多个触点阵列分割区域803中，与现有技术一样，通过按照由工艺决定的触点的高度、宽度、间隔进行敷设，可取得抗膜剥落的结构。因此，可更牢靠地防止膜剥落。

再有，在将触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下时，考虑到电迁移、IR-DROP的结果是，在可进一步削减触点的个数时，进行削减，或者在留有若干裕量的基础上进行削减。

采用以上的方法可防止形成触点的层及绝缘膜的剥落的发生。

如果采用如此构成的半导体集成电路的膜剥落防止方法，则在隔开了指定区域间隔的触点阵列的多个触点阵列分割区域803中，与现有技术一样，通过按照由工艺决定的触点的高度、宽度、间隔进行敷设，可更牢靠地防止膜剥落。

另外，可将触点阵列内的触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下。因此，可防止形成触点804的层及绝缘膜的剥落，防止LSI遭到破坏。

再有，在上述实施例中，说明了在触点阵列分割区域803中按照由工艺决定的触点的高度、宽度、间隔来敷设触点，但也可按照比其大的高度、宽度、间隔来敷设触点。这时，也可得到抗膜剥落的结构。

另外，触点阵列可在计算各触点(孔)的坐标的基础上通过分别指定位置来制成。

(第8实施例)

现在用附图说明本发明中的第8实施例。

在一次调换第1层的布线层至第5层的布线层时，通过采用现有技术的触点阵列在纵向堆积第1层至第2层、第2层至第3层、第3层至第4层、第4层至第5层这4个触点阵列，进行第1层的布线层与第5层的布线层之间的连接。因此，本触点阵列成为纵剖半导体晶片的一大障碍。往往因布线资源不足而发生未连线的布线。

图9是示出通过在纵向堆积现有技术的触点阵列将第1层的布线层与第5层的布线层连接起来的剖面图。在图9中，符号901表示第1层布线，符号903表示第2层布线，符号905表示第3层布线，符号907表示第4层布线，符号909表示第5层布线。符号902表示将第1层布线901与第2层布线903连接起来的触点阵列。符号904表示将第2层布线903与第3层布线905连接起来的触点阵列。符号906表示将第3层布线905与第4层布线907连接起来的触点阵列。符号908表示将第4层布线907与第5层布线909连接起来的触点阵列。可知借助于在纵向堆积4个触点阵列，可进行第1层布线901与第5层布线909的连接。

在本发明中，相对于采用现有技术的触点阵列一次进行全部的布线结果，采用与在第1至第3实施例中所述的某一方法相同的方法重新生成触点阵列。接着，只限于对不直接与布线连接的中间层的触点阵列904、906，按照由工艺决定的间隔以上的间隔重新敷设触点阵列内的触点，而且为了重新敷设触点而使中间层的布线所需的尺寸也缩小时，进行是否超过由工艺决定的每单位面积上可敷设的触点数目的确认。

在不超过由工艺决定的每单位面积上可敷设的触点数目时，按照由工艺决定的间隔以上的间隔敷设触点，而且为了重新敷设触点而使中间层的布线所需的尺寸缩小。

图10A是示出中间层的触点阵列的立体图。在图10A中，符号1002表示第3层布线，符号1001表示将第2层布线(未图示)与第3层布线1002连接起来的触点阵列，符号1003表示将第3层布线1002与第4层布线(未图示)连接起来的触点阵列。可知在图10A中，在触点阵列1001、1003中，采用与在第1至第3实施例中所述的某一方法相同的方法重新生成触点阵列(在图10A中，示出了在第3实施例中所示的例子)。

图10B是示出重新敷设后的触点阵列的立体图。在图10B中，符号1005表示第3层布线，符号1004表示将第2层布线与第3层布线1005连接起来的触点阵列，符号1006表示将第3层布线1005与第4层布线连接起来的触点阵列。可知在图10B中，在触点阵列1004、1006中，按照由工艺决定的间隔以上的间隔重新敷设触点，而且为了重新敷设触点而使中间层的布线所需的尺寸缩小。

图11是示出缩小了中间层的触点阵列的结果的剖面图。在图11中，符号901表示第1层布线，符号903表示第2层布线，符号1005表示第3层布线，符号907表示第4层布线，符号909表示第5层布线。符号902表示将第1层布线901与第2层布线903连接起来的触点阵列。符号1004表示将第2层布线903与第3层布线1005连接起来的触点阵列。符号1006表示将第3层布线1005与第4层布线907连接起来的触点阵列。符号908表示将第4层布线907与第5层布线909连接起来的触点阵列。

可知为了通过按照由工艺决定的间隔以上的间隔重新敷设触点而使触点阵列1004、第3层布线1005和触点阵列1006缩小，可将触点阵列1004、第3层布线1005和触点阵列1006的横向部分用作与其它布线为同一布线层的布线区域。

采用与第1至第3实施例中说明过的方法，中间层的触点阵列也与直接与布线连接的触点阵列有相同的大小，但在本发明中，由于只要可缩小中间层的触点阵即缩小之，并可将中间层的触点阵列的横向部分用作与其它布线为同一布线层的布线区域，故可防止因布线资源不足而引起的未连线。

再有，在重新敷设不直接与布线连接的中间层的触点阵列，而且也使中间层的布线缩小时，在超过由工艺决定的每单位面积上可敷设的触点数目的情况下，如图12所示，可分割配置成不超过由工艺决定的每单位面积上可敷设的触点数目的多个触点阵列。

图12是示出分割配置成多个触点阵列的结果的剖面图。在图12中，符号901表示第1层布线，符号903表示第2层布线，符号1202表示第3层布线，符号907表示第4层布线，符号909表示第5层布线。符号902表示将第1层布线901与第2层布线903连接起来的触点阵列。符号1201表示将第2层布线903与第3层布线1202连接起来的触点阵列。符号1203表示将第3层布线1202与第4层布线907连接起来的触点阵列。符号908表示将第4层布线907与第5层布线909连接起来的触点阵列。

可知为了将触点阵列1201、第3层布线1202和触点阵列1203分割配置成多个，可将触点阵列1201、第3层布线1202与触点阵列1203之间用作与其它布线为同一布线层的布线区域。

对于布线结果，在采用与在第1至第3实施例中所述的某一方法相同的方法重新生成触点阵列时，只限于对不直接与布线连接的中间层的触点阵列，按照由工艺决定的间隔以上的间隔重新敷设触点阵列内的触点，而且为了重新敷设触点而使中间层的布线所需的尺寸也缩小时，假想地进行是否超过由工艺决定的每单位面积上可敷设的触点数目的确认，在不超过时，按照由工艺决定的间隔敷设触点，而且为了重新敷设触点而使中间层的布线所需的尺寸缩小。

采用以上的方法可防止形成触点的层及绝缘膜的剥落的发生。

如果采用如此构成的半导体集成电路及其制造方法，则由于只要可缩小中间层的触点阵列即缩小之，并可将中间层的触点阵列的侧面的同一布线层用作其它布线的布线区域，故可防止因布线资源不足而引起的未连线。

另外，借助于按照比由工艺决定的间隔宽的间隔来敷设触点，可将触点阵列内的触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下。因此，可防止形成触点的层及绝缘膜的剥落，防止LSI遭到破坏。

(第9实施例)

现在用附图说明本发明中的第9实施例。

与第1实施例所述的方法同样地采用由工艺决定的设计规则生成各种布线。再有，采用由工艺决定的设计规则，按照由工艺决定的触点的高度、宽度、间隔，凭借呈矩阵状整齐地开孔来敷设触点。

这时，在生成超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列时，为了避免这种情形，采用图14A所示的交错触点阵列进行布线。

图14A示出交错触点阵列。在图14A中，符号101表示纵向的布线，符号102表示与布线101不同的层的横向的布线，符号310表示交错触点阵列。符号311表示排列配置成交错网格状的触点，在奇数行和偶数行以错位半个间距的方式配置，或者在奇数列和偶数列以错位半个间距的方式配置。

图14B仅图示出交错触点阵列310。在该图中，符号312表示奇数行的触点组。符号313表示偶数行的触点组。如上所述，该交错触点阵列310由奇数行的触点组312和相对于奇数行的触点组312配置在行方向大致移动半个间距的位置的偶数行的触点组313构成。而且，奇数行的触点组312的触点间隔和偶数行的触点组313的触点间隔，以及奇数行的触点组312彼此之间的行间隔和偶数行的触点组313彼此之间的行间隔之中的至少某一方的间隔比由制造工艺决定的触点敷设间隔宽。

另外，奇数行的触点组312和偶数行的触点组313各自的触点间隔被设定为相同的值。另外，奇数行的触点组312彼此之间的行间隔和偶数行的触点组313彼此之间的行间隔也被设定为相同的值。另外，奇数行的触点组312和偶数行的触点组313的行间隔被设定为均匀。

该交错触点阵列310通过在纵向和横向以不同的间隔配置触点311，而且在奇数行和偶数行计算并指定不同的偏移位置，在一个触点阵列上将触点311排列成交错网格状。

作为另一方法，交错触点阵列310可在计算各触点(孔)的坐标的基础上通过分别指定位置来制成。

这时，不言而喻，构成奇数行的触点组312的各触点与构成偶数行的触点组313的各触点之间的间隔往往被设定为不比制造工艺所需要的间隔窄。

采用在第2实施例中说明过的方法可有效地防止来自横向和纵向的形成触点的层及绝缘膜的剥落的发生。

但是，在相同的面积上以相同大小、相同个数敷设触点时，用本实施例的结构敷设的一方可在纵向和横向皆以较大的间隔敷设触点311，可提高防止形成触点311的层及绝缘膜的剥落发生的效果。

再有，相对于采用现有技术的触点阵列一次进行全部的布线的布线结果，仅将超过由工艺决定的每单位面积上可敷设的触点数目的触点阵列置换成交错触点阵列310即可。

如果可削减至由工艺决定的每单位面积上可敷设的触点面积以下，即使采用变更了由工艺决定的触点的高度、宽度的触点，也可得到同样的效果。如具体地进行说明，则在使触点的个数减少时，增大触点的高度、宽度即可。

如果采用如此构成的半导体集成电路的膜剥落防止方法，则在相同的面积上以相同大小、相同个数敷设触点时，可在纵向和横向皆以比第2实施例大的间隔敷设。

另外，可将触点阵列内的触点数目削减至由工艺决定的每单位面积上可敷设的触点数目以下。因此，还可防止形成触点的层及绝缘膜的剥落，防止LSI遭到破坏。

Claims (1)

1.一种半导体集成电路，其具备在纵向和横向上排列敷设多个触点的触点阵列，其中，

上述触点阵列中包含的第一区域的触点阵列按照由制造工艺所决定的触点敷设间隔以上的间隔敷设触点，

上述触点阵列中所包含的第二区域的触点阵列按照比上述第一区域的触点阵列的触点敷设间隔宽的间隔敷设触点，

上述第一区域的触点阵列和上述第二区域的触点阵列形成在同一布线层上。

Images