CN101128622A - 具有副腔的蚀刻腔 - Google Patents

具有副腔的蚀刻腔 Download PDF

Info

Publication number
CN101128622A
CN101128622A CNA2006800060025A CN200680006002A CN101128622A CN 101128622 A CN101128622 A CN 101128622A CN A2006800060025 A CNA2006800060025 A CN A2006800060025A CN 200680006002 A CN200680006002 A CN 200680006002A CN 101128622 A CN101128622 A CN 101128622A
Authority
CN
China
Prior art keywords
sample
chamber
semiconductor wafer
sample holder
secondary chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800060025A
Other languages
English (en)
Other versions
CN101128622B (zh
Inventor
凯尔·S·勒布伊茨
爱德华·F·欣德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPTS Technologies Ltd
Original Assignee
Xactix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xactix Inc filed Critical Xactix Inc
Publication of CN101128622A publication Critical patent/CN101128622A/zh
Application granted granted Critical
Publication of CN101128622B publication Critical patent/CN101128622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67751—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a single workpiece

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

在用于蚀刻半导体晶片或样品(101)的装置中，半导体晶片或样品被放置在置于第一腔室(103)内的样品支座(104)上。半导体晶片或样品与样品支座的结合体被封入第一腔室内的第二腔室(130)内。从第二腔室排出气体，并且将蚀刻气体引入第二腔室而不引入第一腔室，以蚀刻半导体晶片或样品。

Description

具有副腔的蚀刻腔
背景技术
利用气体(如氙的二氟化物)实现半导体材料和/或衬底的气相蚀刻。具体地说，在氙的二氟化物蚀刻中，氙的二氟化物气体与固体材料(如硅和钼)反应，从而使该材料转变为气相。这些材料的去除被称为蚀刻。
一些用于完成气相蚀刻的气体(如氙的二氟化物)是比较昂贵的，因此，应尽量避免浪费蚀刻气体。然而，半导体工业中的标准生产蚀刻系统通常无法最优化以最大化地利用气体。特别地，通常在中央遥控装置周围以团簇排列的方式连接的、符合模块式设备标准委员会(MESC)标准的腔室固有地具有较大的腔室容积。较大的腔室容积主要是由用于为晶片提供通路的侧口导致的。此外，许多符合MESC标准的腔室可用于处理大直径晶片，如直径200mm的晶片，但是也可用于处理较小直径的晶片，如直径100mm的晶片。当使用较大的腔室处理较小的晶片时——在使用多种尺寸晶片的设备中这种情况经常出现——将导致蚀刻气体的进一步浪费。
此外，由于符合MESC标准的腔室在一侧具有晶片装载口，所以腔室固有地为非对称的。由于气体相对于晶片不是轴对称地分布，所以这种不对称可导致晶片的不均匀蚀刻。
因此，需要一种腔室(如符合MESC标准的蚀刻腔或其他在侧面具有用于装载的开口的蚀刻腔，但不仅限于此)，该腔室内部具有副腔组件，使腔室容积减小，该副腔组件成形为理想的轴对称、最大化地利用蚀刻气体并提高晶片蚀刻的均匀性。
发明内容
本发明涉及一种半导体晶片或样品蚀刻系统，其具有第一腔室，第一腔室包括装载口，所述装载口用于在具有第一容积的第一腔室的外部和内部之间传送半导体晶片或样品，第一腔室还具有与所述第一腔室的内部连通的真空口。晶片或样品支座设置在第一腔室的内部，用于支撑已通过装载口的半导体晶片或样品。副腔组件设置在第一腔室内。所述副腔组件可在打开位置和闭合位置之间移动，其中，在打开位置，通过装载口的半导体晶片或样品可被装载在样品支座上，在闭合位置，副腔组件和第一腔室的结合形成第二腔室，所述第二腔室限定了更小的、其内包含有样品支座和真空口的第二容积。
上述蚀刻系统可包括用于朝着样品支座降低半导体晶片或样品并由样品支座升高半导体晶片或样品的装置。
用于降低和升高的装置可包括用于在半导体晶片或样品降低或升高的过程中，沿半导体晶片或样品的边缘支撑半导体晶片或样品的装置；用于降低和升高半导体晶片或样品的气动装置或液压装置；和/或用于降低和升高半导体晶片或样品的电传动装置。
上述蚀刻系统可包括副腔组件内的蚀刻气体口，用于使蚀刻气体通过其进入第二腔室；以及用于将蚀刻气体传送至蚀刻气体口的装置。
可提供用于在样品支座上夹持或固定半导体晶片或样品的装置，特别是当副腔组件处于闭合位置时。还可提供当半导体晶片或样品被定位在样品支座上时，用于在半导体晶片或样品和样品支座之间引入气体的装置。
可在副腔组件和第一腔室之间设置第一密封，当副腔组件处于闭合位置时，第一密封用于避免在副腔组件和第一腔室之间气体的通过。可在副腔组件和第一腔室之间设置接合环。可在接合环和第一腔室之间设置第二密封，当副腔组件处于闭合位置时，第二密封用于避免在接合环和第一腔室之间气体的通过。
本发明还涉及一种蚀刻半导体晶片或样品的方法，包括：(a)将半导体晶片或样品放置在第一腔室内的样品支座上；(b)将样品支座上的半导体晶片或样品封入第一腔室内的第二腔室；(c)从第二腔室内排出气体；并且(d)将蚀刻气体引入第二腔室，但不引入第一腔室。
该方法还可包括将半导体晶片或样品夹持在样品支座上和/或在半导体晶片或样品与样品支座之间引入导热气体。
第一腔室可具有第一容积；并且第二腔室可具有更小的第二容积，第二容积与第一容积共延。
最后，本发明涉及一种半导体晶片或样品蚀刻系统，包括：第一腔室；第一腔室内的样品支座；以及第一腔室内的副腔组件。副腔组件可在第一位置和第二位置之间移动，在第一位置，允许在样品支座上放置半导体晶片或样品或者从样品支座上移走半导体晶片或样品，在第二位置，副腔组件和第一腔室的结合在第一腔室内限定了封闭的第二腔室。
可提供用于朝着样品支座降低半导体晶片或样品并由样品支座升高半导体晶片或样品的装置。用于降低和升高的装置可包括用于在半导体晶片或样品降低或升高的过程中，沿半导体晶片或样品的边缘支撑半导体晶片或样品的装置；用于降低和升高半导体晶片或样品的气动装置或液压装置；和/或用于降低和升高半导体晶片或样品的电传动装置。
还可提供用于使蚀刻气体进入第二腔室但不进入第一腔室的装置。
还可提供当副腔组件处于闭合位置时，用于将半导体晶片或样品夹持在样品支座上的装置。
还可提供当半导体晶片或样品被定位在样品支座上时，用于在半导体晶片或样品与样品支座之间引入气体的装置。
可在副腔组件和第一腔室之间设置至少一个密封，当副腔组件处于闭合位置时，所述密封用于避免在副腔组件和第一腔室之间气体的通过。可在副腔组件和第一腔室之间设置接合环，其中处于闭合位置的副腔组件与接触第一腔室的接合环相接触。
附图说明
图1是符合现有技术MESC标准的腔体和盖子的剖视透视图，其内包括根据本发明的副腔组件；
图2是沿着图1中II-II线的剖视图；
图3是穿过图1所示的副腔组件的蚀刻气体流动的方框图；
图4-8是图1所示的腔体和副腔组件的剖视图，其中，示出了逐步将半导体晶片或样品装载于样品支座上，并且形成围绕装载半导体晶片或样品的样品支座的密封腔的过程；
图9是图8所示的置于密封腔的样品支座上的半导体晶片或样品的剖视透视图，其中包括与副腔组件的腔口流体连通的垂直和水平通道，以将蚀刻气体引入到密封腔；
图10是腔体另一实施方式的剖视透视图，该腔体包括副腔组件和接合环，并且副腔组件处于打开位置；
图11是图10所示的腔体和副腔组件的剖视透视图，其中，副腔组件处于抵靠接合环的闭合位置；
图12是腔体和副腔组件的剖视透视图，其中，图8所示的用于将半导体晶片或样品固定于样品支座上的晶片夹片由重块和夹指代替；
图13是图12所示的腔体和副腔组件的剖视透视图，其中，半导体晶片或样品被装载于样品支座上；以及，
图14是图12和图13所示的腔体和副腔组件的剖视透视图，其中，半导体晶片或样品被装载于由处于闭合位置的副腔组件形成的密封腔内的样品支座上。
具体实施方式
参考附图对本发明进行详细描述，其中相同的附图标记对应于相同的部件。
参考图1，符合MESC标准的或其它侧面装载的蚀刻腔包括腔体103和盖子102。腔体103包括样品装载口108和可连接于合适的真空源的真空口113，例如图3中用于对腔体103内部抽真空的真空泵。腔体103内部限定了第一容积。
图1还示出了携带有半导体晶片或样品101的样品装载臂100、盖子内具有气体入口110的副腔组件106、一个或多个可选的样品夹片107、样品抬升装置105和副腔密封111。对副腔组件106的盖子中的气体入口110的示例性说明不能理解为是对本发明的限制。
抬升机构112理想地耦接于腔体103和图4所示的升/降装置114之间，升/降装置114可被操作以通过抬升机构112提升和降低副腔组件106以及任何附着在其上的部件。如图2和9清楚地示出的，抬升机构112理想地包括通过一对滑动通道耦接于副腔组件106、副腔组件106的盖子和升/降装置114之间的一对杆，该滑动通道由腔体103的底面限定。在每个杆与其相应的滑动通道之间设置合适的气体密封(未示出)，从而阻止气体通过。然而，包括一对可在滑动通道内滑动的杆的抬升机构112的示例性说明不能理解为是对本发明的限制，因为本领域普通技术人员可以理解，抬升机构112可以通过任何合适的和/或希望的方式来实现。
此外，图1还示出了理想地温度可控、且带有可选的气体连接109的样品支座104，例如(非限制性的)晶片卡盘。气体连接109被配置为用于当样品101位于样品支座104上时，在样品101和样品支座104之间引入导热气体，例如氦，用以改善其间的导热性。为了避免导热气体从样品支座104与位于样品支座104上的样品101之间溢出，可在样品支座104与位于样品支座104上的样品101之间设置柔韧的气体密封117，如图1的虚线部分所示。
参考图2，样品支座104包括位于其中的凹槽116，并且样品抬升装置105包括相应的凸片115。当样品抬升装置以下文描述的方式向着样品支座104降低时，限定在样品抬升装置105上的凸片115容纳于限定在样品支座104内或穿过样品支座104的凹槽116中。凸片115提供公知为边缘提升的晶片抬升性能。
参考图3，蚀刻气体从源容器120内流出，流过气体控制部件122，例如，阀、一系列阀、压力控制器、Lebouitz等人的第6,887,337号美国专利(其所有内容通过引用并入本文)中所公开的任何类型的中间膨胀室、流量控制器、或任何上述部件的结合；流过副腔组件106(模块124)，所述副腔组件106与腔体103相结合可形成密封腔130(如图8和图9所示)；流过真空控制器126，所述真空控制器126可以为阀、一系列阀、压力控制器、流量控制器或上述任何部件的结合；接着流过真空泵128。
参考图4-8，接下来将对一系列装载、处理以及卸载样品101的过程进行描述。
图4示出了副腔组件106、样品抬升装置105、副腔密封111、晶片夹片107和抬升机构112，其中，抬升机构112通过升/降装置114被提升到装载或打开位置，所述升/降装置114非限制性的例如为，合适的气动或液压机构或者电传动装置。在示例性的实施方式中，样品抬升装置105、副腔组件密封111和晶片夹片107都连接于副腔组件106，而副腔组件106连接于抬升机构112。然而，以上所述不能理解为是对本发明的限制，因为本领域普通技术人员可以理解，样品抬升装置105和晶片夹片107可以通过任何适当的和/或希望的方式连接于抬升机构112。而且，可以想象，副腔组件密封111可选地可以被置于腔体103底部的配合面上，副腔组件106的下端与所述配合面相接触，从而形成密封腔130(如图8和图9所示)。在图4中，样品101被示出为通过样品装载臂100置于副腔组件密封111和样品抬升装置105之间，并且在副腔组件密封111的周边以外的位置。
参考图5，在合适的时间，样品101通过样品装载臂100被置于副腔组件106之下并且理想地与副腔组件106同中心的位置。
在图6中，样品装载臂100处于与图5所示相同的位置，但是升/降装置114通过抬升机构112使得副腔组件106、样品抬升装置105、副腔密封111和晶片夹片107在垂直方向上远离样品支座104移动，在样品支座104上，样品抬升装置105的凸片115通过样品101的边缘将样品101从样品装载臂100上提起。这一抬升动作的有用之处在于样品装载臂100可不需要具备垂直运动能力。
参考图7，一旦通过晶片抬升环105的凸片115将样品101从样品装载臂100上抬起，那么样品装载臂100将从腔体103内抽出。
参考图8，当样品装载臂100已经从腔体103中抽出后，副腔组件106、样品抬升装置105、副腔密封111、晶片夹片107和抬升机构112被升/降装置114降低，样品101从而被置于样品支座104上，并且形成具有在腔体103限定的第一容积内的较小的第二容积的密封腔130。腔体103通常包括用于在样品101已经被装载到样品支座104上后，关闭和密封装载口108的门(未示出)。
在副腔组件106降低期间，凸片115容纳于凹槽116内，并且晶片夹片107(如果有的话)抵压样品101，从而将样品101压在样品支座104上。这一固定方式改善了样品101和样品支座104之间的热接触，从而有助于控制蚀刻期间内样品101的温度。在一个非限制性的实施方式中，样品夹片107是挠性的，并且具有在垂直方向上的弹性记忆，从而可通过与样品101的直径和厚度相关的弹性力将样品101固定于样品支座104上。然而，这些示例性的说明不能理解为是对本发明的限制。
当样品101被装载于样品支座104上时，通过气体连接添加导热气体(例如氦气)可以更进一步改善样品101和样品支座104之间的导热性。将样品101固定于样品支座104也避免了蚀刻气体到达样品101的底部。
一旦密封腔130已经形成，则可利用真空泵128，通过真空口113将气体从密封腔130中抽出。然后，通过使蚀刻气体由开口110流入密封腔130可实现样品101的蚀刻。图9示出了一个非限制性的实施方式，其中，在由开口110排出之前，蚀刻气体流动穿过垂直通道132，该垂直通道132被限定在与副腔组件106的盖子中的水平通道134直接流体连通的抬升机构112的杆中。
一旦样品101已经被蚀刻气体蚀刻到所需的程度，则通过与在样品支座104上装载样品101相反的过程，将样品101从蚀刻腔移走。
参考图10，当腔体103被设计为处理大尺寸晶片101时，可以容易地对其进行调整以容纳较小的晶片。更特别地，如图10所示，小容积的副腔组件106N可以轻易地实现蚀刻气体利用的最大化。该小容积副腔组件106N包括适当尺寸的部件，并非限制性的例如，样品抬升装置105、副腔密封111、晶片夹片107和抬升机构112。也可以结合可选的接合密封环140采用小尺寸样品支座104′，接合密封环140围绕样品支座104′安装在腔体103的底部上。接合环140包括围绕其基部的密封141，密封141被配置为与腔体103的底部相结合，以形成接合环140与腔体103底部之间的密封，从而防止蚀刻气体流出密封腔130。
图11示出了图10所示腔体103直接从侧面观看的剖视图，其中，副腔组件106处于闭合位置，并挤压副腔密封111以使其与接合环140的上表面接触，从而挤压密封141以使其与腔体103的底部相接触，以在二者之间形成防止蚀刻气体流出密封腔130的密封。
图12-14示出了另一个通过重块150将半导体晶片或者样品101固定于样品支座104上的装置。重块150提供必要的向下的力，通过环绕重块150内周边设置的夹指152，将样品101固定于样品支座104。使用重块150进行固定的一个优点在于夹持力与晶片直径无关，这典型地与使用基于弹性的夹持设计(例如使用晶片夹片107)不同。
重块150能够在副腔组件106内部垂直移动，从而夹指152可以向样品101施加向下力。在本实施方式中，重块150和副腔组件106之间的垂直滑动是通过滑道154实现的，滑道154分布于重块150和副腔组件106之间，并且容纳于副腔组件106内的凹槽158中。重块150的向下运动受到保持环156的限制，保持环156从而使得重块150能够相对于样品支座104被提升和降低，与通过升/降装置对副腔组件106进行的提升和降低相一致。如图14所示，当副腔组件103和重块150向着置于样品支座104上的样品101降低时，滑道154使得副腔组件103能够在重块150的夹指152接合于样品101的上表面后，移动副腔密封111以接触于腔体103的底部，从而将样品101固定于样品支座104上。
以上参照优选实施方式对本发明进行了描述。基于对以上详细描述的理解，本领域技术人员可对其进行显而易见的修改和添加。例如，样品抬升装置105可以用其它合适的装置代替，例如图13虚线部分所示的所谓的晶片抬升销144，晶片抬升销144可滑动地容纳在形成于样品支座104中的通道146内，并且与升/降装置114相耦接。在升/降装置114的控制下，如图13中双向箭头148所示的晶片抬升销144的垂直移动可以被控制，从而使得样品101在样品支座104上的装载和卸载期间，可以远离于样品支座104提升样品101以及朝着样品支座104降低样品101。可选地，样品抬升装置105可由单个中心基架或柱(未示出)来代替，该基架或柱可滑动地容纳地于样品支座104中心形成的通道内，并且在提升和降低样品101期间，具有足够的直径用于支持样品101。此外，本发明中对于将半导体晶片或样品固定于样品支座104上的夹片107和夹指152的描述不能理解为是对本发明的限制，因为可以理解，任何其他合适的和/或希望的机械夹持装置，例如夹环或静电夹持装置，也可以或者可选地用于将半导体晶片或样品101固定于样品支座104上。可以理解，本发明涵盖落入所附权利要求或其等价物的范围内的各种修改和变更。

Claims (19)

1.一种半导体晶片或样品蚀刻系统，包括：
第一腔室，其具有装载口，所述装载口用于在所述第一腔室的外部和内部之间传送半导体晶片或样品，所述第一腔室还具有与所述第一腔室的内部连通的真空口，其中所述第一腔室的内部限定了第一容积；
样品支座，设置在所述第一腔室的内部，用于支撑已通过所述装载口的所述半导体晶片或样品；以及
副腔组件，设置在所述第一腔室内，所述副腔组件可在打开位置和闭合位置之间移动，其中，在所述打开位置，通过所述装载口的所述半导体晶片或样品可被装载在所述样品支座上，在所述闭合位置，所述副腔组件与所述第一腔室的结合形成第二腔室，所述第二腔室限定了更小的、其内包含有所述样品支座和所述真空口的第二容积。
2.如权利要求1所述的蚀刻系统，其进一步包括用于朝着所述样品支座降低所述半导体晶片或样品、以及从所述样品支座升高所述半导体晶片或样品的装置。
3.如权利要求2所述的蚀刻系统，其中所述用于降低和升高的装置至少包括以下装置之一：
用于在所述半导体晶片或样品降低或升高的过程中，沿所述半导体晶片或样品的边缘支撑所述半导体晶片或样品的装置；
用于降低和升高所述半导体晶片或样品的气动装置或液压装置；以及
用于降低和升高所述半导体晶片或样品的电传动装置。
4.如权利要求1所述的蚀刻系统，其进一步包括：
所述副腔组件内的蚀刻气体口，用于使蚀刻气体通过其进入所述第二腔室；以及
用于将所述蚀刻气体传送至所述蚀刻气体口的装置。
5.如权利要求1所述的蚀刻系统，其进一步包括用于将所述半导体晶片或样品固定在所述样品支座上的装置。
6.如权利要求1所述的蚀刻系统，其进一步包括当所述半导体晶片或样品被定位在所述样品支座上时，用于在所述半导体晶片或样品和所述样品支座之间引入气体的装置。
7.如权利要求1所述的蚀刻系统，其进一步包括设置在所述副腔组件和所述第一腔室之间的第一密封，当所述副腔组件处于所述闭合位置时，所述第一密封用于避免在所述副腔组件和所述第一腔室之间气体的通过。
8.如权利要求7所述的蚀刻系统，其进一步包括：
接合环，其设置在所述副腔组件和所述第一腔室之间；以及
第二密封，其设置在所述接合环和所述第一腔室之间，当所述副腔组件处于所述闭合位置时，所述第二密封用于避免在所述接合环和所述第一腔室之间气体的通过。
9.一种蚀刻半导体晶片或样品的方法，包括：
(a)将半导体晶片或样品放置在第一腔室内的样品支座上；
(b)将所述样品支座上的所述半导体晶片或样品封入所述第一腔室内的第二腔室；
(c)从所述第二腔室内排出气体；并且
(d)将蚀刻气体引入所述第二腔室，但不引入所述第一腔室。
10.如权利要求9所述的方法，其进一步包括以下步骤至少之一：
将所述半导体晶片或样品夹持在所述样品支座上；并且
在所述半导体晶片或样品与所述样品支座之间引入导热气体。
11.如权利要求9所述的方法，其中：
所述第一腔室具有第一容积；并且
所述第二腔室具有更小的第二容积，所述第二容积与所述第一容积共延。
12.一种半导体晶片或样品蚀刻系统，包括：
第一腔室；
所述第一腔室内的样品支座；以及
所述第一腔室内的副腔组件，所述副腔组件可在第一位置和第二位置之间移动，在所述第一位置，允许在所述样品支座上放置半导体晶片或样品或者从所述样品支座上移走所述半导体晶片或样品，在所述第二位置，所述副腔组件和所述第一腔室的结合在所述第一腔室内限定了第二腔室，并且所述第二腔室包围所述样品支座，从而不能在所述样品支座上进行所述半导体晶片或样品的放置或移除。
13.如权利要求12所述的蚀刻系统，其进一步包括用于朝着所述样品支座降低所述半导体晶片或样品并从所述样品支座升高所述半导体晶片或样品的装置。
14.如权利要求13所述的蚀刻系统，其中所述用于降低和升高的装置至少包括以下装置之一：
用于在所述半导体晶片或样品降低和升高的过程中，沿所述半导体晶片或样品的边缘支撑所述半导体晶片或样品的装置；
用于降低和升高所述半导体晶片或样品的气动装置或液压装置；以及
用于降低和升高所述半导体晶片或样品的电传动装置。
15.如权利要求12所述的蚀刻系统，其进一步包括用于使蚀刻气体进入所述第二腔室但不进入所述第一腔室的装置。
16.如权利要求12所述的蚀刻系统，其进一步包括当所述副腔组件处于所述闭合位置时，用于将所述半导体晶片或样品夹持在所述样品支座上的装置。
17.如权利要求12所述的蚀刻系统，其进一步包括当所述半导体晶片或样品被定位在所述样品支座上时，用于在所述半导体晶片或样品与所述样品支座之间引入气体的装置。
18.如权利要求12所述的蚀刻系统，其进一步包括设置在所述副腔组件和所述第一腔室之间的至少一个密封，当所述副腔组件处于所述闭合位置时，所述密封用于避免在所述副腔组件和所述第一腔室之间气体的通过。
19.如权利要求18所述的蚀刻系统，其进一步包括设置在所述副腔组件和所述第一腔室之间的接合环，其中处于所述闭合位置的所述副腔组件与接触所述第一腔室的所述接合环相接触。
CN2006800060025A 2005-02-22 2006-02-22 具有副腔的蚀刻腔 Active CN101128622B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US65509405P 2005-02-22 2005-02-22
US60/655,094 2005-02-22
PCT/US2006/006090 WO2006091588A2 (en) 2005-02-22 2006-02-22 Etching chamber with subchamber

Publications (2)

Publication Number Publication Date
CN101128622A true CN101128622A (zh) 2008-02-20
CN101128622B CN101128622B (zh) 2010-08-25

Family

ID=36927952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800060025A Active CN101128622B (zh) 2005-02-22 2006-02-22 具有副腔的蚀刻腔

Country Status (6)

Country Link
US (1) US9576824B2 (zh)
EP (1) EP1855794B1 (zh)
JP (1) JP5531284B2 (zh)
KR (1) KR101213390B1 (zh)
CN (1) CN101128622B (zh)
WO (1) WO2006091588A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9494642B2 (en) * 2009-11-30 2016-11-15 Essai, Inc. Systems and methods for conforming test tooling to integrated circuit device profiles with ejection mechanisms
JP6054314B2 (ja) 2011-03-01 2016-12-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板搬送及びラジカル閉じ込めのための方法及び装置
WO2012118897A2 (en) 2011-03-01 2012-09-07 Applied Materials, Inc. Abatement and strip process chamber in a dual loadlock configuration
US11171008B2 (en) 2011-03-01 2021-11-09 Applied Materials, Inc. Abatement and strip process chamber in a dual load lock configuration
CN104137248B (zh) 2012-02-29 2017-03-22 应用材料公司 配置中的除污及剥除处理腔室
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
CN110678973B (zh) 2017-06-02 2023-09-19 应用材料公司 碳化硼硬掩模的干式剥除
US10234630B2 (en) 2017-07-12 2019-03-19 Applied Materials, Inc. Method for creating a high refractive index wave guide
US10269571B2 (en) 2017-07-12 2019-04-23 Applied Materials, Inc. Methods for fabricating nanowire for semiconductor applications
US10179941B1 (en) * 2017-07-14 2019-01-15 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
SG11202003438QA (en) 2017-11-16 2020-05-28 Applied Materials Inc High pressure steam anneal processing apparatus
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
KR102649241B1 (ko) 2018-01-24 2024-03-18 어플라이드 머티어리얼스, 인코포레이티드 고압 어닐링을 사용한 심 힐링
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
KR102528076B1 (ko) 2018-10-30 2023-05-03 어플라이드 머티어리얼스, 인코포레이티드 반도체 응용들을 위한 구조를 식각하기 위한 방법들
JP2022507390A (ja) 2018-11-16 2022-01-18 アプライド マテリアルズ インコーポレイテッド 強化拡散プロセスを使用する膜の堆積
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
US11705375B2 (en) * 2021-08-30 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Etching apparatus and method
CN113467199B (zh) * 2021-09-06 2021-11-12 宁波润华全芯微电子设备有限公司 一种便于拆卸的防止反溅液体污染晶圆的装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966120A (ja) 1982-10-08 1984-04-14 Hitachi Ltd 半導体製造装置
JPS61291032A (ja) * 1985-06-17 1986-12-20 Fujitsu Ltd 真空装置
JPH0834205B2 (ja) * 1986-11-21 1996-03-29 株式会社東芝 ドライエツチング装置
US4842683A (en) * 1986-12-19 1989-06-27 Applied Materials, Inc. Magnetic field-enhanced plasma etch reactor
US5002010A (en) * 1989-10-18 1991-03-26 Varian Associates, Inc. Vacuum vessel
JP3183575B2 (ja) * 1992-09-03 2001-07-09 東京エレクトロン株式会社 処理装置および処理方法
US5730801A (en) * 1994-08-23 1998-03-24 Applied Materials, Inc. Compartnetalized substrate processing chamber
JP2746179B2 (ja) 1995-03-17 1998-04-28 日本電気株式会社 真空処理装置および真空処理方法
US5667592A (en) * 1996-04-16 1997-09-16 Gasonics International Process chamber sleeve with ring seals for isolating individual process modules in a common cluster
JP4317608B2 (ja) * 1999-01-18 2009-08-19 東京エレクトロン株式会社 成膜装置
US7066703B2 (en) * 1999-09-29 2006-06-27 Tokyo Electron Limited Chuck transport method and system
JP4054159B2 (ja) 2000-03-08 2008-02-27 東京エレクトロン株式会社 基板処理方法及びその装置
AU4351601A (en) * 2000-03-09 2001-09-17 Semix Inc Wafer processing apparatus and method
JP4203206B2 (ja) * 2000-03-24 2008-12-24 株式会社日立国際電気 基板処理装置
US6630053B2 (en) * 2000-08-22 2003-10-07 Asm Japan K.K. Semiconductor processing module and apparatus
JP4753224B2 (ja) 2000-08-22 2011-08-24 日本エー・エス・エム株式会社 ガスラインシステム
US6887337B2 (en) * 2000-09-19 2005-05-03 Xactix, Inc. Apparatus for etching semiconductor samples and a source for providing a gas by sublimation thereto
US6852167B2 (en) * 2001-03-01 2005-02-08 Micron Technology, Inc. Methods, systems, and apparatus for uniform chemical-vapor depositions
US6899765B2 (en) * 2002-03-29 2005-05-31 Applied Materials Israel, Ltd. Chamber elements defining a movable internal chamber
US7682454B2 (en) * 2003-08-07 2010-03-23 Sundew Technologies, Llc Perimeter partition-valve with protected seals and associated small size process chambers and multiple chamber systems

Also Published As

Publication number Publication date
EP1855794A2 (en) 2007-11-21
CN101128622B (zh) 2010-08-25
JP5531284B2 (ja) 2014-06-25
US9576824B2 (en) 2017-02-21
US20090233449A1 (en) 2009-09-17
KR20080007219A (ko) 2008-01-17
WO2006091588A2 (en) 2006-08-31
WO2006091588A3 (en) 2007-01-11
KR101213390B1 (ko) 2012-12-18
EP1855794B1 (en) 2012-10-31
EP1855794A4 (en) 2010-10-20
JP2008532287A (ja) 2008-08-14

Similar Documents

Publication Publication Date Title
CN101128622B (zh) 具有副腔的蚀刻腔
US20210183666A1 (en) Method and device for bonding substrates
CN109300806B (zh) 真空处理设备
TW200904732A (en) Substrate mounting stage and substrate processing apparatus
WO2003071600A1 (fr) Mecanisme de transport pour substrats, utilise dans un systeme de traitement de semi-conducteurs
KR101071603B1 (ko) 웨이퍼 처리를 위한 챔버 및 관련 방법
TWI693654B (zh) 用於靜電吸附基板支撐件之軟性吸附及解吸附之方法
CN111508869B (zh) 基板处理装置的控制方法和基板处理装置
KR20140001589U (ko) 슬릿 밸브 도어들을 구비한 로드 락 챔버
KR20230017322A (ko) 고온 및 진공 격리 프로세싱 미니 환경들
US6860711B2 (en) Semiconductor-manufacturing device having buffer mechanism and method for buffering semiconductor wafers
JP2009054859A (ja) 基板受入装置及び基板受入方法
JP2007524990A5 (zh)
KR20100108364A (ko) 이송 모듈 상의 하나의 단일한 면을 사용하는 엇갈린 이중 처리 챔버
JP5144352B2 (ja) エッチング装置
KR101421547B1 (ko) 수직형 기판 처리 장치와 방법
JPH08330279A (ja) プラズマ処理装置
JP2004281613A (ja) 基板処理装置
JPH11354606A (ja) 半導体製造装置
JP2009182183A (ja) ロードロックチャンバー

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SPTS TECHNOLOGIES LTD.

Free format text: FORMER OWNER: XACTIX, INC.

Effective date: 20140430

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140430

Address after: Newport

Patentee after: Spts Technologies Ltd.

Address before: American Pennsylvania

Patentee before: Xactix, Inc.