CN101103528B - 三角波发生电路及使用了它的逆变器、发光装置、液晶电视 - Google Patents

三角波发生电路及使用了它的逆变器、发光装置、液晶电视 Download PDF

Info

Publication number
CN101103528B
CN101103528B CN2006800023191A CN200680002319A CN101103528B CN 101103528 B CN101103528 B CN 101103528B CN 2006800023191 A CN2006800023191 A CN 2006800023191A CN 200680002319 A CN200680002319 A CN 200680002319A CN 101103528 B CN101103528 B CN 101103528B
Authority
CN
China
Prior art keywords
mentioned
signal
charge
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800023191A
Other languages
English (en)
Other versions
CN101103528A (zh
Inventor
福本宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101103528A publication Critical patent/CN101103528A/zh
Application granted granted Critical
Publication of CN101103528B publication Critical patent/CN101103528B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/2806—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices and specially adapted for lamps without electrodes in the vessel, e.g. surface discharge lamps, electrodeless discharge lamps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
    • H05B41/2821—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage
    • H05B41/2822—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage using specially adapted components in the load circuit, e.g. feed-back transformers, piezoelectric transformers; using specially adapted load circuit configurations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Abstract

第1比较器(32)将电容(C2)上呈现的输出电压(Vout)与最大阈值电压(Vmax)进行比较。第2比较器(34)将输出电压(Vout)与最小阈值电压(Vmin)进行比较。边沿检测电路(50)检测具有输出电压(Vout)的约1/2频率的同步信号(SYNC)的边沿，输出边沿检测信号(SE)。充放电控制部(40)参照第1比较信号(Vcmp1)和第2比较信号(Vcmp2)，在输出电压(Vout)高于最大阈值电压(Vmax)时将充放电电路(38)设定为放电状态，在输出电压(Vout)低于最小阈值电压(Vmin)时将充放电电路(38)设定为充电状态。另外，充放电控制部(40)在边沿检测信号(SE)成为预定电平时切换充放电电路(38)的充放电状态。

Description

三角波发生电路及使用了它的逆变器、发光装置、液晶电视
技术领域
本发明涉及三角波发生电路，特别涉及能与外部电路同步的三角波发生电路。
在将直流电压变换成交流电压的逆变器、将直流电压变换成直流电压的DC/DC转换器等的电源装置，以及驱动电机的电机驱动电路等中，脉冲调幅方式被广泛利用。脉冲调幅是通过用误差放大器将作为控制对象的电压和作为目标值的电压的误差放大，并用比较器将该结果所得到的误差电压与具有一定频率的三角波状的周期电压进行比较来执行的。
为产生这些用途中所使用的三角波状的周期电压，专利文献1、专利文献2中记载的模拟三角波发生电路被广泛使用。三角波发生电路通过对电容充放电，并与两个阈值电压进行比较，来交互地进行充电和放电，由此生成所期望的三角波信号。
专利文献1：特开2004-72657号公报
专利文献2：特开2001-345682号公报
〔发明所要解决的课题〕
在此，有时想要在两个不同的半导体集成电路(以下也称IC)中生成相互同步的三角波信号。例如，考虑这样的情况：在作为液晶电视的背光灯而使用的荧光灯的两端设置两个逆变器，施加反相的驱动电压。
在两个逆变器中，当在进行DC/AC转换时使用的三角波信号的相位有偏差时，施加在荧光灯两端的电压不成为反相，发光状态产生不良情况。除此之外还有想要生成与外部信号同步的三角波信号的情况。
本发明是鉴于这样的课题设计的，其目的在于提供一种能生成与外部电路同步的三角波信号的三角波发生电路。
〔用于解决课题的手段〕
为解决上述课题，本发明的一个方案的三角波发生电路包括：一端的电位被固定了的电容；对上述电容进行充电或放电的充放电电路；第1比较器，将上述电容的另一端所呈现的输出电压与预定的最大阈值电压相比较，输出与比较结果相应的第1比较信号；第2比较器，将上述输出电压与比上述最大阈值电压低的预定的最小阈值电压相比较，输出与比较结果相应的第2比较信号；边沿检测电路，检测从外部输入并具有本三角波发生电路所生成的三角波信号的约1/2倍频率的同步信号的边沿，输出按每个边沿变成预定电平的边沿检测信号；以及充放电控制部，参照从上述第1比较器、第2比较器输出的第1比较信号和第2比较信号，在上述输出电压高于上述最大阈值电压时将上述充放电电路设定为放电状态，在上述输出电压低于上述最小阈值电压时将上述充放电电路设定为充电状态；其中，上述充放电控制部包括：逻辑合成部，输出从上述第1比较器输出的上述第1比较信号与上述边沿检测信号的逻辑和，以及由上述逻辑合成部的输出信号和上述第2比较信号中的一者进行置位或复位，由另一者进行复位或置位的触发器；并且，该充放电控制部在从上述边沿检测电路输出的边沿检测信号成为上述预定电平时，切换上述充放电电路的充放电状态；此外，本三角波发生电路还包括对上述触发器的输出信号进行1/2分频的分频器，并将上述分频器的输出信号作为上述同步信号输出到本三角波发生电路的外部。
根据该方案，基于第1比较器和第2比较器在最大阈值电压和最小阈值电压之间反复充放电，并在检测到同步信号的边沿时强制切换充放电电路的充放电状态，所以能够使输出电压的边沿底值或边沿峰值与同步信号的边沿相一致，能够取得相位同步。
充放电控制部可以包括：逻辑合成部，输出从第1比较器输出的第1比较信号与边沿检测信号的逻辑和；以及由逻辑合成部的输出信号和第2比较信号进行置位和复位的触发器。
在本说明书中，“触发器”除RS触发器等外还包括D锁存器、RS锁存器等，是指输出信号能在高电平和低电平间切换的元件。
这种情况下，成为根据第1比较信号和边沿检测信号中电平较早变化的一个信号来切换成放电状态，能够使输出电压的边沿峰值与同步信号的 边沿相一致。
另外，充放电控制部可以包括：逻辑合成部，输出从第2比较器输出的第2比较信号与边沿检测信号的逻辑和；以及由逻辑合成部的输出信号和第1比较信号进行置位和复位的触发器。
这种情况下，成为根据第2比较信号和边沿检测信号中电平较早变化的一个信号来切换成充电状态，能够使输出电压的边沿底值与同步信号的边沿相一致。
充放电电路可以包括向电容流入电流的第1电流源，和从电容引出电流的第2电流源，并且，根据触发器的输出信号，控制第1电流源和第2电流源的开关。
作为一个方案的三角波发生电路，可以还包括对触发器的输出信号进行1/2分频的分频器，并将分频器的输出信号作为同步信号输出到本三角波发生电路的外部。此时，能够由三角波发生电路本身生成同步信号。
本发明还提供另一种三角波发生电路，包括：一端的电位被固定了的电容；对上述电容进行充电或放电的充放电电路；第1比较器，将上述电容的另一端所呈现的输出电压与预定的最大阈值电压相比较，输出与比较结果相应的第1比较信号；第2比较器，将上述输出电压与比上述最大阈值电压低的预定的最小阈值电压相比较，输出与比较结果相应的第2比较信号；边沿检测电路，检测从外部输入并具有本三角波发生电路所生成的三角波信号的约1/2倍频率的同步信号的边沿，输出按每个边沿变成预定电平的边沿检测信号；以及充放电控制部，参照从上述第1比较器、第2比较器输出的第1比较信号和第2比较信号，在上述输出电压高于上述最大阈值电压时将上述充放电电路设定为放电状态，在上述输出电压低于上述最小阈值电压时将上述充放电电路设定为充电状态；上述充放电控制部包括：逻辑合成部，输出从上述第2比较器输出的上述第2比较信号与上述边沿检测信号的逻辑和，以及由上述逻辑合成部的输出信号和上述第1比较信号中的一者进行置位或复位，由另一者进行复位或置位的触发器；并且，该充放电控制部在从上述边沿检测电路输出的边沿检测信号成为上述预定电平时，切换上述充放电电路的充放电状态；此外，本三角波发生电路还包括对上述触发器的输出信号进行1/2分频的分频器，并将上述分频器的输出信号作为上述同步信号输出到本三角波发生电路的外部。
本发明的另一个方案是逆变器。该逆变器包括：变压器；第1高侧晶体管，其一端与被施加输入电压的输入端子相连，另一端与变压器的一次线圈的第1端子相连；第1低侧晶体管，其一端与电位被固定了的电位固定端子相连，另一端与一次线圈的第1端子相连；第2高侧晶体管，其一端与输入端子相连，另一端与一次线圈的第2端子相连；第2低侧晶体管，其一端与电位固定端子相连，另一端与一次线圈的第2端子相连；电流电压变换部，将变压器的二次线圈的电流变换成电压，作为检测电压输出；生成三角波信号的上述的三角波发生电路；误差放大器，输出与检测电压和预定的基准电压的误差相应的误差电压；以及逻辑控制部，基于从误差放大器输出的误差电压和由三角波发生电路生成的三角波信号，控制第1高侧晶体管、第2高侧晶体管以及第1低侧晶体管、第2低侧晶体管的导通和截止。
根据该方案，能够与从外部输入的同步信号同步地调节从逆变器输出的交流信号的相位。
逻辑控制部可以在三角波信号从边沿底值至到达误差电压的第1期间使第1高侧晶体管和第2低侧晶体管导通，接着在至三角波信号到达边沿峰值的第2期间使第1高侧晶体管导通，接着在至三角波信号达到边沿底值的第3期间使第2高侧晶体管导通，接着在至三角波信号再次达到误差电压的第4期间使第1低侧晶体管和第2高侧晶体管导通，接着在至三角波信号再次到达边沿峰值的第5期间使第2高侧晶体管导通，接着在至三角波信号再次到达边沿底值的第6期间使第1高侧晶体管导通。逻辑控制部可以使边沿峰值和边沿底值反转，来控制第1高侧晶体管、第2高侧晶体管、以及第1低侧晶体管、第2低侧晶体管的导通和截止。
本发明的另一个方案是发光装置。该发光装置包括：荧光灯；和设置在荧光灯的两端，并对荧光灯提供彼此反相的驱动电压的两个上述逆变 器。
根据该方案，通过在两个逆变器之间收发同步信号，能够取得内部的三角波发生电路的同步，能够很好地生成反相的驱动电压，能够使萤光灯均匀地发光。
本发明的再一个方案是液晶电视。该液晶电视包括液晶屏和配置在液晶屏背面的多个上述发光装置。
根据该方案，能够抑制作为背光灯使用的发光装置的亮度不均。
另外，将以上构成要素的任意组合、本发明的构成要素以及表达方式在方法、装置、系统等之间相互置换的方案，作为本发明的实施方式也是有效的。
〔发明效果〕
通过本发明的三角波发生电路，能够生成与外部电路同步的三角波信号。
附图说明
图1是表示实施方式的三角波发生电路的结构的电路图。
图2是表示使用图1的三角波发生电路的系统的结构的框图。
图3是表示边沿检测电路的结构例的电路图。
图4是表示充放电控制部的结构例的电路图。
图5是表示充放电电路的结构例的电路图。
图6是表示主动方的三角波发生电路的动作状态的时序图。
图7是表示从动方的三角波发生电路的动作状态的时序图。
图8是表示实施方式的发光装置的结构的电路图。
图9是表示安装图8的发光装置的液晶电视的结构的框图。
图10是表示实施方式的控制电路的结构的电路图。
图11的(a)～(h)是表示图8的逆变器的动作状态的时序图。
图12的(a)～(f)是表示图8的逆变器的H电桥电路的电流流向的电路图。
图13是表示变形例的逆变器的动作状态的时序图。
〔标号说明〕
12变压器、12a一次线圈、12b二次线圈、14电流电压转换部、22 误差放大器、30三角波发生电路、32第1比较器、34第2比较器、38充放电电路、40充放电控制部、42逻辑合成部、46分频器、C2电容、100液晶电视、302液晶屏、MH1第1高侧晶体管、MH2第2高侧晶体管、ML1第1低侧晶体管、ML2第2低侧晶体管。
具体实施方式
以下，基于优选的实施方式，参照附图说明本发明。对于各附图中所示的相同或等同的构成要素、部件、处理标注相同的标号，并适当省略重复的说明。另外，实施方式只是例示，并非限定本发明，实施方式中所记述的所有特征及其组合不一定就是本发明的本质特征。
图1是表示本实施方式的三角波发生电路30的结构的电路图。图2是表示使用图1的三角波发生电路30的系统400的结构的框图。首先，参照图2说明本实施方式的三角波发生电路30的动作的概要。
系统400包括第1电路410和第2电路420。第1电路410和第2电路420可以是具有相同功能的电路，也可以是具有不同功能的电路。第1电路410和第2电路420都包括本实施方式的图1的三角波发生电路30。第1电路410的三角波发生电路30a和第2电路420的三角波发生电路30b一方作为主动方进行动作，另一方作为从动方进行动作。在本实施方式中，将第1电路410的三角波发生电路30a作为主动方、将第2电路420的三角波发生电路30b作为从动方来进行说明。
主动方的三角波发生电路30a生成具有预定频率f的三角波信号Vosc。另外，三角波发生电路30a向从动方的三角波发生电路30b输出频率为f/2的同步信号SYNC。三角波发生电路30b基于同步信号SYNC，生成具有与三角波发生电路30a相同的频率f、且相位同步的三角波信号Vosc。
回到图1，说明三角波发生电路30a、30b的结构。在以下说明中，不特别区分主动方三角波发生电路30a和从动方三角波发生电路30b，都简称为三角波发生电路30来进行说明。
本实施方式的三角波发生电路30包括电容C2、充放电电路38、第1比较器32、第2比较器34、边沿检测电路50、充放电控制部40。如上所述，三角波发生电路30与从外部输入的同步信号SYNCIN同步地生成三 角波信号Vosc。同步信号SYNCIN的频率如上所述是三角波信号Vosc的频率的约两倍。
电容C2一端被接地，电位被固定。充放电电路38包括向电容C2流入电流的第1电流源38a、和从电容C2引出电流的第2电流源38b。充放电电路38通过控制第1电流源38a、第2电流源38b的开关，使电容C2充电或放电。充放电电路38的充放电状态的切换，基于控制信号CNT来进行。在本实施方式中，充放电电路38在控制信号CNT为高电平时设定为充电状态，在控制信号CNT为低电平时设定为放电状态。
电容C2上所呈现的电压是三角波发生电路30的输出电压Vout，作为三角波信号Vosc输出。
第1比较器32将电容C2的另一端所呈现的输出电压Vout与预定的最大阈值电压Vmax进行比较，输出与比较结果相应的第1比较信号Vcmp1。在本实施方式中，第1比较信号Vcmp1在Vout＞Vmin时为高电平，在Vout＜Vmin时为低电平。第2比较器34将输出电压Vout与低于最大阈值电压Vmax的预定的最小阈值电压Vmin进行比较，输出与比较结果相应的第2比较信号Vcmp2。第2比较信号Vcmp2在Vout＜Vmin时为高电平，在Vout＞Vmin时为低电平。第1比较信号Vcmp1、第2比较信号Vcmp2被输出到充放电控制部40。
具有三角波信号Vosc的频率的约1/2倍的频率的同步信号SYNCIN被输入到边沿检测电路50。边沿检测电路50检测同步信号SYNCIN的边沿，输出按每个边沿变成高电平的边沿检测信号SE。
图3是表示边沿检测电路50的结构例的电路图。边沿检测电路50包括磁滞比较器52，反相器54、56、58、60，以及微分器62、64。
同步信号SYNCIN被输入到磁滞比较器52的反相输入端子。阈值电压被输入到磁滞比较器52的非反相输入端子。通过磁滞比较器52除去同步信号SYNCIN的噪声成分，逻辑值被反转输出。磁滞比较器52的输出信号S1被输入到反相器54。反相器54将磁滞比较器52的输出信号S1反转。反相器54的输出信号S2分别被输出给反相器56和反相器60。
反相器56、58将反相器54的输出信号S2反转两次，输出给微分器62。微分器62包括电容C3和电阻R2，将对反相器58的输出信号S3微分后的电压作为正沿(positive edge)检测信号SEp输出。另外，反相器 60将反相器54的输出信号S2反转一次，输出到微分器64。微分器64将对反相器60的输出信号S4微分后的电压作为负沿(negative edge)检测信号SEn输出。从如上这样构成的边沿检测电路50输出在同步信号SYNCIN的正沿和负沿分别成为高电平的两个边沿检测信号SE。
回到图1。从边沿检测电路50输出的边沿检测信号SE和从第1比较器32输出的第1比较信号Vcmp1、从第2比较器34输出的第2比较信号Vcmp2都被输入到充放电控制部40。
充放电控制部40参照第1比较信号Vcmp1、第2比较信号Vcmp2及边沿检测信号SE生成控制信号CNT，切换充放电电路38的充放电状态。充放电控制部40包括逻辑合成部42、RS触发器(RS flip-flop)44。逻辑合成部42将第1比较信号Vcmp1和边沿检测信号SE的逻辑和作为复位信号Vr输出。
RS触发器44的复位端子被输入从逻辑合成部42输出的复位信号Vr。另外，RS触发器44的置位端子被输入从第2比较器34输出的第2比较信号Vcmp2。该RS触发器44由第2比较信号Vcmp2和复位信号Vr置位和复位。RS触发器44的输出信号作为控制信号CNT输出到充放电电路38。
图4是表示充放电控制部40的结构例的电路图。充放电控制部40包括电阻R4、晶体管M1、晶体管M2、晶体管M3、反相器48。电阻R4的一端连接于电源线。在电阻R4的另一端和接地之间并联地设置晶体管M1、M2、M3。正沿检测信号SEp、负沿检测信号SEn、第1比较信号Vcmp1被输入到晶体管M1、M2、M3的栅极。电阻R4和晶体管M1～M3的连接点的电位被输入到反相器48。反相器48的输出被作为复位信号Vr输出。
晶体管M1、M2、M3的至少一个导通时、即边沿检测信号SEp、SEn、第1比较信号Vcmp1的至少一个成为高电平时，电阻R4流过电流，产生电压降，反相器48的输入信号S5成为低电平，复位信号Vr成为高电平。相反，当晶体管M1、M2、M3全都被截止时，反相器48的输入信号S5被拉升成高电平，所以复位信号Vr成为低电平。这样，如上那样构成的逻辑合成部42作为或门(OR gate)发挥作用，将边沿检测信号SE和第1比较信号Vcmp1的逻辑和作为复位信号Vr输出。
充放电控制部40在输出电压Vout比最大阈值电压Vmax高时、即第1比较信号Vcmp 1成为高电平时，使控制信号CNT成为低电平，将充放电电路38设定为放电状态。另外，充放电控制部40在输出电压Vout比最小阈值电压Vmin低时、即第2比较信号Vcmp2成为高电平时，使控制信号CNT成为高电平，将充放电电路38设定为充电状态。
进而，充放电控制部40在边沿检测信号SE成为高电平时切换充放电电路38的充放电状态。在本实施方式中，充放电电路38在边沿检测信号SE成为高电平时，使控制信号CNT成为低电平，将充放电电路38设定为放电状态。
图5是表示充放电电路38的结构例的电路图。充放电电路38包括恒流源70、双极型晶体管Q1～Q5、MOS晶体管M4。恒流源70生成基准电流Iref。双极型晶体管Q1被设置在由恒流源70生成的基准电流Iref的路径上。双极型晶体管Q2、Q3与双极型晶体管Q1进行基极及射极共连，构成电流镜电路。双极型晶体管Q2、Q3的电流路径上，设置有双极型晶体管Q4、Q5。双极型晶体管Q4、Q5基极和射极共连，构成电流镜电路。例如，将双极型晶体管Q1～Q4的晶体管尺寸设定成相同，将双极型晶体管Q5的晶体管尺寸设定成n倍。
MOS晶体管M4被设置在双极型晶体管Q4的基极与接地之间，其栅极被输入控制信号CNT。
当控制信号CNT成为高电平时，MOS晶体管M4导通，双极型晶体管Q4、Q5截止。其结果，电容C2流入在双极型晶体管Q3中流过的基准电流Iref，由此被设定为充电状态。
另一方面，在控制信号CNT为低电平时，MOS晶体管M4截止，双极型晶体管Q3流过基准电流Iref，双极型晶体管Q5流过基准电流Iref的n倍的电流。其结果，(n-1)×Iref的电流被从电容C2引出，被设定为放电状态。
返回图1。从充放电控制部40输出的控制信号CNT被输入到充放电电路38，并且被输入到分频器46。分频器46对控制信号CNT进行1/2分频，作为同步信号SYNCOUT输出到三角波发生电路30的外部。
对于以上那样构成的三角波发生电路30的动作，参照图6和图7进行说明。图6是表示主动方的三角波发生电路30a的动作状态的时序图。
首先，参照图6说明主动方的三角波发生电路30a的动作。主动方的三角波发生电路30a不被输入同步信号SYNCIN，被拉低到低电平，或者被拉升到高电平。
在某时刻t0，控制信号CNT成为高电平，充放电电路38被设定成充电状态。成为充电状态后，电容C1被充电，输出电压Vout随时间上升。在时刻t1，输出电压Vout达到最大阈值电压Vmax后，第1比较信号Vcmp1成为高电平，RS触发器44被复位，控制信号CNT成为低电平。
在时刻t1控制信号CNT成为低电平后，充放电电路38被设定为放电状态。成为放电状态后，电容C1被放电，输出电压Vout随时间下降。在时刻t2输出电压Vout下降到最小阈值电压Vmin后，第2比较信号Vcmp2成为高电平，RS触发器44被置位，控制信号CNT成为高电平。主动方的三角波发生电路30a以时刻t0～t2所示动作为一个周期生成三角波信号，将对控制信号CNT进行1/2分频后的同步信号SYNCOUT输出给从动方的三角波发生电路30b。
接下来，基于图7说明从动方的三角波发生电路30b的动作。图7中从上到下依次表示出主动方的三角波发生电路30a的输出电压Vouta，从主动方的三角波发生电路30a输出、并被输入到从动方的三角波发生电路30b的同步信号SYNCIN，边沿检测信号SE，从动方的三角波发生电路30b的输出电压Voutb，三角波发生电路30b的第1比较信号Vcmp1，第2比较信号Vcmp2，以及控制信号CNT。
边沿检测电路50检测同步信号SYNCIN的边沿，输出按每个边沿成为高电平的边沿检测信号SE。
在时刻t0控制信号CNT成为高电平，三角波发生电路30b的充放电电路38成为充电状态，输出电压Voutb随时间上升。然后，在输出电压Voutb达到最大阈值电压Vmax前的时刻t1，边沿检测信号SE成为高电平。边沿检测信号SE成为高电平后，RS触发器44不是根据第1比较信号Vcmp1而是根据边沿检测信号SE被复位，控制信号CNT成为低电平，充放电电路38被设定成放电状态。
在接着的时刻t2，输出电压Voutb低于最小阈值电压Vmin时，第2比较信号Vcmp2成为高电平，RS触发器44被置位，控制信号CNT成为高电平。其结果，充放电电路38被切换为充电状态，输出电压Voutb再次开始上升。
在不进行同步控制时，三角波发生电路30b的输出电压Voutb是与三角波发生电路30a的输出电压Vouta无关地被生成的，所以如虚线所示，成为相位错开的信号。另一方面，在本实施方式的三角波发生电路30中，充放电电路38由第2比较信号Vcmp2设定成充电状态。另外，充放电电路38由第1比较信号Vcmp 1和边沿检测信号SE中较早成为高电平的一个信号，设定成放电状态。
其结果，输出电压Voutb的边沿峰值(peak edge)被调节成与同步信号SYNCIN的边沿同时发生，两个三角波发生电路30a、30b的频率和相位被同步。
接下来，说明如上那样构成的三角波发生电路30的应用例子。图8是表示实施方式的发光装置200的结构的电路图。图9是表示安装图8的发光装置200的液晶电视300的结构的框图。液晶电视300与天线310相连接。天线310收到广播波，向接收部304输出接收信号。接收部304对接收信号进行检波、放大，输出给信号处理部306。信号处理部306将对被调制了的数据解调所得到的图像数据输出给液晶驱动器308。液晶驱动器308按每条扫描线向液晶屏302输出图像数据，显示视频、图像。在液晶屏302的背面，作为背光灯，配置有多个发光装置200。本实施方式的发光装置200能够非常适合地作为这样的液晶屏302的背光灯来使用。以下，回到图8，详细说明发光装置200的结构和动作。
本实施方式的发光装置200包括EEFL210、第1逆变器100a、第2逆变器100b。EEFL210配置在液晶屏302的背面。第1逆变器100a、第2逆变器100b是DC/AC转换器，将从直流电源输出的输入电压Vin变换成交流电压进行升压，分别向EEFL210的第1端子212、第2端子214提供第1驱动电压Vdrv1、第2驱动电压Vdrv2。第1马区动电压Vdrv1、第2驱动电压Vdrv2是彼此反相的交流电压。
在图8中，表示了一个EEFL210，但也可以并联配置多个。以下，说明本实施方式的第1逆变器100a、第2逆变器100b的结构。第1逆变器100a、第2逆变器100b是同样的结构，所以下面不将二者区分地统称为逆变器100进行说明。另外，第1逆变器100a的控制电路20和第2逆变器100b的控制电路分别对应于图2的系统400中的第1电路410和第2电路420。
逆变器100包括H电桥电路10、变压器12、电流电压变换部14、控制电路20、电容C10。
H电桥电路10包括第1高侧晶体管(high side transistor)MH1、第1低侧晶体管(low side transistor)ML1、第2高侧晶体管MH2、第2低侧晶体管ML2这四个功率晶体管(power transistor)。
第1高侧晶体管MH1一端与被施加输入电压的输入端子102相连接，另一端与变压器12的一次线圈12a的第1端子相连接。第1低侧晶体管ML1一端与电位被固定了的接地端子相连接，另一端与一次线圈12a的第1端子相连接。第2高侧晶体管MH2一端与输入端子102相连接，另一端经由用于阻止直流的电容C10与一次线圈的第2端子相连接。第2低侧晶体管ML2一端与接地端子相连接，另一端经由用于阻止直流的电容C10与一次线圈12a的第2端子相连接。
电流电压变换部14被设置在变压器12的二次线圈12b与接地之间。电流电压变换部14将流过二次线圈12b的电流、即流过EEFL210的电流变换成电压，作为检测电压Vdet’输出。电流电压变换部14包括整流电路16、滤波器18。
整流电路16包括第1二极管D1、第2二极管D2、电阻R1。第1二极管D1正极接地，负极与二次线圈12b的一端相连。第2二极管D2的正极与第1二极管D1的负极相连。电阻R1被设置在第2二极管D2的负极与接地之间。流过二次线圈12b的交流电流通过第1二极管D1、第2二极管D2被半波整流，流向电阻R1。电阻R1上产生与流过二次线圈12b的电流成比例的电压降。整流电路16将电阻R1上产生的电压降作为检测电压Vdet输出。
滤波器18是包括电阻R2、电容C1的低通滤波器。滤波器18将除去了检测电压Vdet的高频成分的检测电压Vdet’反馈给控制电路20。
控制电路20基于所反馈的检测电压Vdet’，控制H电桥电路10的第1高侧晶体管MH1、第1低侧晶体管ML1、第2高侧晶体管MH2、第2低侧晶体管ML2的导通、截止。通过H电桥电路10的控制，向变压器12的一次线圈12a提供开关(switching)电压。其结果，用变压器12进 行能量转换，向与二次线圈12b相连的EEFL210提供第1驱动电压Vdrv1。
下面说明控制电路20的结构。图10是表示本实施方式的控制电路20的结构的电路图。控制电路20包括误差放大器22、PWM比较器24、三角波发生电路30、逻辑控制部80，是被一体集成在一个半导体衬底上的功能IC。
向误差放大器22的非反相输入端子输入从电流电压变换部14反馈的检测电压Vdet’，向反相输入端子输入预定的基准电压Vref。基准电压Vref根据EEFL210的发光亮度来决定。误差放大器22输出与检测电压Vdet’和基准电压Vref的误差相应的误差电压Verr。
三角波发生电路30是图1的三角波发生电路30，生成预定频率的三角波状的三角波信号Vosc。
PWM比较器24对从误差放大器22输出的误差电压Verr和从三角波发生电路30输出的三角波信号Vosc进行比较，在Verr＜Vosc时生成高电平的脉冲调幅信号Vpwm，在Verr＞Vosc时生成低电平的脉冲调幅信号(以下称为PWM信号)Vpwm。该PWM信号Vpwm与三角波信号Vosc、周期信号Vq一起被输入到逻辑控制部80。
逻辑控制部80基于PWM信号Vpwm、三角波信号Vosc、周期信号Vq，控制H电桥电路10的第1高侧晶体管MH1、第1低侧晶体管ML1、第2高侧晶体管MH2、第2低侧晶体管ML2的导通、截止。下面说明逻辑控制部80。
逻辑控制部80以从三角波发生电路30输出的三角波信号Vosc的两周期作为一个循环(cycle)控制H电桥电路10。更具体来说，将三角波信号Vosc的两周期分为从第1到第6的六个期间，进行开关控制。图11的(a)～(h)是表示逆变器100的动作状态的时序图。图11的(a)表示误差电压Verr和三角波信号Vosc；图11的(b)表示PWM信号Vpwm；图11的(c)表示周期信号Vq；图11的(d)～(g)分别表示第1高侧晶体管MH1、第2高侧晶体管MH2、第1低侧晶体管ML1、第2低侧晶体管ML2的状态；图11的(h)表示变压器12的一次线圈12a的第1端子的电位Vsw。在图11的(d)～(g)中，高电平表示晶体管为导通的状态，低电平表示晶体管为截止的状态。另外，为了说明方便，该图中纵轴和横轴被适当放大、缩小了。
首先，说明从第1期间
Figure DEST_PATH_G06802319120070717D000131
1到第6期间
Figure DEST_PATH_G06802319120070717D000132
6的分割。逻辑合成部42将三角波信号Vosc从其边沿底值(bottom edge)起至达到误差电压Verr的期间作为第1期间
Figure DEST_PATH_G06802319120070717D000133
1。接着，将至三角波信号Vosc到达边沿峰值的期间作为第2期间
Figure DEST_PATH_G06802319120070717D000134
2。接着将至三角波信号Vosc到达边沿底值的期间作为第3期间
Figure DEST_PATH_G06802319120070717D000135
3。接着将至三角波信号Vosc再次到达误差电压Verr的期间作为第4期间
Figure DEST_PATH_G06802319120070717D000136
4。接着将至三角波信号Vosc再次到达边沿峰值的期间作为第5期间
Figure DEST_PATH_G06802319120070717D000137
5。接着将至三角波信号Vosc再次到达边沿底值的期间作为第6期间
Figure DEST_PATH_G06802319120070717D000138
6。该分割可以基于PWM信号Vpwm和周期信号Vq用一般的逻辑电路来构成。
接下来，说明从第1期间1至第6期间6的H电桥电路10的晶体管的导通、截止状态。
逻辑控制部80在第1期间
Figure DEST_PATH_G06802319120070717D0001311
1中使第1高侧晶体管MH1和第2低侧晶体管ML2导通，使其他晶体管截止。在接下来的第2期间2中，使第1高侧晶体管MH1导通，使其他晶体管截止。在接下来的第3期间
Figure DEST_PATH_G06802319120070717D0001313
3中，使第2高侧晶体管MH2导通，使其他晶体管截止。在接下来的第4期间
Figure DEST_PATH_G06802319120070717D0001314
4中，使第1低侧晶体管ML1和第2高侧晶体管MH2导通，使其他晶体管截止。在接下来的第5期间
Figure DEST_PATH_G06802319120070717D0001315
5中，使第2高侧晶体管MH2导通，使其他晶体管截止。在接下来的第6期间
Figure DEST_PATH_G06802319120070717D0001316
6中，使第1高侧晶体管MH1导通，使其他晶体管截止。然后，返回到第1期间
Figure DEST_PATH_G06802319120070717D0001317
1。
下面说明如上那样构成的本实施方式的逆变器100的动作。图12的(a)到(f)是表示本实施方式的逆变器100的H电桥电路10的电流流向的电路图。图12的(a)到(f)分别表示第1期间
Figure DEST_PATH_G06802319120070717D0001318
1～第6期间
Figure DEST_PATH_G06802319120070717D0001319
6的各晶体管的导通截止状态和线圈电流Isw的状态。
如图12的(a)所示，在第1期间
Figure DEST_PATH_G06802319120070717D0001320
1中，第1高侧晶体管MH1、第2低侧晶体管ML2导通。其结果，线圈电流Isw流过第1高侧晶体管MH1、一次线圈12a、第2低侧晶体管ML2的路径。此时的开关电压Vsw成为与输入电压Vin几乎相等的电压。在第1期间
Figure DEST_PATH_G06802319120070717D0001321
1内，线圈电流Isw慢慢变大。
在接下来的第2期间
Figure DEST_PATH_G06802319120070717D0001322
2中，如图12的(b)所示，第2低侧晶体管ML2被截止，仅第1高侧晶体管MH1导通。其结果，通过积蓄在一次线圈12a中的能量，第2高侧晶体管MH2的体二极管(body diode)中流过 再生电流。这期间，开关电压Vsw维持与输入电压几乎相等的电压。
接下来在第3期间
Figure DEST_PATH_G06802319120070717D000141
3中，如图12的(c)所示，第2高侧晶体管MH2被切换成导通，第1高侧晶体管MH1被截止。此时，在第2期间
Figure DEST_PATH_G06802319120070717D000142
2中从第1高侧晶体管MH1提供的线圈电流Isw，成为经由第1低侧晶体管ML1的体二极管从接地提供。第3期间
Figure DEST_PATH_G06802319120070717D000143
3的开关电压Vsw成为比接地电位(0V)低第1低侧晶体管ML1的体二极管的顺方向电压Vf的负值。另外，在第1期间
Figure DEST_PATH_G06802319120070717D000144
1积蓄在一次线圈12a中的能量，在第3期间
Figure DEST_PATH_G06802319120070717D000145
3中全部被传送到二次线圈12b，线圈电流Isw成为0。
在接下来的第4期间4中，如图12的(d)所示，在第2高侧晶体管MH2维持导通的状态下，第1低侧晶体管ML1被切换为导通。此时，开关电压Vsw被固定在接地电位附近。另外，线圈电流Isw按第2高侧晶体管MH2、一次线圈12a、第1低侧晶体管ML1的路径，从一次线圈12a的右边向左流。在第4期间
Figure DEST_PATH_G06802319120070717D000147
4，线圈电流Isw慢慢变大。
在接下来的第5期间
Figure DEST_PATH_G06802319120070717D000148
5中，如图12的(e)所示，维持第2高侧晶体管MH2的导通地、将第1低侧晶体管ML1切换为截止。其结果，在第4期间
Figure DEST_PATH_G06802319120070717D000149
4中流入第1低侧晶体管ML1的线圈电流Isw变成流过第1高侧晶体管MH1的体二极管。此时的开关电压Vsw成为比输入电压Vin高体二极管的顺方向电压Vf的电压。
在接下来的第6期间
Figure DEST_PATH_G06802319120070717D0001410
6中，如图12的(f)所示，第1高侧晶体管MH1被切换为导通，第2高侧晶体管MH2被截止。此时，在第5期间
Figure DEST_PATH_G06802319120070717D0001411
5中从第2高侧晶体管MH2提供的线圈电流Isw，变成经由第2低侧晶体管ML2的体二极管从接地提供。第6期间6的开关电压Vsw变成与输入电压Vin几乎相等。在第4期间
Figure DEST_PATH_G06802319120070717D0001413
4蓄积在一次线圈12a中的能量，在第6期间6中全部被传送到二次线圈12b，线圈电流Isw成为0。
根据本实施方式的逆变器100，通过监视变压器12的二次线圈12b中流过的电流，并与三角波信号Vosc进行比较，来驱动构成H电桥电路10的晶体管。因此，通过调节三角波信号Vosc的形状，能够灵活地调节各晶体管的导通截止的时间。
例如，在本实施方式中，第1期间1、第4期间
Figure DEST_PATH_G06802319120070717D0001416
4的长度，依赖于从三角波信号Vosc的边沿底值转变为边沿峰值时的倾斜度。该倾斜度在图1的三角波发生电路30中，可以通过调节充电电流来使之变化。
另外，在本实施方式中，从三角波信号Vosc的边沿峰值到边沿底值的转变期间被设定为第3期间
Figure DEST_PATH_G06802319120070717D000151
3和第6期间
Figure DEST_PATH_G06802319120070717D000152
6。第3期间
Figure DEST_PATH_G06802319120070717D000153
3和第6期间
Figure DEST_PATH_G06802319120070717D000154
6的长度，在图1的三角波发生电路30中可以通过调节放电电流来使之变化。
这里，积蓄在一次线圈12a中的能量取决于第1期间
Figure DEST_PATH_G06802319120070717D000155
1、第4期间
Figure DEST_PATH_G06802319120070717D000156
4的长度。另外，在第1期间
Figure DEST_PATH_G06802319120070717D000157
1、第4期间4中所积蓄的能量，在第3期间3和第6期间
Figure DEST_PATH_G06802319120070717D0001510
6中被传送到二次线圈12b。因此，通过根据变压器12的特性和作为驱动对象的EEFL210的特性来调节三角波信号Vosc的形状和周期，能够进行高效的驱动。
实施方式是个例示，可以对各构成要素和各处理过程的组合进行各种变形，本领域技术人员能够理解这些变形例也处于本发明的范围内。
在图1的三角波发生电路30中，是逻辑合成部42生成第1比较信号Vcmp1和边沿检测信号SE的逻辑和，基于该逻辑和对RS触发器44置位，基于第2比较信号Vcmp2对RS触发器复位的，但不限于此。例如，也可以将第2比较信号Vcmp2和边沿检测信号SE逻辑合成，根据其输出对RS触发器44置位，基于第1比较信号Vcmp1对RS触发器44复位。在这种情况下，能够使输出电压Vout的边沿底值与边沿检测信号SE同步。
另外，在图2的系统400中，是将一个三角波发生电路30设定为主动方，将另一个设定为从动方的，但也不限于此。例如，可以从外部对第1电路410、第2电路420两者的三角波发生电路30a、30b提供同步信号，使两者作为从动方进行动作。
作为逻辑控制部80对H电桥电路10的控制，考虑有以下变形例。
在本变形例中，逻辑控制部80在第5期间
Figure DEST_PATH_G06802319120070717D0001511
25中，在三角波信号Vosc达到误差电压Verr起至经过预定的第1截止时间Toff1的期间内，使第1高侧晶体管MH1截止，在经过该第1截止时间Toff1后使第1高侧晶体管MH1导通。
进而，逻辑控制部80在第2期间
Figure DEST_PATH_G06802319120070717D0001512
2中也是在三角波信号Vosc达到误差电压Verr起，至经过预定的第2截止时间Toff2的期间内使第2高侧晶体管MH2截止，经过该第2截止时间Toff2后使第2高侧晶体管MH2导通。第1截止时间Toff1、第2截止时间Toff2可以根据三角波信号Vosc的周期，在50ns到200ns程度内设定。
图13的(a)～(e)是表示变形例的逆变器100的动作状态的时序图。图13的(a)表示第1高侧晶体管MH1的导通截止状态，图13的(b)表示第2高侧晶体管MH2的导通截止状态，图13的(c)表示第1低侧晶体管ML1的导通截止状态，图13的(d)表示第2低侧晶体管ML2的导通截止状态，图13的(e)表示开关电压Vsw。
若在第5期间
Figure DEST_PATH_G06802319120070717D000161
5中第2高侧晶体管MH2继续截止，则线圈电流Isw流过第2高侧晶体管MH2的体二极管(寄生二极管)，所以产生顺方向电压Vf大小的电压降，功率损耗变大。因此，在本变形例中，在第5期间
Figure DEST_PATH_G06802319120070717D000162
5内经过预定的第1截止时间Toff1后使第1高侧晶体管MH1导通。其结果，如图13的(e)所示，开关电压Vsw在经过第1截止时间Toff1后下降到输入电压Vin。此时，流过第1高侧晶体管MH1的体二极管的线圈电流Isw流过第1高侧晶体管MH1，所以能够减少功率损耗。另外，通过适当设定第1截止时间Toff1，能够防止第1高侧晶体管MH1和第1低侧晶体管ML1同时导通而流过贯通电流的情况。
同样地，在第2期间
Figure DEST_PATH_G06802319120070717D000163
2中也是，若第2高侧晶体管MH2继续截止，则由于其体二极管流过电流而导致功率损耗变大。因此，通过在经过预定的第2截止时间Toff2后使第2高侧晶体管MH2导通，来使第2高侧晶体管MH2中流过电流，由此能够减少功率损耗。
第1截止时间Toff1和第2截止时间Toff2根据变压器12的特性决定即可，优选在30ns到150ns程度的范围内设定。更优选的是在50ns到100ns的范围内设定，这样能降低功率损耗。
在本实施方式中，控制电路20可以全部一体集成，或者也可以是其一部分由离散部件或芯片部件构成。另外，控制电路20可以包含H电桥电路10地被集成。至于哪个部分进行什么程度的集成，根据逆变器100的规格、成本、所占面积等决定即可。
在本实施方式中，逻辑电路的高电平、低电平的逻辑值的设定仅是一例，可以通过利用反相器等进行适当反转来自由变更。例如，逻辑控制部80可以将边沿峰值和边沿底值反转，进行从第1期间
Figure DEST_PATH_G06802319120070717D000164
1到第6期间
Figure DEST_PATH_G06802319120070717D000165
6的控制。
在实施方式中，说明了将构成H电桥电路10的晶体管中的高侧的晶体管用N沟道MOSFET构成的情况，但也可以用P沟道MOSFET。
在实施方式中，说明了在发光装置200中，在EEFL210的两端连接逆变器100，以反相的驱动电压进行驱动的情况，但不限于此。另外，驱动对象萤光管也不限于EEFL，可以是CCFL等其他萤光管。另外，由本实施方式的逆变器100驱动的负载不限于萤光管，可以适用于其他需要交流高电压的各种器件的驱动。
在实施方式中，作为三角波发生电路30的应用例，说明了逆变器100，但不限于此。本实施方式的三角波发生电路30，除实施方式中说明过的逆变器100外，在想要在开关调节器(switching regulator)等的电源装置或电机驱动器等中进行同步控制时，也能很好地适用。
基于实施方式对本发明进行了说明，但实施方式仅是表示本发明的原理、应用，在不脱离权利要求书所规定的本发明的思想的范围内，可以对实施方式进行很多变形例以及变更配置。
〔工业可利用性〕
本发明能够用于需要生成三角波信号的电子电路。

Claims (10)

1.一种三角波发生电路，其特征在于，包括：
一端的电位被固定了的电容；
对上述电容进行充电或放电的充放电电路；
第1比较器，将上述电容的另一端所呈现的输出电压与预定的最大阈值电压相比较，输出与比较结果相应的第1比较信号；
第2比较器，将上述输出电压与比上述最大阈值电压低的预定的最小阈值电压相比较，输出与比较结果相应的第2比较信号；
边沿检测电路，检测从外部输入并具有本三角波发生电路所生成的三角波信号的约1/2倍频率的同步信号的边沿，输出按每个边沿变成预定电平的边沿检测信号；以及
充放电控制部，参照从上述第1比较器、第2比较器输出的第1比较信号和第2比较信号，在上述输出电压高于上述最大阈值电压时将上述充放电电路设定为放电状态，在上述输出电压低于上述最小阈值电压时将上述充放电电路设定为充电状态；
其中，上述充放电控制部包括
逻辑合成部，输出从上述第1比较器输出的上述第1比较信号与上述边沿检测信号的逻辑和，以及
由上述逻辑合成部的输出信号和上述第2比较信号中的一者进行置位或复位，由另一者进行复位或置位的触发器；
并且，该充放电控制部在从上述边沿检测电路输出的边沿检测信号成为上述预定电平时，切换上述充放电电路的充放电状态；
此外，本三角波发生电路还包括对上述触发器的输出信号进行1/2分频的分频器，并将上述分频器的输出信号作为上述同步信号输出到本三角波发生电路的外部。
2.一种三角波发生电路，其特征在于，包括：
一端的电位被固定了的电容；
对上述电容进行充电或放电的充放电电路；
第1比较器，将上述电容的另一端所呈现的输出电压与预定的最大阈值电压相比较，输出与比较结果相应的第1比较信号；
第2比较器，将上述输出电压与比上述最大阈值电压低的预定的最小阈值电压相比较，输出与比较结果相应的第2比较信号；
边沿检测电路，检测从外部输入并具有本三角波发生电路所生成的三角波信号的约1/2倍频率的同步信号的边沿，输出按每个边沿变成预定电平的边沿检测信号；以及
充放电控制部，参照从上述第1比较器、第2比较器输出的第1比较信号和第2比较信号，在上述输出电压高于上述最大阈值电压时将上述充放电电路设定为放电状态，在上述输出电压低于上述最小阈值电压时将上述充放电电路设定为充电状态；
上述充放电控制部包括
逻辑合成部，输出从上述第2比较器输出的上述第2比较信号与上述边沿检测信号的逻辑和，以及
由上述逻辑合成部的输出信号和上述第1比较信号中的一者进行置位或复位，由另一者进行复位或置位的触发器；
并且，该充放电控制部在从上述边沿检测电路输出的边沿检测信号成为上述预定电平时，切换上述充放电电路的充放电状态；
此外，本三角波发生电路还包括对上述触发器的输出信号进行1/2分频的分频器，并将上述分频器的输出信号作为上述同步信号输出到本三角波发生电路的外部。
3.根据权利要求1或2所述的三角波发生电路，其特征在于：
上述充放电电路包括
向上述电容流入电流的第1电流源，和
从上述电容引出电流的第2电流源，
并且，根据上述触发器的输出信号，控制上述第1电流源和第2电流源的开关。
4.根据权利要求1或2所述的三角波发生电路，其特征在于，
上述边沿检测电路包括：
磁滞比较器，将上述同步信号与有磁滞的阈值电压进行比较；
第1微分电路，接收将上述磁滞比较器的输出反转后的信号，并通过对其进行微分，输出表示上述同步信号的正沿的正沿检测信号；以及
第2微分电路，接收与上述磁滞比较器的输出相同逻辑的信号，并通过对其进行微分，输出表示上述同步信号的负沿的负沿检测信号。
5.根据权利要求1所述的三角波发生电路，其特征在于，
上述逻辑合成部包括：
一端与电源端子连接的电阻；
设在上述电阻的另一端与接地端子之间，并且各自栅极接收上述边沿检测信号的两个第1晶体管；
设在上述电阻的另一端与上述接地端子之间，并且栅极接收上述第1比较信号的第2晶体管；以及
将上述电阻的另一端的电平反转的反相器。
6.根据权利要求2所述的三角波发生电路，其特征在于，
上述逻辑合成部包括：
一端与电源端子连接的电阻；
设在上述电阻的另一端与接地端子之间，并且各自栅极接收上述边沿检测信号的两个第1晶体管；
设在上述电阻的另一端与上述接地端子之间，并且栅极接收上述第2比较信号的第2晶体管；以及
将上述电阻的另一端的电平反转的反相器。
7.根据权利要求1或2所述的三角波发生电路，其特征在于，
上述充放电电路包括：
生成基准电流的恒流源；
设在上述基准电流的路径上的第1晶体管；
与上述第1晶体管连接形成电流镜电路的第2晶体管；
与上述第1晶体管连接形成电流镜电路的第3晶体管；
设在上述第2晶体管的路径上的第4晶体管；
在上述第3晶体管的路径上与上述第4晶体管连接形成电流镜电路的第5晶体管；以及
第6晶体管，其一端连接于上述第4、第5晶体管的被共连起来的控制端子，另一端连接于接地端子，并且其控制端子被输入用于切换充放电状态的控制信号。
8.一种逆变器，包括：
变压器；
第1高侧晶体管，其一端与被施加输入电压的输入端子相连，另一端与上述变压器的一次线圈的第1端子相连；
第1低侧晶体管，其一端与电位被固定了的电位固定端子相连，另一端与上述一次线圈的第1端子相连；
第2高侧晶体管，其一端与上述输入端子相连，另一端与上述一次线圈的第2端子相连；
第2低侧晶体管，其一端与上述电位固定端子相连，另一端与上述一次线圈的第2端子相连；
电流电压变换部，将上述变压器的二次线圈的电流变换成电压，作为检测电压输出；
生成三角波信号的权利要求1或2所述的三角波发生电路；
误差放大器，输出与上述检测电压和预定的基准电压的误差相应的误差电压；以及
逻辑控制部，基于从上述误差放大器输出的上述误差电压和由上述三角波发生电路生成的上述三角波信号，控制上述第1高侧晶体管、第2高侧晶体管以及上述第1低侧晶体管、第2低侧晶体管的导通和截止。
9.一种发光装置，包括：
荧光灯；和
设置在上述荧光灯的两端，并对上述荧光灯提供彼此反相的驱动电压的两个权利要求8所述的逆变器。
10.一种液晶电视，其特征在于，包括：
液晶屏；和
配置在上述液晶屏的背面的多个权利要求9所述的发光装置。
CN2006800023191A 2005-11-16 2006-11-15 三角波发生电路及使用了它的逆变器、发光装置、液晶电视 Expired - Fee Related CN101103528B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP332203/2005 2005-11-16
JP2005332203A JP4685602B2 (ja) 2005-11-16 2005-11-16 三角波発生回路、それを用いたインバータ、発光装置、液晶テレビ
PCT/JP2006/322772 WO2007058217A1 (ja) 2005-11-16 2006-11-15 三角波発生回路、それを用いたインバータ、発光装置、液晶テレビ

Publications (2)

Publication Number Publication Date
CN101103528A CN101103528A (zh) 2008-01-09
CN101103528B true CN101103528B (zh) 2012-05-16

Family

ID=38048602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800023191A Expired - Fee Related CN101103528B (zh) 2005-11-16 2006-11-15 三角波发生电路及使用了它的逆变器、发光装置、液晶电视

Country Status (6)

Country Link
US (1) US7948282B2 (zh)
JP (1) JP4685602B2 (zh)
KR (1) KR20080067960A (zh)
CN (1) CN101103528B (zh)
TW (1) TW200729725A (zh)
WO (1) WO2007058217A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4823825B2 (ja) * 2006-09-06 2011-11-24 ローム株式会社 三角波発生回路、発生方法、それらを用いたインバータ、発光装置、液晶テレビ
CN101355349B (zh) * 2007-07-23 2010-09-29 晶豪科技股份有限公司 三角波产生电路及其方法
EP2045791B1 (en) * 2007-10-01 2014-01-15 Siemens Aktiengesellschaft An electronic device
JP5130858B2 (ja) * 2007-10-03 2013-01-30 ヤマハ株式会社 三角波同期生成システム及びそれに用いる三角波同期生成回路
JP2009231106A (ja) * 2008-03-24 2009-10-08 Sanken Electric Co Ltd 放電管点灯装置の同期運転システム及び放電管点灯装置並びに半導体集積回路
CN101610024B (zh) * 2008-06-20 2012-05-23 尼克森微电子股份有限公司 具频率抖动的频率发生器及脉宽调制控制器
JP5679681B2 (ja) * 2009-03-25 2015-03-04 ローム株式会社 発振回路およびスイッチング電源
CN102209411B (zh) * 2010-03-31 2014-07-16 美芯晟科技（北京）有限公司 适用于led驱动器的高精度电流控制方法及系统
JP2011259167A (ja) * 2010-06-08 2011-12-22 On Semiconductor Trading Ltd 三角波発生回路
US8648640B1 (en) 2012-10-22 2014-02-11 Realtek Semiconductor Corp. Method and apparatus for clock transmission
WO2015016891A1 (en) * 2013-07-31 2015-02-05 Schneider Electric Solar Inverters Usa, Inc. Isolated uni-polar transistor gate drive
JP6248649B2 (ja) * 2014-01-23 2017-12-20 株式会社デンソー 絶縁通信装置
US10069488B2 (en) * 2014-04-16 2018-09-04 Microchip Technology Incorporated Ramp generation module
WO2016204122A1 (ja) * 2015-06-16 2016-12-22 富士電機株式会社 半導体装置
CN106911323B (zh) * 2015-12-23 2020-05-19 辰芯科技有限公司 三角波生成系统
CN108123715B (zh) * 2017-12-19 2021-02-23 四川和芯微电子股份有限公司 倍频电路
CN111294701B (zh) 2018-12-29 2021-11-02 展讯通信（深圳）有限公司 信号发生电路及音频处理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394020A (en) * 1992-12-30 1995-02-28 Zenith Electronics Corporation Vertical ramp automatic amplitude control
CN2586288Y (zh) * 2002-08-02 2003-11-12 中国科学院等离子体物理研究所 高压电子波形发生器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6025927B2 (ja) * 1979-01-26 1985-06-21 株式会社河合楽器製作所 多相発振器
JPS62169514A (ja) * 1986-01-21 1987-07-25 Mitsubishi Electric Corp エツジトリガ−発生回路
JPS63275220A (ja) 1987-05-06 1988-11-11 Nec Ic Microcomput Syst Ltd 逓倍回路
JP2808743B2 (ja) * 1989-11-08 1998-10-08 ネミツク・ラムダ株式会社 同期型スイッチング電源
JPH03256405A (ja) 1990-03-06 1991-11-15 Toshiba Corp 鋸波電圧発生回路
JPH08293767A (ja) * 1995-04-19 1996-11-05 Toyota Autom Loom Works Ltd 三角波発振回路
JPH1188125A (ja) * 1997-09-03 1999-03-30 Sony Corp ディジタル制御発振回路およびｐｌｌ回路
JP3607094B2 (ja) 1998-09-10 2005-01-05 シャープ株式会社 同期発振回路
JP3408436B2 (ja) * 1998-10-29 2003-05-19 エヌイーシーマイクロシステム株式会社 垂直のこぎり波発振回路
JP2001345682A (ja) 2000-06-02 2001-12-14 Koyo Seiko Co Ltd 三角波発生回路、ｐｗｍ制御装置及び電動パワーステアリング装置
JP2003008404A (ja) * 2001-06-26 2003-01-10 Fujitsu Ltd 発振回路
KR100451928B1 (ko) * 2002-03-08 2004-10-08 삼성전기주식회사 엘시디 백라이트용 인버터의 싱글 스테이지 컨버터
JP3912224B2 (ja) 2002-08-09 2007-05-09 富士電機デバイステクノロジー株式会社 三角波発振回路
TW591974B (en) * 2002-11-14 2004-06-11 Richtek Technology Corp Two-phase H-bridge driving circuit and method
JP4094408B2 (ja) * 2002-11-15 2008-06-04 ローム株式会社 直流−交流変換装置、制御回路、制御装置、及びそのコントローラｉｃ
JP4057438B2 (ja) * 2003-02-04 2008-03-05 ローム株式会社 三角波信号の位相同期方法、及びそのシステム
JP4017537B2 (ja) * 2003-02-12 2007-12-05 株式会社ルネサステクノロジ 発振回路
JP2007074190A (ja) * 2005-09-06 2007-03-22 Rohm Co Ltd 三角波発生回路ならびにそれを用いたパルス幅変調器およびスイッチングレギュレータ
US7557622B2 (en) * 2005-10-17 2009-07-07 Harman International Industries, Incorporated Precision triangle waveform generator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394020A (en) * 1992-12-30 1995-02-28 Zenith Electronics Corporation Vertical ramp automatic amplitude control
CN2586288Y (zh) * 2002-08-02 2003-11-12 中国科学院等离子体物理研究所 高压电子波形发生器

Also Published As

Publication number Publication date
US7948282B2 (en) 2011-05-24
KR20080067960A (ko) 2008-07-22
JP4685602B2 (ja) 2011-05-18
US20100277090A1 (en) 2010-11-04
CN101103528A (zh) 2008-01-09
JP2007142685A (ja) 2007-06-07
WO2007058217A1 (ja) 2007-05-24
TW200729725A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
CN101103528B (zh) 三角波发生电路及使用了它的逆变器、发光装置、液晶电视
US7466566B2 (en) DC-AC converter, controller IC therefor, and electronic apparatus utilizing such DC-AC converter
CN100521486C (zh) 控制装置、直流-交流变换装置及其控制器集成电路
US7272022B2 (en) DC-AC converter and method of supplying AC power
US7233509B2 (en) Parallel operating system of DC-AC converters and controller IC therefor
CN101356733A (zh) 三角波发生电路、发生方法、以及使用了它的逆变器、发光装置、液晶电视
CN100477468C (zh) 直流-交流变换装置及其控制器ic
JPH11507176A (ja) 力率補正機能を有する単一スイッチ・バラスト
CA2616728C (en) Step-down voltage converter
CN102484931B (zh) 电源驱动器电路、包含其的照明设备和操作其的方法
CN101964599B (zh) 交换式电源转换电路及其所适用的电源供应器
CN100592629C (zh) 三角波信号的相位同步化方法、及其系统
JP2009048935A (ja) 交流電源装置
CN101416565A (zh) 放电灯点亮装置
CN101753028B (zh) 多输出的电源转换电路
CN100574079C (zh) 逆变器及其驱动方法、以及使用了它的发光装置和液晶电视
WO2007058216A1 (ja) インバータおよびその駆動方法、ならびにそれを用いた発光装置および液晶テレビ
JP3177240B2 (ja) 電源回路
CN117254695A (zh) 一种功率转换装置及储能装置
JPH03283289A (ja) インバータ電子レンジの駆動回路
JP2009231107A (ja) 電源装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120516

Termination date: 20191115