JP2009231106A - 放電管点灯装置の同期運転システム及び放電管点灯装置並びに半導体集積回路 - Google Patents

Abstract

【課題】複数の放電管点灯装置が遠くに配置されても安定かつ容易に同周波数・同位相又は逆位相で正負対称の交流電力を負荷に供給する放電管点灯装置の同期運転システム。
【解決手段】各放電管点灯装置は、放電管3が接続された共振回路9内のトランスの一次巻線PとコンデンサC3とに電流を流す複数のスイッチング素子Qp1,Qn1をＰＷＭ制御する鋸波信号を発生する鋸波発振器11と、鋸波信号に基づき複数のスイッチング素子を制御するＰＷＭ信号を出力するＰＷＭコンパレータ17と、鋸波信号の周波数情報を伝達するパルス信号に基づく同期パルス信号を共通線に出力し共通線から同期パルス信号を入力したとき鋸波信号の発振周波数を共通線からの同期パルス信号の周波数に同期させるパルス同期回路12を備え、共通線を介する１以上の放電管点灯装置間で同期パルス信号を相互に送受信し１以上の放電管の各々の一端に周波数と位相とを揃えた電圧を印加する。
【選択図】図１

Description

本発明は、放電管の点灯、特に冷陰極管を用いた液晶表示機器等に使用される放電管点灯装置を複数個接続して同期運転させる放電管点灯装置の同期運転システム及び放電管点灯装置並びに半導体集積回路に関する。

液晶表示機器の大画面化に伴い、バックライト光源として複数の放電管(例えば冷陰極管（ＣＣＦＬ）)が分散されて配置されるようになってきた。この場合、複数の放電管からの光が干渉し合ってちらつきなどの原因となるため、各々の放電管を同期して点灯させる必要がある。

図１０は従来のインバータの並行運転システムの構成図である（特許文献１）。このインバータの並行運転システムは、複数の放電管のインバータを、各放電管に近接して配置するとともに、同期して同相で制御するものである。各々のインバータは、各々の放電管点灯装置を構成する。

図１０において、起動信号ＳＴがＨレベルに設定されると、各コントローラＩＣ２００Ａ〜２００Ｎの端子１１Ｐの電位ＳＴＢはコンデンサ１４２、抵抗１４３で決まる時定数に従って上昇する。電位ＳＴＢが基準電圧Ｖｒｅｆ６を超えると、比較器２１７の出力がＨレベルからＬレベルに反転し、各コントローラＩＣ２００Ａ〜２００Ｎがシステムオンする。

システムオンにより主コントローラ２００Ａのモード回路２０１−２は、Ｈレベルのモード出力Ｖｍｏｄｅを発生し、発振回路２０１−１は周波数決定用コンデンサ１３２及び周波数決定用抵抗１３３、起動抵抗１３４により決定される起動時の比較的高い周波数のＰＷＭ用三角波信号ＣＴとクロック信号ＣＬＫを発生する。また、ロジックブロック２０３で、クロック信号ＣＬＫに基づいて同期信号ＴＧが発生する。

副コントローラＩＣ２００Ｂ〜２００Ｎは、主コントローラ２００Ａとほぼ同時にシステムオンされるが、端子４Ｐに周波数決定用抵抗１３３が接続されていないため、ＰＷＭ用三角波信号ＣＴ、クロック信号ＣＬＫ及び同期信号ＴＧを発生しない。

副コントローラＩＣ２００Ｂ〜２００Ｎは、主コントローラ２００ＡからのＰＷＭ用三角波信号ＣＴ、クロック信号ＣＬＫ及び同期信号ＴＧに基づいて、ＰＷＭ制御信号を生成する。これにより、副インバータは、主コントローラ２００Ａを持つ主インバータと同期して同相で動作するので、全てのインバータは同期して同相で動作する。

このように図１０に示すインバータの並行運転システムは、主コントローラＩＣ２００Ａを有する主インバータの発振回路２０１−１の鋸波や三角波を、副コントローラＩＣ２００Ｂ〜２００Ｎを有する副インバータに送ることで、複数のインバータの発振周波数と位相の同期を行っている。あるいは、主インバータの発振回路２０１−１の鋸波や三角波と、発振回路２０１−１に同期した矩形波信号とを、副インバータに送ることで、複数のインバータの発振周波数と位相の同期を行っている。
２００４−２２２４８９号公報

しかしながら、冷陰極管のようなストレート放電管の両端に逆位相の交流電圧を印加して放電管を点灯させる場合には、各放電管点灯装置は、各放電管の両端に配置される。

このため、各放電管点灯装置間の距離が長くなり、同期信号を送受信する配線長が長くなる。その結果、浮遊容量の影響で発振周波数がバラツキ、スイッチングノイズや放電管の高電圧の輻射の影響等で、同期信号波形が歪むといった現象が発生し、放電管を流れる電流がアンバランスになるなどの課題が発生する。

本発明は、１以上の放電管点灯装置が遠い距離に配置されても安定かつ容易に同周波数・同位相又は逆位相で正負対称の交流電力を負荷に供給する放電管点灯装置の同期運転システム及び放電管点灯装置並びに半導体集積回路を提供することにある。

前記課題を解決するために、請求項１の発明は、１以上の放電管点灯装置の各々を共通線で共通接続し、前記１以上の放電管点灯装置の交流電力を１以上の放電管に供給する放電管点灯装置の同期運転システムであって、前記１以上の放電管点灯装置の各々は、トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に前記放電管が接続された共振回路と、直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すための複数のスイッチング素子と、前記複数のスイッチング素子をＰＷＭ制御するための鋸波信号を発生する鋸波発振器と、前記鋸波発振器からの鋸波信号に基づき前記複数のスイッチング素子を制御するＰＷＭ信号を出力するＰＷＭコンパレータと、前記鋸波発振器からの鋸波信号の周波数情報を伝達するパルス信号に基づく同期パルス信号を前記共通線に出力し、前記共通線から前記同期パルス信号を入力したとき前記鋸波発振器からの鋸波信号の発振周波数を前記共通線からの前記同期パルス信号の周波数に同期させるパルス同期回路とを備え、前記共通線を介する前記１以上の放電管点灯装置間で前記同期パルス信号を相互に送受信することにより前記１以上の放電管の各々の一端に周波数と位相とを揃えた電圧を印加して前記１以上の放電管を点灯させることを特徴とする。

請求項２の発明は、１以上の放電管点灯装置の各々を共通線で共通接続し、前記１以上の放電管点灯装置の交流電力を１以上の放電管に供給する放電管点灯装置の同期運転システムであって、前記１以上の放電管点灯装置の各々は、トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に前記放電管が接続された共振回路と、直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すための複数のスイッチング素子と、前記複数のスイッチング素子をＰＷＭ制御するための鋸波信号を発生する鋸波発振器と、前記鋸波発振器からの鋸波信号に基づき前記複数のスイッチング素子を制御するＰＷＭ信号を出力するＰＷＭコンパレータと、前記鋸波発振器からの鋸波信号の周波数情報を伝達するパルス信号に基づく同期パルス信号を前記共通線に出力し、前記共通線から前記同期パルス信号を入力したとき前記鋸波発振器からの鋸波信号の発振周波数を前記共通線からの前記同期パルス信号の周波数に同期させるパルス同期回路とを備え、前記共通線を介する前記１以上の放電管点灯装置間で前記同期パルス信号を相互に送受信することにより前記１以上の放電管の各々の両端に、周波数を揃え且つ位相を反転させた電圧を印加して前記１以上の放電管を点灯させることを特徴とする。

請求項３の発明は、請求項１又は請求項２記載の放電管点灯装置の同期運転システムにおいて、前記１以上の放電管点灯装置の各々は、前記複数のスイッチング素子の前記ＰＷＭ信号の位相情報を伝達するパルス信号を前記共通線に出力し、前記共通線から前記パルス信号を入力したとき入力された前記パルス信号の位相に対して自己のパルス信号の位相が異なる場合には位相外れ検出信号を出力する信号比較器と、前記信号比較器からの位相外れ検出信号に基づき前記パルス信号をリセットして各放電管点灯装置を再起動させるための再起動信号を生成し前記共通線に出力する再起動回路とを備えることを特徴とする。

請求項４の発明は、請求項３記載の放電管点灯装置の同期運転システムにおいて、前記１以上の放電管点灯装置の各々は、前記再起動回路からの再起動信号に基づき前記複数のスイッチング素子を駆動するための駆動信号のオン期間を徐々に増加するように制御するソフトスタート動作を行うソフトスタート回路を備えることを特徴とする。

請求項５の発明は、トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に放電管が接続された共振回路と、直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すための複数のスイッチング素子と、前記複数のスイッチング素子をＰＷＭ制御するための鋸波信号を発生する鋸波発振器と、前記鋸波発振器からの鋸波信号に基づき前記複数のスイッチング素子を制御するＰＷＭ信号を出力するＰＷＭコンパレータと、前記鋸波発振器からの鋸波信号の周波数情報を伝達するパルス信号に基づく同期パルス信号を外部に出力し、外部から前記同期パルス信号を入力したとき前記鋸波発振器からの鋸波信号の発振周波数を外部からの前記同期パルス信号の周波数に同期させるパルス同期回路とを備えることを特徴とする。

請求項６の発明は、請求項５記載の放電管点灯装置において、前記複数のスイッチング素子の前記ＰＷＭ信号の位相情報を伝達するパルス信号を外部に出力し、外部から前記パルス信号を入力したとき入力された前記パルス信号の位相に対して自己のパルス信号の位相が異なる場合には位相外れ検出信号を出力する信号比較器と、前記信号比較器からの位相外れ検出信号に基づき前記パルス信号をリセットして各放電管点灯装置を再起動させるための再起動信号を生成し外部に出力する再起動回路とを備えることを特徴とする。

請求項７の発明は、請求項６記載の放電管点灯装置において、前記再起動回路からの再起動信号に基づき前記複数のスイッチング素子を駆動するための駆動信号のオン期間を徐々に増加するように制御するソフトスタート動作を行うソフトスタート回路を備えることを特徴とする。

請求項８の発明は、負荷に供給する電源をオン／オフする複数のスイッチング素子を制御するための半導体集積回路であって、前記複数のスイッチング素子をＰＷＭ制御するための鋸波信号を発生する鋸波発振器と、前記鋸波発振器からの鋸波信号に基づき前記複数のスイッチング素子を制御するＰＷＭ信号を出力するＰＷＭコンパレータと、前記鋸波発振器からの鋸波信号の周波数情報を伝達するパルス信号に基づく同期パルス信号を外部に出力し、外部から前記同期パルス信号を入力したとき前記鋸波発振器からの鋸波信号の発振周波数を外部からの前記同期パルス信号の周波数に同期させるパルス同期回路とを備えることを特徴とする。

請求項９の発明は、請求項８記載の半導体集積回路において、前記複数のスイッチング素子の前記ＰＷＭ信号の位相情報を伝達するパルス信号を外部に出力し、外部から前記パルス信号を入力したとき入力された前記パルス信号の位相に対して自己のパルス信号の位相が異なる場合には位相外れ検出信号を出力する信号比較器と、前記信号比較器からの位相外れ検出信号に基づき前記パルス信号をリセットして各放電管点灯装置を再起動させるための再起動信号を生成し外部に出力する再起動回路とを備えることを特徴とする。

請求項１０の発明は、請求項９記載の半導体集積回路において、前記再起動回路からの再起動信号に基づき前記複数のスイッチング素子を駆動するための駆動信号のオン期間を徐々に増加するように制御するソフトスタート動作を行うソフトスタート回路を備えることを特徴とする。

本発明によれば、共通線を介して１以上の放電管点灯装置間で同期パルス信号を相互に送受信することにより１以上の放電管の各々の一端に周波数と位相とを揃えた電圧を印加するので、１以上の放電管点灯装置が遠い距離に配置されても安定かつ容易に同周波数・同位相又は逆位相で正負対称の交流電力を負荷に供給できる。

また、１以上の放電管点灯装置が遠い距離に配置されても、システム外部から入力される同期パルス信号を基準として、安定かつ容易に同周波数・同位相又は逆位相で正負対称の交流電力を負荷に供給できる。

以下、本発明の放電管点灯装置の同期運転システム及び放電管点灯装置並びに半導体集積回路の実施の形態を図面を参照しながら詳細に説明する。

本発明は、パルス信号のみの送受信というデジタル的な手法で、１以上の放電管点灯装置の発振周波数と位相を同期させ、さらに、起動時もしくは動作中に、１以上の放電管の内の１つでも交流電力に位相反転が発生した場合に、パルス信号のみの送受信というデジタル的な手法で、全ての放電管点灯装置の鋸波発振器から出力されるパルス信号をリセットして同位相に修正するものである。

図１は本発明の実施例１に係る放電管点灯装置の同期運転システムの構成図である。図１において、１以上の放電管点灯装置（この実施例では３つ）は、コントローラＩＣからなる制御回路部１−１〜１−３（本発明の半導体集積回路に対応）、ＳＷネットワーク７−１〜７−３、共振回路９−１〜９−３、パネル３０に併設された放電管３−１〜３−３とを有し、放電管３−１〜３−３を点灯させる。制御回路部１−１〜１−３の各々のＲＦ端子には定電流決定抵抗Ｒ２が接続され、各々のＣＦ端子にはコンデンサＣ２が接続され、各々のＣＳ端子にはコンデンサＣ６が接続されている。

制御回路部１−１〜１−３の各々のＴＲＩ端子は、共通線２ａにより共通に接続され、制御回路部１−１〜１−３の各々のＰＳ端子は、共通線２ｂにより共通に接続され、制御回路部１−１〜１−３の各々のＰＤ端子は、共通線２ｃにより共通に接続されている。

各々の放電管点灯装置において、直流電源Ｖｉｎとグランドとの間には、ハイサイドのＰ型ＭＯＳＦＥＴＱｐ１（Ｐ型ＦＥＴＱｐ１と称する。）とローサイドのＮ型ＭＯＳＦＥＴＱｎ１（Ｎ型ＦＥＴＱｎ１と称する。）との第１直列回路が接続されている。Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点とグランドＧＮＤとの間には、コンデンサＣ３とトランスＴの一次巻線Ｐとの直列回路が接続され、トランスＴの二次巻線Ｓの一端にはリアクトルＬｒとコンデンサＣ４との直列回路が接続されている。

Ｐ型ＦＥＴＱｐ１のソースに直流電源Ｖｉｎが供給され、Ｐ型ＦＥＴＱｐ１のゲートは制御回路部１−１〜１−３のＤＲＶ１端子に接続されている。Ｎ型ＦＥＴＱｎ１のゲートは制御回路部１−１〜１−３のＤＲＶ２端子に接続されている。

トランスＴの二次巻線Ｓの一端はリアクトルＬｒを介して放電管３−１〜３−３の一方の電極に接続され、放電管３−１〜３−３の他方の電極はダイオードＤ１，Ｄ２及び抵抗Ｒ３，Ｒ４からなる管電流検出回路に接続されている。管電流検出回路は、放電管３−１〜３−３に流れる電流を検出し、検出された電流に比例した電圧を、制御回路部１−１〜１−３のＦＢ（フィードバック）端子を介して誤差増幅器１６の−端子に出力する。

制御回路部１−１〜１−３は、図２に示すように、定電流源ＣＣ１、定電流源ＣＣ２、パルス同期回路１１、鋸波発振器１２、信号比較器１３、再起動回路１４、ソフトスタート回路１５、誤差増幅器１６、ＰＷＭコンパレータ１７、初期化回路１８、分周器１９、ナンド回路２０ａ、アンド回路２０ｂ、ドライバ２１ａ，２１ｂを有している。

直流電源Ｖｉｎの電源供給Ｖｃｃを受けて基準電圧ＰＲＥＧが生成されて制御回路部１−１〜１−３の内部の各部に供給されている。定電流源ＣＣ１は、ＲＦ端子を介して定電流決定抵抗Ｒ２の一端に接続され、定電流決定抵抗Ｒ２により任意に設定される定電流を流す。

鋸波発振器１２は、ＣＦ端子を介してコンデンサＣ２の一端に接続され、定電流源ＣＣ２の定電流によりコンデンサＣ２の充放電を行い、図３に示すような鋸波信号Ｖ_ＣＦを発生させ、鋸波信号Ｖ_ＣＦの上限値及び下限値に基づいて矩形のクロックＣＫを生成する。クロックＣＫは、図３に示すように、鋸波信号Ｖ_ＣＦに同期した立ち上がり期間がＨレベルで、立下り期間がＬレベルのパルス電圧波形であり、分周器１９及びパルス同期回路１１に送られる。鋸波発振器１２は、定電流決定抵抗Ｒ２とコンデンサＣ２とで決まる周波数の鋸波信号Ｖ_ＣＦを発生する。

鋸波発振器１２は、定電流源ＣＣ２、抵抗Ｒ６，Ｒ７，Ｒ８、ＦＥＴＱ３，Ｑ４、コンパレータ１２１を有している。

鋸波発振器１２では、ＦＥＴＱ３がオフのとき定電流源ＣＣ２の定電流によりコンデンサＣ２が充電されて、コンデンサＣ２の電圧、即ち、鋸波信号Ｖ_ＣＦの信号レベルが上昇する。

コンパレータ１２１の反転端子は、パルス同期回路１１のＦＥＴＱ２のゲートと抵抗Ｒ６の一端と抵抗Ｒ７の一端とに接続され、抵抗Ｒ６の他端は電源ＰＲＥＧに接続され、抵抗Ｒ７の他端はＦＥＴＱ４のドレインに接続されている。コンパレータ１２１の非反転端子は、コンデンサＣ２の一端と定電流源ＣＣ２の一端と抵抗Ｒ８の一端に接続されている。コンパレータ１２１の出力端子は、ＦＥＴＱ３のゲートとＦＥＴＱ４のゲートに接続されている。

そして、鋸波信号Ｖ_ＣＦの信号レベルがクロックＣＫの信号レベルの最大値Ｖｍａｘを超えると、コンパレータ１２１はＨレベルを出力し、ＦＥＴＱ３とＦＥＴＱ４はオンする。すると、クロックＣＫの信号レベルが低下する。

また、コンデンサＣ２が放電して鋸波信号Ｖ_ＣＦの信号レベルが低下する。鋸波信号Ｖ_ＣＦの信号レベルがクロックＣＫの信号レベルの最小値Ｖｍｉｎ以下になると、コンパレータ１２１は、Ｌレベルを出力し、ＦＥＴＱ３とＦＥＴＱ４はオフする。

このようにして、ＣＦ端子には、上限値が電圧Ｖｍａｘで下限値が電圧Ｖｍｉｎの鋸波信号（図３の鋸波信号Ｖ_ＣＦ）が発生し、抵抗Ｒ６と抵抗Ｒ７との接続点にはクロックＣＫが発生する。

誤差増幅器１６は、反転端子に入力される管電流検出回路からの電圧Ｖ_ＦBと非反転端子に入力される基準電圧Ｅ１との誤差電圧を増幅し、その誤差電圧出力Ｖ_{ＦBＯＵＴ}をＰＷＭコンパレータ１７の非反転端子へ送る。ソフトスタート回路１５は、ＦＥＴＱ８がオフのときＣＳ端子に接続されたコンデンサＣ６を充電し、コンデンサＣ６の電圧Ｖ_ＣＳをＰＷＭコンパレータ１７の非反転端子に送る。

ＰＷＭコンパレータ１７は、非反転端子に入力される誤差増幅器１６からの誤差電圧出力Ｖ_{ＦBＯＵＴ}とソフトスタート回路１５からの電圧Ｖ_ＣＳとを比較し、低い方の信号が反転端子に入力されるＣＦ端子からの鋸波信号Ｖ_ＣＦ以上のときにＨレベルで、鋸波信号Ｖ_ＣＦ未満のときにＬレベルとなるパルス信号を生成して、ナンド回路２０ａとアンド回路２０ｂとに出力する。

分周器１９は、フリップフロップ回路１９１とアンド回路１９２，１９３を有し、鋸波発振器１２からのパルス信号（クロックＣＫ）を分周し、分周されたパルス信号をアンド回路１９２を介してナンド回路２０ａに出力するとともに、分周されたパルス信号を反転したパルス信号（分周されたパルス信号に対して所定のデットタイムを有しても良い。）をアンド回路１９３を介してアンド回路２０ｂに出力する。

ナンド回路２０ａは、分周器１９からの分周されたパルス信号とＰＷＭコンパレータ１７からの信号とのナンドをとりドライバ２１ａ及びＤＲＶ１端子を介して第１駆動信号をＰ型ＦＥＴＱｐ１に出力する。アンド回路２０ｂは、分周器１９からの分周され且つ反転されたパルス信号とＰＷＭコンパレータ１７からの信号とのアンドをとりドライバ２１ｂ及びＤＲＶ２端子を介して第２駆動信号をＮ型ＦＥＴＱｎ１に出力する。

ＰＷＭコンパレータ１７、ナンド回路２０ａ、ドライバ２１ａは、鋸波信号Ｖ_ＣＦの半周期未満に、放電管３−１〜３−３に流れる電流に応じたパルス幅で放電管３−１〜３−３に電流を流すようにＰ型ＦＥＴＱｐ１を駆動する第１駆動信号を発生する。

ＰＷＭコンパレータ１７、アンド回路２０ｂ、ドライバ２１ｂは、第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、第１駆動信号の発生時とは逆方向に放電管３−１〜３−３に電流を流すようにＮ型ＦＥＴＱｎ１を駆動する第２駆動信号を発生する。

以上の動作により、制御回路部１−１〜１−３は、第１駆動信号と、第１駆動信号と略同一パルス幅で略１８０度の位相差を持つ第２駆動信号とにより、鋸波信号Ｖ_ＣＦの周波数で、Ｐ型ＦＥＴＱｐ１，Ｎ型ＦＥＴＱｎ１を交互にオン／オフさせて、放電管３−１〜３−３に電力を供給するとともに、放電管３−１〜３−３を流れる電流を所定値に制御することができる。

次に、実施例１の放電管点灯装置の同期運転システムの特徴とする構成について説明する。

（パルス同期回路）
パルス同期回路１１は、ＦＥＴＱ１，Ｑ２、抵抗Ｒ５、インバータ１１１，１１６、ノア回路１１２，１１４、フリップフロップ回路１１３，１１５を有している。

パルス同期回路１１は、鋸波発振器１２から入力される周波数情報を伝達するクロックＣＫであるパルス信号のＬレベルによりＦＥＴＱ２がオンすることで、図３に示すような同期パルス信号ＳＹを発生し、同期パルス信号ＳＹを端子ＴＲＩから共通線２ａを介して他の制御回路部に出力する。

また、パルス同期回路１１は、共通線２ａに接続された他の制御回路部からの同期パルス信号ＳＹをＴＲＩ端子に入力する。同期パルス信号ＳＹのＨレベルはインバータ１１１で反転されてＬレベルがノア回路１１４の一方の入力端子に入力される。

一方、ノア回路１１２は、クロックＣＫ（インバータ１１６の入力）がＨレベルで、同期パルス信号ＳＹがＬレベルのとき、Ｈレベルを出力する。この条件が揃い、フリップフロップ回路１１３がリセットされた状態で、同期パルス信号ＳＹがＨレベルになると、フリップフロップ回路１１３の出力端子ＱからＬレベルがノア回路１１４に出力される。ノア回路１１４は、フリップフロップ回路１１５のセット端子ＳにＨレベルを出力する。このため、フリップフロップ回路１１５の出力端子ＱからのＨレベルによりＦＥＴＱ１がオンするため、クロックＣＫの信号レベルは電圧Ｖｍｉｎとなる。

鋸波信号Ｖ_ＣＦの信号レベルは、電圧Ｖｍｉｎよりも大きいため、コンパレータ１２１がＨレベルとなり、ＦＥＴＱ３とＦＥＴＱ４とがオンする。このため、コンデンサＣ２が放電される。

その後、クロックＣＫがＬレベルになると、フリップフロップ回路１１３がセットされ、フリップフロップ回路１１５がリセットされ、ＦＥＴＱ１がオフしてコンデンサＣ２の充電が開始される。

即ち、外部からの同期パルス信号ＳＹの立ち上がりを検出し、この立ち上がりタイミングで自己の鋸波発振器１２の鋸波信号Ｖ_ＣＦを生成するためのコンデンサＣ２を充電から強制的に放電に切り換えることで、鋸波信号Ｖ_ＣＦを外部からの同期パルス信号に同期させることができる。

なお、自己のパルス同期回路１１が同期パルス信号ＳＹを外部に出力しているとき（即ち、ＦＥＴＱ２がオンしているとき）、あるいは、自己の鋸波発振器１２の鋸波信号Ｖ_ＣＦが放電期間中であるときには、フリップフロップ回路１１３の出力端子Ｑからノア回路１１４にＨレベルが出力されるので、ＦＥＴＱ１はオフとなる。このため、鋸波発振器１２の鋸波信号Ｖ_ＣＦに変化を与えない。

（信号比較器）
信号比較器１３は、インバータ１３１、抵抗Ｒ９、ＦＥＴＱ５、ノア回路１３２を有している。インバータ１３１は、アンド回路１９２からのパルス信号（制御信号の位相情報であるＨレベル及びＬレベル）を反転し、反転されたパルス信号Ｖ_ＰＤＯをＦＥＴＱ５に出力するとともにノア回路１３２に出力する。

ノア回路１３２は、インバータ１３１の出力Ｖ_ＰＤＯとＰＤ端子を介して他の制御回路部から入力されるパルス信号Ｖ_ＰＤとを比較し、両者の信号レベルがともにＬとなる場合には、１以上の放電管点灯装置間に発生するスイッチング素子Ｑｐ１，Ｑｎ１の位相外れを検出し、位相外れ検出信号を再起動回路１４に出力する。

（再起動回路）
再起動回路１４は、抵抗Ｒ１０、ＦＥＴＱ６，Ｑ７，Ｑ８、インバータ１４１を有する。ＦＥＴＱ６は、信号比較器１３２のノア回路１３２からの位相外れ検出信号（Ｈレベル）によりオンしてＬレベルの再起動信号Ｖ_ＰＳを生成し、Ｌレベルの再起動信号Ｖ_ＰＳをＰＳ端子を介して共通線２ｂに出力して他の制御回路部の再起動回路１４を動作させるとともに、自己のインバータ１４１に出力する。

インバータ１４１は、信号比較器１３からのＬレベルを反転してＨレベルを出力する。ＦＥＴＱ７，ＦＥＴＱ８は、インバータ１４１からのＨレベルの再起動信号によりオンし、このオン信号により初期化回路１８とソフトスタート回路１５とを動作させる。

初期化回路１８は、抵抗Ｒ１２、コンデンサＣ７、インバータ１８１を有し、ソフトスタート回路１５は、抵抗Ｒ１１、コンデンサＣ６を有している。

初期化回路１８において、ＦＥＴＱ７のオンによりコンデンサＣ７が放電して、コンデンサＣ７の電圧が低下してインバータ１８１にＬレベルを出力する。インバータ１８１は、Ｈレベルをフリップフロップ回路１９１のリセット端子Ｒに出力し、分周器１９を強制的にリセットする。

ソフトスタート回路１５は、ＦＥＴＱ８のオンによりＣＳ端子に接続されたコンデンサＣ６が放電した後、コンデンサＣ６を抵抗Ｒ１１により緩やかに充電する。

次に、図４に示すタイミングチャートを参照しながら位相同期外れ検出動作を説明する。信号比較器１３のＰＤ端子には外部からパルス信号が入力される。また、インバータ１３１からは、反転されたパルス信号Ｖ_ＰＤＯが出力される。このため、時刻ｔ１〜ｔ６では、ノア回路１３２の出力はＬレベルとなり、ＦＥＴＱ６がオフとなる。このため、ＰＳ端子にはＨレベルが出力され、ＦＥＴＱ７，ＦＥＴＱ８がオフとなるため、ＣＳ端子のコンデンサＣ６の電圧Ｖ_ＣＳは、Ｈレベルとなる。

一方、時刻ｔ６〜ｔ７において、制御回路部の内部信号に異常があり、パルス信号Ｖ_ＰＤＯがＬレベルとなる。即ち、自己の制御回路部と他の制御回路部との位相がずれた場合には、外部からのパルス信号とインバータ１３１からのパルス信号とがＬレベルとなり、ノア回路１３２の出力はＨレベルとなる。このため、ＦＥＴＱ６がオンするため、ＰＳ端子の信号Ｖ_ＰＳはＬレベルとなり、同時に、共通線２ｂにより接続された他の制御回路部のＶ_ＰＳもＬレベルとなる。このため、全ての制御回路部が再起動する。
ＦＥＴＱ７，ＦＥＴＱ８は、インバータ１４１からのＨレベルによりオンし、コンデンサＣ６が放電することにより、ＣＳ端子の電圧Ｖ_ＣＳが低下した後、時刻ｔ７以降にはコンデンサＣ６が緩やかに充電されていく。

このコンデンサＣ６の電圧Ｖ_ＣＳはＰＷＭコンパレータ１７の非反転端子に入力される。ＰＷＭコンパレータ１７は、非反転端子に入力される誤差増幅器１６からの誤差電圧出力Ｖ_{ＦBＯＵＴ}とソフトスタート回路１５からの電圧Ｖ_ＣＳとを比較し、低い方の信号が反転端子に入力されるＣＦ端子からの鋸波信号Ｖ_ＣＦ以上のときにＨレベルで、鋸波信号Ｖ_ＣＦ未満のときにＬレベルとなるパルス信号を生成して、ナンド回路２０ａとアンド回路２０ｂとに出力する。これにより、複数のスイッチング素子Ｑｐ１，Ｑｎ１を駆動するための駆動信号のオン期間を徐々に増加するように制御する、ソフトスタート動作を開始する。

このように実施例１の放電管の同期運転システムによれば、外部から同期パルス信号が入力されると、コンデンサＣ２は強制的に充放電され、外部からの同期パルス信号によって同期して制御回路部１−１〜１−３が動作する。

即ち、共通線２ａを介して複数の放電管点灯装置間で同期パルス信号を相互に送受信することにより複数の放電管３−１〜３−３の各々の一端に周波数と位相とを揃えた電圧を印加するので、複数の放電管点灯装置が遠い距離に配置されても安定かつ容易に同周波数・同位相で正負対称の交流電力を負荷に供給できる。

また、各放電管点灯装置間においてスイッチング素子Ｑｐ１，Ｑｎ１の位相外れが発生した場合には、制御回路部１−１〜１−３は、ＰＤ端子を介して位相外れを検出し、位相外れを検出した放電管点灯装置の信号比較器１３が動作する。さらに、ＰＳ端子を介して各放電管点灯装置の再起動回路１４が動作することにより、各放電管点灯装置は再起動され、ソフトスタート動作が開始される。

図５は本発明の実施例２に係る放電管点灯装置の同期運転システムの構成図である。図５に示す実施例２の放電管点灯装置の同期運転システムは、図１に示す実施例１の放電管点灯装置の同期運転システムに対して、外部からの外部同期パルス信号を制御回路部１−１〜１−３の各ＴＲＩ端子に入力した点が異なる。なお、図６は図５に示す実施例２の各々の放電管点灯装置の周波数同期動作のタイミングチャートである。

このような実施例２の放電管点灯装置の同期運転システムであっても、実施例１の放電管点灯装置の同期運転システムの動作と同様に動作し、同様な効果が得られる。

図７は本発明の実施例３に係る放電管点灯装置の同期運転システムの構成図である。図７において、放電管３−１〜３−２を搭載したパネル３の両側には放電管点灯装置３０ａ，３０ｂが設けらている。

放電管点灯装置３０ａは、制御回路部１−１〜１−２、ＳＷネットワーク７−１〜７−２、共振回路９−１〜９−２、ダイオードＤ１，Ｄ２及び抵抗Ｒ３，Ｒ４からなる管電流検出回路を有する。共振回路９−１の出力は、放電管３−１の一端に接続され、共振回路９−２の出力は、放電管３−２の一端に接続されている。

放電管点灯装置３０ｂは、制御回路部１−３〜１−４、ＳＷネットワーク７−３〜７−４、共振回路９−３〜９−４、ダイオードＤ１，Ｄ２及び抵抗Ｒ３，Ｒ４からなる管電流検出回路を有する。共振回路９−３の出力は、放電管３−１の他端に接続され、共振回路９−４の出力は、放電管３−２の他端に接続されている。

制御回路部１−１〜１−４の各々のＴＲＩ端子は、共通線２ａにより共通に接続され、制御回路部１−１〜１−４の各々のＰＳ端子は、共通線２ｂにより共通に接続され、制御回路部１−１〜１−４の各々のＰＤ端子は、共通線２ｃにより共通に接続されている。

放電管３−１〜３−２の一端に接続した変圧器Ｔの二次巻線Ｓと、放電管３−１〜３−２の他端に接続した変圧器Ｔａの二次巻線Ｓとは、極性が異なる。このため、放電管３−１〜３−２の両端には逆位相の電圧が印加される。

このように実施例３の放電管点灯装置の同期運転システムによれば、共通線２ａを介する複数の放電管点灯装置の制御回路部１−１〜１−４間で同期パルス信号を相互に送受信することにより複数の放電管３−１〜３−２の各々の両端に、周波数を揃え且つ位相を反転させた電圧を印加するので、複数の放電管３−１〜３−２を点灯させることができる。

なお、実施例３の制御回路部１−１〜１−４のＴＲＩ端子には外部同期パルス信号を入力するように構成しても良く、この場合にも実施例３の効果と同様な効果が得られる。

図８は本発明の実施例４に係る放電管点灯装置の構成図である。図９は図８に示す実施例４の放電管点灯装置に設けられた制御回路部の構成図である。図８に示す放電管点灯装置を複数個並列に接続して、放電管点灯装置の同期運転システムを構成することができる。

実施例１乃至実施例３の放電管点灯装置は、ハーフブリッジ構成のスイッチング素子Ｑｐ１，Ｑｎ１からなるＳＷネットワーク７を用いたが、実施例４の放電管点灯装置は、フルブリッジ構成のスイッチング素子Ｑｐ１，Ｑｎ１，Ｑｐ２，Ｑｎ２からなるＳＷネットワーク７ａを用いたことを特徴とする。

図８において、直流電源Ｖｉｎとグランドとの間には、Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との第１直列回路が接続されている。直流電源Ｖｉｎとグランドとの間には、Ｐ型ＦＥＴＱｐ２とＮ型ＦＥＴＱｎ２との第２直列回路が接続されている。

Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点とＰ型ＦＥＴＱｐ２とＮ型ＦＥＴＱｎ２との接続点との間には、コンデンサＣ３とトランスＴの一次巻線Ｐとの直列回路が接続されている。

Ｐ型ＦＥＴＱｐ１のソースに直流電源Ｖｉｎが供給され、Ｐ型ＦＥＴＱｐ１のゲートは制御回路部１ａのＤＲＶ１端子に接続されている。Ｎ型ＦＥＴＱｎ１のゲートは制御回路部１ａのＤＲＶ３端子に接続されている。

Ｐ型ＦＥＴＱｐ２のソースに直流電源Ｖｉｎが供給され、Ｐ型ＦＥＴＱｐ２のゲートは制御回路部１ａのＤＲＶ２端子に接続されている。Ｎ型ＦＥＴＱｎ２のゲートは制御回路部１ａのＤＲＶ４端子に接続されている。

トランスＴの二次巻線Ｓの一端はリアクトルＬｒを介して放電管３の一方の電極に接続され、放電管３の他方の電極はダイオードＤ１，Ｄ２及び抵抗Ｒ３，Ｒ４からなる管電流検出回路に接続されている。

図９に示す制御回路部１ａは、図２に示す制御回路部の構成に対して、ドライバの構成が異なる。即ち、制御回路部１ａは、ナンド回路２２ａ，２２ｂ、ドライバ２１ａ〜２１ｄを有する。ナンド回路２２ａは、アンド回路１９２の出力とＰＷＭコンパレータ１７の出力とのナンドをとり、ナンド出力をドライバ２１ａ，２１ｂに出力する。ナンド回路２２ｂは、アンド回路１９３の出力とＰＷＭコンパレータ１７の出力とのナンドをとり、ナンド出力をドライバ２１ｃ，２１ｄに出力する。

このように構成された実施例４の放電管点灯装置であっても、実施例１乃至実施例３の放電管点灯装置の動作と同様に動作し、同様な効果が得られる。

なお、本発明は、上述した実施例１乃至実施例４の放電管点灯装置の同期運転システムに限定されるものではない。実施例１乃至実施例４の放電管点灯装置では、パルス同期回路１１が同期パルス信号（トリガ信号）のＨレベル（立ち上がり）を検出することで、同期をとるように構成したが、例えば、パルス同期回路１１は、トリガ信号のＬレベル（立ち下がり）を検出することで、同期を取るように構成しても良い。

また、実施例１乃至実施例４の放電管点灯装置では、鋸波発振器１２を用いたが、例えば、三角波信号を発生する三角波発振器を用いても良い。

また、図８に示すＤＲＶ１端子の出力とＤＲＶ３端子の出力及びＤＲＶ２端子の出力とＤＲＶ４端子の出力は、それぞれ、同時にオンするのを防止するためにデットタイムを設けるようにしても良い。

さらに、複数の放電管は、少なくとも１灯のＣＣＦＬやＥＥＦＬのような放電管、又は、コンデンサ等と放電管とを直列に接続したものを用いても良い。

本発明の実施例１に係る放電管点灯装置の同期運転システムの構成図である。 図１に示す実施例１の放電管点灯装置に設けられた制御回路部の構成図である。 図１に示す実施例１の各々の放電管点灯装置の周波数同期動作のタイミングチャートである。 図１に示す実施例１の各々の放電管点灯装置の位相同期外れ検出動作のタイミングチャートである。 本発明の実施例２に係る放電管点灯装置の同期運転システムの構成図である。 図５に示す実施例２の各々の放電管点灯装置の周波数同期動作のタイミングチャートである。 本発明の実施例３に係る放電管点灯装置の同期運転システムの構成図である。 本発明の実施例４に係る放電管点灯装置の構成図である。 図８に示す実施例４の放電管点灯装置に設けられた制御回路部の構成図である。 従来のインバータの並行運転システムの構成図である。

符号の説明

１−１〜１−３ 制御回路部
３−１〜３−３ 放電管
７−１〜７−３ ＳＷネットワーク
９−１〜９−３ 共振回路
１１ パルス同期回路
１２ 鋸波発振器
１３ 信号比較器
１４ 再起動回路
１５ ソフトスタート回路
１６ 誤差増幅器
１７ ＰＷＭコンパレータ
１８ 初期化回路
１９ 分周器
２０ａ，２２ａ，２２ｂ ナンド回路
２０ｂ アンド回路
２１ａ〜２１ｄ ドライバ
３０ａ，３０ｂ 放電管点灯装置
Ｔ，Ｔａ トランス
Ｑｐ１，Ｑｐ２ Ｐ型ＦＥＴ
Ｑｎ１，Ｑｎ２ Ｎ型ＦＥＴ
Ｒ２ 定電流決定抵抗

Claims (10)

1. １以上の放電管点灯装置の各々を共通線で共通接続し、前記１以上の放電管点灯装置の交流電力を１以上の放電管に供給する放電管点灯装置の同期運転システムであって、
   前記１以上の放電管点灯装置の各々は、トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に前記放電管が接続された共振回路と、
   直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すための複数のスイッチング素子と、
   前記複数のスイッチング素子をＰＷＭ制御するための鋸波信号を発生する鋸波発振器と、
   前記鋸波発振器からの鋸波信号に基づき前記複数のスイッチング素子を制御するＰＷＭ信号を出力するＰＷＭコンパレータと、
   前記鋸波発振器からの鋸波信号の周波数情報を伝達するパルス信号に基づく同期パルス信号を前記共通線に出力し、前記共通線から前記同期パルス信号を入力したとき前記鋸波発振器からの鋸波信号の発振周波数を前記共通線からの前記同期パルス信号の周波数に同期させるパルス同期回路とを備え、
   前記共通線を介する前記１以上の放電管点灯装置間で前記同期パルス信号を相互に送受信することにより前記１以上の放電管の各々の一端に周波数と位相とを揃えた電圧を印加して前記１以上の放電管を点灯させることを特徴とする放電管点灯装置の同期運転システム。
2. １以上の放電管点灯装置の各々を共通線で共通接続し、前記１以上の放電管点灯装置の交流電力を１以上の放電管に供給する放電管点灯装置の同期運転システムであって、
   前記１以上の放電管点灯装置の各々は、トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に前記放電管が接続された共振回路と、
   直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すための複数のスイッチング素子と、
   前記複数のスイッチング素子をＰＷＭ制御するための鋸波信号を発生する鋸波発振器と、
   前記鋸波発振器からの鋸波信号に基づき前記複数のスイッチング素子を制御するＰＷＭ信号を出力するＰＷＭコンパレータと、
   前記鋸波発振器からの鋸波信号の周波数情報を伝達するパルス信号に基づく同期パルス信号を前記共通線に出力し、前記共通線から前記同期パルス信号を入力したとき前記鋸波発振器からの鋸波信号の発振周波数を前記共通線からの前記同期パルス信号の周波数に同期させるパルス同期回路とを備え、
   前記共通線を介する前記１以上の放電管点灯装置間で前記同期パルス信号を相互に送受信することにより前記１以上の放電管の各々の両端に、周波数を揃え且つ位相を反転させた電圧を印加して前記１以上の放電管を点灯させることを特徴とする放電管点灯装置の同期運転システム。
3. 前記１以上の放電管点灯装置の各々は、前記複数のスイッチング素子の前記ＰＷＭ信号の位相情報を伝達するパルス信号を前記共通線に出力し、前記共通線から前記パルス信号を入力したとき入力された前記パルス信号の位相に対して自己のパルス信号の位相が異なる場合には位相外れ検出信号を出力する信号比較器と、
   前記信号比較器からの位相外れ検出信号に基づき前記パルス信号をリセットして各放電管点灯装置を再起動させるための再起動信号を生成し前記共通線に出力する再起動回路と、
   を備えることを特徴とする請求項１又は請求項２記載の放電管点灯装置の同期運転システム。
4. 前記１以上の放電管点灯装置の各々は、前記再起動回路からの再起動信号に基づき前記複数のスイッチング素子を駆動するための駆動信号のオン期間を徐々に増加するように制御するソフトスタート動作を行うソフトスタート回路を備えることを特徴とする請求項３記載の放電管点灯装置の同期運転システム。
5. トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に放電管が接続された共振回路と、
   直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すための複数のスイッチング素子と、
   前記複数のスイッチング素子をＰＷＭ制御するための鋸波信号を発生する鋸波発振器と、
   前記鋸波発振器からの鋸波信号に基づき前記複数のスイッチング素子を制御するＰＷＭ信号を出力するＰＷＭコンパレータと、
   前記鋸波発振器からの鋸波信号の周波数情報を伝達するパルス信号に基づく同期パルス信号を外部に出力し、外部から前記同期パルス信号を入力したとき前記鋸波発振器からの鋸波信号の発振周波数を外部からの前記同期パルス信号の周波数に同期させるパルス同期回路と、
   を備えることを特徴とする放電管点灯装置。
6. 前記複数のスイッチング素子の前記ＰＷＭ信号の位相情報を伝達するパルス信号を外部に出力し、外部から前記パルス信号を入力したとき入力された前記パルス信号の位相に対して自己のパルス信号の位相が異なる場合には位相外れ検出信号を出力する信号比較器と、
   前記信号比較器からの位相外れ検出信号に基づき前記パルス信号をリセットして各放電管点灯装置を再起動させるための再起動信号を生成し外部に出力する再起動回路と、
   を備えることを特徴とする請求項５記載の放電管点灯装置。
7. 前記再起動回路からの再起動信号に基づき前記複数のスイッチング素子を駆動するための駆動信号のオン期間を徐々に増加するように制御するソフトスタート動作を行うソフトスタート回路を備えることを特徴とする請求項６記載の放電管点灯装置。
8. 負荷に供給する電源をオン／オフする複数のスイッチング素子を制御するための半導体集積回路であって、
   前記複数のスイッチング素子をＰＷＭ制御するための鋸波信号を発生する鋸波発振器と、
   前記鋸波発振器からの鋸波信号に基づき前記複数のスイッチング素子を制御するＰＷＭ信号を出力するＰＷＭコンパレータと、
   前記鋸波発振器からの鋸波信号の周波数情報を伝達するパルス信号に基づく同期パルス信号を外部に出力し、外部から前記同期パルス信号を入力したとき前記鋸波発振器からの鋸波信号の発振周波数を外部からの前記同期パルス信号の周波数に同期させるパルス同期回路と、
   を備えることを特徴とする半導体集積回路。
9. 前記複数のスイッチング素子の前記ＰＷＭ信号の位相情報を伝達するパルス信号を外部に出力し、外部から前記パルス信号を入力したとき入力された前記パルス信号の位相に対して自己のパルス信号の位相が異なる場合には位相外れ検出信号を出力する信号比較器と、
   前記信号比較器からの位相外れ検出信号に基づき前記パルス信号をリセットして各放電管点灯装置を再起動させるための再起動信号を生成し外部に出力する再起動回路と、
   を備えることを特徴とする請求項８記載の半導体集積回路。
10. 前記再起動回路からの再起動信号に基づき前記複数のスイッチング素子を駆動するための駆動信号のオン期間を徐々に増加するように制御するソフトスタート動作を行うソフトスタート回路を備えることを特徴とする請求項９記載の半導体集積回路。

Images