JP3607094B2 - 同期発振回路 - Google Patents
同期発振回路 Download PDFInfo
- Publication number
- JP3607094B2 JP3607094B2 JP25722998A JP25722998A JP3607094B2 JP 3607094 B2 JP3607094 B2 JP 3607094B2 JP 25722998 A JP25722998 A JP 25722998A JP 25722998 A JP25722998 A JP 25722998A JP 3607094 B2 JP3607094 B2 JP 3607094B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- oscillation
- output
- signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 title claims description 262
- 230000001360 synchronised effect Effects 0.000 title claims description 102
- 239000003990 capacitor Substances 0.000 claims description 27
- 230000000630 rising effect Effects 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 230000001174 ascending effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 10
- 230000004069 differentiation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＰＷＭ（パルス幅変調）回路に用いる信号としての、鋸歯状波もしくは三角波形状の、同期機能を有する信号を発振する同期発振回路に関するものである。
【０００２】
【従来の技術】
いわゆるＰＷＭ（パルス幅変調）回路に用いる信号として、鋸歯状波もしくは三角波形状の、同期機能を有する信号を発振する同期発振回路が種々開発されている。
【０００３】
このような同期発振回路をデジタル機器の電源用ＩＣに用いる場合には、通常時は、機器中のマイコン等の動作クロックと同期した信号を同期パルスとして用い、同期発振にて動作させる。しかし、電源投入時等のように、上記動作クロックが安定して供給されない時には、自走発振にて動作させる。
【０００４】
このような同期発振回路の構成例（従来技術１）を図８に示す。また、図９は、図８の回路における動作説明のためのタイムチャートである。
【０００５】
図８に示すように、この同期発振回路には、時定数手段５１、第１電圧発生手段５２、第２電圧発生手段５３、第１比較手段５４、第２比較手段５５、状態維持手段５６、論理和回路５７が設けられている。時定数手段５１は、時間とともに電圧Ｖ０を上昇もしくは下降させるものである。第１電圧発生手段５２は、定電圧Ｖ１を発生するものである。第２電圧発生手段５３は、Ｖ１より低い定電圧Ｖ２を発生するものである。第１比較手段５４は、Ｖ０とＶ１とを比較するものである。第２比較手段５５は、Ｖ０とＶ２とを比較するものである。状態維持手段５６は、Ｖ０の上昇状態あるいは下降状態を維持するものである。論理和回路５７は、第２比較手段５５の出力と同期パルスとの論理和を状態維持手段５６に与えるものである。
【０００６】
まず、同期パルスがＬｏｗレベル（以下、Ｌと称する）のときを考える。図９中、上段に示すように、電源投入後、時定数手段５１の出力電圧Ｖ０が上昇しようとする状態であったとすると、時定数手段５１により、Ｖ０は時間とともに上昇し、やがてＶ１に達する。Ｖ０がＶ１に達すると、第１比較手段５４の出力ＶＨがＨｉｇｈレベル（以下、Ｈと称する）になり、状態維持手段５６の出力が反転する。そのため、Ｖ０は下降し始める。下降し始めてＶＨがＬになった後も、状態維持手段５６の働きにより、下降状態は維持される。Ｖ０が下降してＶ２に達すると、第２比較手段５５の出力ＶＬがＨになり、論理和回路５７の出力もＨになって状態維持手段５６の状態を反転させる。そのため、Ｖ０は再び上昇を始める。このような動作を繰り返して、この回路は自走発振動作を行い、Ｖ０は、Ｖ１とＶ２との間を往復する、三角波もしくは鋸歯状波となる。
【０００７】
この場合において、図９中、下段に示すように、自走発振周期よりも周期の短い同期パルスが入力される。すると、図９中、中段に示すように、同期パルスがＨになった瞬間に、論理和回路５７の出力もＨになり、状態維持手段５６の状態を反転させる。そのため、同期パルスの立ち上がりに同期してＶ０が上昇し始める。Ｖ０がＶ１に達すると、状態維持手段５６の状態が反転し、Ｖ０は下降し始める。そして、次の同期パルスの入力で、状態維持手段５６の状態が反転し、Ｖ０は再び上昇を始める。このような動作を繰り返して、この回路は、同期パルスに同期した同期発振動作を行う。
【０００８】
上述のように、このような同期発振回路は、デジタル機器の電源用ＩＣに用いられる場合には、通常時は同期発振にて動作し、動作クロックが安定して供給されない時には自走発振にて動作する。したがって、電源安定化のためには、同期発振時の状態と自走発振時の状態との二つの状態における発振周期が同じであることが理想である。
【０００９】
しかしながら、上記従来の同期発振回路においては、同期パルスの周期が自走発振の周期より長いと、同期パルスよりも前に第２比較手段５５の出力ＶＬがＨになるため、その時点で状態維持手段５６の状態が反転してしまい、正常な同期発振が行われない。そのため、同期パルスの周期は自走発振の周期より短くする必要がある。その結果、同期発振時の発振周期は、自走発振時の発振周期より短くなる。また、同期発振時の発振振幅も、自走発振時の発振振幅より小さくなる。
【００１０】
このような問題を解決するため、特開平１−２１６６０５号公報に開示された技術（従来技術２）によれば、図８の構成において、同期パルス検出回路が同期パルスの有無を検出し、同期パルスが存在する場合には、Ｖ２を引き下げる。これにより、第２比較手段５５の出力（ＶＬ）を無効化する。それゆえ、同期発振時でも、自走発振時と等しい発振周期、発振振幅での発振を可能にしている。
【００１１】
なお、発振波形が鋸歯状波で、立ち上がりの期間が短い場合には、同期パルスのデューティー比が大きいと、状態維持手段５６の機能が相反する二つの入力が競合する。そのため、発振が正常に行われない。したがって、同期パルスのデューティー比はある程度小さくする必要がある。
【００１２】
【発明が解決しようとする課題】
同期パルスは、ＨとＬとを繰り返している。このため、上記特開平１−２１６６０５号公報に開示された技術では、同期パルスが消失したことを同期パルス検出回路が検出するためには、同期パルスが最後にＬになってから、一定期間再びＨにならないことを確かめる必要がある。その間は、同期パルスが実際には消失しているにもかかわらず、第２比較手段５５の出力ＶＬが無効化されてしまう。そのため、発振出力の電圧Ｖ０が一時的に、規定の下限値であるＶ２を大きく下回ってしまう。またそれゆえ、発振振幅が変動してしまうという問題がある。
【００１３】
また、Ｖ２は、その電圧が雑音や他の回路からの干渉により変動しないように、容量（コンデンサ）で接地する場合が多いが、その場合、第２比較手段５５の出力ＶＬを無効化するためにＶ２を引き下げると、同期パルスが消失して無効化が解除された後、Ｖ２が元の電圧に戻るまでに時間がかかる。その結果、同期発振からスムーズに自走発振に移行することができず、その間、発振周期や発振振幅が安定しないという問題がある。
【００１４】
本発明は、上記問題点に鑑みなされたものであり、その目的は、（１）自走発振状態のときでも、同期発振状態のときでも、発振出力の電圧について、同一の発振周期および同一の発振振幅とすることができ、またそれゆえ、自走発振状態から同期発振状態への移行の際に、発振出力の電圧を同期パルスに速やかに同期させることができ、また、（２）発振出力の電圧が規定の下限値（Ｖ２）を下回らないようにし、またそれゆえ発振振幅の変動を抑えることができ、また、（３）同期パルスが消失した後には、同期発振からスムーズに自走発振に移行して安定した発振周期や発振振幅を実現することができる同期発振回路を提供することにある。
【００１５】
【課題を解決するための手段】
上記の課題を解決するため、請求項１記載の同期発振回路は、発振出力の電圧Ｖ０を生成する発振出力生成手段と、上記電圧Ｖ０が定電圧Ｖ１より高いことを検出すると、その出力信号ＶＨをインアクティブ状態からアクティブ状態へ移行させる第１比較手段と、上記電圧Ｖ０が、定電圧Ｖ１より低い定電圧Ｖ２より低いことを検出すると、その出力信号ＶＬをインアクティブ状態からアクティブ状態へ移行させる第２比較手段と、上記信号ＶＨのアクティブ状態を伝達されると、制御信号として、上記電圧Ｖ０を時間とともに下降させる下降信号を上記発振出力生成手段に出力し、一方、上記信号ＶＬのアクティブ状態を伝達されると、制御信号として、上記電圧Ｖ０を時間とともに上昇させる上昇信号を上記発振出力生成手段に出力する状態維持手段とを備え、同期発振のための同期パルスの入力のないときには、上記状態維持手段による上記発振出力生成手段の制御に基づき自走発振し、上記同期パルスの入力のあるときには、その同期パルスに基づき同期発振する同期発振回路において、上記同期パルスがアクティブ状態のときは、上記第１比較手段および上記第２比較手段のうちの一方を無効化対象として、その出力のアクティブ状態の、上記状態維持手段への伝達を禁止し、一方、上記同期パルスがインアクティブ状態のときは、上記伝達を許可する無効化手段と、上記同期パルスがアクティブ状態からインアクティブ状態に移行したときに、上記状態維持手段の状態反転として、上記状態維持手段の上記制御信号を上記下降信号と上記上昇信号との間で切り替えさせる反転信号を上記状態維持手段に入力するエッジトリガ手段とが設けられていることを特徴としている。
【００１６】
以下、説明の便宜上、発振出力の電圧Ｖ０が下降から上昇に移行するタイミングを制御する場合について説明する。しかし、発振出力の電圧Ｖ０が上昇から下降に移行するタイミングを制御する場合についても同様である。
【００１７】
また、アクティブ状態がＨｉｇｈレベル（以下、Ｈと称する）でありインアクティブ状態がＬｏｗレベル（以下、Ｌと称する）であるとして説明するが、逆に、アクティブ状態がＬでありインアクティブ状態がＨであってもよい。
【００１８】
また、第２比較手段がその出力ＶＬのアクティブ状態を状態維持手段に伝達するのを禁止することを、無効化と称する。
【００１９】
上記状態維持手段は、上記第１・第２比較手段の両出力に基づき、（１） 上記電圧Ｖ０を時間とともに上昇させる上記上昇信号を上記発振出力生成手段に出力する上昇制御状態と、（２） 上記電圧Ｖ０を時間とともに下降させる上記下降信号を上記発振出力生成手段に出力する下降制御状態との間で、状態反転するようになっている。そして、上記信号ＶＨのアクティブ状態およびＶＬのアクティブ状態のいずれもが伝達されないと、上記電圧Ｖ０の現在の昇降状態を維持するように上記発振出力生成手段を制御する。
【００２０】
（１）上記構成によれば、まず、（ア） 同期パルスがインアクティブ状態のときは、第２比較手段の出力ＶＬは、無効化手段およびエッジトリガ回路を素通りし、状態維持手段に伝達される。そのため、自走発振が行われる。自走発振のときは、図３中、ｄで示すように、電圧Ｖ０は従来と同様にしてＶ１とＶ２との間で変化する。
【００２１】
（イ） 同期パルスがアクティブ状態のとき、すなわち同期パルスが入力されたときは、（ｉ） 自走発振の周期より同期パルスの周期が長い場合と、（ｉｉ）自走発振の周期より同期パルスの周期が短い場合とに分けて述べる。
【００２２】
（ｉ） 自走発振の周期よりも同期パルスの周期が長い場合には、図３中、ｂで示すように、発振出力の電圧Ｖ０がＶ２より下がり、それに応じてＶＬがアクティブ状態になっても、この時点では同期パルスがアクティブ状態であるので、ＶＬは無効化手段により無効化される。その結果、ＶＬは状態維持手段には伝達されない。そのため、Ｖ０の下降状態が維持される。同期パルスがアクティブ状態からインアクティブ状態に移行すると、その瞬間に、ＶＬの無効化が解除される。その結果、ＶＬが状態維持手段に伝達される。そのため、状態維持手段が状態反転し、Ｖ０が下降から上昇に移行する。
【００２３】
（ｉｉ）自走発振の周期よりも同期パルスの周期が短い場合には、図３中、ａで示すように、同期パルスがアクティブ状態からインアクティブ状態に移行すると、その瞬間に、エッジトリガ手段が上記反転信号を発生させて状態維持手段に伝達し、状態維持手段を状態反転させる。そのため、Ｖ０が下降から上昇に移行する。
【００２４】
なお、同期パルスが消失してインアクティブ状態になると、第２比較手段の出力ＶＬは再び、無効化手段およびエッジトリガ手段を常時素通りするようになる。
【００２５】
上記（ｉ）（ｉｉ） からわかるように、同期パルスがアクティブ状態のときは、発振出力の電圧は、上記（ｉｉ）のように自走発振の周期より同期パルスの周期が短い場合だけでなく、上記（ｉ） のように自走発振の周期より同期パルスの周期が長い場合でも、自走発振の周期とは無関係に、同期パルスにより決まるタイミングで、下降から上昇に移行する。その結果、いずれの場合にも、発振出力には、同期パルスのアクティブ状態からインアクティブ状態への変化に同期した三角波あるいは鋸歯状波が出力される。また、それからわかるように、図３中、ｃで示すように、自走発振の周期と同期パルスの周期とが互いに等しい場合でも同様の結果となる。
【００２６】
つまり、従来の回路（従来技術１）と異なり、同期パルスの周期を自走発振の周期より短く設定しておかずに、本構成のように、同期パルスの周期を自走発振の周期と等しくしておいても、発振出力の電圧の周期を同期発振の周期に一致させることができる。それゆえ、自走発振状態のときでも、同期発振状態のときでも、発振出力の電圧について、同一の発振周期および同一の発振振幅とすることができる。
【００２７】
またそれゆえ、自走発振状態から同期発振状態への移行の際に、発振出力の電圧を同期パルスに速やかに同期させることができる。
【００２８】
（２）また、自走発振状態のときでも同期発振状態のときでも同一の発振周期および同一の発振振幅とするうえで、同期パルスがインアクティブになればただちにＶＬの無効化を解除する。すなわち、上記公報（従来技術２）と異なり、今が同期パルスが全く出力されていない状態であることを検出できるまで待って、それからＶＬの無効化を解除するといった処理を行う必要がない。そのため、発振出力の電圧Ｖ０が一時的にでもＶ２を大きく下回ることがない。それゆえ、発振出力の電圧Ｖ０が規定の下限値（Ｖ２）を下回らないようにすることができ、またそれゆえ発振振幅の変動を抑えることができる。
【００２９】
（３）また、上述のように、上記公報の技術（従来技術２）と異なり、Ｖ２を引き下げておく必要がない。それゆえ、同期パルスが消失した後は、上記公報の技術と異なり、Ｖ２を元の値に戻すための時間のロスを生むことなく、スムーズに自走発振に移行して安定した発振周期や発振振幅を実現することができる。
【００３０】
請求項２記載の同期発振回路は、請求項１の構成に加えて、上記発振出力生成手段が、上記電圧Ｖ１と上記電圧Ｖ２との平均値に等しい電圧Ｖ３を発生させる中間電圧源と、第２抵抗Ｒ２と、上記電圧Ｖ３を上記第２抵抗Ｒ２に印加して、上記第２抵抗Ｒ２に流れる定電流Ｘ１を発生させる第１定電流源と、上記定電流Ｘ１に対して電流比ｎ倍の定電流Ｘ２を発生させる第２定電流源と、互いに並列接続されて一端がそれぞれ接地された第１容量Ｃ１および第１抵抗Ｒ１と、上記定電流Ｘ２の、上記第１容量Ｃ１および上記第１抵抗Ｒ１の非接地端ＴＮへの流入のオンオフを切り替えることにより、上記非接地端ＴＮの電圧を昇降させる開閉手段とを備えており、上記非接地端ＴＮの電圧を、上記発振出力の電圧Ｖ０として出力することを特徴としている。
【００３１】
上記の構成により、上記第１定電流源の出力電圧は、Ｖ３であり、これが、上記電圧Ｖ１と上記電圧Ｖ２との平均値に等しい。一方、上記第２定電流源の出力電圧は、上記発振出力の電圧Ｖ０であり、上述のようにＶ１とＶ２との間で変化する。つまり、上記第１定電流源にかかる電圧（Ｖ３）と、上記第２定電流源にかかる電圧（Ｖ０）の平均値とが互いに等しい。したがって、上記第１・第２定電流源の各出力インピーダンスが低い場合でも、上記第１・第２定電流源間の電流比ｎを、正確に一定に保つことができる。すなわち、Ｒ１、Ｒ２、Ｃ１、Ｖ１、Ｖ２、Ｖ３と、上記ｎとを正確に一定に保つことができる。ここで、発振周期ｔとデューティー比ｄとは、次の式（１）および式（２）により求められる。ただし、式において、ｋ２＝Ｖ２／Ｖ１、ｋ３＝Ｖ３／Ｖ１である。
【００３２】
【数１】
【００３３】
それゆえ、式（１）および式（２）により、請求項１の構成に加えて、発振周期とデューティー比との精度を向上させることができる。
【００３４】
請求項３記載の同期発振回路は、請求項１の構成に加えて、上記エッジトリガ手段が、上記状態維持手段の状態反転を検出すると、上記反転信号を上記状態維持手段に入力するのを停止することを特徴としている。
【００３５】
例えば上記エッジトリガ手段を微分回路で構成した場合には、微分時定数が小さすぎると、上記状態維持手段への上記反転信号の伝達が不確実になる恐れがある。一方、微分時定数が大きすぎると、上記状態反転により上記発振出力の電圧Ｖ０の昇降方向が変化した後も、上記エッジトリガ手段の上記反転信号の出力がなかなか停止せず、過度の上昇または降下によりＶ０がＶ１ないしＶ２の範囲を逸脱してしまう恐れがある。このように、上記状態維持手段の上記発振出力生成手段への制御が正常に行えないため、発振動作が正常に行われなくなる。
【００３６】
これに対し、上記本構成によれば、上記エッジトリガ手段が、上記状態維持手段の状態反転を検出するようになっており、検出すると、上記状態維持手段を状態反転させるための上記反転信号を上記状態維持手段に入力するのを停止（解除）する。したがって、上記状態維持手段への上記反転信号の伝達が不確実になる恐れがなく、また、過度の上昇または降下によりＶ０がＶ１ないしＶ２の範囲を逸脱してしまう恐れがない。それゆえ、請求項１の構成に加えて、発振動作を確実に正常に行うことができる。
【００３７】
また、微分回路に使用する抵抗と容量とは、上記同期発振回路を集積回路化した場合に大きな面積を必要とするが、このような部品が不要になるため、集積回路内で上記エッジトリガ手段を設けるための面積が小さくて済む。それゆえ、請求項１の構成に加えて、製造コストの増大を防止することができる。
【００３８】
請求項４記載の同期発振回路は、請求項１の構成に加えて、上記無効化手段が、上記エッジトリガ手段の遅延時間以上の遅延時間を有することを特徴としている。
【００３９】
請求項１の構成によれば、上記無効化手段の遅延時間が上記エッジトリガ手段の遅延時間より短いと、（ａ） 同期パルスの周期が自走発振の周期より短い場合には、エッジトリガ手段により指示されるタイミングで上記状態維持手段が状態反転を行うが、（ｂ） 同期パルスの周期が自走発振の周期より長い場合には、無効化手段により指示されるタイミングで上記状態維持手段が状態反転を行う。
【００４０】
このため、同期パルスと発振出力との間の位相差には、上記（ａ）（ｂ）の２通りが存在することになる。この結果、自走発振周期と同期発振周期とが互いに近い場合には、発振出力の周期がこの２つの位相差間をランダムに遷移し、発振出力の周期にわずかにゆらぎが生じることがある。
【００４１】
これに対して、上記本構成によれば、上記無効化手段の遅延時間が上記エッジトリガ手段の遅延時間以上である。そのため、無効化手段は、同期パルスがインアクティブ状態になってから、エッジトリガ手段の遅延時間以上経過した後に、無効化状態を解除することになる。その結果、（ａ） 同期パルスの周期が自走発振の周期より短い場合だけでなく、（ｂ） 同期パルスの周期が自走発振の周期より長い場合でも、すなわち、自走発振の周期と同期パルスの周期との大小関係にかかわらず、上記状態維持手段の状態反転は、必ず、エッジトリガ手段により指示されるタイミングで行われる。したがって、発振出力の周期にゆらぎが生じない。それゆえ、請求項１の構成に加えて、より安定した同期発振を行うことができる。
【００４２】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図３に基づいて説明すれば、以下の通りである。
本実施の形態に係る同期発振回路は、いわゆるＰＷＭ（パルス幅変調）回路に用いる信号として、鋸歯状波もしくは三角波形状の、同期機能を有する信号を発振するものである。この同期発振回路をデジタル機器の電源用ＩＣに用いる場合には、通常時は、機器中のマイコン等の動作クロックと同期した信号を同期パルスとして用い、同期発振にて動作させる。一方、電源投入時等のように、上記動作クロックが安定して供給されない時には、自走発振にて動作させるようになっている。
【００４３】
図１および図２に示すように、この同期発振回路には、時定数手段（発振出力生成手段）１１、第１電圧発生手段１２、第２電圧発生手段１３、第１比較手段１４、第２比較手段１５、状態維持手段１６、無効化手段１７、エッジトリガ手段１８が設けられている。時定数手段１１は、時間とともに電圧Ｖ０を上昇もしくは下降させるものである。第１電圧発生手段１２は、定電圧Ｖ１を発生するものである。第２電圧発生手段１３は、Ｖ１より低い定電圧Ｖ２を発生するものである。第１比較手段１４は、Ｖ０とＶ１とを比較するものである。第２比較手段１５は、Ｖ０とＶ２とを比較するものである。状態維持手段１６は、Ｖ０の上昇状態あるいは下降状態を維持するものである。
【００４４】
無効化手段１７は、上記同期パルスがＨｉｇｈレベル（以下、Ｈと称する）のときは、上記第１比較手段１４および上記第２比較手段１５のうちの一方を無効化対象として、すなわち本実施の形態においては第２比較手段１５を無効化対象として、その出力の上記状態維持手段１６への伝達を禁止し、一方、上記同期パルスがＬｏｗレベル（以下、Ｌと称する）のときは、上記伝達を許可するものである。
【００４５】
エッジトリガ手段１８は、上記同期パルスがＨからＬに移行した瞬間に、上記状態維持手段１６に、反転信号ＶＬ’を伝達するものである。この反転信号ＶＬ’は、上記状態維持手段１６の出力信号を、Ｖ０を下降させる信号すなわち後述のスイッチＳＷをオフする信号から、Ｖ０を上昇させる信号すなわちスイッチＳＷをオンする信号へと切り替えさせるものである。
【００４６】
図２に示すように、上記第１電圧発生手段１２および第２電圧発生手段１３は、抵抗分割電圧源として、集積回路内に形成された電圧源１９内に、中間電圧源１９ａとともに存在している。すなわち、電圧源１９内の抵抗分割にて定電圧Ｖ１，Ｖ３，Ｖ２（Ｖ１＞Ｖ３＞Ｖ２）が生成され、これらがそれぞれ上記第１電圧発生手段１２、中間電圧源１９ａ、第２電圧発生手段１３を形成している。
【００４７】
上記時定数手段１１は、集積回路にて形成された定電流発生手段１１ａを有すしている。定電流発生手段１１ａは、演算増幅器ＯＰ１、第１定電流源ＩＣ１、第２定電流源ＩＣ２を有する。演算増幅器ＯＰ１、第１定電流源ＩＣ１、第２定電流源ＩＣ２は、この順に上記中間電圧源１９ａに接続されている。そして、第１定電流源ＩＣ１には、集積回路外に取り付けた（以後、外付けと称する）の抵抗Ｒ２が接続されており、演算増幅器ＯＰ１は、この抵抗Ｒ２の両端に上記定電圧Ｖ３が発生するように、第１・第２定電流源ＩＣ１、ＩＣ２を制御する。第１定電流源ＩＣ１および第２定電流源ＩＣ２は、１対ｎの電流比の定電流として、定電流Ｘ１、Ｘ２をそれぞれ発生させる。すなわち、第２定電流源ＩＣ２には、第１定電流源ＩＣ１の電流（Ｘ１）のｎ倍の電流（Ｘ２）が流れるようになっている。
【００４８】
第２定電流源ＩＣ２の出力には、外付けのアナログのスイッチＳＷ（開閉手段）を介して、外付けの容量Ｃ１およびそれに並列に接続された外付けの抵抗Ｒ１が接続されている。容量Ｃ１および抵抗Ｒ１の、上記スイッチＳＷと反対の側は接地されている。容量Ｃ１および抵抗Ｒ１の、上記スイッチＳＷ側の端を非接地端ＴＮと称する。この非接地端ＴＮからの出力が時定数手段１１の出力、すなわち発振出力の電圧Ｖ０となっている。この回路では、スイッチＳＷがオフのときは、容量Ｃ１の電荷は抵抗Ｒ１を通じて放電されるので、Ｖ０が下降する。一方、スイッチＳＷがオンのときは、容量Ｃ１の電荷は第２定電流源ＩＣ２により充電されるので、Ｖ０が上昇するようになっている。
【００４９】
上記第１比較手段１４および上記第２比較手段１５は、それぞれコンパレータで構成され、第１比較手段１４は、非接地端ＴＮおよび第１電圧発生手段１２に接続されている。第２比較手段１５は、非接地端ＴＮおよび第２電圧発生手段１３に接続されている。
【００５０】
上記状態維持手段１６は、ＲＳフリップフロップで構成されている。上記第１比較手段１４の出力信号ＶＨは、上記ＲＳフリップフロップのリセット入力（Ｒ）に接続されている。上記第２比較手段１５の出力信号ＶＬは、無効化手段１７と、エッジトリガ手段１８とをこの順に介して、上記ＲＳフリップフロップのセット入力（Ｓ）に接続されている。上記ＲＳフリップフロップの出力（Ｑ）は、上記スイッチＳＷに接続され、同期発振回路を構成している。
【００５１】
上記無効化手段１７は、インバータ１７ａとＡＮＤゲート１７ｂとで構成されている。インバータ１７ａには、同期発振時には同期パルスが入力されるようになっている。ＡＮＤゲート１７ｂには、インバータ１７ａの出力と第２比較手段１５の出力とが入力されるようになっている。
【００５２】
上記エッジトリガ手段１８は、インバータ１８ａ、微分回路１８ｂ、ＮＡＮＤゲート１８ｃ、およびＯＲゲート１８ｄがこの順に接続されて構成されている。微分回路１８ｂは、容量Ｃ２と抵抗Ｒ３とで構成されている。インバータ１８ａには、同期発振時には上記同期パルスが入力されるようになっている。ＯＲゲート１８ｄには、無効化手段１７のＡＮＤゲート１７ｂの出力が入力されるようになっている。
【００５３】
次に、動作を説明する。なお、本実施の形態では、同期パルス入力は、Ｈがアクティブ状態であり、Ｌがインアクティブ状態であるとする。しかしながら、これに限定されず、Ｌがアクティブ状態であって、Ｈがインアクティブ状態であってもよい。このような構成は、例えば、同期パルスの入力にインバータを挿入することで実現できる。
【００５４】
まず、自走発振の動作を説明する。上記第１電圧発生手段１２、中間電圧源１９ａ、第２電圧発生手段１３は、定電圧Ｖ１，Ｖ３，Ｖ２をそれぞれ生成する。演算増幅器ＯＰ１により、抵抗Ｒ２の両端に上記定電圧Ｖ３が発生する。第１定電流源ＩＣ１および第２定電流源ＩＣ２には、１対ｎの電流比の定電流Ｘ１、Ｘ２がそれぞれ発生する。第２定電流源ＩＣ２の出力が、時定数手段１１の出力の電圧Ｖ０として、上記第１比較手段１４および第２比較手段１５に入力される。上記第１比較手段１４は、Ｖ０と、第１電圧発生手段１２から出力される定電圧Ｖ１とを比較し、その結果を上記出力信号ＶＨとして出力する。上記第２比較手段１５は、Ｖ０と、第２電圧発生手段１３から出力される定電圧Ｖ２とを比較し、その結果を上記出力信号ＶＬとして出力する。
【００５５】
第１比較手段１４の出力信号ＶＨは、上記ＲＳフリップフロップのリセット入力（Ｒ）に入力される。第２比較手段１５の出力信号ＶＬは、無効化手段１７とエッジトリガ手段１８とをこの順に通り、状態維持手段１６である上記ＲＳフリップフロップのセット入力（Ｓ）に入力される。
【００５６】
まず、状態維持手段１６の出力Ｑが入力されて、スイッチＳＷがオンとなり、容量Ｃ１の電荷が第２定電流源ＩＣ２により充電され、発振出力の電圧Ｖ０が時間とともに指数関数的に上昇する。
【００５７】
上昇を続けて、Ｖ０がＶ１と等しくなったことが第１比較手段１４で検出されると、ＶＨがＨになり、状態維持手段１６のリセット入力（Ｒ）に入力される。その結果、スイッチＳＷがオフにされる。すると、容量Ｃ１は、抵抗Ｒ１を通じて放電されるので、Ｖ０が時間とともにＶ１からＶ２まで指数関数的に下降していく。
【００５８】
下降を続けて、Ｖ０がＶ２と等しくなったことが第２比較手段１５で検出されると、ＶＬがＨになり、状態維持手段１６のセット入力（Ｓ）に入力される。なお、このとき、同期パルスが入力されていないので、すなわち同期パルスがインアクティブ状態であるので、出力信号ＶＬは無効化手段１７およびエッジトリガ手段１８を素通りする。その結果、状態維持手段１６の出力ＱがスイッチＳＷに入力されて、スイッチＳＷがオンにされる。すると、容量Ｃ１は、第２定電流源ＩＣ２の電流Ｘ２から抵抗Ｒ１に流れる電流を差し引いた電流により充電されるので、Ｖ０が時間とともにＶ２からＶ１まで指数関数的に上昇していく。
【００５９】
これを繰り返す。これにより、発振出力の電圧Ｖ０の波形として、従来同様、図９の上段、および、図３中、ｄで示したような三角波、あるいは鋸歯状波の波形が得られる。
【００６０】
次に、同期発振の動作を説明する。なお、同期パルスの周期と自走発振の周期とが異なる場合に、発振出力の振幅が変化するが、本実施の形態では、発振出力の高電位側を定電圧Ｖ１に維持しており、低電位側が変化するような形態としている。
【００６１】
まず概略を述べる。すなわち、同期パルスがＬのときは、第２比較手段１５の出力は無効化手段１７およびエッジトリガ手段１８を素通りして、状態維持手段１６のセット入力（Ｓ）に伝達される。第２比較手段１５の出力がＨであれば、状態維持手段１６が、スイッチＳＷを閉じる信号をスイッチＳＷに伝達し、スイッチＳＷをオンする。そのためＶ０が上昇する。
【００６２】
同期パルスがＨのときは、第２比較手段１５の出力は無効化手段１７により無効化される。第２比較手段１５の出力にかかわらず、同期パルスがＨからＬに変わると、エッジトリガ手段１８によりＨが状態維持手段１６のセット入力（Ｓ）に伝達される。その結果、状態維持手段１６が、スイッチＳＷを閉じる信号をスイッチＳＷに伝達し、スイッチＳＷをオンする。そのためＶ０が上昇する。
【００６３】
いずれの場合も、Ｖ０が上昇してＶ１に達すると、第１比較手段１４からＨが状態維持手段１６のリセット入力（Ｒ）に入力されるので、状態維持手段１６が、スイッチＳＷを開く信号をスイッチＳＷに伝達し、スイッチＳＷをオフする。そのためＶ０が下降する。
【００６４】
次に、詳細を示す。すなわち、（ｉ） 自走発振の周期より同期パルスの周期が長い場合には、図３中、ｂで示すように、発振出力の電圧Ｖ０がＶ２より下がり、それに応じてＶＬがＨになっても、この時点では同期パルスがＨであるので、ＶＬは無効化手段１７により無効化される。その結果、ＶＬは状態維持手段１６には伝達されない。そのため、Ｖ０の下降状態が維持される。同期パルスがＨからＬに移行すると、その瞬間に、ＶＬの無効化が解除される。その結果、ＶＬが状態維持手段１６に伝達される。そのため、状態維持手段１６が状態反転し、Ｖ０が下降から上昇に移行する。
【００６５】
（ｉｉ）自走発振の周期より同期パルスの周期が短い場合には、図３中、ａで示すように、同期パルスがＨからＬに移行すると、その瞬間に、エッジトリガ手段１８が出力信号をＨにして状態維持手段１６に伝達し、状態維持手段１６を状態反転させる。そのため、Ｖ０が下降から上昇に移行する。
【００６６】
同期パルスが消失すると、第２比較手段１５の出力信号ＶＬは再び、無効化手段１７およびエッジトリガ手段１８を常時素通りするようになる。
【００６７】
上記（ｉ）（ｉｉ） からわかるように、同期パルスがＨのときは、発振出力の電圧は、上記（ｉｉ）のように自走発振の周期より同期パルスの周期が短い場合だけでなく、上記（ｉ） のように自走発振の周期より同期パルスの周期が長い場合でも、自走発振の周期とは無関係に、同期パルスにより決まるタイミングで、下降から上昇に移行する。その結果、いずれの場合にも、発振出力には、同期パルスのＨからＬへの変化に同期した三角波あるいは鋸歯状波が出力される。また、それからわかるように、図３中、ｃで示すように、自走発振の周期と同期パルスの周期とが互いに略等しい場合でも同様の結果となる。
【００６８】
つまり、従来の回路と異なり、同期パルスの周期を自走発振の周期より短く設定しておかずに、本構成のように、同期パルスの周期を自走発振の周期と略等しくしておいても、発振出力の電圧Ｖ０の周期を同期発振の周期に一致させることができる。それゆえ、自走発振状態のときでも、同期発振状態のときでも、発振出力の電圧Ｖ０について、同一の発振周期および同一の発振振幅とすることができる。
【００６９】
またそれゆえ、自走発振状態から同期発振状態への移行の際に、発振出力の電圧を同期パルスに速やかに同期させることができる。
【００７０】
また、上記無効化手段およびエッジトリガ手段は、上記のように小規模なデジタル回路により実現可能であるため、集積回路化に適している。
【００７１】
また、今、上述のように、同期パルス入力がＬで、同期発振回路は自走発振をしているとする。
【００７２】
スイッチＳＷがオフのときに、上述のようにして電圧Ｖ０がＶ１からＶ２まで指数関数的に下降するのに要する時間をｔ１とすると、ｔ１は次の式（３）
ｔ１＝Ｃ１・Ｒ１・ｌｎ（Ｖ１／Ｖ２） ・・・（３）
で求められる。
【００７３】
スイッチＳＷがオンのときに、上述のようにして電圧Ｖ０がＶ２からＶ１まで指数関数的に上昇するのに要する時間をｔ２とすると、ｔ２は次の式（４）で求められる。
【００７４】
【数２】
【００７５】
発振周期をｔとすると、ｔ＝ｔ１＋ｔ２である。また、デューティー比をｄとすると、ｄ＝ｔ１／ｔである。したがって、式（３）（４）より、発振周期ｔおよびデューティー比ｄは、次の式（５）（６）のように求められる。
【００７６】
【数３】
【００７７】
Ｖ２、Ｖ３はそれぞれ、Ｖ１からの抵抗分割により作られているので、たとえＶ１が変化しても、これらの比は一定の値を保っている。そこで、
Ｖ２＝ｋ２・Ｖ１
Ｖ３＝ｋ３・Ｖ１
となる定数ｋ２、ｋ３を定義し、これを式（５）、（６）に代入すると、次式（７）（８）のような結果を得る。
【００７８】
【数４】
【００７９】
この結果は、発振周期ｔおよびデューティー比ｄが、外付けの抵抗Ｒ１、Ｒ２、および、同じく外付けの容量Ｃ１と、集積回路である電圧源１９内の電圧比、言い換えれば抵抗比であるｋ２、ｋ３、および、第１・第２定電流源同士の電流比ｎのみにより決定され、他の影響を受けないことを意味している。このため、集積回路化した場合に集積回路内の種々の回路素子のばらつきが、同期発振回路の発振周期およびデューティー比に与える影響が少ない。
【００８０】
また、集積回路においては、電流比ｎおよび電圧比は、容易に高精度なものを得ることができ、また、外付けの抵抗や容量も、容易に高精度なものを得ることができる。それゆえ、本実施の形態に係る同期発振回路は、正確な発振周期と、正確なデューティー比とを、容易に得ることができる。
【００８１】
また、外付けの抵抗および容量により、発振周期とデューティー比とを独立して設定することができる。すなわち、まず、上記式（８）に従い、抵抗Ｒ１とＲ２とを選択することにより、デューティー比ｄを設定する。次に、そのようにＲ１とＲ２とを選択された場合において、上記式（７）に従い、容量Ｃ１を適宜選択することにより、発振周期ｔを設定すればよい。
【００８２】
例えばＰＷＭ制御方式の昇圧型ＤＣ／ＤＣコンバータであって、同期発振回路の鋸歯状波のデューティー比でデッドバンド幅が決定されるようなＰＷＭ変調回路を採用したものに、本実施の形態に係る同期発振回路を用いることができる。ここで、デッドバンド幅とは、スイッチングパルスの最大デューティー比である。この場合には、外付けの抵抗および容量を上記のように選択することにより、任意の値の正確なデッドバンド幅とＰＷＭ周期とを得ることができ、非常に有用である。デッドバンド幅が、ある限界値よりも小さくなると、昇圧型ＤＣ／ＤＣコンバータは動作不能に陥る。よって、デッドバンド幅が、最悪の場合でもこの限界値よりも小さくならないようにする必要があり、デッドバンド幅が不正確な場合は、あらかじめ十分な余裕を持たせてデッドバンド幅を設定する必要がある。その結果、効率低下の原因となる。これに対し、本発明を用いれば、デッドバンド幅を限界値に近づけることができるので、効率向上に貢献する。
【００８３】
また、第１・第２定電流源ＩＣ１、ＩＣ２の出力インピーダンスは、理想的には無限大であるが、実際には、これらはバイポーラトランジスタやＭＯＳＦＥＴで構成され、その出力インピーダンスは有限の値を持っている。特に、ＭＯＳＦＥＴを用いた場合には、その出力インピーダンスは比較的低く、第１・第２定電流源の出力端の電圧により電流値が大きく変化する。これは、第１定電流源ＩＣ１と第２定電流源ＩＣ２との電流比ｎが崩れる一因となる。ここで、Ｖ１，Ｖ２，Ｖ３の関係を、
Ｖ３＝（Ｖ１＋Ｖ２）／２ ・・・（９）
となるように設定する。第２定電流源ＩＣ２の出力端電圧はＶ０であり、Ｖ１からＶ２までの間を直線的に変化するため、式（９）の右辺は、第２定電流源ＩＣ２の出力端電圧Ｖ０の平均値となる。そのため、第１定電流源ＩＣ１の出力端電圧Ｖ３と、第２定電流源ＩＣ２の出力端電圧Ｖ０の平均値とが一致することになる。すなわち、両定電流源にかかる電圧値（平均値）が一致する。したがって、両定電流源ＩＣ１・ＩＣ２の各出力インピーダンスが低い場合でも、第１定電流源ＩＣ１の電流Ｘ１と第２定電流源ＩＣ２の電流Ｘ２との比ｎを、正確に一定に保つことができる。それゆえ、発振周期とデューティー比との各精度が向上する。
【００８４】
なお、同期発振周期が自走発振周期よりある限界以上に長くなると、上記ＶＬが無効化手段を通過してしまい、従来の同期発振回路同様、同期パルスを入力しても同期発振動作をせず、自走発振を起こす。そのため、本実施の形態では、同期発振動作を行う条件として、下記式（１０）
自走発振周期≧同期発振周期×同期パルスのデューティー比 ・・・（１０）
を満たすように、すなわちこの制限を超えないように、自走発振周期、同期発振周期、および、同期パルスのデューティー比が設定される。
【００８５】
例えば、デューティー比が５０％の同期パルスを入力した場合は、自走発振周期が同期発振周期の２倍以上であれば、同期発振動作を行える。なお、デューティー比が５０％の同期パルスは、分周等の方法によって容易に得ることができる。このように、ある程度までは同期パルスのデューティー比が大きくても、不具合なく同期発振動作を行うことができる。
【００８６】
〔実施の形態２〕
本発明の他の実施の形態について図４および図５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【００８７】
図４および図５に示すように、本実施の形態では、実施の形態１と異なり、第１比較手段１４の出力が、無効化手段１７とエッジトリガ手段１８とを介して状態維持手段１６のリセット入力（Ｒ）に接続され、第２比較手段１５の出力はそのまま状態維持手段１６のセット入力（Ｓ）に接続されている。
【００８８】
同期パルスの周期と自走発振の周期とが異なる場合に、発振出力の振幅が変化するが、本実施の形態では、発振出力の低電位側を定電圧Ｖ２に維持しており、高電位側が変化するような形態としている。
【００８９】
エッジトリガ手段１８は、上記同期パルスがＨからＬに移行した瞬間に、上記状態維持手段１６に、反転信号ＶＨ’を伝達する。この反転信号ＶＨ’は、上記状態維持手段１６の出力信号を、Ｖ０を上昇させる信号すなわちスイッチＳＷをオンする信号から、Ｖ０を下降させる信号すなわちスイッチＳＷをオフする信号へと切り替えさせる。
【００９０】
動作は基本的には実施の形態１と同様である。すなわち、同期パルスがＬのときは、第１比較手段１４の出力は無効化手段１７およびエッジトリガ手段１８を素通りして、状態維持手段１６のリセット入力（Ｒ）に伝達される。第１比較手段１４の出力がＨであれば、状態維持手段１６が、スイッチＳＷを開く信号をスイッチＳＷに伝達し、スイッチＳＷをオフする。そのためＶ０が下降する。
【００９１】
同期パルスがＨのときは、第１比較手段１４の出力は無効化手段１７により無効化される。第１比較手段１４の出力にかかわらず、同期パルスがＨからＬに変わると、エッジトリガ手段１８によりＨが状態維持手段１６のリセット入力（Ｒ）に伝達される。その結果、状態維持手段１６が、スイッチＳＷを開く信号をスイッチＳＷに伝達し、スイッチＳＷをオフする。そのためＶ０が下降する。
【００９２】
いずれの場合も、Ｖ０が下降してＶ２に達すると、第２比較手段１５からＨが状態維持手段１６のセット入力（Ｓ）に入力されるので、状態維持手段１６が、スイッチＳＷを閉じる信号をスイッチＳＷに伝達し、スイッチＳＷをオンする。そのためＶ０が上昇する。
【００９３】
〔実施の形態３〕
本発明のさらに他の実施の形態について図６に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【００９４】
図６に示すように、本実施の形態では、実施の形態１と異なり、エッジトリガ手段１８が、微分回路ではなく、Ｄフリップフロップ１８ｅおよびＯＲゲート１８ｄとにより構成されており、同期パルスがＣＫに入力され、出力ＱがＯＲゲート１８ｄに入力され、リセット入力（Ｒ）は状態維持手段１６としてのＲＳフリップフロップの出力Ｑに接続されている。
【００９５】
同期パルスがＨからＬへと変化すると、Ｄフリップフロップ１８ｅがトリガされ、Ｄフリップフロップ１８ｅの出力ＱがＨになる。これにより状態維持手段１６がセットされる。その結果、状態維持手段１６の出力ＱがＨになる。すると、それがＤフリップフロップ１８ｅのリセット入力（Ｒ）に入力されるので、Ｄフリップフロップ１８ｅがリセットされ、その出力ＱがＬに戻る。
【００９６】
実施の形態１または２のようにエッジトリガ手段に微分回路を使用した場合には、微分時定数が小さすぎると、上記状態維持手段のトリガが不確実になる。一方、微分時定数が大きすぎると、第１比較手段１４の出力ＶＨがＨになるときまでにエッジトリガ手段１８の出力がＬにならない。すなわち、なかなかエッジトリガ手段１８の出力がＬにならないので、そのうちに、第１比較手段１４の出力ＶＨがＨになってしまうということである。そのため、発振動作が正常に行われなくなる。これを防ぐために、時定数の決定には注意が必要となる。
【００９７】
一方、上記のような本実施の形態に係る構成においては、状態維持手段１６の動作を確認すると、すぐに、エッジトリガ手段１８が、エッジトリガ手段１８から状態維持手段１６へのトリガパルス（反転信号ＶＬ’）を打ち切る。このため、上記のような問題が発生しない。また、微分回路に使用する抵抗と容量とは、集積回路化した場合に大きな面積が必要になるが、本実施の形態ではこれが不要になるため、集積回路内でエッジトリガ手段を実現するための面積が小さくて済み、製造コスト等の点で有利になる。
【００９８】
〔実施の形態４〕
本発明のさらに他の実施の形態について図７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【００９９】
図７に示すように、本実施の形態では、実施の形態３と異なり、無効化手段１７において、同期パルスとインバータ１７ａとの間に、遅延回路１７ｃが設けられている。この遅延回路１７ｃは、同期パルスがインアクティブになってからも、エッジトリガ手段１８から状態維持手段１６へトリガパルス（反転信号ＶＬ’）が伝播する際の遅延時間以上の間、第２比較手段１５の無効化状態を維持する、すなわち無効化の解除を遅延するためのものである。
【０１００】
実施の形態１ないし３においては、無効化手段１７の遅延時間がエッジトリガ手段１８の遅延時間より短いと、（１） 同期パルスの周期が自走発振の周期より短い場合には、エッジトリガ手段１８のトリガパルスにより状態維持手段１６がトリガされて状態反転するのに対し、（２） 同期パルスの周期が自走発振の周期より長い場合には、状態維持手段１６は、無効化手段１７からの無効化解除信号によりトリガされて状態反転する。したがって、同期パルスと発振出力との間には、上記２通りの位相差が発生することになる。そのため、本発明の目的の一つを達成するために自走発振周期と同期発振周期とを互いに近づけていったときに、自走発振周期と同期発振周期とが近いために、同期パルスと発振出力との間の位相差が、上記２通りの位相差同士の間をランダムに遷移し、そのため発振周期にわずかにゆらぎが生じることがある。
【０１０１】
これに対し、本実施の形態では、無効化手段１７に、エッジトリガ手段１８の遅延時間以上の遅延時間を生成するための遅延回路１７ｃを上記のように挿入することにより、自走発振の周期と同期パルスの周期との大小関係にかかわらず、必ず、エッジトリガ手段１８の出力で状態維持手段１６にトリガをかけることができ、上記の問題を解決することができる。
【０１０２】
なお、図７では、エッジトリガ手段１８が、実施の形態３同様、Ｄフリップフロップであるが、これに限定されず、実施の形態１、２同様の構成でもよい。
【０１０３】
なお、本発明に係る同期発振回路を、下記のように構成してもよい。すなわち、同期発振回路は、時間とともに電圧Ｖ０を上昇もしくは下降させる時定数手段と、定電圧Ｖ１を発生する第１電圧発生手段と、Ｖ１より低い定電圧Ｖ２を発生する第２電圧発生手段と、Ｖ０とＶ１とを比較する第１比較手段と、Ｖ０とＶ２とを比較する第２比較手段と、第１比較手段の出力ＶＨを受けて、Ｖ０がＶ１よりも高くなったとき、時定数手段に作用してＶ０を下降させるとともにその状態を維持し、第２比較手段の出力ＶＬを受けてＶ０がＶ２よりも低くなったとき、もしくは同期パルスの入力により時定数手段に作用してＶ０を上昇させるとともにその状態を維持する状態維持手段とを備え、Ｖ０を発振出力として得る同期発振回路において、同期パルスがアクティブの期間に第２比較手段の出力ＶＬを無効にする無効化手段と、同期パルスのアクティブからインアクティブへの変化を検出して状態維持手段に作用し、Ｖ０を上昇させるとともにその状態を維持させるエッジトリガ手段とを備えている。
【０１０４】
また、上記構成において、下記のように構成してもよい。すなわち、無効化手段が、同期パルスがアクティブの期間に、第２比較手段の出力ＶＬの代わりに、第１比較手段の出力ＶＨを無効にする。そして、エッジトリガ手段が、同期パルスのアクティブからインアクティブへの変化を検出して状態維持手段に作用し、Ｖ０を下降させるとともにその状態を維持させる。
【０１０５】
また、上記構成において、下記のように構成してもよい。すなわち、時定数手段が、互いに並列接続され各々の一端が接地された第１容量Ｃ１および第１抵抗Ｒ１と、電圧Ｖ３を発生する第３電圧発生手段と、第２抵抗Ｒ２と、第３電圧発生手段の電圧Ｖ３を第２抵抗Ｒ２に印加したときに抵抗Ｒ２に流れる電流に比例した定電流を発生させる定電流発生手段と、この定電流を第１容量Ｃ１および第１抵抗Ｒ１の他端へ流入させ、もしくは流入させないようにする開閉手段ＳＷを備え、前記他端を時定数手段の出力Ｖ０とし、開閉手段ＳＷの開閉によりＶ０を上昇もくは下降させる。
【０１０６】
また、上記構成において、下記のように構成してもよい。すなわち、エッジトリガ手段を構成している第３電圧発生手段の電圧Ｖ３が、Ｖ１とＶ２との平均値となる。
【０１０７】
また、上記構成において、下記のように構成してもよい。すなわち、エッジトリガ手段が、同期パルスのアクティブからインアクティブへの変化により状態維持手段に作用してその状態を変化させ、その状態維持手段の状態の変化を検出して状態維持手段への作用を解除する。
【０１０８】
また、上記構成において、下記のように構成してもよい。すなわち、無効化手段が、同期パルスがインアクティブになってから、エッジトリガ手段の伝播遅延時間以上経過後、無効化状態を解除する。
【０１０９】
【発明の効果】
以上のように、本発明の請求項１に記載の同期発振回路は、 発振出力の電圧Ｖ０を生成する発振出力生成手段と、上記電圧Ｖ０が定電圧Ｖ１より高いことを検出すると、その出力信号ＶＨをインアクティブ状態からアクティブ状態へ移行させる第１比較手段と、上記電圧Ｖ０が、定電圧Ｖ１より低い定電圧Ｖ２より低いことを検出すると、その出力信号ＶＬをインアクティブ状態からアクティブ状態へ移行させる第２比較手段と、上記信号ＶＨのアクティブ状態を伝達されると、制御信号として、上記電圧Ｖ０を時間とともに下降させる下降信号を上記発振出力生成手段に出力し、一方、上記信号ＶＬのアクティブ状態を伝達されると、制御信号として、上記電圧Ｖ０を時間とともに上昇させる上昇信号を上記発振出力生成手段に出力する状態維持手段と、を備え、同期発振のための同期パルスの入力のないときには、上記状態維持手段による上記発振出力生成手段の制御に基づき自走発振し、上記同期パルスの入力のあるときには、その同期パルスに基づき同期発振する同期発振回路において、上記同期パルスがアクティブ状態のときは、上記第１比較手段および上記第２比較手段のうちの一方を無効化対象として、その出力のアクティブ状態の、上記状態維持手段への伝達を禁止し、一方、上記同期パルスがインアクティブ状態のときは、上記伝達を許可する無効化手段と、上記同期パルスがアクティブ状態からインアクティブ状態に移行したときに、上記状態維持手段の状態反転として、上記状態維持手段の上記制御信号を上記下降信号と上記上昇信号との間で切り替えさせる反転信号を上記状態維持手段に入力するエッジトリガ手段とが設けられている構成である。
【０１１０】
それゆえ、自走発振状態のときでも、同期発振状態のときでも、発振出力の電圧について、同一の発振周期および同一の発振振幅とすることができるという効果を奏する。
【０１１１】
また、自走発振状態から同期発振状態への移行の際に、発振出力の電圧を同期パルスに速やかに同期させることができるという効果を奏する。
【０１１２】
また、発振出力の電圧Ｖ０が規定の下限値（Ｖ２）を下回らないようにすることができ、またそれゆえ発振振幅の変動を抑えることができるという効果を奏する。
【０１１３】
また、同期パルスが消失した後は、上記公報の技術と異なり、Ｖ２を元の値に戻すための時間のロスを生むことなく、スムーズに自走発振に移行して安定した発振周期や発振振幅を実現することができるという効果を奏する。
【０１１４】
請求項２に記載の同期発振回路は、請求項１の構成に加えて、上記発振出力生成手段が、上記電圧Ｖ１と上記電圧Ｖ２との平均値に等しい電圧Ｖ３を発生させる中間電圧源と、第２抵抗Ｒ２と、上記電圧Ｖ３を上記第２抵抗Ｒ２に印加して、上記第２抵抗Ｒ２に流れる定電流Ｘ１を発生させる第１定電流源と、上記定電流Ｘ１に対して電流比ｎ倍の定電流Ｘ２を発生させる第２定電流源と、互いに並列接続されて一端がそれぞれ接地された第１容量Ｃ１および第１抵抗Ｒ１と、上記定電流Ｘ２の、上記第１容量Ｃ１および上記第１抵抗Ｒ１の非接地端ＴＮへの流入のオンオフを切り替えることにより、上記非接地端ＴＮの電圧を昇降させる開閉手段とを備えており、上記非接地端ＴＮの電圧を、上記発振出力の電圧Ｖ０として出力する構成である。
【０１１５】
それゆえ、請求項１の構成による効果に加えて、発振周期とデューティー比との精度を向上させることができるという効果を奏する。
【０１１６】
請求項３に記載の同期発振回路は、請求項１の構成に加えて、上記エッジトリガ手段が、上記状態維持手段の状態反転を検出すると、上記反転信号を上記状態維持手段に入力するのを停止する構成である。
【０１１７】
それゆえ、請求項１の構成による効果に加えて、発振動作を確実に正常に行うことができるという効果を奏する。
【０１１８】
また、製造コストの増大を防止することができるという効果を奏する。
【０１１９】
請求項４に記載の同期発振回路は、請求項１の構成に加えて、上記無効化手段が、上記エッジトリガ手段の遅延時間以上の遅延時間を有する構成である。
【０１２０】
それゆえ、請求項１の構成による効果に加えて、より安定した同期発振を行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る同期発振回路の一構成例を示すブロック図である。
【図２】図１の同期発振回路の構成を示す回路図である。
【図３】図１の同期発振回路における電圧波形および各パルスを示すタイムチャートである。
【図４】本発明に係る同期発振回路の他の構成例を示すブロック図である。
【図５】図４の同期発振回路の構成を示す回路図である。
【図６】本発明に係る同期発振回路のさらに他の構成例を示す回路図である。
【図７】本発明に係る同期発振回路のさらに他の構成例を示す回路図である。
【図８】従来の同期発振回路の構成例を示すブロック図である。
【図９】従来の同期発振回路における電圧波形および各パルスを示すタイムチャートである。
【符号の説明】
１１ 時定数手段（発振出力生成手段）
１１ａ 定電流発生手段
１２ 第１電圧発生手段
１３ 第２電圧発生手段
１４ 第１比較手段
１５ 第２比較手段
１６ 状態維持手段
１７ 無効化手段
１７ａ インバータ
１７ｂ ＡＮＤゲート
１７ｃ 遅延回路
１８ エッジトリガ手段
１８ａ インバータ
１８ｂ 微分回路
１８ｃ ＮＡＮＤゲート
１８ｄ ＯＲゲート
１８ｅ Ｄフリップフロップ
１９ 電圧源
１９ａ 中間電圧源
Ｃ１ 第１容量
Ｃ２ 容量
ＩＣ１ 第１定電流源
ＩＣ２ 第２定電流源
ＯＰ１ 演算増幅器
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 抵抗
ＳＷ スイッチ（開閉手段）
ＴＮ 非接地端
Ｖ０ 電圧
Ｖ１、Ｖ２、Ｖ３ 定電圧
ＶＨ 出力信号
ＶＬ 出力信号
ＶＨ’ 反転信号
ＶＬ’ 反転信号
Ｘ１、Ｘ２ 定電流
【発明の属する技術分野】
本発明は、ＰＷＭ（パルス幅変調）回路に用いる信号としての、鋸歯状波もしくは三角波形状の、同期機能を有する信号を発振する同期発振回路に関するものである。
【０００２】
【従来の技術】
いわゆるＰＷＭ（パルス幅変調）回路に用いる信号として、鋸歯状波もしくは三角波形状の、同期機能を有する信号を発振する同期発振回路が種々開発されている。
【０００３】
このような同期発振回路をデジタル機器の電源用ＩＣに用いる場合には、通常時は、機器中のマイコン等の動作クロックと同期した信号を同期パルスとして用い、同期発振にて動作させる。しかし、電源投入時等のように、上記動作クロックが安定して供給されない時には、自走発振にて動作させる。
【０００４】
このような同期発振回路の構成例（従来技術１）を図８に示す。また、図９は、図８の回路における動作説明のためのタイムチャートである。
【０００５】
図８に示すように、この同期発振回路には、時定数手段５１、第１電圧発生手段５２、第２電圧発生手段５３、第１比較手段５４、第２比較手段５５、状態維持手段５６、論理和回路５７が設けられている。時定数手段５１は、時間とともに電圧Ｖ０を上昇もしくは下降させるものである。第１電圧発生手段５２は、定電圧Ｖ１を発生するものである。第２電圧発生手段５３は、Ｖ１より低い定電圧Ｖ２を発生するものである。第１比較手段５４は、Ｖ０とＶ１とを比較するものである。第２比較手段５５は、Ｖ０とＶ２とを比較するものである。状態維持手段５６は、Ｖ０の上昇状態あるいは下降状態を維持するものである。論理和回路５７は、第２比較手段５５の出力と同期パルスとの論理和を状態維持手段５６に与えるものである。
【０００６】
まず、同期パルスがＬｏｗレベル（以下、Ｌと称する）のときを考える。図９中、上段に示すように、電源投入後、時定数手段５１の出力電圧Ｖ０が上昇しようとする状態であったとすると、時定数手段５１により、Ｖ０は時間とともに上昇し、やがてＶ１に達する。Ｖ０がＶ１に達すると、第１比較手段５４の出力ＶＨがＨｉｇｈレベル（以下、Ｈと称する）になり、状態維持手段５６の出力が反転する。そのため、Ｖ０は下降し始める。下降し始めてＶＨがＬになった後も、状態維持手段５６の働きにより、下降状態は維持される。Ｖ０が下降してＶ２に達すると、第２比較手段５５の出力ＶＬがＨになり、論理和回路５７の出力もＨになって状態維持手段５６の状態を反転させる。そのため、Ｖ０は再び上昇を始める。このような動作を繰り返して、この回路は自走発振動作を行い、Ｖ０は、Ｖ１とＶ２との間を往復する、三角波もしくは鋸歯状波となる。
【０００７】
この場合において、図９中、下段に示すように、自走発振周期よりも周期の短い同期パルスが入力される。すると、図９中、中段に示すように、同期パルスがＨになった瞬間に、論理和回路５７の出力もＨになり、状態維持手段５６の状態を反転させる。そのため、同期パルスの立ち上がりに同期してＶ０が上昇し始める。Ｖ０がＶ１に達すると、状態維持手段５６の状態が反転し、Ｖ０は下降し始める。そして、次の同期パルスの入力で、状態維持手段５６の状態が反転し、Ｖ０は再び上昇を始める。このような動作を繰り返して、この回路は、同期パルスに同期した同期発振動作を行う。
【０００８】
上述のように、このような同期発振回路は、デジタル機器の電源用ＩＣに用いられる場合には、通常時は同期発振にて動作し、動作クロックが安定して供給されない時には自走発振にて動作する。したがって、電源安定化のためには、同期発振時の状態と自走発振時の状態との二つの状態における発振周期が同じであることが理想である。
【０００９】
しかしながら、上記従来の同期発振回路においては、同期パルスの周期が自走発振の周期より長いと、同期パルスよりも前に第２比較手段５５の出力ＶＬがＨになるため、その時点で状態維持手段５６の状態が反転してしまい、正常な同期発振が行われない。そのため、同期パルスの周期は自走発振の周期より短くする必要がある。その結果、同期発振時の発振周期は、自走発振時の発振周期より短くなる。また、同期発振時の発振振幅も、自走発振時の発振振幅より小さくなる。
【００１０】
このような問題を解決するため、特開平１−２１６６０５号公報に開示された技術（従来技術２）によれば、図８の構成において、同期パルス検出回路が同期パルスの有無を検出し、同期パルスが存在する場合には、Ｖ２を引き下げる。これにより、第２比較手段５５の出力（ＶＬ）を無効化する。それゆえ、同期発振時でも、自走発振時と等しい発振周期、発振振幅での発振を可能にしている。
【００１１】
なお、発振波形が鋸歯状波で、立ち上がりの期間が短い場合には、同期パルスのデューティー比が大きいと、状態維持手段５６の機能が相反する二つの入力が競合する。そのため、発振が正常に行われない。したがって、同期パルスのデューティー比はある程度小さくする必要がある。
【００１２】
【発明が解決しようとする課題】
同期パルスは、ＨとＬとを繰り返している。このため、上記特開平１−２１６６０５号公報に開示された技術では、同期パルスが消失したことを同期パルス検出回路が検出するためには、同期パルスが最後にＬになってから、一定期間再びＨにならないことを確かめる必要がある。その間は、同期パルスが実際には消失しているにもかかわらず、第２比較手段５５の出力ＶＬが無効化されてしまう。そのため、発振出力の電圧Ｖ０が一時的に、規定の下限値であるＶ２を大きく下回ってしまう。またそれゆえ、発振振幅が変動してしまうという問題がある。
【００１３】
また、Ｖ２は、その電圧が雑音や他の回路からの干渉により変動しないように、容量（コンデンサ）で接地する場合が多いが、その場合、第２比較手段５５の出力ＶＬを無効化するためにＶ２を引き下げると、同期パルスが消失して無効化が解除された後、Ｖ２が元の電圧に戻るまでに時間がかかる。その結果、同期発振からスムーズに自走発振に移行することができず、その間、発振周期や発振振幅が安定しないという問題がある。
【００１４】
本発明は、上記問題点に鑑みなされたものであり、その目的は、（１）自走発振状態のときでも、同期発振状態のときでも、発振出力の電圧について、同一の発振周期および同一の発振振幅とすることができ、またそれゆえ、自走発振状態から同期発振状態への移行の際に、発振出力の電圧を同期パルスに速やかに同期させることができ、また、（２）発振出力の電圧が規定の下限値（Ｖ２）を下回らないようにし、またそれゆえ発振振幅の変動を抑えることができ、また、（３）同期パルスが消失した後には、同期発振からスムーズに自走発振に移行して安定した発振周期や発振振幅を実現することができる同期発振回路を提供することにある。
【００１５】
【課題を解決するための手段】
上記の課題を解決するため、請求項１記載の同期発振回路は、発振出力の電圧Ｖ０を生成する発振出力生成手段と、上記電圧Ｖ０が定電圧Ｖ１より高いことを検出すると、その出力信号ＶＨをインアクティブ状態からアクティブ状態へ移行させる第１比較手段と、上記電圧Ｖ０が、定電圧Ｖ１より低い定電圧Ｖ２より低いことを検出すると、その出力信号ＶＬをインアクティブ状態からアクティブ状態へ移行させる第２比較手段と、上記信号ＶＨのアクティブ状態を伝達されると、制御信号として、上記電圧Ｖ０を時間とともに下降させる下降信号を上記発振出力生成手段に出力し、一方、上記信号ＶＬのアクティブ状態を伝達されると、制御信号として、上記電圧Ｖ０を時間とともに上昇させる上昇信号を上記発振出力生成手段に出力する状態維持手段とを備え、同期発振のための同期パルスの入力のないときには、上記状態維持手段による上記発振出力生成手段の制御に基づき自走発振し、上記同期パルスの入力のあるときには、その同期パルスに基づき同期発振する同期発振回路において、上記同期パルスがアクティブ状態のときは、上記第１比較手段および上記第２比較手段のうちの一方を無効化対象として、その出力のアクティブ状態の、上記状態維持手段への伝達を禁止し、一方、上記同期パルスがインアクティブ状態のときは、上記伝達を許可する無効化手段と、上記同期パルスがアクティブ状態からインアクティブ状態に移行したときに、上記状態維持手段の状態反転として、上記状態維持手段の上記制御信号を上記下降信号と上記上昇信号との間で切り替えさせる反転信号を上記状態維持手段に入力するエッジトリガ手段とが設けられていることを特徴としている。
【００１６】
以下、説明の便宜上、発振出力の電圧Ｖ０が下降から上昇に移行するタイミングを制御する場合について説明する。しかし、発振出力の電圧Ｖ０が上昇から下降に移行するタイミングを制御する場合についても同様である。
【００１７】
また、アクティブ状態がＨｉｇｈレベル（以下、Ｈと称する）でありインアクティブ状態がＬｏｗレベル（以下、Ｌと称する）であるとして説明するが、逆に、アクティブ状態がＬでありインアクティブ状態がＨであってもよい。
【００１８】
また、第２比較手段がその出力ＶＬのアクティブ状態を状態維持手段に伝達するのを禁止することを、無効化と称する。
【００１９】
上記状態維持手段は、上記第１・第２比較手段の両出力に基づき、（１） 上記電圧Ｖ０を時間とともに上昇させる上記上昇信号を上記発振出力生成手段に出力する上昇制御状態と、（２） 上記電圧Ｖ０を時間とともに下降させる上記下降信号を上記発振出力生成手段に出力する下降制御状態との間で、状態反転するようになっている。そして、上記信号ＶＨのアクティブ状態およびＶＬのアクティブ状態のいずれもが伝達されないと、上記電圧Ｖ０の現在の昇降状態を維持するように上記発振出力生成手段を制御する。
【００２０】
（１）上記構成によれば、まず、（ア） 同期パルスがインアクティブ状態のときは、第２比較手段の出力ＶＬは、無効化手段およびエッジトリガ回路を素通りし、状態維持手段に伝達される。そのため、自走発振が行われる。自走発振のときは、図３中、ｄで示すように、電圧Ｖ０は従来と同様にしてＶ１とＶ２との間で変化する。
【００２１】
（イ） 同期パルスがアクティブ状態のとき、すなわち同期パルスが入力されたときは、（ｉ） 自走発振の周期より同期パルスの周期が長い場合と、（ｉｉ）自走発振の周期より同期パルスの周期が短い場合とに分けて述べる。
【００２２】
（ｉ） 自走発振の周期よりも同期パルスの周期が長い場合には、図３中、ｂで示すように、発振出力の電圧Ｖ０がＶ２より下がり、それに応じてＶＬがアクティブ状態になっても、この時点では同期パルスがアクティブ状態であるので、ＶＬは無効化手段により無効化される。その結果、ＶＬは状態維持手段には伝達されない。そのため、Ｖ０の下降状態が維持される。同期パルスがアクティブ状態からインアクティブ状態に移行すると、その瞬間に、ＶＬの無効化が解除される。その結果、ＶＬが状態維持手段に伝達される。そのため、状態維持手段が状態反転し、Ｖ０が下降から上昇に移行する。
【００２３】
（ｉｉ）自走発振の周期よりも同期パルスの周期が短い場合には、図３中、ａで示すように、同期パルスがアクティブ状態からインアクティブ状態に移行すると、その瞬間に、エッジトリガ手段が上記反転信号を発生させて状態維持手段に伝達し、状態維持手段を状態反転させる。そのため、Ｖ０が下降から上昇に移行する。
【００２４】
なお、同期パルスが消失してインアクティブ状態になると、第２比較手段の出力ＶＬは再び、無効化手段およびエッジトリガ手段を常時素通りするようになる。
【００２５】
上記（ｉ）（ｉｉ） からわかるように、同期パルスがアクティブ状態のときは、発振出力の電圧は、上記（ｉｉ）のように自走発振の周期より同期パルスの周期が短い場合だけでなく、上記（ｉ） のように自走発振の周期より同期パルスの周期が長い場合でも、自走発振の周期とは無関係に、同期パルスにより決まるタイミングで、下降から上昇に移行する。その結果、いずれの場合にも、発振出力には、同期パルスのアクティブ状態からインアクティブ状態への変化に同期した三角波あるいは鋸歯状波が出力される。また、それからわかるように、図３中、ｃで示すように、自走発振の周期と同期パルスの周期とが互いに等しい場合でも同様の結果となる。
【００２６】
つまり、従来の回路（従来技術１）と異なり、同期パルスの周期を自走発振の周期より短く設定しておかずに、本構成のように、同期パルスの周期を自走発振の周期と等しくしておいても、発振出力の電圧の周期を同期発振の周期に一致させることができる。それゆえ、自走発振状態のときでも、同期発振状態のときでも、発振出力の電圧について、同一の発振周期および同一の発振振幅とすることができる。
【００２７】
またそれゆえ、自走発振状態から同期発振状態への移行の際に、発振出力の電圧を同期パルスに速やかに同期させることができる。
【００２８】
（２）また、自走発振状態のときでも同期発振状態のときでも同一の発振周期および同一の発振振幅とするうえで、同期パルスがインアクティブになればただちにＶＬの無効化を解除する。すなわち、上記公報（従来技術２）と異なり、今が同期パルスが全く出力されていない状態であることを検出できるまで待って、それからＶＬの無効化を解除するといった処理を行う必要がない。そのため、発振出力の電圧Ｖ０が一時的にでもＶ２を大きく下回ることがない。それゆえ、発振出力の電圧Ｖ０が規定の下限値（Ｖ２）を下回らないようにすることができ、またそれゆえ発振振幅の変動を抑えることができる。
【００２９】
（３）また、上述のように、上記公報の技術（従来技術２）と異なり、Ｖ２を引き下げておく必要がない。それゆえ、同期パルスが消失した後は、上記公報の技術と異なり、Ｖ２を元の値に戻すための時間のロスを生むことなく、スムーズに自走発振に移行して安定した発振周期や発振振幅を実現することができる。
【００３０】
請求項２記載の同期発振回路は、請求項１の構成に加えて、上記発振出力生成手段が、上記電圧Ｖ１と上記電圧Ｖ２との平均値に等しい電圧Ｖ３を発生させる中間電圧源と、第２抵抗Ｒ２と、上記電圧Ｖ３を上記第２抵抗Ｒ２に印加して、上記第２抵抗Ｒ２に流れる定電流Ｘ１を発生させる第１定電流源と、上記定電流Ｘ１に対して電流比ｎ倍の定電流Ｘ２を発生させる第２定電流源と、互いに並列接続されて一端がそれぞれ接地された第１容量Ｃ１および第１抵抗Ｒ１と、上記定電流Ｘ２の、上記第１容量Ｃ１および上記第１抵抗Ｒ１の非接地端ＴＮへの流入のオンオフを切り替えることにより、上記非接地端ＴＮの電圧を昇降させる開閉手段とを備えており、上記非接地端ＴＮの電圧を、上記発振出力の電圧Ｖ０として出力することを特徴としている。
【００３１】
上記の構成により、上記第１定電流源の出力電圧は、Ｖ３であり、これが、上記電圧Ｖ１と上記電圧Ｖ２との平均値に等しい。一方、上記第２定電流源の出力電圧は、上記発振出力の電圧Ｖ０であり、上述のようにＶ１とＶ２との間で変化する。つまり、上記第１定電流源にかかる電圧（Ｖ３）と、上記第２定電流源にかかる電圧（Ｖ０）の平均値とが互いに等しい。したがって、上記第１・第２定電流源の各出力インピーダンスが低い場合でも、上記第１・第２定電流源間の電流比ｎを、正確に一定に保つことができる。すなわち、Ｒ１、Ｒ２、Ｃ１、Ｖ１、Ｖ２、Ｖ３と、上記ｎとを正確に一定に保つことができる。ここで、発振周期ｔとデューティー比ｄとは、次の式（１）および式（２）により求められる。ただし、式において、ｋ２＝Ｖ２／Ｖ１、ｋ３＝Ｖ３／Ｖ１である。
【００３２】
【数１】
それゆえ、式（１）および式（２）により、請求項１の構成に加えて、発振周期とデューティー比との精度を向上させることができる。
【００３４】
請求項３記載の同期発振回路は、請求項１の構成に加えて、上記エッジトリガ手段が、上記状態維持手段の状態反転を検出すると、上記反転信号を上記状態維持手段に入力するのを停止することを特徴としている。
【００３５】
例えば上記エッジトリガ手段を微分回路で構成した場合には、微分時定数が小さすぎると、上記状態維持手段への上記反転信号の伝達が不確実になる恐れがある。一方、微分時定数が大きすぎると、上記状態反転により上記発振出力の電圧Ｖ０の昇降方向が変化した後も、上記エッジトリガ手段の上記反転信号の出力がなかなか停止せず、過度の上昇または降下によりＶ０がＶ１ないしＶ２の範囲を逸脱してしまう恐れがある。このように、上記状態維持手段の上記発振出力生成手段への制御が正常に行えないため、発振動作が正常に行われなくなる。
【００３６】
これに対し、上記本構成によれば、上記エッジトリガ手段が、上記状態維持手段の状態反転を検出するようになっており、検出すると、上記状態維持手段を状態反転させるための上記反転信号を上記状態維持手段に入力するのを停止（解除）する。したがって、上記状態維持手段への上記反転信号の伝達が不確実になる恐れがなく、また、過度の上昇または降下によりＶ０がＶ１ないしＶ２の範囲を逸脱してしまう恐れがない。それゆえ、請求項１の構成に加えて、発振動作を確実に正常に行うことができる。
【００３７】
また、微分回路に使用する抵抗と容量とは、上記同期発振回路を集積回路化した場合に大きな面積を必要とするが、このような部品が不要になるため、集積回路内で上記エッジトリガ手段を設けるための面積が小さくて済む。それゆえ、請求項１の構成に加えて、製造コストの増大を防止することができる。
【００３８】
請求項４記載の同期発振回路は、請求項１の構成に加えて、上記無効化手段が、上記エッジトリガ手段の遅延時間以上の遅延時間を有することを特徴としている。
【００３９】
請求項１の構成によれば、上記無効化手段の遅延時間が上記エッジトリガ手段の遅延時間より短いと、（ａ） 同期パルスの周期が自走発振の周期より短い場合には、エッジトリガ手段により指示されるタイミングで上記状態維持手段が状態反転を行うが、（ｂ） 同期パルスの周期が自走発振の周期より長い場合には、無効化手段により指示されるタイミングで上記状態維持手段が状態反転を行う。
【００４０】
このため、同期パルスと発振出力との間の位相差には、上記（ａ）（ｂ）の２通りが存在することになる。この結果、自走発振周期と同期発振周期とが互いに近い場合には、発振出力の周期がこの２つの位相差間をランダムに遷移し、発振出力の周期にわずかにゆらぎが生じることがある。
【００４１】
これに対して、上記本構成によれば、上記無効化手段の遅延時間が上記エッジトリガ手段の遅延時間以上である。そのため、無効化手段は、同期パルスがインアクティブ状態になってから、エッジトリガ手段の遅延時間以上経過した後に、無効化状態を解除することになる。その結果、（ａ） 同期パルスの周期が自走発振の周期より短い場合だけでなく、（ｂ） 同期パルスの周期が自走発振の周期より長い場合でも、すなわち、自走発振の周期と同期パルスの周期との大小関係にかかわらず、上記状態維持手段の状態反転は、必ず、エッジトリガ手段により指示されるタイミングで行われる。したがって、発振出力の周期にゆらぎが生じない。それゆえ、請求項１の構成に加えて、より安定した同期発振を行うことができる。
【００４２】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図３に基づいて説明すれば、以下の通りである。
本実施の形態に係る同期発振回路は、いわゆるＰＷＭ（パルス幅変調）回路に用いる信号として、鋸歯状波もしくは三角波形状の、同期機能を有する信号を発振するものである。この同期発振回路をデジタル機器の電源用ＩＣに用いる場合には、通常時は、機器中のマイコン等の動作クロックと同期した信号を同期パルスとして用い、同期発振にて動作させる。一方、電源投入時等のように、上記動作クロックが安定して供給されない時には、自走発振にて動作させるようになっている。
【００４３】
図１および図２に示すように、この同期発振回路には、時定数手段（発振出力生成手段）１１、第１電圧発生手段１２、第２電圧発生手段１３、第１比較手段１４、第２比較手段１５、状態維持手段１６、無効化手段１７、エッジトリガ手段１８が設けられている。時定数手段１１は、時間とともに電圧Ｖ０を上昇もしくは下降させるものである。第１電圧発生手段１２は、定電圧Ｖ１を発生するものである。第２電圧発生手段１３は、Ｖ１より低い定電圧Ｖ２を発生するものである。第１比較手段１４は、Ｖ０とＶ１とを比較するものである。第２比較手段１５は、Ｖ０とＶ２とを比較するものである。状態維持手段１６は、Ｖ０の上昇状態あるいは下降状態を維持するものである。
【００４４】
無効化手段１７は、上記同期パルスがＨｉｇｈレベル（以下、Ｈと称する）のときは、上記第１比較手段１４および上記第２比較手段１５のうちの一方を無効化対象として、すなわち本実施の形態においては第２比較手段１５を無効化対象として、その出力の上記状態維持手段１６への伝達を禁止し、一方、上記同期パルスがＬｏｗレベル（以下、Ｌと称する）のときは、上記伝達を許可するものである。
【００４５】
エッジトリガ手段１８は、上記同期パルスがＨからＬに移行した瞬間に、上記状態維持手段１６に、反転信号ＶＬ’を伝達するものである。この反転信号ＶＬ’は、上記状態維持手段１６の出力信号を、Ｖ０を下降させる信号すなわち後述のスイッチＳＷをオフする信号から、Ｖ０を上昇させる信号すなわちスイッチＳＷをオンする信号へと切り替えさせるものである。
【００４６】
図２に示すように、上記第１電圧発生手段１２および第２電圧発生手段１３は、抵抗分割電圧源として、集積回路内に形成された電圧源１９内に、中間電圧源１９ａとともに存在している。すなわち、電圧源１９内の抵抗分割にて定電圧Ｖ１，Ｖ３，Ｖ２（Ｖ１＞Ｖ３＞Ｖ２）が生成され、これらがそれぞれ上記第１電圧発生手段１２、中間電圧源１９ａ、第２電圧発生手段１３を形成している。
【００４７】
上記時定数手段１１は、集積回路にて形成された定電流発生手段１１ａを有すしている。定電流発生手段１１ａは、演算増幅器ＯＰ１、第１定電流源ＩＣ１、第２定電流源ＩＣ２を有する。演算増幅器ＯＰ１、第１定電流源ＩＣ１、第２定電流源ＩＣ２は、この順に上記中間電圧源１９ａに接続されている。そして、第１定電流源ＩＣ１には、集積回路外に取り付けた（以後、外付けと称する）の抵抗Ｒ２が接続されており、演算増幅器ＯＰ１は、この抵抗Ｒ２の両端に上記定電圧Ｖ３が発生するように、第１・第２定電流源ＩＣ１、ＩＣ２を制御する。第１定電流源ＩＣ１および第２定電流源ＩＣ２は、１対ｎの電流比の定電流として、定電流Ｘ１、Ｘ２をそれぞれ発生させる。すなわち、第２定電流源ＩＣ２には、第１定電流源ＩＣ１の電流（Ｘ１）のｎ倍の電流（Ｘ２）が流れるようになっている。
【００４８】
第２定電流源ＩＣ２の出力には、外付けのアナログのスイッチＳＷ（開閉手段）を介して、外付けの容量Ｃ１およびそれに並列に接続された外付けの抵抗Ｒ１が接続されている。容量Ｃ１および抵抗Ｒ１の、上記スイッチＳＷと反対の側は接地されている。容量Ｃ１および抵抗Ｒ１の、上記スイッチＳＷ側の端を非接地端ＴＮと称する。この非接地端ＴＮからの出力が時定数手段１１の出力、すなわち発振出力の電圧Ｖ０となっている。この回路では、スイッチＳＷがオフのときは、容量Ｃ１の電荷は抵抗Ｒ１を通じて放電されるので、Ｖ０が下降する。一方、スイッチＳＷがオンのときは、容量Ｃ１の電荷は第２定電流源ＩＣ２により充電されるので、Ｖ０が上昇するようになっている。
【００４９】
上記第１比較手段１４および上記第２比較手段１５は、それぞれコンパレータで構成され、第１比較手段１４は、非接地端ＴＮおよび第１電圧発生手段１２に接続されている。第２比較手段１５は、非接地端ＴＮおよび第２電圧発生手段１３に接続されている。
【００５０】
上記状態維持手段１６は、ＲＳフリップフロップで構成されている。上記第１比較手段１４の出力信号ＶＨは、上記ＲＳフリップフロップのリセット入力（Ｒ）に接続されている。上記第２比較手段１５の出力信号ＶＬは、無効化手段１７と、エッジトリガ手段１８とをこの順に介して、上記ＲＳフリップフロップのセット入力（Ｓ）に接続されている。上記ＲＳフリップフロップの出力（Ｑ）は、上記スイッチＳＷに接続され、同期発振回路を構成している。
【００５１】
上記無効化手段１７は、インバータ１７ａとＡＮＤゲート１７ｂとで構成されている。インバータ１７ａには、同期発振時には同期パルスが入力されるようになっている。ＡＮＤゲート１７ｂには、インバータ１７ａの出力と第２比較手段１５の出力とが入力されるようになっている。
【００５２】
上記エッジトリガ手段１８は、インバータ１８ａ、微分回路１８ｂ、ＮＡＮＤゲート１８ｃ、およびＯＲゲート１８ｄがこの順に接続されて構成されている。微分回路１８ｂは、容量Ｃ２と抵抗Ｒ３とで構成されている。インバータ１８ａには、同期発振時には上記同期パルスが入力されるようになっている。ＯＲゲート１８ｄには、無効化手段１７のＡＮＤゲート１７ｂの出力が入力されるようになっている。
【００５３】
次に、動作を説明する。なお、本実施の形態では、同期パルス入力は、Ｈがアクティブ状態であり、Ｌがインアクティブ状態であるとする。しかしながら、これに限定されず、Ｌがアクティブ状態であって、Ｈがインアクティブ状態であってもよい。このような構成は、例えば、同期パルスの入力にインバータを挿入することで実現できる。
【００５４】
まず、自走発振の動作を説明する。上記第１電圧発生手段１２、中間電圧源１９ａ、第２電圧発生手段１３は、定電圧Ｖ１，Ｖ３，Ｖ２をそれぞれ生成する。演算増幅器ＯＰ１により、抵抗Ｒ２の両端に上記定電圧Ｖ３が発生する。第１定電流源ＩＣ１および第２定電流源ＩＣ２には、１対ｎの電流比の定電流Ｘ１、Ｘ２がそれぞれ発生する。第２定電流源ＩＣ２の出力が、時定数手段１１の出力の電圧Ｖ０として、上記第１比較手段１４および第２比較手段１５に入力される。上記第１比較手段１４は、Ｖ０と、第１電圧発生手段１２から出力される定電圧Ｖ１とを比較し、その結果を上記出力信号ＶＨとして出力する。上記第２比較手段１５は、Ｖ０と、第２電圧発生手段１３から出力される定電圧Ｖ２とを比較し、その結果を上記出力信号ＶＬとして出力する。
【００５５】
第１比較手段１４の出力信号ＶＨは、上記ＲＳフリップフロップのリセット入力（Ｒ）に入力される。第２比較手段１５の出力信号ＶＬは、無効化手段１７とエッジトリガ手段１８とをこの順に通り、状態維持手段１６である上記ＲＳフリップフロップのセット入力（Ｓ）に入力される。
【００５６】
まず、状態維持手段１６の出力Ｑが入力されて、スイッチＳＷがオンとなり、容量Ｃ１の電荷が第２定電流源ＩＣ２により充電され、発振出力の電圧Ｖ０が時間とともに指数関数的に上昇する。
【００５７】
上昇を続けて、Ｖ０がＶ１と等しくなったことが第１比較手段１４で検出されると、ＶＨがＨになり、状態維持手段１６のリセット入力（Ｒ）に入力される。その結果、スイッチＳＷがオフにされる。すると、容量Ｃ１は、抵抗Ｒ１を通じて放電されるので、Ｖ０が時間とともにＶ１からＶ２まで指数関数的に下降していく。
【００５８】
下降を続けて、Ｖ０がＶ２と等しくなったことが第２比較手段１５で検出されると、ＶＬがＨになり、状態維持手段１６のセット入力（Ｓ）に入力される。なお、このとき、同期パルスが入力されていないので、すなわち同期パルスがインアクティブ状態であるので、出力信号ＶＬは無効化手段１７およびエッジトリガ手段１８を素通りする。その結果、状態維持手段１６の出力ＱがスイッチＳＷに入力されて、スイッチＳＷがオンにされる。すると、容量Ｃ１は、第２定電流源ＩＣ２の電流Ｘ２から抵抗Ｒ１に流れる電流を差し引いた電流により充電されるので、Ｖ０が時間とともにＶ２からＶ１まで指数関数的に上昇していく。
【００５９】
これを繰り返す。これにより、発振出力の電圧Ｖ０の波形として、従来同様、図９の上段、および、図３中、ｄで示したような三角波、あるいは鋸歯状波の波形が得られる。
【００６０】
次に、同期発振の動作を説明する。なお、同期パルスの周期と自走発振の周期とが異なる場合に、発振出力の振幅が変化するが、本実施の形態では、発振出力の高電位側を定電圧Ｖ１に維持しており、低電位側が変化するような形態としている。
【００６１】
まず概略を述べる。すなわち、同期パルスがＬのときは、第２比較手段１５の出力は無効化手段１７およびエッジトリガ手段１８を素通りして、状態維持手段１６のセット入力（Ｓ）に伝達される。第２比較手段１５の出力がＨであれば、状態維持手段１６が、スイッチＳＷを閉じる信号をスイッチＳＷに伝達し、スイッチＳＷをオンする。そのためＶ０が上昇する。
【００６２】
同期パルスがＨのときは、第２比較手段１５の出力は無効化手段１７により無効化される。第２比較手段１５の出力にかかわらず、同期パルスがＨからＬに変わると、エッジトリガ手段１８によりＨが状態維持手段１６のセット入力（Ｓ）に伝達される。その結果、状態維持手段１６が、スイッチＳＷを閉じる信号をスイッチＳＷに伝達し、スイッチＳＷをオンする。そのためＶ０が上昇する。
【００６３】
いずれの場合も、Ｖ０が上昇してＶ１に達すると、第１比較手段１４からＨが状態維持手段１６のリセット入力（Ｒ）に入力されるので、状態維持手段１６が、スイッチＳＷを開く信号をスイッチＳＷに伝達し、スイッチＳＷをオフする。そのためＶ０が下降する。
【００６４】
次に、詳細を示す。すなわち、（ｉ） 自走発振の周期より同期パルスの周期が長い場合には、図３中、ｂで示すように、発振出力の電圧Ｖ０がＶ２より下がり、それに応じてＶＬがＨになっても、この時点では同期パルスがＨであるので、ＶＬは無効化手段１７により無効化される。その結果、ＶＬは状態維持手段１６には伝達されない。そのため、Ｖ０の下降状態が維持される。同期パルスがＨからＬに移行すると、その瞬間に、ＶＬの無効化が解除される。その結果、ＶＬが状態維持手段１６に伝達される。そのため、状態維持手段１６が状態反転し、Ｖ０が下降から上昇に移行する。
【００６５】
（ｉｉ）自走発振の周期より同期パルスの周期が短い場合には、図３中、ａで示すように、同期パルスがＨからＬに移行すると、その瞬間に、エッジトリガ手段１８が出力信号をＨにして状態維持手段１６に伝達し、状態維持手段１６を状態反転させる。そのため、Ｖ０が下降から上昇に移行する。
【００６６】
同期パルスが消失すると、第２比較手段１５の出力信号ＶＬは再び、無効化手段１７およびエッジトリガ手段１８を常時素通りするようになる。
【００６７】
上記（ｉ）（ｉｉ） からわかるように、同期パルスがＨのときは、発振出力の電圧は、上記（ｉｉ）のように自走発振の周期より同期パルスの周期が短い場合だけでなく、上記（ｉ） のように自走発振の周期より同期パルスの周期が長い場合でも、自走発振の周期とは無関係に、同期パルスにより決まるタイミングで、下降から上昇に移行する。その結果、いずれの場合にも、発振出力には、同期パルスのＨからＬへの変化に同期した三角波あるいは鋸歯状波が出力される。また、それからわかるように、図３中、ｃで示すように、自走発振の周期と同期パルスの周期とが互いに略等しい場合でも同様の結果となる。
【００６８】
つまり、従来の回路と異なり、同期パルスの周期を自走発振の周期より短く設定しておかずに、本構成のように、同期パルスの周期を自走発振の周期と略等しくしておいても、発振出力の電圧Ｖ０の周期を同期発振の周期に一致させることができる。それゆえ、自走発振状態のときでも、同期発振状態のときでも、発振出力の電圧Ｖ０について、同一の発振周期および同一の発振振幅とすることができる。
【００６９】
またそれゆえ、自走発振状態から同期発振状態への移行の際に、発振出力の電圧を同期パルスに速やかに同期させることができる。
【００７０】
また、上記無効化手段およびエッジトリガ手段は、上記のように小規模なデジタル回路により実現可能であるため、集積回路化に適している。
【００７１】
また、今、上述のように、同期パルス入力がＬで、同期発振回路は自走発振をしているとする。
【００７２】
スイッチＳＷがオフのときに、上述のようにして電圧Ｖ０がＶ１からＶ２まで指数関数的に下降するのに要する時間をｔ１とすると、ｔ１は次の式（３）
ｔ１＝Ｃ１・Ｒ１・ｌｎ（Ｖ１／Ｖ２） ・・・（３）
で求められる。
【００７３】
スイッチＳＷがオンのときに、上述のようにして電圧Ｖ０がＶ２からＶ１まで指数関数的に上昇するのに要する時間をｔ２とすると、ｔ２は次の式（４）で求められる。
【００７４】
【数２】
発振周期をｔとすると、ｔ＝ｔ１＋ｔ２である。また、デューティー比をｄとすると、ｄ＝ｔ１／ｔである。したがって、式（３）（４）より、発振周期ｔおよびデューティー比ｄは、次の式（５）（６）のように求められる。
【００７６】
【数３】
Ｖ２、Ｖ３はそれぞれ、Ｖ１からの抵抗分割により作られているので、たとえＶ１が変化しても、これらの比は一定の値を保っている。そこで、
Ｖ２＝ｋ２・Ｖ１
Ｖ３＝ｋ３・Ｖ１
となる定数ｋ２、ｋ３を定義し、これを式（５）、（６）に代入すると、次式（７）（８）のような結果を得る。
【００７８】
【数４】
この結果は、発振周期ｔおよびデューティー比ｄが、外付けの抵抗Ｒ１、Ｒ２、および、同じく外付けの容量Ｃ１と、集積回路である電圧源１９内の電圧比、言い換えれば抵抗比であるｋ２、ｋ３、および、第１・第２定電流源同士の電流比ｎのみにより決定され、他の影響を受けないことを意味している。このため、集積回路化した場合に集積回路内の種々の回路素子のばらつきが、同期発振回路の発振周期およびデューティー比に与える影響が少ない。
【００８０】
また、集積回路においては、電流比ｎおよび電圧比は、容易に高精度なものを得ることができ、また、外付けの抵抗や容量も、容易に高精度なものを得ることができる。それゆえ、本実施の形態に係る同期発振回路は、正確な発振周期と、正確なデューティー比とを、容易に得ることができる。
【００８１】
また、外付けの抵抗および容量により、発振周期とデューティー比とを独立して設定することができる。すなわち、まず、上記式（８）に従い、抵抗Ｒ１とＲ２とを選択することにより、デューティー比ｄを設定する。次に、そのようにＲ１とＲ２とを選択された場合において、上記式（７）に従い、容量Ｃ１を適宜選択することにより、発振周期ｔを設定すればよい。
【００８２】
例えばＰＷＭ制御方式の昇圧型ＤＣ／ＤＣコンバータであって、同期発振回路の鋸歯状波のデューティー比でデッドバンド幅が決定されるようなＰＷＭ変調回路を採用したものに、本実施の形態に係る同期発振回路を用いることができる。ここで、デッドバンド幅とは、スイッチングパルスの最大デューティー比である。この場合には、外付けの抵抗および容量を上記のように選択することにより、任意の値の正確なデッドバンド幅とＰＷＭ周期とを得ることができ、非常に有用である。デッドバンド幅が、ある限界値よりも小さくなると、昇圧型ＤＣ／ＤＣコンバータは動作不能に陥る。よって、デッドバンド幅が、最悪の場合でもこの限界値よりも小さくならないようにする必要があり、デッドバンド幅が不正確な場合は、あらかじめ十分な余裕を持たせてデッドバンド幅を設定する必要がある。その結果、効率低下の原因となる。これに対し、本発明を用いれば、デッドバンド幅を限界値に近づけることができるので、効率向上に貢献する。
【００８３】
また、第１・第２定電流源ＩＣ１、ＩＣ２の出力インピーダンスは、理想的には無限大であるが、実際には、これらはバイポーラトランジスタやＭＯＳＦＥＴで構成され、その出力インピーダンスは有限の値を持っている。特に、ＭＯＳＦＥＴを用いた場合には、その出力インピーダンスは比較的低く、第１・第２定電流源の出力端の電圧により電流値が大きく変化する。これは、第１定電流源ＩＣ１と第２定電流源ＩＣ２との電流比ｎが崩れる一因となる。ここで、Ｖ１，Ｖ２，Ｖ３の関係を、
Ｖ３＝（Ｖ１＋Ｖ２）／２ ・・・（９）
となるように設定する。第２定電流源ＩＣ２の出力端電圧はＶ０であり、Ｖ１からＶ２までの間を直線的に変化するため、式（９）の右辺は、第２定電流源ＩＣ２の出力端電圧Ｖ０の平均値となる。そのため、第１定電流源ＩＣ１の出力端電圧Ｖ３と、第２定電流源ＩＣ２の出力端電圧Ｖ０の平均値とが一致することになる。すなわち、両定電流源にかかる電圧値（平均値）が一致する。したがって、両定電流源ＩＣ１・ＩＣ２の各出力インピーダンスが低い場合でも、第１定電流源ＩＣ１の電流Ｘ１と第２定電流源ＩＣ２の電流Ｘ２との比ｎを、正確に一定に保つことができる。それゆえ、発振周期とデューティー比との各精度が向上する。
【００８４】
なお、同期発振周期が自走発振周期よりある限界以上に長くなると、上記ＶＬが無効化手段を通過してしまい、従来の同期発振回路同様、同期パルスを入力しても同期発振動作をせず、自走発振を起こす。そのため、本実施の形態では、同期発振動作を行う条件として、下記式（１０）
自走発振周期≧同期発振周期×同期パルスのデューティー比 ・・・（１０）
を満たすように、すなわちこの制限を超えないように、自走発振周期、同期発振周期、および、同期パルスのデューティー比が設定される。
【００８５】
例えば、デューティー比が５０％の同期パルスを入力した場合は、自走発振周期が同期発振周期の２倍以上であれば、同期発振動作を行える。なお、デューティー比が５０％の同期パルスは、分周等の方法によって容易に得ることができる。このように、ある程度までは同期パルスのデューティー比が大きくても、不具合なく同期発振動作を行うことができる。
【００８６】
〔実施の形態２〕
本発明の他の実施の形態について図４および図５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【００８７】
図４および図５に示すように、本実施の形態では、実施の形態１と異なり、第１比較手段１４の出力が、無効化手段１７とエッジトリガ手段１８とを介して状態維持手段１６のリセット入力（Ｒ）に接続され、第２比較手段１５の出力はそのまま状態維持手段１６のセット入力（Ｓ）に接続されている。
【００８８】
同期パルスの周期と自走発振の周期とが異なる場合に、発振出力の振幅が変化するが、本実施の形態では、発振出力の低電位側を定電圧Ｖ２に維持しており、高電位側が変化するような形態としている。
【００８９】
エッジトリガ手段１８は、上記同期パルスがＨからＬに移行した瞬間に、上記状態維持手段１６に、反転信号ＶＨ’を伝達する。この反転信号ＶＨ’は、上記状態維持手段１６の出力信号を、Ｖ０を上昇させる信号すなわちスイッチＳＷをオンする信号から、Ｖ０を下降させる信号すなわちスイッチＳＷをオフする信号へと切り替えさせる。
【００９０】
動作は基本的には実施の形態１と同様である。すなわち、同期パルスがＬのときは、第１比較手段１４の出力は無効化手段１７およびエッジトリガ手段１８を素通りして、状態維持手段１６のリセット入力（Ｒ）に伝達される。第１比較手段１４の出力がＨであれば、状態維持手段１６が、スイッチＳＷを開く信号をスイッチＳＷに伝達し、スイッチＳＷをオフする。そのためＶ０が下降する。
【００９１】
同期パルスがＨのときは、第１比較手段１４の出力は無効化手段１７により無効化される。第１比較手段１４の出力にかかわらず、同期パルスがＨからＬに変わると、エッジトリガ手段１８によりＨが状態維持手段１６のリセット入力（Ｒ）に伝達される。その結果、状態維持手段１６が、スイッチＳＷを開く信号をスイッチＳＷに伝達し、スイッチＳＷをオフする。そのためＶ０が下降する。
【００９２】
いずれの場合も、Ｖ０が下降してＶ２に達すると、第２比較手段１５からＨが状態維持手段１６のセット入力（Ｓ）に入力されるので、状態維持手段１６が、スイッチＳＷを閉じる信号をスイッチＳＷに伝達し、スイッチＳＷをオンする。そのためＶ０が上昇する。
【００９３】
〔実施の形態３〕
本発明のさらに他の実施の形態について図６に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【００９４】
図６に示すように、本実施の形態では、実施の形態１と異なり、エッジトリガ手段１８が、微分回路ではなく、Ｄフリップフロップ１８ｅおよびＯＲゲート１８ｄとにより構成されており、同期パルスがＣＫに入力され、出力ＱがＯＲゲート１８ｄに入力され、リセット入力（Ｒ）は状態維持手段１６としてのＲＳフリップフロップの出力Ｑに接続されている。
【００９５】
同期パルスがＨからＬへと変化すると、Ｄフリップフロップ１８ｅがトリガされ、Ｄフリップフロップ１８ｅの出力ＱがＨになる。これにより状態維持手段１６がセットされる。その結果、状態維持手段１６の出力ＱがＨになる。すると、それがＤフリップフロップ１８ｅのリセット入力（Ｒ）に入力されるので、Ｄフリップフロップ１８ｅがリセットされ、その出力ＱがＬに戻る。
【００９６】
実施の形態１または２のようにエッジトリガ手段に微分回路を使用した場合には、微分時定数が小さすぎると、上記状態維持手段のトリガが不確実になる。一方、微分時定数が大きすぎると、第１比較手段１４の出力ＶＨがＨになるときまでにエッジトリガ手段１８の出力がＬにならない。すなわち、なかなかエッジトリガ手段１８の出力がＬにならないので、そのうちに、第１比較手段１４の出力ＶＨがＨになってしまうということである。そのため、発振動作が正常に行われなくなる。これを防ぐために、時定数の決定には注意が必要となる。
【００９７】
一方、上記のような本実施の形態に係る構成においては、状態維持手段１６の動作を確認すると、すぐに、エッジトリガ手段１８が、エッジトリガ手段１８から状態維持手段１６へのトリガパルス（反転信号ＶＬ’）を打ち切る。このため、上記のような問題が発生しない。また、微分回路に使用する抵抗と容量とは、集積回路化した場合に大きな面積が必要になるが、本実施の形態ではこれが不要になるため、集積回路内でエッジトリガ手段を実現するための面積が小さくて済み、製造コスト等の点で有利になる。
【００９８】
〔実施の形態４〕
本発明のさらに他の実施の形態について図７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【００９９】
図７に示すように、本実施の形態では、実施の形態３と異なり、無効化手段１７において、同期パルスとインバータ１７ａとの間に、遅延回路１７ｃが設けられている。この遅延回路１７ｃは、同期パルスがインアクティブになってからも、エッジトリガ手段１８から状態維持手段１６へトリガパルス（反転信号ＶＬ’）が伝播する際の遅延時間以上の間、第２比較手段１５の無効化状態を維持する、すなわち無効化の解除を遅延するためのものである。
【０１００】
実施の形態１ないし３においては、無効化手段１７の遅延時間がエッジトリガ手段１８の遅延時間より短いと、（１） 同期パルスの周期が自走発振の周期より短い場合には、エッジトリガ手段１８のトリガパルスにより状態維持手段１６がトリガされて状態反転するのに対し、（２） 同期パルスの周期が自走発振の周期より長い場合には、状態維持手段１６は、無効化手段１７からの無効化解除信号によりトリガされて状態反転する。したがって、同期パルスと発振出力との間には、上記２通りの位相差が発生することになる。そのため、本発明の目的の一つを達成するために自走発振周期と同期発振周期とを互いに近づけていったときに、自走発振周期と同期発振周期とが近いために、同期パルスと発振出力との間の位相差が、上記２通りの位相差同士の間をランダムに遷移し、そのため発振周期にわずかにゆらぎが生じることがある。
【０１０１】
これに対し、本実施の形態では、無効化手段１７に、エッジトリガ手段１８の遅延時間以上の遅延時間を生成するための遅延回路１７ｃを上記のように挿入することにより、自走発振の周期と同期パルスの周期との大小関係にかかわらず、必ず、エッジトリガ手段１８の出力で状態維持手段１６にトリガをかけることができ、上記の問題を解決することができる。
【０１０２】
なお、図７では、エッジトリガ手段１８が、実施の形態３同様、Ｄフリップフロップであるが、これに限定されず、実施の形態１、２同様の構成でもよい。
【０１０３】
なお、本発明に係る同期発振回路を、下記のように構成してもよい。すなわち、同期発振回路は、時間とともに電圧Ｖ０を上昇もしくは下降させる時定数手段と、定電圧Ｖ１を発生する第１電圧発生手段と、Ｖ１より低い定電圧Ｖ２を発生する第２電圧発生手段と、Ｖ０とＶ１とを比較する第１比較手段と、Ｖ０とＶ２とを比較する第２比較手段と、第１比較手段の出力ＶＨを受けて、Ｖ０がＶ１よりも高くなったとき、時定数手段に作用してＶ０を下降させるとともにその状態を維持し、第２比較手段の出力ＶＬを受けてＶ０がＶ２よりも低くなったとき、もしくは同期パルスの入力により時定数手段に作用してＶ０を上昇させるとともにその状態を維持する状態維持手段とを備え、Ｖ０を発振出力として得る同期発振回路において、同期パルスがアクティブの期間に第２比較手段の出力ＶＬを無効にする無効化手段と、同期パルスのアクティブからインアクティブへの変化を検出して状態維持手段に作用し、Ｖ０を上昇させるとともにその状態を維持させるエッジトリガ手段とを備えている。
【０１０４】
また、上記構成において、下記のように構成してもよい。すなわち、無効化手段が、同期パルスがアクティブの期間に、第２比較手段の出力ＶＬの代わりに、第１比較手段の出力ＶＨを無効にする。そして、エッジトリガ手段が、同期パルスのアクティブからインアクティブへの変化を検出して状態維持手段に作用し、Ｖ０を下降させるとともにその状態を維持させる。
【０１０５】
また、上記構成において、下記のように構成してもよい。すなわち、時定数手段が、互いに並列接続され各々の一端が接地された第１容量Ｃ１および第１抵抗Ｒ１と、電圧Ｖ３を発生する第３電圧発生手段と、第２抵抗Ｒ２と、第３電圧発生手段の電圧Ｖ３を第２抵抗Ｒ２に印加したときに抵抗Ｒ２に流れる電流に比例した定電流を発生させる定電流発生手段と、この定電流を第１容量Ｃ１および第１抵抗Ｒ１の他端へ流入させ、もしくは流入させないようにする開閉手段ＳＷを備え、前記他端を時定数手段の出力Ｖ０とし、開閉手段ＳＷの開閉によりＶ０を上昇もくは下降させる。
【０１０６】
また、上記構成において、下記のように構成してもよい。すなわち、エッジトリガ手段を構成している第３電圧発生手段の電圧Ｖ３が、Ｖ１とＶ２との平均値となる。
【０１０７】
また、上記構成において、下記のように構成してもよい。すなわち、エッジトリガ手段が、同期パルスのアクティブからインアクティブへの変化により状態維持手段に作用してその状態を変化させ、その状態維持手段の状態の変化を検出して状態維持手段への作用を解除する。
【０１０８】
また、上記構成において、下記のように構成してもよい。すなわち、無効化手段が、同期パルスがインアクティブになってから、エッジトリガ手段の伝播遅延時間以上経過後、無効化状態を解除する。
【０１０９】
【発明の効果】
以上のように、本発明の請求項１に記載の同期発振回路は、 発振出力の電圧Ｖ０を生成する発振出力生成手段と、上記電圧Ｖ０が定電圧Ｖ１より高いことを検出すると、その出力信号ＶＨをインアクティブ状態からアクティブ状態へ移行させる第１比較手段と、上記電圧Ｖ０が、定電圧Ｖ１より低い定電圧Ｖ２より低いことを検出すると、その出力信号ＶＬをインアクティブ状態からアクティブ状態へ移行させる第２比較手段と、上記信号ＶＨのアクティブ状態を伝達されると、制御信号として、上記電圧Ｖ０を時間とともに下降させる下降信号を上記発振出力生成手段に出力し、一方、上記信号ＶＬのアクティブ状態を伝達されると、制御信号として、上記電圧Ｖ０を時間とともに上昇させる上昇信号を上記発振出力生成手段に出力する状態維持手段と、を備え、同期発振のための同期パルスの入力のないときには、上記状態維持手段による上記発振出力生成手段の制御に基づき自走発振し、上記同期パルスの入力のあるときには、その同期パルスに基づき同期発振する同期発振回路において、上記同期パルスがアクティブ状態のときは、上記第１比較手段および上記第２比較手段のうちの一方を無効化対象として、その出力のアクティブ状態の、上記状態維持手段への伝達を禁止し、一方、上記同期パルスがインアクティブ状態のときは、上記伝達を許可する無効化手段と、上記同期パルスがアクティブ状態からインアクティブ状態に移行したときに、上記状態維持手段の状態反転として、上記状態維持手段の上記制御信号を上記下降信号と上記上昇信号との間で切り替えさせる反転信号を上記状態維持手段に入力するエッジトリガ手段とが設けられている構成である。
【０１１０】
それゆえ、自走発振状態のときでも、同期発振状態のときでも、発振出力の電圧について、同一の発振周期および同一の発振振幅とすることができるという効果を奏する。
【０１１１】
また、自走発振状態から同期発振状態への移行の際に、発振出力の電圧を同期パルスに速やかに同期させることができるという効果を奏する。
【０１１２】
また、発振出力の電圧Ｖ０が規定の下限値（Ｖ２）を下回らないようにすることができ、またそれゆえ発振振幅の変動を抑えることができるという効果を奏する。
【０１１３】
また、同期パルスが消失した後は、上記公報の技術と異なり、Ｖ２を元の値に戻すための時間のロスを生むことなく、スムーズに自走発振に移行して安定した発振周期や発振振幅を実現することができるという効果を奏する。
【０１１４】
請求項２に記載の同期発振回路は、請求項１の構成に加えて、上記発振出力生成手段が、上記電圧Ｖ１と上記電圧Ｖ２との平均値に等しい電圧Ｖ３を発生させる中間電圧源と、第２抵抗Ｒ２と、上記電圧Ｖ３を上記第２抵抗Ｒ２に印加して、上記第２抵抗Ｒ２に流れる定電流Ｘ１を発生させる第１定電流源と、上記定電流Ｘ１に対して電流比ｎ倍の定電流Ｘ２を発生させる第２定電流源と、互いに並列接続されて一端がそれぞれ接地された第１容量Ｃ１および第１抵抗Ｒ１と、上記定電流Ｘ２の、上記第１容量Ｃ１および上記第１抵抗Ｒ１の非接地端ＴＮへの流入のオンオフを切り替えることにより、上記非接地端ＴＮの電圧を昇降させる開閉手段とを備えており、上記非接地端ＴＮの電圧を、上記発振出力の電圧Ｖ０として出力する構成である。
【０１１５】
それゆえ、請求項１の構成による効果に加えて、発振周期とデューティー比との精度を向上させることができるという効果を奏する。
【０１１６】
請求項３に記載の同期発振回路は、請求項１の構成に加えて、上記エッジトリガ手段が、上記状態維持手段の状態反転を検出すると、上記反転信号を上記状態維持手段に入力するのを停止する構成である。
【０１１７】
それゆえ、請求項１の構成による効果に加えて、発振動作を確実に正常に行うことができるという効果を奏する。
【０１１８】
また、製造コストの増大を防止することができるという効果を奏する。
【０１１９】
請求項４に記載の同期発振回路は、請求項１の構成に加えて、上記無効化手段が、上記エッジトリガ手段の遅延時間以上の遅延時間を有する構成である。
【０１２０】
それゆえ、請求項１の構成による効果に加えて、より安定した同期発振を行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る同期発振回路の一構成例を示すブロック図である。
【図２】図１の同期発振回路の構成を示す回路図である。
【図３】図１の同期発振回路における電圧波形および各パルスを示すタイムチャートである。
【図４】本発明に係る同期発振回路の他の構成例を示すブロック図である。
【図５】図４の同期発振回路の構成を示す回路図である。
【図６】本発明に係る同期発振回路のさらに他の構成例を示す回路図である。
【図７】本発明に係る同期発振回路のさらに他の構成例を示す回路図である。
【図８】従来の同期発振回路の構成例を示すブロック図である。
【図９】従来の同期発振回路における電圧波形および各パルスを示すタイムチャートである。
【符号の説明】
１１ 時定数手段（発振出力生成手段）
１１ａ 定電流発生手段
１２ 第１電圧発生手段
１３ 第２電圧発生手段
１４ 第１比較手段
１５ 第２比較手段
１６ 状態維持手段
１７ 無効化手段
１７ａ インバータ
１７ｂ ＡＮＤゲート
１７ｃ 遅延回路
１８ エッジトリガ手段
１８ａ インバータ
１８ｂ 微分回路
１８ｃ ＮＡＮＤゲート
１８ｄ ＯＲゲート
１８ｅ Ｄフリップフロップ
１９ 電圧源
１９ａ 中間電圧源
Ｃ１ 第１容量
Ｃ２ 容量
ＩＣ１ 第１定電流源
ＩＣ２ 第２定電流源
ＯＰ１ 演算増幅器
Ｒ１ 第１抵抗
Ｒ２ 第２抵抗
Ｒ３ 抵抗
ＳＷ スイッチ（開閉手段）
ＴＮ 非接地端
Ｖ０ 電圧
Ｖ１、Ｖ２、Ｖ３ 定電圧
ＶＨ 出力信号
ＶＬ 出力信号
ＶＨ’ 反転信号
ＶＬ’ 反転信号
Ｘ１、Ｘ２ 定電流
Claims (4)
- 各々の信号について、電圧のＨｉｇｈレベルまたはＬｏｗレベルのうちの一方をアクティブレベルと称し、もう一方をインアクティブレベルと称するとき、
発振出力の電圧Ｖ０を生成する発振出力生成手段と、
上記電圧Ｖ０が定電圧Ｖ１より高いことを検出すると、その出力信号ＶＨをインアクティブレベルからアクティブレベルへ移行させる第１比較手段と、
上記電圧Ｖ０が、定電圧Ｖ１より低い定電圧Ｖ２より低いことを検出すると、その出力信号ＶＬをインアクティブレベルからアクティブレベルへ移行させる第２比較手段と、
上記信号ＶＨのアクティブレベルを伝達されると、制御信号として、上記電圧Ｖ０を時間とともに下降させる下降信号を上記発振出力生成手段に出力し、一方、上記信号ＶＬのアクティブレベルを伝達されると、制御信号として、上記電圧Ｖ０を時間とともに上昇させる上昇信号を上記発振出力生成手段に出力する状態維持手段とを備え、
同期発振のための同期パルスの入力のないときには、上記状態維持手段による上記発振出力生成手段の制御に基づき自走発振し、上記同期パルスの入力のあるときには、その同期パルスに基づき同期発振する同期発振回路において、
上記同期パルスの入力を受け、上記同期パルスがアクティブレベルのときは、上記第１比較手段および上記第２比較手段のうちの一方を無効化対象として、その無効化対象である第１または第２比較手段の出力のアクティブレベルの、上記状態維持手段への伝達を禁止し、一方、上記同期パルスがインアクティブレベルのときは、上記伝達を許可する無効化手段と、
上記同期パルスの入力を受け、上記同期パルスがアクティブレベルからインアクティブレベルに移行したときに、上記状態維持手段の上記制御信号を上記下降信号と上記上昇信号との間で切り替えさせる反転信号を上記状態維持手段に入力するエッジトリガ手段とが設けられていることを特徴とする同期発振回路。 - 上記発振出力生成手段が、
上記電圧Ｖ１と上記電圧Ｖ２との平均値に等しい電圧Ｖ３を発生させる中間電圧源と、
第２抵抗Ｒ２と、
上記電圧Ｖ３を上記第２抵抗Ｒ２に印加して、上記第２抵抗Ｒ２に流れる定電流Ｘ１を発生させる第１定電流源と、
上記定電流Ｘ１に対して電流比ｎ倍の定電流Ｘ２を発生させる第２定電流源と、
互いに並列接続されて一端がそれぞれ接地された第１容量Ｃ１および第１抵抗Ｒ１と、
上記定電流Ｘ２の、上記第１容量Ｃ１および上記第１抵抗Ｒ１の非接地端ＴＮへの流入のオンオフを切り替えることにより、上記非接地端ＴＮの電圧を昇降させる開閉手段とを備えており、
上記非接地端ＴＮの電圧を、上記発振出力の電圧Ｖ０として出力することを特徴とする請求項１記載の同期発振回路。 - 上記エッジトリガ手段が、上記状態維持手段の状態反転を検出すると、上記反転信号を上記状態維持手段に入力するのを停止することを特徴とする請求項１記載の同期発振回路。
- 上記無効化手段が、上記エッジトリガ手段の遅延時間以上の遅延時間を有することを特徴とする請求項１記載の同期発振回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25722998A JP3607094B2 (ja) | 1998-09-10 | 1998-09-10 | 同期発振回路 |
| US09/377,059 US6137373A (en) | 1998-09-10 | 1999-08-19 | Synchronous oscillation circuit operable in self-advancing oscillation during absence of synchronizing pulses |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25722998A JP3607094B2 (ja) | 1998-09-10 | 1998-09-10 | 同期発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091909A JP2000091909A (ja) | 2000-03-31 |
| JP3607094B2 true JP3607094B2 (ja) | 2005-01-05 |
Family
ID=17303480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25722998A Expired - Fee Related JP3607094B2 (ja) | 1998-09-10 | 1998-09-10 | 同期発振回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6137373A (ja) |
| JP (1) | JP3607094B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1017938C2 (nl) * | 2001-04-25 | 2002-10-29 | Univ Delft Tech | FM-demodulator. |
| SE0104401D0 (sv) * | 2001-12-21 | 2001-12-21 | Bang & Olufsen Powerhouse As | Syncronized controlled oscillation modulator |
| GB2416968A (en) * | 2004-07-30 | 2006-02-08 | Hewlett Packard Development Co | Clock circuit for RFID tag which forces a change in oscillator state in response to transition in received signal to achieve immediate synchronisation |
| US7466178B2 (en) * | 2005-02-15 | 2008-12-16 | Fred Mirow | Multivibrator with reduced average offset voltage |
| JP4685602B2 (ja) * | 2005-11-16 | 2011-05-18 | ローム株式会社 | 三角波発生回路、それを用いたインバータ、発光装置、液晶テレビ |
| US8710820B2 (en) | 2010-03-31 | 2014-04-29 | Crane Electronics, Inc. | Switched capacitor hold-up scheme for constant boost output voltage |
| WO2012116263A1 (en) | 2011-02-24 | 2012-08-30 | Crane Electronics, Inc. | Ac/dc power conversion system and method of manufacture of same |
| US8824167B2 (en) | 2011-07-18 | 2014-09-02 | Crane Electronics, Inc. | Self synchronizing power converter apparatus and method suitable for auxiliary bias for dynamic load applications |
| US8885308B2 (en) | 2011-07-18 | 2014-11-11 | Crane Electronics, Inc. | Input control apparatus and method with inrush current, under and over voltage handling |
| US8829868B2 (en) | 2011-07-18 | 2014-09-09 | Crane Electronics, Inc. | Power converter apparatus and method with output current sensing and compensation for current limit/current share operation |
| US8890630B2 (en) * | 2011-07-18 | 2014-11-18 | Crane Electronics, Inc. | Oscillator apparatus and method with wide adjustable frequency range |
| US8866551B2 (en) | 2012-09-10 | 2014-10-21 | Crane Electronics, Inc. | Impedance compensation for operational amplifiers used in variable environments |
| EP2717468A1 (en) * | 2012-10-02 | 2014-04-09 | Dialog Semiconductor GmbH | Area efficient single capacitor CMOS relaxation oscillator |
| JP5959422B2 (ja) * | 2012-11-30 | 2016-08-02 | 株式会社東芝 | クロック再生回路、受光回路、光結合装置、並びに周波数シンセサイザ |
| US9831768B2 (en) | 2014-07-17 | 2017-11-28 | Crane Electronics, Inc. | Dynamic maneuvering configuration for multiple control modes in a unified servo system |
| US9041378B1 (en) | 2014-07-17 | 2015-05-26 | Crane Electronics, Inc. | Dynamic maneuvering configuration for multiple control modes in a unified servo system |
| US9230726B1 (en) | 2015-02-20 | 2016-01-05 | Crane Electronics, Inc. | Transformer-based power converters with 3D printed microchannel heat sink |
| US9160228B1 (en) | 2015-02-26 | 2015-10-13 | Crane Electronics, Inc. | Integrated tri-state electromagnetic interference filter and line conditioning module |
| US9293999B1 (en) | 2015-07-17 | 2016-03-22 | Crane Electronics, Inc. | Automatic enhanced self-driven synchronous rectification for power converters |
| US9780635B1 (en) | 2016-06-10 | 2017-10-03 | Crane Electronics, Inc. | Dynamic sharing average current mode control for active-reset and self-driven synchronous rectification for power converters |
| US9742183B1 (en) | 2016-12-09 | 2017-08-22 | Crane Electronics, Inc. | Proactively operational over-voltage protection circuit |
| US9735566B1 (en) | 2016-12-12 | 2017-08-15 | Crane Electronics, Inc. | Proactively operational over-voltage protection circuit |
| US9979285B1 (en) | 2017-10-17 | 2018-05-22 | Crane Electronics, Inc. | Radiation tolerant, analog latch peak current mode control for power converters |
| KR102509824B1 (ko) * | 2018-06-15 | 2023-03-14 | 삼성전자주식회사 | 발진기 |
| US10425080B1 (en) | 2018-11-06 | 2019-09-24 | Crane Electronics, Inc. | Magnetic peak current mode control for radiation tolerant active driven synchronous power converters |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2748385B2 (ja) * | 1988-02-24 | 1998-05-06 | 富士電機株式会社 | 同期発振回路 |
| US5592128A (en) * | 1995-03-30 | 1997-01-07 | Micro Linear Corporation | Oscillator for generating a varying amplitude feed forward PFC modulation ramp |
| JP3625572B2 (ja) * | 1996-05-21 | 2005-03-02 | 富士通株式会社 | 発振回路及びそれを利用したｐｌｌ回路 |
| US5912593A (en) * | 1997-06-09 | 1999-06-15 | Microchip Technology, Incorporated | IC (current-capacitor) precision oscillator having frequency and duty cycle controls |
-
1998
- 1998-09-10 JP JP25722998A patent/JP3607094B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-19 US US09/377,059 patent/US6137373A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000091909A (ja) | 2000-03-31 |
| US6137373A (en) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3607094B2 (ja) | 同期発振回路 | |
| EP1058385B1 (en) | Comparator circuit | |
| CN101341647B (zh) | 开关调节器斜率补偿产生器电路 | |
| JP2531742B2 (ja) | 電圧制御発振回路 | |
| JP4089672B2 (ja) | 発振回路及びこの発振回路を有する半導体装置 | |
| EP1931029B1 (en) | Sawtooth oscillator having controlled endpoints and methodology therefor | |
| US20100134197A1 (en) | Oscillator having feedback path which is capable of supplying reduced voltage potential to oscillation circuit | |
| JP3721360B2 (ja) | 周期的な信号を生成するための電気回路 | |
| US6646513B1 (en) | Oscillator circuit having an improved capacitor discharge circuit | |
| JP3981612B2 (ja) | 三角波発生装置、パルス幅変調信号生成装置、及び外部同期／内部同期／非同期切替装置 | |
| US8264266B2 (en) | Clock with regulated duty cycle and frequency | |
| US20020075083A1 (en) | Oscillator | |
| EP0477907A2 (en) | A constant current circuit and an oscillating circuit controlled by the same | |
| KR0168079B1 (ko) | 클럭발생장치 | |
| US7446597B2 (en) | Voltage-controlled current source and frequency scanner using the same | |
| JP3721924B2 (ja) | 半導体集積回路 | |
| JPWO2005008895A1 (ja) | チャージポンプ回路 | |
| JP3093140B2 (ja) | 無安定マルチバイブレータ | |
| JP2007028455A (ja) | パルス幅変調回路およびスイッチングアンプ | |
| JP3004701B2 (ja) | 電圧制御発振器 | |
| JPH1141069A (ja) | Ｃｒ発振回路 | |
| JPH1032926A (ja) | 電源電圧制御回路 | |
| JP3774038B6 (ja) | パワーオンリセット信号発生回路 | |
| JP3774038B2 (ja) | パワーオンリセット信号発生回路 | |
| JPS6058714A (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |