CN101075576A - 用于制造半导体器件的方法 - Google Patents
用于制造半导体器件的方法 Download PDFInfo
- Publication number
- CN101075576A CN101075576A CNA2007100005950A CN200710000595A CN101075576A CN 101075576 A CN101075576 A CN 101075576A CN A2007100005950 A CNA2007100005950 A CN A2007100005950A CN 200710000595 A CN200710000595 A CN 200710000595A CN 101075576 A CN101075576 A CN 101075576A
- Authority
- CN
- China
- Prior art keywords
- bit line
- dielectric film
- line contact
- etching
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title 1
- 238000005530 etching Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000004411 aluminium Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 description 14
- 238000007796 conventional method Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种用于形成半导体器件的方法，所述方法包括采用线图案形成位线触点区，并且接着执行形成位线的工序，使得多层位线触点得到扩大，从而避免位线触点插塞之间的短路，并且改进半导体器件的工序余量以及半导体器件的可靠度。
Description
技术领域
本发明涉及一种用于制造半导体器件的方法，并且更具体地说，本发明涉及一种用于形成位线触点区的技术，其避免在位线触点插塞之间发生短路。
背景技术
位线触点插塞以及存储节点触点插塞形成于半导体器件的栅极之间的有源区中。由于半导体器件的集成度越来越高，栅极之间的区域已经变得更窄，因而用于形成位线触点插塞以及存储节点触点插塞的工序余量已经缩减。
发明内容
各个实施例涉及提供一种用于制造半导体器件的方法，所述方法包括采用线图案形成位线触点区并且接着执行形成位线的工序，使得多层位线触点得到扩大，从而避免位线触点插塞之间的短路，并且改进半导体器件的工序余量以及半导体器件的可靠度。
根据本发明的实施例，一种用于制造半导体器件的方法包括如下步骤：形成器件分隔膜，所述器件分隔膜在半导体基板之上限定有源区；在所述半导体基板之上形成栅极；在所述半导体基板之上形成第一层间绝缘膜，并且平坦化所获得的结构；借助利用掩模的蚀刻工序来蚀刻所述第一层间绝缘膜以露出所述有源区，所述掩模包含沿着所述有源区的纵长方向设置的线/间距图案；采用第一插塞材料填充所述露出的半导体基板，并且平坦化所获得的结构；在所述半导体基板之上形成第二层间绝缘膜，并且平坦化所获得的结构；借助利用掩模的蚀刻工序来蚀刻所述第一层间绝缘膜及第二层间绝缘膜，所述掩模包含位线触点图案，以形成位线触点孔；以及填充所述位线触点孔。
附图说明
图1a与1b是示出一种用于形成位线触点插塞以及存储节点触点插塞的常规方法的示意图。
图2a与2b是示出一种用于形成转接插塞触点的常规方法的示意图。
图3是示出短路的位线触点插塞的照片。
图4a至4f是示出根据本发明实施例的一种用于制造半导体器件的方法的示意图。
具体实施方式
下面将参照附图详细地描述本发明。
请参照图1a与1b，在该常规方法中，限定有源区20的器件隔离结构30形成于半导体基板10之上，并且栅极40形成于该半导体基板10之上。
存储节点触点孔50形成于由栅极40分为三部分的有源区20的两个边缘部分中，并且位线触点孔60形成于该有源区20的中央。该位线触点孔60以椭圆形形成，以便于改善半导体器件的电性特征及工序余量。
多晶硅层填入该存储节点触点孔50以及该位线触点孔60中，以形成存储节点触点插塞55以及位线触点插塞65。
随着半导体器件变得更小，触点孔变得更小，因而工序余量降低。
请参照图2a与2b，用于露出该有源区20的存储节点触点区、位线触点区以及特定栅极区的掩模图案形成，使得位线触点孔以及存储节点触点孔同时形成。该位线触点孔以及该存储节点触点孔相结合，称为转接(landing)插塞触点孔。用于露出转接插塞触点孔的掩模图案是转接插塞触点掩模70。
多晶硅层填入该转接插塞触点孔中，以形成转接插塞触点80。
尽管该利用转接插塞触点掩模的方法改善了用于形成触点孔的裕度，但是位线触点插塞之间的短路仍然可能会发生。
请参照图3，该显微照片显示沿着该椭圆形位线触点插塞的纵长方向产生短路(请参见区域(a))。
如上所述，在用于形成存储节点触点以及位线触点的常规方法中，工序余量由于半导体器件的高度集成化而降低，这增加缺陷并且降低半导体器件的可靠度。
以下示出根据本发明实施例的一种用于制造半导体器件的方法。请参照图4a至4f，在半导体基板100之上形成限定条状类型的有源区120的器件隔离结构130(器件分隔膜)。该器件隔离结构130借助浅沟隔离(STI)工序而形成(请参见图4a)。
栅极氧化物膜(未显示)、多晶硅层(未显示)、金属层(未显示)以及硬掩模层(未显示)形成于该半导体基板100之上。栅极140垂直于该有源区120的纵长方向而形成。该栅极140借助使用栅极掩模(未显示)的蚀刻工序而形成，以露出存储节点区以及位线触点区。图4a(ii)示出在栅极之间的区域处沿着A-A所截取的横截面。
图4b显示第一层间绝缘膜(或第一绝缘膜)150形成于该半导体基板100之上并且平坦化。光阻膜(参见附图标记160)形成于该第一层间绝缘膜150之上。第一光阻图案160借助利用掩模的曝光及蚀刻工序而形成，该掩模包含沿着该有源区120的方向设置的线/间距图案，以露出第一层间绝缘膜150中直接覆盖该有源区的一部分。
利用该第一光阻图案160作为蚀刻掩模而蚀刻该第一层间绝缘膜150，以形成用于露出该有源区120的第一层间绝缘膜的线/间距图案155(参见图4c)。该蚀刻层间绝缘膜的步骤借助利用该第一光阻图案160的自对准接触(SAC)工序而执行。
移除该第一光阻图案160。在图4c(ii)中，如果用于露出该有源区120的空间图案的线宽指定为‘F’并且该有源区120的线宽指定为‘X’，则该线/间距图案155形成为0.5X≤F≤0.9X。
请参照图4d，利用第一插塞材料170填充该露出的半导体基板100，并且进行平坦化以隔开存储节点触点区与位线触点区。该第一插塞材料170选自多晶硅、钨或铝。
请参照图4e，第二层间绝缘膜(或第二绝缘膜)180形成于该半导体基板100之上并且平坦化。光阻膜形成于该第二层间绝缘膜之上。利用掩模而执行曝光及蚀刻工序，该掩模包含位线触点图案，以形成第二光阻图案190。该位线触点图案以圆形及椭圆形形成。
SAC工序利用该第二光阻图案190作为蚀刻掩模而执行，以蚀刻该第二层间绝缘膜180以及该线/间距图案155，使得形成位线触点孔。执行该SAC工序，直到沟槽形成于该线/间距图案155之上为止。在本实施方式中，考虑工序余量，执行该蚀刻，直到已经将该线/间距图案155蚀刻到其厚度的一半为止(请参见图4f)。
移除该第二光阻图案190，并且执行用于形成位线(未显示)的工序，以填充位线触点孔。可以在通过利用位线材料200填充该位线触点孔而形成该位线触点插塞时形成该位线(未显示)。可选择的是，可以在已经通过利用该位线材料200填充该位线触点孔而形成该位线触点插塞之后形成该位线，并且接着进行平坦化。该第二插塞材料选自多晶硅、钨或铝。
如上所述，根据本发明的实施例，一种用于形成半导体器件的方法包括：采用线图案形成位线触点区，并且接着执行工序以形成位线，该位线具有多层位线，从而避免位线触点插塞之间的短路，并且改进半导体器件的工序余量以及半导体器件的可靠度。
本发明的上述实施例是示例性的而非限制性的。各种替代形式及等同实施例都是可行的。本发明并不限于在此所述的沉积、蚀刻抛光以及图案化步骤的类型。本发明也不限于任何特定类型的半导体器件。例如，本发明可以应用于动态随机存取存储器(DRAM)或非易失存储器中。考虑到本发明所公开的内容，其它的增加、减少或修改显而易见并且位于所附权利要求书的范围内。
本申请要求2006年5月17日提交的韩国专利申请案NO.10-2006-0044221的优先权，该韩国专利申请案的全部内容以引用的方式并入本文。
Claims (9)
1.一种用于制造半导体器件的方法，包括：
在半导体基板之上形成栅极；
在所述半导体基板之上形成第一绝缘膜；
蚀刻所述第一绝缘膜以形成沟槽，并且露出设置在所述第一绝缘膜之下的有源区；
利用第一插塞材料填充所述沟槽；
在所述第一绝缘膜以及所述第一插塞材料之上形成第二绝缘膜；
借助利用掩模的蚀刻工序来蚀刻所述第一绝缘膜及所述第二绝缘膜，所述掩模包含位线触点图案，以形成位线触点孔；以及填充所述位线触点孔。
2.根据权利要求1所述的方法，其中，
所述蚀刻第一绝缘膜的步骤的特征在于0.5X≤F≤0.9X，其中F是用于露出所述半导体基板的空间图案的线宽，并且X是所述有源区的线宽。
3.根据权利要求1所述的方法，其中，
所述蚀刻第一绝缘膜的步骤借助自对准接触工序而执行。
4.根据权利要求1所述的方法，其中，
所述第一插塞材料包含多晶硅、钨、铝或其组合。
5.根据权利要求1所述的方法，其中，
所述蚀刻第一绝缘膜及第二绝缘膜的步骤包括自对准接触工序。
6.根据权利要求5所述的方法，其中，
所述自对准接触工序执行到所述第一绝缘膜的厚度降低一半为止。
7.根据权利要求1所述的方法，其中，
所述位线触点孔形成为具有无角形状。
8.根据权利要求1所述的方法，其中，
所述填充步骤在第二插塞材料填入所述位线触点孔中之后执行。
9.根据权利要求8所述的方法，其中，
所述第二插塞材料包含多晶硅、钨、铝或其组合。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060044221 | 2006-05-17 | ||
| KR1020060044221A KR100827509B1 (ko) | 2006-05-17 | 2006-05-17 | 반도체 소자의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101075576A true CN101075576A (zh) | 2007-11-21 |
| CN100550345C CN100550345C (zh) | 2009-10-14 |
Family
ID=38712485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100005950A Expired - Fee Related CN100550345C (zh) | 2006-05-17 | 2007-01-12 | 用于制造半导体器件的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7560370B2 (zh) |
| JP (1) | JP2007311750A (zh) |
| KR (1) | KR100827509B1 (zh) |
| CN (1) | CN100550345C (zh) |
| TW (1) | TWI326480B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109817626A (zh) * | 2017-11-21 | 2019-05-28 | 三星电子株式会社 | 三维半导体存储器件 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7875388B2 (en) * | 2007-02-06 | 2011-01-25 | 3M Innovative Properties Company | Electrodes including polyacrylate binders and methods of making and using the same |
| KR101076888B1 (ko) * | 2009-06-29 | 2011-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 연결 배선체 및 형성 방법 |
| US9741602B2 (en) * | 2011-09-08 | 2017-08-22 | Nxp Usa, Inc. | Contact for a non-volatile memory and method therefor |
| KR102057067B1 (ko) * | 2013-01-29 | 2019-12-18 | 삼성전자주식회사 | 반도체 장치의 배선 구조체 및 그 형성 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980048790A (ko) * | 1996-12-18 | 1998-09-15 | 김영환 | 반도체 소자의 메탈콘택 및 라인 형성방법 |
| JP3109478B2 (ja) * | 1998-05-27 | 2000-11-13 | 日本電気株式会社 | 半導体装置 |
| JP2000114481A (ja) * | 1998-10-05 | 2000-04-21 | Nec Corp | 半導体記憶装置の製造方法 |
| JP2000307084A (ja) * | 1999-04-23 | 2000-11-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| KR100425457B1 (ko) * | 2001-08-13 | 2004-03-30 | 삼성전자주식회사 | 자기 정렬 콘택 패드를 구비하는 반도체 소자 및 그 제조방법 |
| KR100493407B1 (ko) * | 2000-11-22 | 2005-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100408414B1 (ko) * | 2001-06-20 | 2003-12-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
| KR100709453B1 (ko) | 2001-06-27 | 2007-04-18 | 주식회사 하이닉스반도체 | 반도체소자의 비트라인 형성방법 |
| KR100481173B1 (ko) * | 2002-07-12 | 2005-04-07 | 삼성전자주식회사 | 다마신 비트라인공정을 이용한 반도체 메모리장치 및 그의제조방법 |
| KR100503519B1 (ko) * | 2003-01-22 | 2005-07-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| JP4498088B2 (ja) * | 2004-10-07 | 2010-07-07 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| JP4215711B2 (ja) * | 2004-12-20 | 2009-01-28 | エルピーダメモリ株式会社 | 半導体集積回路装置およびその製造方法 |
-
2006
- 2006-05-17 KR KR1020060044221A patent/KR100827509B1/ko not_active IP Right Cessation
- 2006-12-27 JP JP2006352865A patent/JP2007311750A/ja active Pending
- 2006-12-29 US US11/618,612 patent/US7560370B2/en not_active Expired - Fee Related
-
2007
- 2007-01-03 TW TW096100154A patent/TWI326480B/zh not_active IP Right Cessation
- 2007-01-12 CN CNB2007100005950A patent/CN100550345C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109817626A (zh) * | 2017-11-21 | 2019-05-28 | 三星电子株式会社 | 三维半导体存储器件 |
| CN109817626B (zh) * | 2017-11-21 | 2024-04-05 | 三星电子株式会社 | 三维半导体存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100827509B1 (ko) | 2008-05-06 |
| TWI326480B (en) | 2010-06-21 |
| TW200744161A (en) | 2007-12-01 |
| US20070269971A1 (en) | 2007-11-22 |
| CN100550345C (zh) | 2009-10-14 |
| JP2007311750A (ja) | 2007-11-29 |
| US7560370B2 (en) | 2009-07-14 |
| KR20070111179A (ko) | 2007-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100561728C (zh) | 半导体器件及其制造方法 | |
| US10535530B2 (en) | Patterning method | |
| CN1293638C (zh) | 半导体存储器件和采用镶嵌位线工艺制造该器件的方法 | |
| JP2009252830A (ja) | 半導体装置の製造方法 | |
| JP5190205B2 (ja) | 半導体素子の製造方法 | |
| CN1134048C (zh) | 形成自对准接触的方法 | |
| US5959319A (en) | Semiconductor memory device having word line conductors provided at lower level than memory cell capacitor and method of manufacturing same | |
| CN101075576A (zh) | 用于制造半导体器件的方法 | |
| JP2004140361A (ja) | ダマシーン工程を利用した半導体装置及びその製造方法 | |
| CN1104054C (zh) | 半导体存储器件及其制造方法 | |
| CN108281424A (zh) | 半导体元件以及其制作方法 | |
| KR20020061713A (ko) | 다중층의 스토리지 노드 콘택 플러그를 갖는 반도체메모리 소자 및 그 제조방법 | |
| CN1316592C (zh) | 制造半导体器件的方法 | |
| US7045411B1 (en) | Semiconductor device having a chain gate line structure and method for manufacturing the same | |
| KR100683492B1 (ko) | 반도체소자의 콘택식각 방법 | |
| CN1309041C (zh) | 内存组件的位线与位线接触窗的制造方法 | |
| JP2001015711A (ja) | 半導体装置の製造方法 | |
| KR100733460B1 (ko) | 반도체 소자의 메탈 콘택 형성 방법 | |
| KR100859831B1 (ko) | 매립형 비트라인을 구비한 반도체 소자의 제조 방법 | |
| KR100368321B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100721201B1 (ko) | 6ｆ2 레이아웃을 갖는 반도체 소자의 랜딩플러그 형성방법 | |
| KR101061171B1 (ko) | 반도체 소자의 제조방법 | |
| KR960006744B1 (ko) | 비트선과 스토리지노드를 중첩시킨 반도체 메모리 소자 및 그 제조방법 | |
| KR101001633B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR19990016224A (ko) | 플레이트 전극 하부에 더미 비트라인을 갖는 반도체 장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091014 Termination date: 20140112 |