CN101040381A - 高频集成电路 - Google Patents
高频集成电路 Download PDFInfo
- Publication number
- CN101040381A CN101040381A CNA2005800349191A CN200580034919A CN101040381A CN 101040381 A CN101040381 A CN 101040381A CN A2005800349191 A CNA2005800349191 A CN A2005800349191A CN 200580034919 A CN200580034919 A CN 200580034919A CN 101040381 A CN101040381 A CN 101040381A
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- integrated circuit
- frequency
- enhancement mode
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 180
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 150000001875 compounds Chemical class 0.000 claims abstract description 47
- 239000003990 capacitor Substances 0.000 claims description 55
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 25
- 238000012217 deletion Methods 0.000 description 21
- 230000037430 deletion Effects 0.000 description 21
- 230000000694 effects Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
Abstract
一种具有静电保护元件的高频集成电路，在其输入/输出端上配备有作为静电保护元件的场效应晶体管，由此提供了良好的高频特性，并且提高了ESD电压的抵抗力。该高频集成电路具有高频电路(11)，其具有输入/输出端子，以及增强型场效应晶体管(13)，该晶体管在化合物半导体衬底形成并且放置在所述高频电路中，该晶体管的输入/输出端子中的一个端子连接到所述高频电路的输入/输出端子，另一端子连接到第一参考电位，并且晶体管的栅极经由电阻器(14)连接到第二参考电位。当从所述输入/输出端子施加了噪声或高电压脉冲时，场效应晶体管(13)的阻抗降低了，从而形成ESD保护。
Description
技术领域
本发明涉及配备有MMIC(单块微波集成电路)的静电保护器件的高频集成电路，更具体而言，涉及通过在高频MMIC的输入部分或者输出部分上提供静电保护装置来实现的静电放电(ESD)保护。
背景技术
在蜂窝电话等中，通过采用在800MHz到2.3GHz带宽上的高频信号进行通信。该频率相对较高，因此在选择使用用于放大传输功率的功率放大器(PA)、用于放大接收信号的低噪声放大器(LNA)、用于切换信号的开关(SW)等等的装置时，高频特性经常是非常重要的，并且用诸如GaAs之类的化合物半导体来替代通常的Si半导体。
采用GaAs或者其他化合物半导体的高频集成电路通常具有优良的高频特性，但是抵制ESD(静电放电)的能力经常很弱。对此的一个原因是，由于高频特性的改善，在电路中的每个器件易遭受ESD或其他噪声。此外，当引入保护器件时，由于所处理的频率高，因此不能避免寄生电容所造成的不利影响。经常不能采用充分的对策。
图4A示出了配备由常规ESD保护器件的ESD保护电路40的电路配置的实例。在I/O(输入/输出)端子42和GND(地)之间连接了二极管43用于抵抗ESD。在二极管43上为正DC(直流)偏压或者为具有大小为前向门限电压(Vf)或者更小的RF幅度的RF信号的情况下，该二极管43呈现相对高的阻抗，并且对于电路特性没有任何影响。另一方面，当将具有类似ESD的电压幅度的噪声施加到I/O(输入/输出)端子42上，其超过了保护二极管43的反方向上的击穿电压(Vb)，噪声被导入GND，并且能够防止对电路的内部部分(高频电路41)造成损坏。
图4B示出了该二极管的电压-电路特性。横坐标表示施加到二极管43的电压，纵坐标表示流经二极管43的电流值。从该图中明显看到，当在前向方向施加电压时，从Vf(前向门限电压)开始具有电流，而在反方向上施加电压时，直到到达Vb(击穿电压)之前都几乎没有电流。然而，当在反方向所施加的电压超过Vb时，电流开始骤然流过。因此，二极管43的电阻(ΔV/ΔI)变小。
当在Si衬底上形成保护二极管时，能够在具有低电阻值的衬底主体侧边上生成二极管的正电极或负电极。另一方面，当在GaAs衬底上形成如图4A所示的二极管43时，由于GaAs衬底本身具有高电阻值，因此必须在衬底表面上生成二极管的正电极和负电极，结构变得复杂，并且变得难以获得作为保护器件的能力。此外，为了构成该二极管，采用了PN结、肖特基结等等，但是基本上该结不能很强地抵抗ESD等等，因此难以获得高性能的ESD器件。
此外，该结的部分具有大的寄生电容，因此容易对高频特性造成不利影响。
在图5中示出了不具有保护器件的常规实例的高频集成电路50。在图5中，DFET1C(耗尽型场效应晶体管)的漏极53连接到高频电路51的输入/输出端子I/O 52，其源级连接到电容器C50的一个端子(55)，电容器C50的另一个端子连接GND(地)。此外，栅极通过电阻器54连接到控制端子(CTL3)。
在此省略了形成DFET1C(53)的DC偏压的电阻器。仅仅示出了与高频(AC)信号有关的电路。
将参考电压经由电阻器54从CTL3提供给DFET1C(53)的栅极，以便使其导通/截止截止，并使其充当开关。
当施加预定电压到该CTL3端子，并使得DFET1C(53)变为导通时，即使是高频信号是从I/O输入端子52输入的，电流也是流经DFET1C的漏极和源极以及电容器C50，并且不会有高频信号输入到高频电路51。
接下来，将DFET1C变为截止，将输入信号提供给高频电路51。在该状态中，假设例如高电压噪声或高电压脉冲被施加到I/O输入端子52，D场效应晶体管(DFET1C)53通常处于截止状态。由于DFET1C的输出阻抗高，因此脉冲电流不能迅速地发送到电容器C50，该脉冲电流被输入到高频电路51的输入端或者输出端。从而，高频电路51的内部器件被损坏。
接下来，示出了在高频电流61的输入端或输出端上提供保护器件来改善图5的电路的实例。图6示出了通过将一个保护二极管添加到图5中的高频集成电路50中得到的另一常规实例。在图6中，D场效应晶体管(DFET1D：耗尽型场效应晶体管)63的漏极连接到高频电路61的输入/输出端子I/O 62，其源极连接到电容器C60的一个端子(67)，电容器C60的另一个端子连接GND(地)。该源极还连接到二极管65的阴极，阳极连接到二极管66的阳极。二极管66的阴极连接到GND。此外，D场效应晶体管63的栅极通过电阻器64连接到控制器5(CTL5)。
参考电压经由电阻器64从CTL5提供到D场效应晶体管63的栅极。
在D场效应晶体管63的源极与GND之间提供了使用两个二极管65和66的保护器件，这两个二极管的阳极相互连接，阴极布置在两端，其中一个阴极连接D场效应晶体管1D63的源极，另一个阴极连接GND。该保护器件的电输入/输出特性为：当输入电压小于在前向方向和反向方向上的电压Vb+Vf的绝对值时，没有电流并且电阻值变高，而在输入电压大于Vb+Vf的绝对值时，突然出现电流并且电阻值变低。
当来自输入/输出端子I/O(62)的高电压噪声或者高电压脉冲被输入时，由于D场效应晶体管1D63处于浮置状态，因此漏极和源极变得导电。当输入电压变为二极管65和66的加在一起的耐电压(withstandvoltage)或者更高时，如上所述的，二极管65和66被击穿，并且其组合的电阻值从高电阻值变为低电阻值。由此，电荷经由二极管65和66放电，形成到GND的低电阻值电流通路，并且噪声或高电压脉冲不再施加到高频电路61。
然而，在这个配备有保护二极管的高频集成电路的实例中，与图4相同，当二极管65和66是在GaAs衬底上形成时，由于GaAs衬底本身具有高电阻值，因此必须在衬底表面上生成二极管的正电极和负电极，结构变得复杂，并且变得难以获得作为保护器件的能力。此外，为了构成该二极管，采用了PN结、肖特基结等等，但是基本上该结不能很强地抵抗ESD等等，因此难以获得高性能的ESD器件。
此外，该结的部分具有大的寄生电容，因此容易对高频特性造成不利影响。
专利文献1：日本专利公开(A)No.6-13862
专利文献2：日本专利公开(A)No.2000-510653
发明内容
本发明要解决的问题
如上所述，通常，GaAs高频集成电路在ESD方面是脆弱的，并且抵抗ESD的措施是困难的。另一方面，GaAs高频集成电路已经开始频繁地用于诸如移动电话的消费应用，因此期望有一种GaAs高频集成电路，其不仅具有良好的高频性能，并且具有大的ESD耐压。
本发明是考虑了以上问题而作出的，期望提供一种配备了保护电路的高频电路，其通过采用具有高ESD保护能力的器件，能够实现良好的高频特性，并且具有高ESD耐压。
解决问题的手段
本发明具有一个高频电路，所述高频电路具有输入/输出端子(I/O(12))和增强型场效应晶体管，该晶体管的至少一部分与该高频电路一起形成在化合物半导体衬底上，该晶体管的输入/输出端子中的一个端子(漏极)连接所述高频电路的输入/输出端子，另一个端子(源极)连接到第一参考电位(电源或地)，该晶体管的栅极经由电阻器连接到第二参考电位(地)。
本发明具有一个高频电路，所述高频电路具有输入/输出端子；耗尽型场效应晶体管，该晶体管的至少一部分与该高频电路一起形成在化合物半导体衬底上，该晶体管具有第一输入/输出端子，所述第一输入/输出端子中的一个端子连接所述输入/输出端子，该晶体管的栅极经由第一电阻器连接到第二参考电位；形成在所述化合物半导体衬底上的增强型场效应晶体管，被提供在所述高频电路中，该晶体管具有第二输入/输出端子，所述第二输入/输出端子中的一个端子连接所述耗尽型场效应晶体管的第一输入/输出端子中的另一个端子，所述第二输入/输出端子中的另一个端子连接到第一参考电位，该晶体管的栅极经由第二电阻器连接到所述第一参考电位；以及第一电容器，其连接在所述增强型场效应晶体管的第二输入/输出端子中的一个端子与所述第一参考电位之间。
本发明具有外部端子；具有输入/输出端子的高频电路；连接在所述外部端子与所述高频电路的输入/输出端子之间的第一电容器；以及在化合物半导体衬底上形成的增强型场效应晶体管，该晶体管被提供在所述高频电路中，该晶体管具有输入/输出端子，所述输入/输出端子中的一个端子连接所述外部端子，另一个端子连接在所述高频电路的输入端子与输出端子之间，并且该晶体管的栅极经由电阻器连接到所述第一参考电位。
本发明具有在高频电路的输入/输出端子上的增强型场效应晶体管(场效应晶体管)。从外部输入噪声或高压脉冲时，使得所述增强型场效应晶体管执行击穿操作，使得其阻抗变低，以便对所述噪声或高压脉冲放电。
本发明的效果
配备了本发明的静电保护器件的高频电路能够通过在GaAs上进行形成的工艺中加入最少数量的步骤来生产，这是因为在采用E场效应晶体管(增强型场效应晶体管)作为保护器件时，其具有与D场效应晶体管(耗尽型场效应晶体管)或者在高频电路中所使用的E场效应晶体管相同或几乎相同的效果。此外，由于在二极管类型的保护器件中，ESD和其他噪声不经过该结，因此保护器件本身的能力和耐压是优良的。此外，该器件在本质上具有与在高频电路中使用的场效应晶体管相同的结构，因此寄生电容小，对原电路造成的不利影响小。
附图说明
[图1]示出配备有本发明的静电保护器件的高频集成电路的总体电路配置的电路图；
[图2]示出配备有本发明的静电保护器件的高频集成电路的总体电路配置的电路图；
[图3]示出配备有本发明的静电保护器件的高频集成电路的总体电路配置的电路图；
[图4]示出配备有使用传统实例的保护二极管的静电保护器件的高频集成电路的总体电路配置的电路图；
[图5]示出不具有传统实例的静电保护器件的高频集成电路的总体电路配置的电路图；
[图6]示出配备有使用多个传统实例的二极管的静电保护器件的高频集成电路的总体电路配置的电路图。
附图标记说明
10、20、30、40、60....是配备有静电保护器件的高频集成电路，11、21、31、41、51、61....是高频电路，12、22、42、52、62....是输入/输出端子(外部端子)，13、25、24....是E场效应晶体管(增强型场效应晶体管)，23、53、63....是D场效应晶体管(耗尽型场效应晶体管)，21、31、54、64...是电阻器，27、33、55、67....是电容器，43、65、66....是二极管。
具体实施方式
图1示出了配备有静电保护器件(电路)的高频集成电路的实施例。在图1A中，输入/输出端子I/O 12连接高频电路11并且连接E场效应晶体管(增强型场效应晶体管)1(13)的漏极。源极连接GND(地)，栅极经由电阻器R1(14)连接GND。
该E场效应晶体管(EFET1)13形成在与高频电路11的器件(例如输入RF放大器、MIX等等的场效应晶体管和发射场效应晶体管)相同的衬底上。
当E场效应晶体管13的栅极是0V时，在图1B中示出了源极接地的E场效应晶体管的电学特性曲线。横坐标表示Vg(栅极/源极电压)，纵坐标表示漏极电流Ids。当Vg为Vp(夹断电压)或更小时，没有电流流动，因此阻抗高，而当Vg变为Vp或更高时，漏极电流Ids开始流动，从而阻抗降低。
另一方面，当将负电压施加到Vds并且该电压小于击穿电压(Vb)时，没有漏极电流，呈现高阻抗状态。然而，当电压变为比Vb的绝对值大的负电压时，漏极电流Ids开始突然流动并且阻抗降低。
E场效应晶体管13是增强型的，其栅极经由电阻器R1(14)被偏置到GND，因此其变为截止状态。由此，当I/O端子12偏置为正时或者当输入具有小幅度的RF信号时，E场效应晶体管1自身呈现出高阻抗。
另一方面，当诸如ESD之类的具有高电压幅度的噪声进入时，该噪声电平超过了E场效应晶体管13的耐压，E场效应晶体管13呈现低阻抗状态，并将该噪声导入GND，因此不会损坏高频电路11的内部。当将E场效应晶体管用作保护器件时，由于该E场效应晶体管13具有与在高频电路11中使用的D场效应晶体管或E场效应晶体管相同或几乎相同的结构，因此在GaAs上进行形成的工艺中，其能够通过添加最少数量的步骤来制造。此外，由于在二极管类型的保护器件中，诸如其他噪声之类的ESD不经过该结，因此保护器件本身的能力和耐压是优良的。此外，该器件在本质上具有与在高频电路中使用的场效应晶体管相同的结构，因此寄生电容小，对原电路造成的不利影响小。
到现在为止已经给出了对于高频电路11的输入端子侧的解释，但是其可以采用相同的方式用在输出端子侧。此外，增强型场效应晶体管和耗尽型场效应晶体管可以通过MESFET、结型栅FET、HEMT等等构成。
图2是配备有静电保护器件的高频集成电路20的另一个实施例。在图2中，D场效应晶体管(DFET1A：耗尽型场效应晶体管)23的漏极连接到高频电路21的输入/输出端子I/O 22，其栅极连接到电阻器23的一个端子，电阻器23的另一个端子连接到控制端子(CTL1)。此外，源极连接到E场效应晶体管(EFET1A：增强型场效应晶体管)25的漏极，其源极连接到GND，并且栅极经由电阻器R1(26)连接到GND。E场效应晶体管25的漏极连接到电容器C20的一个端子上，C20的另一个端子连接到GND。
该E场效应晶体管25形成在高频电路21的器件(例如输入RF放大器、MIX等等的场效应晶体管和发射场效应晶体管管)相同的衬底上。
在此，忽略了D场效应晶体管23的DC偏压。仅仅示出了高频电路。
D场效应晶体管23是信号开关用途的开关晶体管，其通过施加控制信号到CTL1进行导通/截止。此外，通过高频旁路电容器C20(27)和E场效应晶体管25，将D场效应晶体管23与GND电位进行DC隔离，并且将D场效应晶体管23设置在适当的偏压上。
当将控制信号(电压)经由电阻器R21施加到D场效应晶体管25的栅极，D场效应晶体管23变为导通操作状态，并且从输入/输出端子I/O22输入的高频信号通过D场效应晶体管23的漏极和源极，并经由电容器C20(27)流入地。从而，该输入高频信号没有输入到高频电路21。即，当由D场效应晶体管23构成的开关晶体管为导通时，该高频集成电路20处于截止状态，没有信号输入到高频电路21。
接下来，将解释当开关晶体管的D场效应晶体管23处于截止状态并且高频集成电路20处于导通状态的情况下，在将信号输入到高频电路21时，从输入/输出端子I/O 22输入高电压噪声或高电压脉冲时的操作。
即，当高频电路21处于工作状态时，从外部经由输入/输出端子I/O22输入高电压噪声或高电压脉冲的情况中，D场效应晶体管23的栅极在没有从CTL1施加控制电压的情况下变为浮置状态，但是由于在将高电压施加到漏极的情况下导电，因此将高电压施加到E场效应晶体管25。当该施加的电压是E场效应晶体管25的耐压或者更大时，即，当其变为击穿电压或者更大时，在漏极和源极之间的电阻值突然变小，由从输入/输出端子I/O 22输入的高电压噪声或高电压脉冲所生成的电荷(电流)经由该E场效应晶体管25导入GND。
由此，高电压噪声或高电压脉冲并不流入高频电路21，而是经由用于用于开关晶体管的D场效应晶体管23和静电保护晶体管的E场效应晶体管25而流入GND。因此，不会损坏在高频电路21中提供的晶体管的有源器件和电容器的无源器件等。
另外，当从输入/输出端子I/O 22输入通常的输入信号时，D场效应晶体管23处于截止状态，保护器件的E场效应晶体管25处于截止(未击穿)状态，因此阻抗比常规保护二极管相对较高，从而能够保持比采用二极管作为保护器件的常规高频集成电路更好的高频特性，并且不会使在高频电路21的输入端上的高频特性劣化。
到现在为止已经给出了对于高频电路21的输入端子侧的解释，但是本发明可以采用相同的方式用在输出端子侧。此外，增强型场效应晶体管和耗尽型场效应晶体管可以通过MESFET、结型栅FET、HEMT等等构成。
图3示出了采用EFET1B(34)作为保护器件的高频集成电路30的另一实施例。在图3中，输入/输出端子I/O 32连接到电容器C30(33)的一个端子，该电容器C30(33)的另一个端子连接到高频电路31的输入端子或输出端子。此外，E场效应晶体管(EFET1B)34的源极(或漏极)连接到输入/输出端子I/O 32，并且漏极(或源极)连接到电容器C30(33)的另一个端子。此外，栅极经由电阻器R31(35)连接到GND。
该E场效应晶体管34形成在和高频电路31的器件(例如输入RF放大器、MIX等等的场效应晶体管和发射场效应晶体管)相同的衬底上。
连接在输入/输出端子I/O 32和高频电路31的输入端/输出端之间的电容器C30(33)用于例如隔离集成电路内部的高频电路31和在I/O端子(32)外部上的偏压(例如，将I/O(32)的外部偏置到GND)。通常，在GaAs上形成的电容值对于ESD是弱的。在ESD输入的时刻，该电容器C30(33)常常在内部被损坏之前就会被损坏了。另一方面，在该实例中，E场效应晶体管34与电容器C30并联，其栅极通过电阻器R31(35)偏置到GND，因此E场效应晶体管34保持在其截止状态，并且高频电路(31)侧能够施加适当的偏压。
当在正常操作中从输入/输出端子I/O 32输入高频信号时，该信号经由电容器C30(33)输入到高频电路31。在由E场效应晶体管34构成的保护器件的截止时间内的输入/输出阻抗高，并且寄生电容小，因此高频电路31的输入端或输出端的频率特性由电容器C30(33)的电容值确定。
接下来，当从I/O端子32输入高电压噪声或高电压脉冲并且施加到E场效应晶体管34的电压变为击穿电压或更大时，在源极和漏极之间的电阻值变低，因此高电压噪声或高电压脉冲不会经过电容器C30(33)，而是经过E场效应晶体管34。
由此，能够避免电容器C30(33)被损坏。ESD在该电容器C30(33)和E场效应晶体管34组成的部分上被部分反射。此外，在高频电路(31)内部采取了抵制措施。因此，能够避免ESD破坏。
到现在为止已经给出了对于高频电路31的输入端子侧的解释，但是本发明可以采用相同的方式用在输出端子侧。此外，增强型场效应晶体管和耗尽型场效应晶体管可以通过MESFET、结型栅FET、HEMT等等构成。
此外，作为另一个实施例，在图3中，可以在电容器C30(33)与高频电路31之间提供图1或图2中所示的ESD保护电路，因此不仅能够进一步保护电容器C30(33)，而且还能够进一步保护高频电路31。
这样，在图1到图3的实施例中，通过在与例如高频集成电路部分相同的GaAs衬底上形成用于ESD的保护器件，并因此提供具有高ESD保护能力并且结构上非常简单的E场效应晶体管类型的保护器件，就能够获得传统上难以获得的优良的高频特性和高ESD耐压，并且这样的保护器件仅仅需要在GaAs生产中增加少量的步骤。
表格1示出了ESD的测量结果。作为一种ESD评估方法，存在有机器模型和人体模型。机器模型是当在电子工业安全标准EIA/JESD 22-A115-A等等中所规定的并且带有静电的机器设备接触器件的导线终端等等时所生成的静电压力模型。
此外，人体模型是在例如电子工业安全标准EIA/JESD 22-A114等等中规定的，并且其模拟当带有静电充电的人接触器件的导线终端等等时所生成的静电压力。
ESD评估器件是由充电电路形成的，该充电电路是通过将可变电压DC电源和充电电阻器、充电电容器、在充电电路与放电电路之间提供来用于选择其中一个的切换开关、以及放电电路串联形成的，在放电电路中，将在充电电容器中所存储的电荷经由开关施加到放电电阻器和所测量的器件(DUT)。
例如，在人体模型的情况下，将ESD评估器件的充电电阻器、放电电阻器和充电电容器的值分别规定为1MΩ、1.5KΩ和100pF。
此外，通常是在将所测量器件可分离地安装在插座等等的状态中对该测量器件进行测量的。
在评估方法中，将可变电压DC电源设置为测量(充电)电压并通过切换开关将该电源连接到充电电阻器侧，以便对充电电容器进行充电。接下来，通过切换开关将其连接到放电电阻器，以便将在充电电容器中存储的电荷经由放电电阻器提供给所测量器件。与此同时，检查所测量器件的电学特性的劣化。通过使用微型计算机等等自动改变电荷电压来类似地测量可变电压DC电源的电压，并根据获得的结果执行处理，来检查所测量器件随着应用电压的劣化状态。
以下，比较伴随着保护器件的存在的ESD强度。在图5中示出的不具有传统实例的静电保护器件的高频集成电路对应于本发明的图5的实施例的高频集成电路，并且其配置不具有用于ESD保护的E场效应晶体管25。图6示出了使用二极管类型的保护器件的实例。图2、5和6都示出了采用GaAs场效应晶体管的开关MMIC(微波集成电路)，并且示出了通过执行采用机器模型(300pF，0Ω条件)和人体充电模型(100pF，1500Ω条件)进行的对于MMIC的ESD击穿强度测试获得的结果。
表格1示出了对于不具有保护二极管的图5、配备有保护二极管的图6和配备有场效应晶体管保护器件的高频集成电路的实施例的图2，采用机器模型和人体模型得到的测量结果，所有这些都采用了相同的配置。
在机器模型时，图5中所示的不具有保护器件的高频集成电路的ESD强度为150V，图6中所示的配备有二极管保护器件的高频集成电路的ESD强度为200V和250V，图3中所示的配备有E场效应晶体管保护器件的高频集成电路的ESD强度为300V。
即，在获得的结果中，配备有E场效应晶体管保护器件的高频集成电路所具有的ESD强度是没有保护二极管的电路的ESD强度的大约2倍，该ESD强度比配备有保护二极管的电路高50-100V或者更大。
此外，在人体模型时，图5中所示的不具有保护器件的高频集成电路的ESD强度为500V和1000V，图6中所示的配备有二极管保护器件的高频集成电路的ESD强度为1000V和1500V，图3中所示的配备有E场效应晶体管保护器件的高频集成电路的ESD强度为1500V和2000V。由此，配备有E场效应晶体管保护器件的高频集成电路所具有的ESD强度是没有保护二极管的高频集成电路的ESD强度的大约2到3倍。高ESD强度的结果是配备有保护二极管的高频集成电路的ESD强度的约1.5倍。
本发明的图2的电路与图6的二极管保护器件类型的情况和图5的没有保护器件的情况相比，清楚地具有高ESD耐压。能够确定其优越性。
[表格1]
ESD强度测试结果
| 图2实例，E场效应晶体管类型的保护器件 | 图5实例，没有保护器件 | 图6实例，二极管类型的保护器件 | |
| 机器模型GND标准+应用 | 300V | 150V | 200V |
| 机器模型GND标准+应用 | 300V | 150V | 250V |
| 人体模型GND标准+应用 | 1500V | 500V | 1000V |
| 人体模型GND标准+应用 | 2000V | 1000V | 1500V |
这样，在本高频集成电路中，当在高频集成电路的输入/输出端子上提供增强型场效应晶体管并且从外部输入噪声或高电压脉冲时，使得该增强型场效应晶体管执行击穿操作，并且使得其阻抗变低以便对所述噪声或高电压脉冲放电。
即使是不仅采用增强型场效应晶体管而且采用耗尽型场效应晶体管时，也能够保护高频电路的DC耦合电容器。此外，通过将这些进行组合，高频电路的输入端和输出端的ESD强度能够提高。
此外，通过将增强型场效应晶体管作为保护器件形成在与高频电路的至少一部分相同的GaAs衬底上，能够简化结构。此外，与结二极管保护器件相比，寄生电容也能够变得更小，从而提高了ESD耐压，同时保持良好的高频特性。
工业性能
在根据本发明的高频集成电路中，在高频MMIC的输入部分或输出部分上提供了静电器件，静电放电(ESD)保护能够被改善，因此本发明可以应用于高频无线通信设备的前端。
(按照条约第19条的修改)
1、(删除)
2、(删除)
3、(删除)。
4、(删除)
5、(删除)
6、一种高频集成电路，包括：
高频电路，其具有输入/输出端子，并且该高频电路的至少一部分集成地形成在化合物半导体衬底上；
耗尽型场效应晶体管，其具有第一输入/输出端子，所述第一输入/输出端子中的一个端子连接到所述输入/输出端子，并且所述耗尽型场效应晶体管的栅极经由第一电阻器连接到第二参考电位；
形成在所述化合物半导体衬底上的增强型场效应晶体管，其被提供在所述高频电路中，所述增强型场效应晶体管具有第二输入/输出端子，所述第二输入/输出端子中的一个端子连接到所述耗尽型场效应晶体管的所述第一输入/输出端子中的另一个端子，所述第二输入/输出端子中的另一个端子连接到第一参考电位，所述增强型场效应晶体管的栅极经由第二电阻器连接到所述第一参考电位；以及
第一电容器，其连接在所述增强型场效应晶体管的第二输入/输出端子中的一个端子与所述第一参考电位之间。
7、如权利要求6所述的高频集成电路，其中：
所述高频集成电路具有第二电容器，所述电容器并行连接在所述耗尽型场效应晶体管与所述增强型场效应晶体管之间。
8、如权利要求6所述的高频集成电路，其中：
所述化合物半导体衬底形成为具有GaAs的衬底。
9、如权利要求6所述的高频集成电路，其中：
所述增强型场效应晶体管形成为HEMT。
10、如权利要求6所述的高频集成电路，其中：
所述增强型场效应晶体管包括多个连接在一起的增强型场效应晶体管。
11、一种高频集成电路，包括：
外部端子；
高频电路，其具有输入/输出端子；
第一电容器，其连接在所述外部端子与所述高频电路的输入/输出端子之间；以及
增强型场效应晶体管，其形成在化合物半导体衬底上并且被提供在所述高频电路中，所述增强型场效应晶体管的输入/输出端子中的一个端子连接所述外部端子，另一个端子连接在所述高频电路的输入端子与输出端子之间，并且所述增强型场效应晶体管的栅极经由电阻器连接到所述第一参考电位。
12、如权利要求11所述的高频集成电路，其中：
所述高频集成电路还包括第二电容器，该第二电容器并行连接在所述增强型场效应晶体管的输入端子和输出端子之间。
13、如权利要求11所述的高频集成电路，其中：
所述化合物半导体衬底形成为具有GaAs的衬底。
14、如权利要求11所述的高频集成电路，其中：
所述增强型场效应晶体管形成为HEMT。
15、如权利要求11所述的高频集成电路，其中：
所述增强型场效应晶体管包括多个连接在一起的增强型场效应晶体管。
16、一种高频集成电路，包括：
化合物半导体衬底；
耗尽型场效应晶体管，其形成在所述化合物半导体衬底上；
高频电路，其形成在所述化合物半导体衬底上，并且在其一部分中具有所述耗尽型场效应晶体管；
输入/输出端子；
增强型场效应晶体管，其形成在所述化合物半导体衬底上，其漏极或源极连接到所述高频电路，并且在其源极或漏极中没有连接到所述高频电路的那一个连接到所述输入/输出端子；以及
第一电位，其低于所述高频电路与所述增强型场效应晶体管之间的电位，并且形成在所述化合物半导体衬底上的一个电阻器连接在所述增强型场效应晶体管的栅极和所述第一电位之间。
17、如权利要求16所述的高频集成电路，其中：
所述化合物半导体是GaAs。
18、如权利要求16所述的高频集成电路，其中：
所述高频集成电路还具有电容器，该电容器形成在所述化合物半导体衬底上，并且并行连接在所述增强型场效应晶体管的漏极与源极之间。
19、如权利要求16所述的高频集成电路，其中：
所述耗尽型场效应晶体管和所述增强型场效应晶体管是结型栅场效应晶体管。
20、如权利要求16所述的高频集成电路，其中：
所述耗尽型场效应晶体管和所述增强型场效应晶体管是MES场效应晶体管。
21、如权利要求16所述的高频集成电路，其中：
所述耗尽型场效应晶体管和所述增强型场效应晶体管是HEMT。
22、如权利要求16所述的高频集成电路，其中：
所述耗尽型场效应晶体管具有多个串联的耗尽型场效应晶体管。
23、(删除)
24、(删除)
25、(删除)
26、(删除)
27、(删除)
28、(删除)
29、(删除)
30、(删除)
31、(删除)
32、(删除)
33、(删除)
34、(删除)
35、(删除)
36、(删除)
37、(删除)
38、(删除)
Claims (38)
1、一种高频集成电路，包括：
高频电路，其具有输入/输出端子；
增强型场效应晶体管，其至少一部分与所述高频电路集成形成在化合物半导体衬底上，并且所述增强型场效应晶体管的输入/输出端子中的一个端子连接到所述高频电路的输入/输出端子，另一端子连接到第一参考电位，并且所述增强型场效应晶体管的栅极经由电阻器连接到第二参考电位。
2、如权利要求1所述的高频集成电路，其中：
所述高频集成电路还具有电容器，所述电容器并行连接在所述增强型场效应晶体管的输入端和输出端之间。
3、如权利要求1所述的高频集成电路，其中：
所述化合物半导体衬底形成为具有GaAs的衬底。
4、如权利要求1所述的高频集成电路，其中：
所述增强型场效应晶体管形成为HEMT。
5、如权利要求1所述的高频集成电路，其中：
所述增强型场效应晶体管由多个增强型场效应晶体管相连而成。
6、一种高频集成电路，包括：
高频电路，其具有输入/输出端子；
耗尽型场效应晶体管，其至少一部分与所述高频电路集成形成在化合物半导体衬底上，并且所述耗尽型场效应晶体管具有第一输入/输出端子，所述第一输入/输出端子中的一个端子连接到所述输入/输出端子，并且所述耗尽型场效应晶体管的栅极经由第一电阻器连接到第二参考电位；
形成在所述化合物半导体衬底上的增强型场效应晶体管，其被提供在所述高频电路中，所述增强型场效应晶体管具有第二输入/输出端子，所述第二输入/输出端子中的一个端子连接到所述耗尽型场效应晶体管的所述第一输入/输出端子中的另一个端子，所述第二输入/输出端子中的另一个端子连接到第一参考电位，所述增强型场效应晶体管的栅极经由第二电阻器连接到所述第一参考电位；以及
第一电容器，其连接在所述增强型场效应晶体管的第二输入/输出端子中的一个端子与所述第一参考电位之间。
7、如权利要求6所述的高频集成电路，其中：
所述高频集成电路具有第二电容器，所述电容器并行连接在所述耗尽型场效应晶体管与所述增强型场效应晶体管之间。
8、如权利要求6所述的高频集成电路，其中：
所述化合物半导体衬底形成为具有GaAs的衬底。
9、如权利要求6所述的高频集成电路，其中：
所述增强型场效应晶体管形成为HEMT。
10、如权利要求6所述的高频集成电路，其中：
所述增强型场效应晶体管包括多个连接在一起的增强型场效应晶体管。
11、一种高频集成电路，包括：
外部端子；
高频电路，其具有输入/输出端子；
第一电容器，其连接在所述外部端子与所述高频电路的输入/输出端子之间；以及
增强型场效应晶体管，其形成在化合物半导体衬底上并且被提供在所述高频电路中，所述增强型场效应晶体管的输入/输出端子中的一个端子连接所述外部端子，另一个端子连接在所述高频电路的输入端子与输出端子之间，并且所述增强型场效应晶体管的栅极经由电阻器连接到所述第一参考电位。
12、如权利要求11所述的高频集成电路，其中：
所述高频集成电路还包括第二电容器，所述电容器并行连接在所述增强型场效应晶体管的输入端子和输出端子之间。
13、如权利要求11所述的高频集成电路，其中：
所述化合物半导体衬底形成为具有GaAs的衬底。
14、如权利要求11所述的高频集成电路，其中：
所述增强型场效应晶体管形成为HEMT。
15、如权利要求11所述的高频集成电路，其中：
所述增强型场效应晶体管包括多个连接在一起的增强型场效应晶体管。
16、一种高频集成电路，包括：
化合物半导体衬底；
耗尽型场效应晶体管，其形成在所述化合物半导体衬底上；
高频电路，其形成在所述化合物半导体衬底上并且在其一部分中具有所述耗尽型场效应晶体管；
输入/输出端子；
增强型场效应晶体管，其形成在所述化合物半导体衬底上，其漏极或源极连接到所述高频电路，并且在其源极或漏极中没有连接到所述高频电路的那一个连接到所述输入/输出端子；以及
第一电位，其低于所述高频电路与所述增强型场效应晶体管之间的电位，并且形成在所述化合物半导体衬底上的一个电阻器连接在所述增强型场效应晶体管的栅极和所述第一电位之间。
17、如权利要求16所述的高频集成电路，其中：
所述化合物半导体是GaAs。
18、如权利要求16所述的高频集成电路，其中：
所述高频集成电路还具有电容器，该电容器形成在所述化合物半导体衬底上并且并行连接在所述增强型场效应晶体管的漏极与源极之间。
19、如权利要求16所述的高频集成电路，其中：
所述耗尽型场效应晶体管和所述增强型场效应晶体管是结型栅场效应晶体管。
20、如权利要求16所述的高频集成电路，其中：
所述耗尽型场效应晶体管和所述增强型场效应晶体管是MES场效应晶体管。
21、如权利要求16所述的高频集成电路，其中：
所述耗尽型场效应晶体管和所述增强型场效应晶体管是HEMT。
22、如权利要求16所述的高频集成电路，其中：
所述耗尽型场效应晶体管具有多个串联的耗尽型场效应晶体管。
23、一种高频集成电路，包括：
化合物半导体衬底；
场效应晶体管，其形成在所述化合物半导体衬底上；
高频电路，其形成在所述化合物半导体衬底上并且在其一部分中具有所述场效应晶体管；
增强型场效应晶体管，其形成在所述化合物半导体衬底上，其漏极或源极连接到所述高频电路，并且在其源极或漏极中没有连接到所述高频电路的那个一个连接到GND；以及
电阻器，其形成在所述化合物半导体衬底上并且连接在所述增强型场效应晶体管的栅极和所述地之间。
24、如权利要求23所述的高频集成电路，其中：
所述场效应晶体管是耗尽型场效应晶体管或者增强型场效应晶体管。
25、如权利要求23所述的高频集成电路，其中：
所述化合物半导体是GaAs。
26、如权利要求23所述的高频集成电路，其中：
所述高频集成电路还具有电容器，该电容器形成在所述化合物半导体衬底上并且并行连接在所述增强型场效应晶体管的漏极与源极之间。
27、如权利要求23所述的高频集成电路，其中：
所述场效应晶体管和所述增强型场效应晶体管是结型栅场效应晶体管。
28、如权利要求23所述的高频集成电路，其中：
所述场效应晶体管和所述增强型场效应晶体管是MES场效应晶体管。
29、如权利要求23所述的高频集成电路，其中：
所述场效应晶体管和所述增强型场效应晶体管是HEMT。
30、如权利要求23所述的高频集成电路，其中：
所述场效应晶体管具有多个串联的场效应晶体管。
31、一种高频集成电路，包括：
化合物半导体衬底；
第一场效应晶体管，其形成在所述化合物半导体衬底上；
高频电路，其形成在所述化合物半导体衬底上，并且在其一部分中具有所述第一场效应晶体管；
第二场效应晶体管，其形成在所述化合物半导体衬底上，其漏极或源极连接到所述高频电路，第一控制信号用于控制所述第二场效应晶体管，并且第一电容器的一端连接到所述第二场效应晶体管的栅极，并且在另一端上施加所述第一控制信号；
增强型场效应晶体管，其漏极或源极连接到所述第二场效应晶体管的所述高频电路，并且在其源极或漏极中没有连接到所述第二场效应晶体管的那一个连接到地；以及
第二电阻器，其形成在所述化合物半导体衬底上并且连接在所述增强型场效应晶体管的栅极和所述地之间。
32、如权利要求31所述的高频集成电路，其中：
所述第一和第二场效应晶体管是耗尽型场效应晶体管或增强型场效应晶体管。
33、如权利要求31所述的高频集成电路，其中：
所述化合物半导体是GaAs。
34、如权利要求31所述的高频集成电路，其中：
所述高频集成电路还具有电容器，该电容器形成在所述化合物半导体衬底上并且并行连接在所述增强型场效应晶体管的漏极与源极之间。
35、如权利要求31所述的高频集成电路，其中：
所述第一场效应晶体管和所述增强型场效应晶体管是结型栅场效应晶体管。
36、如权利要求31所述的高频集成电路，其中：
所述第一场效应晶体管和所述增强型场效应晶体管是MES场效应晶体管。
37、如权利要求31所述的高频集成电路，其中：
所述第一场效应晶体管和所述增强型场效应晶体管是HEMT。
38、如权利要求316所述的高频集成电路，其中：
所述增强型场效应晶体管具有多个串联的增强型场效应晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP298955/2004 | 2004-10-13 | ||
| JP2004298955A JP4843927B2 (ja) | 2004-10-13 | 2004-10-13 | 高周波集積回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910138831A Division CN101546765A (zh) | 2004-10-13 | 2005-10-12 | 高频集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101040381A true CN101040381A (zh) | 2007-09-19 |
| CN100557802C CN100557802C (zh) | 2009-11-04 |
Family
ID=36148375
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910138831A Pending CN101546765A (zh) | 2004-10-13 | 2005-10-12 | 高频集成电路 |
| CNB2005800349191A Expired - Fee Related CN100557802C (zh) | 2004-10-13 | 2005-10-12 | 高频集成电路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910138831A Pending CN101546765A (zh) | 2004-10-13 | 2005-10-12 | 高频集成电路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8797697B2 (zh) |
| EP (1) | EP1806784B1 (zh) |
| JP (1) | JP4843927B2 (zh) |
| KR (1) | KR20070083626A (zh) |
| CN (2) | CN101546765A (zh) |
| TW (1) | TW200623631A (zh) |
| WO (1) | WO2006041087A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113131875A (zh) * | 2021-03-31 | 2021-07-16 | 复旦大学 | 一种高可靠性低噪声放大器 |
| CN116545425A (zh) * | 2023-07-06 | 2023-08-04 | 合肥芯谷微电子股份有限公司 | 一种毫米波单刀单掷开关 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8144441B2 (en) * | 2006-08-30 | 2012-03-27 | Triquint Semiconductor, Inc. | Electrostatic discharge protection circuit for compound semiconductor devices and circuits |
| JP2008108840A (ja) * | 2006-10-24 | 2008-05-08 | Mitsubishi Electric Corp | 半導体装置 |
| JP2009054851A (ja) * | 2007-08-28 | 2009-03-12 | Panasonic Corp | 半導体集積回路 |
| JP2009087962A (ja) * | 2007-09-27 | 2009-04-23 | Panasonic Corp | 保護回路及び半導体集積回路 |
| WO2010112971A2 (en) * | 2009-03-31 | 2010-10-07 | Freescale Semiconductor, Inc. | Integrated protection circuit |
| US8427796B2 (en) * | 2010-01-19 | 2013-04-23 | Qualcomm, Incorporated | High voltage, high frequency ESD protection circuit for RF ICs |
| JP5424128B2 (ja) * | 2010-11-09 | 2014-02-26 | 次世代パワーデバイス技術研究組合 | 保護素子およびそれを備えた半導体装置 |
| JP2012190872A (ja) * | 2011-03-09 | 2012-10-04 | Ricoh Co Ltd | 面発光レーザ素子の製造方法、光走査装置及び画像形成装置 |
| US9064704B2 (en) * | 2013-02-15 | 2015-06-23 | Win Semiconductors Corp. | Integrated circuits with ESD protection devices |
| US9812440B2 (en) * | 2014-08-29 | 2017-11-07 | Fairchild Semiconductor Corporation | Biased ESD circuit |
| US20170092637A1 (en) * | 2015-09-30 | 2017-03-30 | Infineon Technologies Ag | Semiconductor ESD Protection Device and Method |
| JP6597357B2 (ja) * | 2016-02-09 | 2019-10-30 | 三菱電機株式会社 | 保護ダイオード付き電界効果トランジスタ |
| CN206658047U (zh) * | 2016-12-16 | 2017-11-21 | 江苏安其威微电子科技有限公司 | Mim电容的esd保护电路及其射频开关装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57162466A (en) | 1981-03-31 | 1982-10-06 | Toshiba Corp | Input-output protective circuit for integrated circuit |
| JPH0449652A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 半導体装置の入出力保護回路 |
| JPH05136360A (ja) * | 1991-11-14 | 1993-06-01 | Hitachi Ltd | 静電破壊保護回路、及び半導体集積回路 |
| JP3113951B2 (ja) | 1992-06-26 | 2000-12-04 | 日本電気エンジニアリング株式会社 | ＧａＡｓＦＥＴ保護電源回路 |
| US5615073A (en) * | 1995-06-22 | 1997-03-25 | National Semiconductor Corporation | Electrostatic discharge protection apparatus |
| US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
| FR2744578B1 (fr) | 1996-02-06 | 1998-04-30 | Motorola Semiconducteurs | Amlificateur hautes frequences |
| US5774318A (en) * | 1996-11-27 | 1998-06-30 | Raytheon Company | I.C. power supply terminal protection clamp |
| WO1998047190A1 (en) | 1997-04-16 | 1998-10-22 | The Board Of Trustees Of The Leland Stanford Junior University | Distributed esd protection device for high speed integrated circuits |
| JP3570180B2 (ja) * | 1997-11-20 | 2004-09-29 | セイコーエプソン株式会社 | 半導体集積装置 |
| JP2000067323A (ja) | 1998-08-20 | 2000-03-03 | Toshiba Tec Corp | ドロワ |
| US6459553B1 (en) * | 1999-03-19 | 2002-10-01 | Ati International Srl | Single gate oxide electrostatic discharge protection circuit |
| US6999290B1 (en) | 1999-04-28 | 2006-02-14 | Hitachi, Ltd. | Integrated circuit with protection against electrostatic damage |
| KR100379619B1 (ko) * | 2000-10-13 | 2003-04-10 | 광주과학기술원 | 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법 |
| TW511179B (en) * | 2000-11-28 | 2002-11-21 | Nat Science Council | Method of using plasma treatment to improve electric characteristic of oxide layer |
| US6661276B1 (en) * | 2002-07-29 | 2003-12-09 | Lovoltech Inc. | MOSFET driver matching circuit for an enhancement mode JFET |
| US7183592B2 (en) * | 2004-05-26 | 2007-02-27 | Raytheon Company | Field effect transistor |
-
2004
- 2004-10-13 JP JP2004298955A patent/JP4843927B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-27 TW TW094133560A patent/TW200623631A/zh not_active IP Right Cessation
- 2005-10-12 US US11/663,966 patent/US8797697B2/en not_active Expired - Fee Related
- 2005-10-12 EP EP05793641A patent/EP1806784B1/en not_active Expired - Fee Related
- 2005-10-12 WO PCT/JP2005/018784 patent/WO2006041087A1/ja active Application Filing
- 2005-10-12 CN CN200910138831A patent/CN101546765A/zh active Pending
- 2005-10-12 CN CNB2005800349191A patent/CN100557802C/zh not_active Expired - Fee Related
- 2005-10-12 KR KR1020077007563A patent/KR20070083626A/ko active Search and Examination
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113131875A (zh) * | 2021-03-31 | 2021-07-16 | 复旦大学 | 一种高可靠性低噪声放大器 |
| CN113131875B (zh) * | 2021-03-31 | 2022-07-12 | 复旦大学 | 一种高可靠性低噪声放大器 |
| CN116545425A (zh) * | 2023-07-06 | 2023-08-04 | 合肥芯谷微电子股份有限公司 | 一种毫米波单刀单掷开关 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4843927B2 (ja) | 2011-12-21 |
| CN100557802C (zh) | 2009-11-04 |
| US8797697B2 (en) | 2014-08-05 |
| TW200623631A (en) | 2006-07-01 |
| KR20070083626A (ko) | 2007-08-24 |
| TWI326157B (zh) | 2010-06-11 |
| CN101546765A (zh) | 2009-09-30 |
| EP1806784B1 (en) | 2013-01-16 |
| JP2006114618A (ja) | 2006-04-27 |
| WO2006041087A1 (ja) | 2006-04-20 |
| EP1806784A4 (en) | 2011-04-13 |
| EP1806784A1 (en) | 2007-07-11 |
| US20080043388A1 (en) | 2008-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101040381A (zh) | 高频集成电路 | |
| CN106505066B (zh) | 静电放电保护电路 | |
| US10381828B1 (en) | Overvoltage protection of transistor devices | |
| US5291051A (en) | ESD protection for inputs requiring operation beyond supply voltages | |
| US9778311B2 (en) | Semiconductor inspection apparatus | |
| US8611059B2 (en) | Power management circuit and high voltage device therein | |
| US20120319739A1 (en) | Semiconductor device supplying charging current to element to be charged | |
| US20120236447A1 (en) | Input-output esd protection | |
| JP4593126B2 (ja) | 半導体装置 | |
| US7933753B2 (en) | Modeling circuit of a field-effect transistor reflecting electrostatic-discharge characteristic | |
| CN1180479C (zh) | 静电放电防护电路 | |
| US20120049241A1 (en) | CDM-resilient high voltage ESD protection cell | |
| CN1596058A (zh) | 静电放电保护电路 | |
| Vashchenko et al. | Implementation of dual-direction SCR devices in analog CMOS process | |
| US20160036217A1 (en) | Electrical discharge protection circuit and method of use | |
| Lin et al. | Design on latchup-free power-rail ESD clamp circuit in high-voltage CMOS ICs | |
| TWI455434B (zh) | 靜電放電保護裝置及其方法 | |
| US9960234B2 (en) | Method of forming a semiconductor device and structure therefor | |
| CN102544067A (zh) | 一种基于nmos管辅助触发的双向可控硅器件 | |
| CN103545306A (zh) | 静电放电保护电路 | |
| US20220302103A1 (en) | Semiconductor device and semiconductor system | |
| US11139811B2 (en) | Driver circuit, corresponding device and system | |
| Xiu et al. | Case study of DPI robustness of a MOS-SCR structure for automotive applications | |
| Lan et al. | Holding-voltage Improvement of UHV Circular nLDMOS Transistors by the Drain-side SCR Engineering | |
| Lai et al. | Enhanced ESD-Capability of High-Voltage 32 V N-Channel LDMOSs with the Body-Side Hetero-Junction Structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091104 Termination date: 20131012 |