JP2008108840A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008108840A JP2008108840A JP2006288977A JP2006288977A JP2008108840A JP 2008108840 A JP2008108840 A JP 2008108840A JP 2006288977 A JP2006288977 A JP 2006288977A JP 2006288977 A JP2006288977 A JP 2006288977A JP 2008108840 A JP2008108840 A JP 2008108840A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- source electrode
- insulating film
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】本発明に係る半導体装置は、半導体基板と、半導体基板の表面の一部に形成された動作層と、動作層上に形成されたゲート電極と動作層にオーミックコンタクトされたソース電極及びドレイン電極と、ソース電極と接地との間に並列接続された第1の容量及び第1の抵抗とを備え、第1の容量は、ソース電極と、ソース電極上に形成された第1の絶縁膜と、第1の絶縁膜上に形成され、接地された第1の上部電極とから構成される。
【選択図】図2
Description
図1は、本発明の実施の形態1に係る半導体装置を示す上面図であり、図2は、図1のA−A´における断面図である。GaAs基板14(半導体基板)の表面の一部に動作層15が形成されている。そして、動作層15上にゲート電極16が形成され、動作層15にソース電極17及びドレイン電極18がオーミックコンタクトされている。さらに、ソース電極17同士がエアブリッジ19で接続されている。
図3は、本発明の実施の形態2に係る半導体装置を示す上面図である。図1と同様の構成要素には同じ番号を付し、説明を省略する。抵抗13は、ソース電極17と、ゲート電極16と、バイヤホール24を介して接地されたドレイン電極27とからなる電界効果トランジスタにより形成されている。その他の構成は実施の形態1と同様である。
図4は、本発明の実施の形態3に係る半導体装置を示す上面図であり、図5は、図4のB−B´における断面図である。図1と同様の構成要素には同じ番号を付し、説明を省略する。抵抗13は、ソース電極17上に形成された薄膜金属により形成されている。薄膜金属として、比較的抵抗率の高いニクロム、あるいはクロメルなどを用いる。その他の構成は実施の形態1と同様である。
図6は、本発明の実施の形態4に係る半導体装置を示す断面図である。図1と同様の構成要素には同じ番号を付し、説明を省略する。ソース電極17と絶縁膜25との間に下地電極28が形成されている。その他の構成は実施の形態1と同様である。
図7は、本発明の実施の形態4に係る半導体装置を示す断面図である。図1と同様の構成要素には同じ番号を付し、説明を省略する。実施の形態3と同様に抵抗13は、ソース電極17上に形成された薄膜金属により形成されている。そして、実施の形態4と同様にソース電極17と絶縁膜25との間に下地電極28が形成されている。その他の構成は実施の形態1と同様である。これにより、実施の形態3及び4と同様の効果を奏する。
図8は、本発明の実施の形態6に係る半導体装置を示す回路図である。図示のように、電界効果トランジスタ11のゲートドレイン間に抵抗31(第2の抵抗)と容量32(第2の容量)からなる負帰還回路を設ける。
13 抵抗(第1の抵抗)
14 GaAs基板(半導体基板)
15 動作層
16 ゲート電極
17 ソース電極
18 ドレイン電極
25 絶縁膜(第1の絶縁膜)
26 上部電極(第1の上部電極)
28 下地電極
31 抵抗(第2の抵抗)
32 容量(第2の容量)
33 エアブリッジ
34 絶縁膜(第2の絶縁膜)
35 上部電極(第2の上部電極)
Claims (5)
- 半導体基板と、
前記半導体基板の表面の一部に形成された動作層と、
前記動作層上に形成されたゲート電極と
前記動作層にオーミックコンタクトされたソース電極及びドレイン電極と、
前記ソース電極と接地との間に並列接続された第1の容量及び第1の抵抗とを備え、
前記第1の容量は、前記ソース電極と、前記ソース電極上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成され、接地された第1の上部電極とから構成されることを特徴とする半導体装置。 - 前記第1の抵抗は、電界効果トランジスタにより形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記第1の抵抗は、前記ソース電極上に形成された薄膜金属により形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記ソース電極と前記絶縁膜との間に形成された下地電極を更に有することを特徴とする請求項1〜3の何れか1項に記載の半導体装置。
- 一端が前記ドレイン電極に接続された第2の容量と、
一端が前記ゲート電極に接続された第2の抵抗と、
前記第2の容量の他端と前記第2の抵抗の他端とを接続するエアブリッジとを更に備え、
前記第2の容量は、前記ドレイン電極と、前記ドレイン電極上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された第2の上部電極とから構成され、
前記第2の抵抗は、前記ゲート電極上に形成された薄膜金属により形成されていることを特徴とする請求項1〜4の何れか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006288977A JP2008108840A (ja) | 2006-10-24 | 2006-10-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006288977A JP2008108840A (ja) | 2006-10-24 | 2006-10-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008108840A true JP2008108840A (ja) | 2008-05-08 |
Family
ID=39441959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006288977A Pending JP2008108840A (ja) | 2006-10-24 | 2006-10-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008108840A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011192836A (ja) * | 2010-03-15 | 2011-09-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO2020136808A1 (ja) * | 2018-12-27 | 2020-07-02 | 三菱電機株式会社 | 半導体素子構造 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61255051A (ja) * | 1985-05-08 | 1986-11-12 | Nec Corp | 半導体集積回路 |
JPH0290561A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | 半導体素子 |
JPH11163646A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 半導体装置 |
JP2006114618A (ja) * | 2004-10-13 | 2006-04-27 | Sony Corp | 高周波集積回路 |
-
2006
- 2006-10-24 JP JP2006288977A patent/JP2008108840A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61255051A (ja) * | 1985-05-08 | 1986-11-12 | Nec Corp | 半導体集積回路 |
JPH0290561A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | 半導体素子 |
JPH11163646A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 半導体装置 |
JP2006114618A (ja) * | 2004-10-13 | 2006-04-27 | Sony Corp | 高周波集積回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011192836A (ja) * | 2010-03-15 | 2011-09-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO2020136808A1 (ja) * | 2018-12-27 | 2020-07-02 | 三菱電機株式会社 | 半導体素子構造 |
JPWO2020136808A1 (ja) * | 2018-12-27 | 2021-09-30 | 三菱電機株式会社 | 半導体素子構造 |
JP7076576B2 (ja) | 2018-12-27 | 2022-05-27 | 三菱電機株式会社 | 半導体素子構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021114618A5 (ja) | ||
US20170301884A1 (en) | Frameless display device with concealed drive circuit board and manufacturing method thereof | |
US9911763B2 (en) | Thin film transistor array substrate and display apparatus including the same | |
CN109585511A (zh) | 显示面板及其制造方法 | |
JP6333672B2 (ja) | 半導体装置 | |
US20190131461A1 (en) | Thin film transistor and fabricating method thereof, and array substrate | |
ATE467905T1 (de) | Integrierte anitfuse-struktur für finfet- und cmos-vorrichtungen | |
JP2006148109A (ja) | チャンネルの物性が印加電圧によって可変的なトランジスタとその製造及び動作方法 | |
WO2014115810A1 (ja) | 半導体装置 | |
US20060289868A1 (en) | Flat panel display and method for driving the same | |
JPWO2006006369A1 (ja) | 半導体装置 | |
JP2010251404A (ja) | 半導体装置 | |
JP5262565B2 (ja) | 絶縁ゲート型トランジスターチップ | |
TWI220313B (en) | Electrostatic discharge circuit | |
TWI675474B (zh) | 半導體結構 | |
JP2008108840A (ja) | 半導体装置 | |
TW201121048A (en) | On-gate contacts | |
JP2006245589A (ja) | 物性変換層を利用したトランジスタと、その動作及び製造方法 | |
JP2004253806A (ja) | ダイオードの製造方法及び構造 | |
EP4092755A3 (en) | Semiconductor device with conductive element formed over dielectric layers and method of fabrication therefor | |
JP2007109907A (ja) | 半導体装置 | |
WO2013143312A1 (zh) | 阵列基板及制造方法 | |
TWI659254B (zh) | 驅動基板及顯示裝置 | |
KR100997431B1 (ko) | 반도체 메모리 장치의 디커플링 캐패시터 및 그의 형성방법 | |
KR102320396B1 (ko) | 그래핀과 탄소 나노 튜브 접합에 기반하는 트랜지스터 및 이를 제조하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090708 |
|
A977 | Report on retrieval |
Effective date: 20110810 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111206 |