KR20070083626A - 고주파 집적회로 - Google Patents

고주파 집적회로 Download PDF

Info

Publication number
KR20070083626A
KR20070083626A KR1020077007563A KR20077007563A KR20070083626A KR 20070083626 A KR20070083626 A KR 20070083626A KR 1020077007563 A KR1020077007563 A KR 1020077007563A KR 20077007563 A KR20077007563 A KR 20077007563A KR 20070083626 A KR20070083626 A KR 20070083626A
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
high frequency
type field
input
Prior art date
Application number
KR1020077007563A
Other languages
English (en)
Inventor
가즈마사 고하마
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20070083626A publication Critical patent/KR20070083626A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

고주파 집적회로의 입출력에 정전보호소자로서 전계효과 트랜지스터를 설치하고, 뛰어난 고주파 특성과 ESD 내압도 크게 하는 정전보호소자부착 고주파집적회로이며, 입출력단자를 가지는 고주파회로(11)와, 화합물 반도체 기판상에 형성되며, 상기 고주파회로에 설치되고, 입출력단자의 한쪽 단자가 상기 고주파회로의 입출력단자에 접속되며, 다른 쪽 단자가 제 1의 기준전위에 접속되며, 게이트가 저항(14)을 거쳐서 제 2의 기준 전위에 접속된 엔핸스먼트(enhancement)타입 전계효과 트랜지스터(13)를 가지고, 입출력단자로부터 노이즈나 고압 펄스가 인가되었을 때, 전계효과 트랜지스터(13)를 저(低)임피던스(impedance)화 하여 ESD보호를 행하도록 했다.

Description

고주파 집적회로{High-frequency integrated circuit}
본 발명은, MMIC(Monolith Microwave Integrated Circuit)의 정전보호소자 부착 고주파 집적회로에 관한 것이며, 더 자세하게는, 고주파 MMIC의 입력 또는 출력부에 정전보호소자를 설치하고, 정전방전(ESD：Electric Static Discharge)보호에 관한 것이다.
셀룰러 전화 등에서는, 800MHz~2.3GHz의 대역의 고주파 신호를 이용하여 통신을 행하고 있다. 이 주파수가 비교적 높기 때문에, 송신 전력을 증폭하는 파워 앰프(PA), 수신신호를 증폭하는 로우 노이즈 앰프(LNA), 신호를 바꾸는 스위치(SW) 등을 이용한 디바이스 선정에 있어서, 고주파 특성을 중시하여, 통상 사용되는 Si반도체 대신에, GaAs 등의 화합물 반도체를 이용하는 경우가 많다.
GaAs 등 화합물 반도체를 이용한 고주파 집적회로는, 일반적으로, 뛰어난 고주파 특성을 가지지만, ESD(정전방전)에 대하여 매우 약한 경우가 많다. 이것은, 그 중에 이용되는 각 디바이스 자신이, 고주파 특성의 향상을 위해, ESD 등의 노이즈에 대하여 취약한 것도 하나의 원인이다. 또, 보호소자를 도입했을 경우, 취급하는 주파수가 높기 때문에, 기생용량에 의한 악영향을 피하지 못하고, 충분한 대책이 취해지지 않는 경우도 많다.
도 4a에, 종래의 ESD보호소자부착의 ESD보호회로(40)의 회로 구성예를 나타낸다. Ⅰ／0(입출력)단자(42)와 GNG(그라운드)의 사이에, ESD대책용 다이오드(43)를 접속하고 있고, 양(+)의 DC(직류) 바이어스, 또는, 그 다이오드(43)의 순방향 임계치 전압(Vf) 이하의 RF진폭을 가지는 RF신호이면, 이 다이오드(43)는, 비교적, 고임피던스로 보이며, 회로특성에 영향을 주지 않는다. 한편, ESD와 같은 전압 진폭이 큰 노이즈가 Ⅰ／0(입출력)단자(42)에 인가되면, 보호 다이오드(43)의 역방향의 브레이크다운(breakdown)전압(Vb)을 초월하고, 노이즈는 GND로 끌어 들여지며, 회로 내부(고주파회로(41))로의 데미지를 피할 수 있다.
도 4b에 다이오드의 전압 - 전류 특성을 나타낸다. 가로축에 다이오드(43)에 인가하는 전압을 나타내고, 세로축에 이 다이오드(43)에 흐르는 전류의 값을 나타낸다. 이 그래프로부터 밝혀진 바와 같이, 순방향으로 전압을 인가하면 Vf(순방향 임계치 전압)로부터 전류가 흐르고, 또 역방향으로 전압을 인가하면, Vb(브레이크다운전압)까지는 거의 전류는 흐르지 않는다. 그러나, 역방향의 인가전압이 Vb를 초월하면, 급격히 전류가 흐르게 된다. 그 결과, 다이오드(43)의 저항(
Figure 112007025479884-PCT00001
V/
Figure 112007025479884-PCT00002
I)은 작아진다.
Si기판상에서 보호다이오드를 만들어 넣을 경우, 다이오드의 양극, 또는 음극은, 저(低)저항인 기판벌크측에 취할 수 있다. 한편, 도 4a와 같이 다이오드(43)를 GaAs기판상에 만들어 넣을 경우, GaAs기판자체가 고(高)저항이기 때문에, 다이오드의 양극과 음극의 양쪽을 기판표면으로 꺼낼 필요가 있어 구조가 복잡하게 되며, 또, 보호소자로서의 능력을 인출하는 것도 어렵다. 또한, 다이오드를 구성 하기 위해, PN Junction(접합), 쇼트키 Junction 등을 이용하지만, 기본적으로, 이 Junction은, ESD 등에 대하여 강하지는 않아, 고성능인 ESD소자를 얻는 것은 곤란하다.
또한, 이 Junction부분은, 큰 기생용량을 가지기 때문에, 고주파특성에 악영향을 주기 쉽다.
보호소자를 가지지 않는 다른 종래 예의 고주파 집적회로(50)에 대하여 도 5에 나타낸다. 도 5에 있어서, 고주파회로(51)의 입력단자Ⅰ／0(52)에 DFET1C(Depletion형 전계효과 트랜지스터；디프레션 타입 전계효과 트랜지스터)(53)의 드레인이 접속되며, 소스는 커패시터C50(55)의 한쪽 단자에 접속되며, 커패시터C50의 다른 쪽 단자는 GND(그라운드)에 접속되어 있다. 또 게이트는 저항(54)을 거쳐서 제어 단자(CTL3)에 접속되어 있다.
여기서 DFET1C(53)의 직류 바이어스를 구성하는 저항은 생략하고, 고주파(교류)신호에 관한 회로만을 도시한다.
CTL3으로부터 기준전압을 저항(54)을 거쳐서, DFET1C(53)의 게이트에 인가하고, ON／OFF동작시켜, 스위치로서 기능하게 하고 있다.
이 CTL3단자에 소정의 전압을 인가하여, DFET1C(53)를 ON 상태로 하면,Ⅰ／0 입력단자(52)로부터 고주파 신호가 입력되어도, DFET1C의 드레인-소스와 커패시터 C50을 거쳐서 흐르고, 고주파회로(51)에는 고주파신호는 입력되지 않는다.
다음으로, DFET1C를 OFF 상태로 하고, 입력신호를 고주파회로(51)에 공급한다. 이 상태에 있어서, 예를 들면 Ⅰ／0입력단자(52)에 고전압 노이즈 또는 고전 압 펄스가 인가되었다고 하면, D전계효과 트랜지스터(DFET1C)(53)는 통상은 OFF 상태이므로, DFET1C의 출력 임피던스가 높기 때문에, 커패시터(C50)에 펄스 전류를 급격하게 흐르게 할 수는 없고, 고주파회로(51)의 입력 또는 출력에 입력되며, 그 결과 고주파회로(51)의 내부 소자가 파괴된다.
도 5의 회로를 개선하기 위해 보호소자를 고주파회로(61)의 입력단자 또는 출력단자에 설치한 예를 나타낸다. 도 6은 도 5에서 나타낸 고주파 집적회로(50)에 보호다이오드를 추가한 다른 종래 예를 나타낸다. 도 6에 있어서, 고주파회로(61)의 입력단자Ⅰ／0(62)에 D전계효과 트랜지스터(DFET1D；디프레션 타입 전계효과 트랜지스터)(63)의 드레인이 접속되며, 소스는 커패시터C60(67)의 한쪽 단자에 접속되며, 커패시터C60의 다른 쪽 단자는 GND에 접속되어 있다. 소스는 또한, 다이오드(65)의 캐소드에 접속되며, 애노드는 다이오드(66)의 애노드에 접속되어 있다. 다이오드(66)의 캐소드는 GND에 접속되어 있다. 또 D전계효과 트랜지스터(63)의 게이트는 저항(64)을 거쳐서 제어5(CTL5)에 접속되어 있다.
CTL5로부터 기준전압을 저항(64)을 거쳐서, D전계효과 트랜지스터(63)의 게이트에 인가하고 있다.
D전계효과 트랜지스터(63)의 소스와 GND간에 2개의 다이오드(65, 66)를 이용하여, 애노드가 공통 접속되며, 양단(兩斷)에 캐소드를 배치하고, 한쪽 캐소드를 D전계효과 트랜지스터1(D63)의 소스에 다른 쪽 캐소드를 GND에 접속한 보호소자가 설치되어 있다. 이 보호소자의 전기적 입출력 특성은, 입력전압이 순방향과 역방향도 Vb＋Vf의 전압의 절대치보다 작을 때 전류는 흐르지 않고 고저항으로 되며, Vb＋Vf의 절대치보다 클 때 전류가 급격하게 흘러 저저항으로 된다.
입출력단자Ⅰ／0(62)로부터의 고전압 노이즈 또는 고전압 펄스가 입력되면, D전계효과 트랜지스터1(D63)이 플로팅 상태이므로, 드레인-소스간은 도통 상태로 된다. 입력된 전압이 다이오드(65, 66)의 가산된 내압 이상으로 되면, 상술한 바와 같이 다이오드(65, 66)가 브레이크다운을 일으키고, 그 합성 저항값은 고저항에서 저저항으로 변화한다. 그 결과, 저저항의 전류통로를 형성하는 다이오드(65, 66)를 거쳐서 GND에 방전되어 고주파회로(61)에 노이즈 또는 고압펄스는 인가되지 않게 된다.
그렇지만, 이 보호 다이오드부착 고주파 집적회로의 예에 있어서도, 도 4와 동일하게, 다이오드(65, 66)를 GaAs 기판상에 만들어 넣을 경우, GaAs 기판 자체가 고저항이기 때문에, 다이오드의 양극과 음극의 양쪽을 기판표면으로 꺼낼 필요가 있어 구조가 복잡하게 되며, 또, 보호소자로서의 능력을 인출하는 것도 어렵다. 게다가 다이오드를 구성하기 위해, PN Junction, 쇼트 키 Junction 등을 이용하지만, 기본적으로, 이 Junction은, ESD 등에 대해 강하지는 않고, 고성능인 ESD 소자를 얻는 것은 곤란하다.
또한, 이 Junction 부분은, 큰 기생용량을 가지기 때문에, 고주파 특성에 악영향을 주기 쉽다.
특허 문헌 1：특개 평6－13862호 공보
특허 문헌 2：특표 2000－510653호 공보
상술한 바와 같이, 일반적으로, GaAs 고주파 집적회로는, ESD적으로 취약하고, 그 대책도 곤란하다. 한편, 휴대전화로 대표되는 컨슈머(consumer) 용도에 GaAs 고주파 집적회로가 사용되는 것도 많아지고, 뛰어난 고주파 성능은 물론, ESD 내압도 큰 GaAs 고주파 집적회로의 실현이 요구되고 있다.
본 발명은 상기 과제에 감안하여 이루어진 것이며, ESD 보호능력이 높은 소자를 이용하여 뛰어난 고주파 특성과 높은 ESD 내압이 양립하는 보호회로부착 고주파회로를 제공하는 것이다.
본 발명은, 입출력단자(Ⅰ／0(12))를 가지는 고주파회로와 화합물 반도체 기판상에 적어도 일부가 상기 고주파회로와 일체적으로 형성되며, 입출력단자의 한쪽 단자(드레인)가 상기 고주파회로의 입출력단자에 접속되며, 다른 쪽 단자(소스)가 제 1의 기준 전위(전원 또는 그라운드)에 접속되며, 게이트가 저항을 거쳐서 제 2의 기준 전위(그라운드)에 접속된 엔핸스먼트타입 전계효과 트랜지스터를 가진다.
본 발명은, 입출력단자를 가지는 고주파회로와, 화합물 반도체 기판상에 적어도 일부가 상기 고주파회로와 일체적으로 형성되며, 제 1의 입출력단자의 한쪽 단자가 상기 입출력단자에 접속되며, 게이트가 제 1의 저항을 거쳐서 제 2의 기준 전위에 접속된 디프레션 타입 전계효과 트랜지스터와, 화합물 반도체 기판상에 형성되어 상기 고주파회로에 설치되며, 제 2 입출력단자의 한쪽 단자가 상기 디프레션 타입 전계효과 트랜지스터의 상기 제 1의 입출력단자의 다른 쪽 단자에 접속되며, 제 2의 입출력단자의 한쪽 단자가 제 1의 기준 전위에 접속되며, 게이트가 제 2의 저항을 거쳐서 상기 제 1의 기준전위에 접속된 엔핸스먼트타입 전계효과 트랜지스터와, 상기 엔핸스먼트타입 전계효과 트랜지스터의 제 2의 입력단자의 한쪽 단자와 상기 제 1의 기준 전위간에 접속된 제 1의 커패시터를 가진다.
본 발명은, 외부단자와 입출력단자를 가지는 고주파회로와, 상기 외부단자와 상기 고주파회로의 입출력단자간에 접속된 제 1의 커패시터와, 화합물 반도체 기판상에 형성되어 상기 고주파회로에 설치되며, 입출력단자의 한쪽 단자가 상기 외부단자에 접속되며, 다른 쪽 단자가 상기 고주파회로의 입출력단자간에 접속되며, 게이트는 저항을 거쳐서 제 1의 기준 전위에 접속된 엔핸스먼트타입 전계효과 트랜지스터를 가진다.
본 발명은, 고주파회로의 입출력단자에 엔핸스먼트타입 전계효과 트랜지스터(전계효과 트랜지스터)를 갖추고, 외부로부터 노이즈 또는 고전압 펄스가 입력되었을 때, 엔핸스먼트타입 전계효과 트랜지스터를 브레이크다운 동작시켜, 그 임피던스를 낮게 함으로써, 노이즈 또는 고전압 펄스를 방전시키도록 했다.
도 1은, 본 발명의 정전보호소자 부착 고주파 집적회로의 전체회로구성을 나타내는 회로도이다.
도 2는, 본 발명의 정전보호소자 부착 고주파 집적회로의 전체회로구성을 나타내는 회로도이다.
도 3은, 본 발명의 정전보호소자 부착 고주파 집적회로의 전체회로구성을 나타내는 회로도이다.
도 4는, 종래 예의 보호 다이오드를 이용한 정전보호소자 부착 고주파 집적 회로의 전체회로구성을 나타내는 회로도이다.
도 5는, 종래 예의 정전보호소자 없음의 고주파 집적회로의 전체회로구성을 나타내는 회로도이다.
도 6은, 종래 예의 복수의 다이오드를 이용한 정전보호소자 부착 고주파 집적회로의 전체회로구성을 나타내는 회로도이다.
〈도면의 주요부분에 대한 부호의 설명〉
10, 20, 30, 40, 60. 정전보호소자 부착 고주파 집적회로
11, 21, 31, 41, 51, 61. 고주파회로
12, 22, 42, 52, 62. 입출력단자(외부단자)
13, 25, 24. E전계효과 트랜지스터(엔핸스먼트타입 전계효과 트랜지스터)
23, 53, 63. D전계효과 트랜지스터(디프레션 타입 전계효과 트랜지스터)
21, 31, 54, 64. 저항
27, 33, 55, 67. 커패시터
43, 65, 66. 다이오드
도 1에 정전보호소자 부착 고주파 집적회로(회로)의 실시형태예를 나타낸다. 도 1a에 있어서, 입출력단자Ⅰ／0(12)가 고주파회로(11)에 접속되며, 또 E전계효과 트랜지스터(엔핸스먼트 전계효과 트랜지스터)1(13)의 드레인에 접속되어 있다. 소스는 GND(그라운드)에 접속되며, 또 게이트는 저항R1(14)을 거쳐서 GND에 접속되어 있다.
이 E전계효과 트랜지스터(EFETl)(13)는 고주파회로(11)의 소자, 예를 들어 수신용 RF앰프의 전계효과 트랜지스터, MIX 등이나, 송신용 전계효과 트랜지스터 등과 동일기판상에 형성되어 있다.
E전계효과 트랜지스터(13)의 게이트가 0V일 때, 소스 접지 E전계효과 트랜지스터의 전기적 특성을 도 1b에 나타낸다. 가로축에 Vg(게이트-소스간 전압), 세로축에 드레인 전류(Ids)를 나타낸다. Vg가 Vp(핀치 오프 전압) 이하일 때 전류는 흐르지 않고 하이 임피던스이며, Vp이상이 되면 드레인 전류(Ids)가 흐르기 시작해 그 결과 저임피던스로 된다.
한편 Vds에 음(-) 전압이 인가되어 브레이크다운 전압(Vb)보다 작을 때, 드레인 전류는 흐르지 않고, 하이 임피던스 상태이다. 그러나, Vb의 절대치보다 큰 음 전압이 되면 급격하게 드레인 전류(Ids)가 흐르기 시작해 저임피던스로 된다.
E전계효과 트랜지스터(13)는, 엔핸스먼트(Enhancement)형이며, 그 게이트는, 저항Rl(14)을 거쳐서 GND에 바이어스 되어 있기 때문에, OFF 상태로 되어 있다. 그 때문에, Ⅰ／0 단자(12)가 양으로 바이어스되었을 경우나, 소진폭의 RF신호가 입력되었을 경우에는, E전계효과 트랜지스터(1) 자체는 고임피던스로 보인다.
한편, ESD와 같은 전압 진폭의 큰 노이즈 등이 들어가면, 이 노이즈 레벨은 E전계효과 트랜지스터(13)의 내압을 초월하고, E전계효과 트랜지스터(13)는 저임피던스 상태로 되어 노이즈는 GND로 끌여 들여져, 고주파회로(11) 내부에는 데미지를 주지 않는다. E전계효과 트랜지스터를 보호소자로 사용하는 경우, 이 E전계효과 트랜지스터(13)는 고주파회로(11)에서 사용되는, D전계효과 트랜지스터, 또는, E전 계효과 트랜지스터와 동일, 또는, 거의 동일한 구조이기 때문에, GaAs상에 만들어 넣는 프로세스에 있어서, 최소한의 공정추가로 제작할 수 있다. 또, 다이오드형 보호소자와 같이, ESD 등 노이즈는, Junction을 통과하지 않기 때문에, 보호소자 자체의 능력, 내압도 우수하다. 또한, 원래, 고주파회로내에서 이용되는 전계효과 트랜지스터와 동일한 구조이기 때문에, 기생용량도 작고, 본래의 회로에 미치는 악영향도 작다.
지금까지 고주파회로(11)의 입력단자측에서 설명했지만, 출력단자측에서도 동일하게 적용할 수 있다. 또한, 엔핸스먼트타입 전계효과 트랜지스터나 디프레션 타입 전계효과 트랜지스터는 MESFET(MEtal Semiconductor FET), 게이트 접합형 FET(Field Effect Transistor), HEMT(High Electron Mobility Transistor) 등으로 구성할 수 있다.
도 2에, 정전보호소자 부착 고주파 집적회로(20)의 다른 실시 형태예를 나타낸다. 도 2에 있어서, 고주파회로(21)의 입력단자Ⅰ／0(22)에 D전계효과 트랜지스터(DFET1A；디프레션 타입 전계효과 트랜지스터)(23)의 드레인이 접속되며, 게이트는 저항(24)의 한쪽 단자에 접속되며 다른 쪽 단자는 제어단자(CTLl)에 접속되어 있다. 또 소스는 E전계효과 트랜지스터(EFETIA；엔핸스먼트 전계효과 트랜지스터)(25)의 드레인에 접속되며, 소스는 GND에, 또 게이트도 저항Rl(26)을 거쳐서 GND에 각각 접속되어 있다. E전계효과 트랜지스터(25)의 드레인은 커패시터C20의 한쪽 단자에 접속되며, 다른 쪽 단자는 GND에 접속되어 있다.
이 E전계효과 트랜지스터(25)는 고주파회로(21)의 소자, 예를 들면 수신용 RF앰프의 전계효과 트랜지스터, MIX 등이나, 송신용 전계효과 트랜지스터 등과 동일 기판상에 형성되어 있다.
여기서, D전계효과 트랜지스터(23)의 DC바이어스에 대해서는 생략하고, 고주파회로만 도시하고 있다.
D전계효과 트랜지스터(23)는, 제어신호를 CTLl에 인가함으로써, ON／OFF시키는 신호 전환용 스위치 트랜지스터이다. 또, 고주파 바이패스용의 C20(27)과 E전계효과 트랜지스터(25)에 의해, D전계효과 트랜지스터(23)는, DC적으로 GND전위로부터 격리시키고 있고, D전계효과 트랜지스터(23)는 적당한 바이어스로 설정되어 있다.
저항(R21)을 거쳐서 D전계효과 트랜지스터(25)의 게이트에 제어신호(전압)를 공급하면, D전계효과 트랜지스터(23)는 ON동작 상태가 되며, 입력단자Ⅰ／0(22)로부터 입력된 고주파신호는, D전계효과 트랜지스터(23)의 드레인-소스를 통하여, 커패시터C20(27)를 거쳐서 그라운드에 흐른다. 그 결과, 입력 고주파신호는 고주파회로(21)에는 입력되지 않는다. 즉, 스위치용 트랜지스터로서의 D전계효과 트랜지스터(23)가 ON일 때, 이 고주파 집적회로(20)는 OFF 된 상태로, 고주파회로(21)에는 신호가 입력되지 않는다.
다음으로, 스위치용 트랜지스터의 D전계효과 트랜지스터(23)가 OFF 상태에서, 고주파 집적회로(20)가 ON상태의 경우에 있어서, 고주파회로(21)에 신호가 입력될 때, 입력단자Ⅰ／0(22)로부터 고전압 노이즈 또는 고전압 펄스가 입력되었을 때의 동작에 대하여 설명한다.
즉, 고주파회로(21)가 동작상태일 때, 외부로부터 입력단자Ⅰ／0(22)를 거쳐서 고전압 노이즈 또는 고전압 펄스 등이 인가되었을 경우, CTLl로부터 제어전압이 인가되어 있지 않은 상태에서 D전계효과 트랜지스터(23)의 게이트는 플로팅 상태로 되어 있지만, 고전압이 드레인에 인가된 상태에서는 도통하므로, E전계효과 트랜지스터(25)에 고전압이 인가된다. 이 인가 전압이 E전계효과 트랜지스터(25)의 내압 이상의 경우, 즉 브레이크다운 전압 이상으로 되면 드레인-소스간의 저항은 급격하게 작아지며, 입력단자Ⅰ／0(22)로부터 입력된 고전압 노이즈 또는 고전압 펄스에 의해 발생하는 전하(전류)는, 이 E전계효과 트랜지스터(25)를 거쳐서 GND로 끌여들여진다.
이 결과, 고전압 노이즈나 고전압 펄스는 고주파회로(21)로 흐르지 않고, 스위치용 트랜지스터의 D전계효과 트랜지스터(23)와 정전보호용 트랜지스터의 E전계효과 트랜지스터(25)를 거쳐서 GND에 흐른다. 따라서, 고주파회로(21)내에 설치된 트랜지스터의 능동소자나 커패시터 등의 수동소자는 파괴되지 않는다.
게다가, 통상의 입력신호가 입력단자Ⅰ／0(22)로부터 입력될 때는, D전계효과 트랜지스터(23)는 OFF상태이며 또한 보호소자의 E전계효과 트랜지스터(25)도 OFF(브레이크다운하고 있지 않다)상태이므로, 이들 임피던스는 종래의 보호 다이오드와 비교하여 높기 때문에, 고주파회로(21)의 입력측에서 고주파 특성을 열화시키지 않고, 종래의 보호소자로서 다이오드를 이용한 고주파 집적회로보다 뛰어난 주파수 특성을 유지할 수 있다.
지금까지 고주파회로(21)의 입력단자측에서 설명했지만, 출력단자측에서도 이와 같이 적용할 수 있다. 또한, 엔핸스먼트타입 전계효과 트랜지스터나 디프레션 타입 전계효과 트랜지스터는 MESFET, 게이트 접합형 FET, HEMT 등으로 구성할 수 있다.
도 3에 보호소자로서 EFETIB(34)를 이용한 고주파 집적회로(30)의 다른 실시 형태예를 나타낸다. 도 3에 있어서, 입출력단자Ⅰ／0(32)가 커패시터C30(33)의 한쪽 단자에 접속되며, 이 커패시터C30(33)의 다른 쪽 단자가 고주파회로(31)의 입력 또는 출력단자에 접속되어 있다. 또, 입출력단자Ⅰ／0(32)에 E전계효과 트랜지스터(EFETIB)(34)의 소스(또는 드레인)가 접속되며, 커패시터C30(33)의 다른 쪽 단자에 드레인(또는 소스)이 접속되어 있다. 또한 게이트는 저항R31(35)을 거쳐서 GND에 접속되어 있다.
이 E전계효과 트랜지스터(34)는 고주파회로(31)의 소자, 예를 들면 수신용 RF앰프의 전계효과 트랜지스터, MIX 등이나, 송신용 전계효과 트랜지스터 등과 동일 기판상에 형성되어 있다.
입출력단자Ⅰ／0(32)와 고주파회로(31)의 입출력간에 접속된 커패시터C30(33)은, 예를 들면 집적회로 내부의 고주파회로(31)와 Ⅰ／0단자(32)외의 바이어스(예를 들면 Ⅰ／0(32)외측은, GND에 바이어스된다.)를 격리하는 역할이다. 통상, GaAs상에 만들어지는 용량은 ESD에 대하여 약하고, ESD 입력시에는, 내부가 파괴되기 전에, 이 커패시터C30(33)이 파괴되는 것도 많다. 한편, 이 예에서는, E전계효과 트랜지스터(34)를, 커패시터C30과 패러렐로 접속하고 있고, 그 게이트 단자를 저항R31(35)에 의해 GND에 바이어스되어 있기 때문에, E전계효과 트랜지스 터(34)는 OFF 상태를 유지하고, 고주파회로(31) 측은, 적당한 바이어스를 인가하는 것이 가능하다.
통상 동작으로, 입력단자Ⅰ／0(32)로부터 고주파 신호가 입력될 때는, 커패시터C30(33)를 거쳐서, 고주파회로(31)에 입력된다. 이 보호소자로서의 E전계효과 트랜지스터(34)의 OFF시의 입출력 임피던스는 높고, 또 기생용량도 작기 때문에, 커패시터C30(33)의 용량치로 고주파회로(31)의 입력 또는 출력의 주파수특성은 결정된다.
다음으로, 고전압 노이즈나 고전압 펄스가 Ⅰ／0단자(32)로부터 입력되며, E전계효과 트랜지스터(34)에 인가되는 전압이 브레이크다운 전압 이상이 되면, 소스-드레인간은 저저항으로 되므로, 고전압 노이즈나 고전압 펄스는 커패시터C30(33)을 통하지 않고, E전계효과 트랜지스터(34)를 통과한다.
그 때문에, 커패시터C30(33)의 파괴를 막을 수 있다. ESD는, 이 커패시터C30(33)과 E전계효과 트랜지스터(34)의 부분에서 일부 반사되며, 게다가 고주파회로(31) 내부에서, 대책을 세우는 등, ESD 파괴를 막을 수 있다.
지금까지 고주파회로(31)의 입력단자측에서 설명했지만, 출력단자측에서도 동일하게 적용할 수 있다. 또한, 엔핸스먼트타입 전계효과 트랜지스터나 디프레션 타입 전계효과 트랜지스터는 MESFET, 게이트 접합형 FET, HEMT 등으로 구성할 수 있다.
또한, 다른 실시 형태예로서 도 3에 있어서, 커패시터C30(33)과 고주파회로(31)의 사이에 예를 들면 도 1 또는 도 2에 나타낸 ESD 보호회로를 설치하고, 커 패시터C30(33)뿐만이 아니라, 상술의 고주파회로(31)를 더욱 보호할 수 있다.
이와 같이, 도 1~도 3의 실시 형태예에서는, ESD에 이용하는 보호소자를 예를 들면 고주파회로 집적회로의 일부와 동일한 GaAs 기판상에 형성하고, GaAs 고주파 집적회로의 제조에서의 추가공정이 적고, ESD 보호능력이 높은, 매우 심플한 E전계효과 트랜지스터형 보호소자를 설치함으로써, 종래, 어려웠던, 뛰어난 고주파 특성과 높은 ESD 내압을 양립(兩立)할 수 있다.
표 1에 ESD의 측정결과를 나타낸다. ESD 평가방법으로서, 기계모델(Machine Model)과 인체모델(Human Body Model)등이 있다. 기계모델은, 전자공업회 규격 EIA／JESD22－Al15－A등으로 규격화되어 있고, 정전기(靜電氣)를 띠고 있는 기계장치가 소자의 리드 단자 등에 접촉할 경우에 발생하는 정전 스트레스를 모델화한 것이다.
또, 인체모델은, 예를 들면 전자공업회 규격 EIA／JESD22－Al14에 규격화되어 있고, 정전기를 띠고 있는 인간이 소자의 리드 단자 등에 접촉할 경우에 소자에 발생하는 정전 스트레스를 모델화한 것이다.
ESD 평가장치는 가변전압 직류전원과 충전용 저항이 직렬 접속된 충전회로와, 충전용 커패시터와 충전회로와 방전회로 사이에 설치되며, 어느 한쪽을 선택하는 변환스위치와 충전용 커패시터에 축적된 전하가 스위치를 거쳐서 방전용 저항과 피측정 소자(DUT)에 인가되는 방전회로로 구성되어 있다.
예를 들면 인체모델의 경우, ESD 평가장치의 충전용 저항, 방전용 저항과 충전용 커패시터의 값은, 각각 1㏁, 1.5㏀, 100pF로 규정되어 있다.
또 일반적으로 피측정 소자는, 착탈 가능한 소켓 등에 장착된 상태로 측정된다.
평가방법은, 가변전압 직류전원을 측정(충전)전압으로 설정하고, 스위치를 전환하여 충전용 저항 측에 접속하고, 충전용 커패시터에 충전한다. 다음으로, 스위치를 전환하여 방전용 저항에 접속하고, 충전용 커패시터에 축적된 전하를 방전용 저항을 거쳐서 피측정 소자에 인가한다. 그것과 동시에 피측정 소자의 전기적 특성의 열화를 조사한다. 가변전압 직류전원의 전압을 마이크로 컴퓨터 등을 이용하여 자동적으로 충전전압을 임의로 가변하고 동일한 측정을 행하여 얻어진 결과를 기초로 연산 처리하고, 인가전압에 수반하는 피측정 소자의 열화 상황을 조사한다.
이하, 보호소자의 유무에 수반하는 ESD 강도를 비교한다. 도 5에 나타내는 종래 예의 보호소자가 없는 고주파 집적회로는, 본 발명의 도 5의 실시 예의 고주파 집적회로에 대응하고, ESD 보호용의 E전계효과 트랜지스터(25)가 없는 구성으로 되어 있다. 도 6은, 다이오드형 보호소자를 이용한 예이다. 도 2, 도 5, 도 6은 모두 GaAs 전계효과 트랜지스터를 이용한 스위치 MMIC(마이크로파 집적회로)로, 각각의 MMIC를, 머신 모델(300pF, OΩ의 조건)과 인체대전모델(100pF, 1500Ω의 조건)로, ESD 파괴강도시험을 실시한 결과이다.
표 1에는, 회로구성이 동일하고, 보호 다이오드 없음의 도 5, 보호 다이오드 부착의 도 6, 그리고 전계효과 트랜지스터 보호소자부착의 고주파 집적회로의 실시 형태 예의 도 2에 대하여, 기계모델(Machine Model)과 인체모델(Human Body Model)의 측정결과를 나타낸다.
머신 모델일 때, 도 5에 나타내는 보호소자 없음의 고주파 집적회로의 ESD 강도는 150V, 도 6에 나타내는 다이오드 보호소자부착의 고주파 집적회로의 ESD 강도는 200V, 250V이며, 도 3에 나타내는 E전계효과 트랜지스터 보호소자부착의 고주파 집적회로는 300V이다.
즉, E전계효과 트랜지스터 보호소자부착의 고주파 집적회로는 보호 다이오드 없음과 비교하여 약 2배의 ESD 강도가 있고, 또 다이오드 보호 부착과 비교해도 50~100V이상의 ESD 강도가 높은 결과를 얻을 수 있었다.
또, 인체대전 모델일 때, 도 5에 나타내는 보호소자 없음의 고주파 집적회로의 ESD 강도는 500V와 1000V, 도 6에 나타내는 다이오드 보호소자부착의 고주파 집적회로의 ESD 강도는 1000V, 1500V이며, 도 3에 나타내는 E전계효과 트랜지스터 보호소자부착의 고주파 집적회로는 1500V와 2000V이다. 그 결과, E전계효과 트랜지스터 보호소자부착의 고주파 집적회로는 보호 다이오드 없음의 고주파 집적회로와 비교하여 약 2~3배의 ESD 강도가 있고, 또 다이오드 보호 부착 고주파 집적회로와 비교해도 약 1.5배 이상의 ESD 강도가 높은 결과를 얻을 수 있었다.
본 발명의 도 2의 회로는, 분명히, 다이오드 보호소자 타입의 도 6의 경우와 보호소자가 없는 도 5의 경우에 비해, 높은 ESD 내압을 가지고 있고, 그 우위성을 확인할 수 있었다.
ESD 강도시험결과
E전계효과 트랜지스 터형 보호소자 도2의 예 보호소자 없음 도 5의 예 다이오드형보호소자 도 6의 예
머신모델 GND기준+인가 300V 150V 200V
머신모델 GND기준+인가 300V 150V 250V
인체대전모델 GND기준+인가 1500V 500V 1000V
인체대전모델 GND기준·인가 2000V 1000V 1500V
이와 같이, 본 고주파집적회로는, 고주파집적회로의 입출력단자에 엔헨스먼트타입 전계효과 트랜지스터를 갖추고, 외부로부터 노이즈 또는 고전압 펄스가 입력되었을 때, 엔핸스먼트타입 전계효과 트랜지스터를 브레이크다운 동작시켜, 그 임피던스를 낮게 함으로써, 노이즈 또는 고전압 펄스를 방전시키도록 했다.
엔핸스먼트타입뿐만 아니라, 디프레션 타입 전계효과 트랜지스터를 이용해도 고주파회로의 DC커플링 커패시터를 보호할 수 있다. 또한, 이들을 조합함으로써 고주파회로의 입력 또는 출력의 ESD 강도를 높일 수 있다.
또 보호소자로서의 엔핸스먼트타입 전계효과 트랜지스터를 적어도 고주파회로의 일부와 동일한 GaAs 기판에 형성함으로써, 구조를 단순화할 수 있었다. 또, Junction Diode 보호소자와 비교하여 기생용량도 작게 할 수 있으므로, ESD 내압을 향상하는 동시에, 뛰어난 고주파 특성도 유지할 수도 있다.
본 발명에 관계되는 고주파 집적회로는, 고주파 MMIC의 입력 또는 출력부에 정전보호소자를 설치하고, 정전방전(ESD：Electric Static Discharge)보호를 향상할 수 있기 때문에, 고주파 무선통신장치의 프론트엔드(front-end)에 적응 가능하다.
본 발명의 정전보호소자부착 고주파회로는, E전계효과 트랜지스터(엔핸스먼트타입 전계효과 트랜지스터)를 보호소자로 사용하는 경우, 고주파회로로 사용되는, D전계효과 트랜지스터(디프레션 타입 전계효과 트랜지스터), 또는, E전계효과 트랜지스터와 동일, 또는, 거의 동일한 구조이기 때문에, GaAs상에 만들어 넣는 프로세스에 있어서, 최소한의 공정추가로, 제작할 수 있다. 또, 다이오드형 보호소자와 같이, ESD 등 노이즈는, Junction을 통과하지 않기 때문에, 보호소자 자체의 능력, 내압도 우수하다. 또한, 원래, 고주파회로내에서 이용되는 전계효과 트랜지스터와, 동일한 구조이기 때문에, 기생용량도 작고, 본래의 회로에 미치는 악영향도 작다.

Claims (38)

  1. 입출력단자를 가지는 고주파회로와,
    화합물 반도체 기판상에 적어도 일부가 상기 고주파회로와 일체적으로 형성되며, 입출력단자의 한쪽 단자가 상기 고주파회로의 입출력단자에 접속되며, 다른 쪽 단자가 제 1의 기준 전위에 접속되며, 게이트가 저항을 거쳐서 제 2의 기준 전위에 접속된 엔핸스먼트타입(enhancement type) 전계효과 트랜지스터를 가지는 것을 특징으로 하는 고주파집적회로.
  2. 제 1항에 있어서,
    상기 고주파 집적회로는 또한 커패시터를 가지고, 이 커패시터는 상기 엔핸스먼트타입 전계효과 트랜지스터의 입출력단자간에 병렬로 접속된 것을 특징으로 하는 고주파 집적회로.
  3. 제 1항에 있어서,
    상기 화합물 반도체 기판은 GaAs를 가지는 기판으로 하는 것을 특징으로 하는 고주파 집적회로.
  4. 제 1항에 있어서,
    상기 엔핸스먼트타입 전계효과 트랜지스터는 HEMT(High Electron Mobility Transistor)로 하는 것을 특징으로 하는 고주파 집적회로.
  5. 제 1항에 있어서,
    상기 엔핸스먼트타입 전계효과 트랜지스터는 복수의 엔핸스먼트타입 전계효과 트랜지스터로 접속된 것을 특징으로 하는 고주파 집적회로.
  6. 입출력단자를 가지는 고주파회로와,
    화합물 반도체 기판상에 적어도 일부가 상기 고주파회로와 일체적으로 형성되며, 제 1의 입출력단자의 한쪽 단자가 상기 입출력단자에 접속되며, 게이트가 제 1의 저항을 거쳐서 제 2의 기준 전위에 접속된 디프레션 타입(depression type) 전계효과 트랜지스터와,
    화합물 반도체 기판상에 형성되며, 상기 고주파회로에 설치되어 제 2의 입출력단자의 한쪽 단자가 상기 디프레션 타입 전계효과 트랜지스터의 상기 제 1의 입출력단자의 다른 쪽 단자에 접속되며, 제 2의 입출력단자의 다른 쪽 단자가 제 1의 기준 전위에 접속되며, 게이트가 제 2의 저항을 거쳐서 상기 제 1의 기준 전위에 접속된 엔핸스먼트타입 전계효과 트랜지스터와,
    상기 엔핸스먼트타입 전계효과 트랜지스터의 제 2의 입력단자의 한쪽 단자와 상기 제 1의 기준 전위간에 접속된 제 1의 커패시터를 가지는 것을 특징으로 하는 고주파 집적회로.
  7. 제 6항에 있어서,
    상기 고주파 집적회로는 또한 제 2 커패시터를 가지고, 이 제 2의 커패시터는 상기 디프레션 타입 전계효과 트랜지스터 또는 상기 엔핸스먼트타입 전계효과 트랜지스터의 입출력단자간에 병렬로 접속된 것을 특징으로 하는 고주파 집적회로.
  8. 제 6항에 있어서,
    상기 화합물 반도체 기판은 GaAs를 가지는 기판으로 하는 것을 특징으로 하는 고주파 집적회로.
  9. 제 6항에 있어서,
    상기 엔핸스먼트타입 전계효과 트랜지스터는 HEMT로 하는 것을 특징으로 하는 고주파 집적회로.
  10. 제 6항에 있어서,
    상기 엔핸스먼트타입 전계효과 트랜지스터는 복수의 엔핸스먼트타입 전계효과 트랜지스터로 접속된 것을 특징으로 하는 고주파 집적회로.
  11. 외부단자와,
    입출력단자를 가지는 고주파회로와,
    상기 외부단자와 상기 고주파회로의 입출력단자간에 접속된 제 1의 커패시터 와,
    화합물 반도체 기판상에 형성되며, 상기 고주파회로에 설치되며, 입출력단자의 한쪽 단자가 상기 외부단자에 접속되며, 다른 쪽 단자가 상기 고주파회로의 입출력단자에 접속되며, 게이트는 저항을 거쳐서 제 1의 기준 전위에 접속된 엔핸스먼트타입 전계효과 트랜지스터를 가지는 것을 특징으로 하는 고주파 집적회로.
  12. 제 11항에 있어서,
    상기 고주파 집적회로는 또한 제 2 커패시터를 가지고, 이 커패시터는 상기 엔핸스먼트타입 전계효과 트랜지스터의 입출력단자간에 병렬로 접속된 것을 특징으로 하는 고주파 집적회로.
  13. 제 11항에 있어서,
    상기 화합물 반도체 기판은 GaAs를 가지는 기판으로 하는 것을 특징으로 하는 고주파 집적회로.
  14. 제 11항에 있어서,
    상기 엔핸스먼트타입 전계효과 트랜지스터는 HEMT로 하는 것을 특징으로 하는 고주파 집적회로.
  15. 제 11항에 있어서,
    상기 엔핸스먼트타입 전계효과 트랜지스터는 복수의 엔핸스먼트타입 전계효과 트랜지스터로 접속되어 있는 것을 특징으로 하는 고주파 집적회로.
  16. 화합물 반도체 기판과,
    상기 화합물 반도체 기판상에 만들어진 디프레션 타입 전계효과 트랜지스터와,
    상기 화합물 반도체 기판상에 만들어지며, 상기 디프레션 타입 전계효과 트랜지스터를 일부로 가지는 고주파회로와,
    입출력단자와,
    상기 화합물 반도체 기판상에 만들어지며, 상기 고주파회로에 드레인, 또는, 소스를 접속하고, 상기 고주파회로에 접속되어 있지 않은 소스, 또는, 드레인스를 상기 입출력단자에 접속한 엔핸스먼트타입 전계효과 트랜지스터와,
    상기 고주파회로와 상기 엔핸스먼트타입 전계효과 트랜지스터의 사이의 전위보다 낮은 제 1의 전위와, 상기 화합물 반도체 기판상에 만들어지며, 상기 엔핸스먼트타입 전계효과 트랜지스터의 게이트와 상기 제 1의 전위 사이에 접속된 저항을 가지는 고주파 집적회로.
  17. 제 16항에 있어서,
    상기 화합물 반도체는 GaAs인 것을 특징으로 하는 고주파 집적회로.
  18. 제 16항에 있어서,
    상기 고주파 집적회로는 또한 상기 화합물 반도체 기판상에 만들어지며, 상기 엔핸스먼트타입 전계효과 트랜지스터의 드레인과 소스 사이에 패러렐(parallel)로 접속된 콘덴서를 가지는 것을 특징으로 하는 고주파 집적회로.
  19. 제 16항에 있어서,
    상기 디프레션 타입 전계효과 트랜지스터와 상기 엔핸스먼트타입 전계효과 트랜지스터는, 게이트 접합형 게이트 전계효과 트랜지스터인 것을 특징으로 하는 고주파 집적회로.
  20. 제 16항에 있어서,
    상기 디프레션 타입 전계효과 트랜지스터와 상기 엔핸스먼트타입 전계효과 트랜지스터는 MES 전계효과 트랜지스터인 것을 특징으로 하는 고주파 집적회로.
  21. 제 16항에 있어서,
    상기 디프레션 타입 전계효과 트랜지스터와 상기 엔핸스먼트타입 전계효과 트랜지스터는, HEMT인 것을 특징으로 하는 것을 특징으로 하는 고주파 집적회로.
  22. 제 16항에 있어서,
    상기 디프레션 타입 전계효과 트랜지스터는 복수개 직렬로 접속된 디프레션 타입 전계효과 트랜지스터를 가지는 것을 특징으로 하는 고주파 집적회로.
  23. 화합물 반도체 기판과,
    상기 화합물 반도체 기판상에 만들어진 전계효과 트랜지스터와,
    상기 화합물 반도체 기판상에 만들어지며, 상기 전계효과 트랜지스터를 일부로 가지는 고주파회로와,
    상기 화합물 반도체 기판상에 만들어지며, 상기 고주파회로에 드레인, 또는, 소스를 접속하고, 상기 고주파회로에 접속되어 있지 않은 소스, 또는, 드레인을 GND에 접속한 엔핸스먼트타입 전계효과 트랜지스터와,
    상기 화합물 반도체 기판상에 만들어지며, 상기 엔핸스먼트타입 전계효과 트랜지스터의 게이트와 그라운드의 사이에 접속된 저항을 가지는 것을 특징으로 하는 고주파 집적회로.
  24. 제 23항에 있어서,
    상기 전계효과 트랜지스터는, 엔핸스먼트타입 전계효과 트랜지스터, 또는, 디프레션 타입 전계효과 트랜지스터인 것을 특징으로 하는 고주파 집적회로.
  25. 제 23항에 있어서,
    상기 화합물 반도체는 GaAs인 것을 특징으로 하는 고주파 집적회로.
  26. 제 23항에 있어서,
    상기 고주파 집적회로는 또한 상기 화합물 반도체 기판상에 만들어지며, 상기 전계효과 트랜지스터의 드레인과 소스 사이에 패러렐로 접속된 콘덴서를 가지는 것을 특징으로 하는 고주파 집적회로.
  27. 제 23항에 있어서,
    상기 전계효과 트랜지스터와 엔핸스먼트타입 전계효과 트랜지스터는, 게이트 접합형 전계효과 트랜지스터인 것을 특징으로 하는 고주파 집적회로.
  28. 제 23항에 있어서,
    상기 전계효과 트랜지스터와 엔핸스먼트타입 전계효과 트랜지스터는, MES전계효과 트랜지스터인 것을 특징으로 하는 고주파 집적회로.
  29. 제 23항에 있어서,
    상기 전계효과 트랜지스터와 엔핸스먼트타입 전계효과 트랜지스터는, HEMT인 것을 특징으로 하는 고주파 집적회로.
  30. 제 23항에 있어서,
    상기 전계효과 트랜지스터 부분은 복수개 직렬로 접속된 전계효과 트랜지스터를 가지는 것을 특징으로 하는 고주파 집적회로.
  31. 화합물 반도체 기판과,
    상기 화합물 반도체 기판상에 만들어진 제 1의 전계효과 트랜지스터와,
    상기 화합물 반도체 기판상에 만들어지며, 상기 제 1의 전계효과 트랜지스터를 일부로 가지는 고주파회로와,
    상기 화합물 반도체 기판상에 만들어지며, 상기 고주파회로에 드레인, 또는, 소스를 접속한 스위치용의 제 2의 전계효과 트랜지스터와, 상기 제 2의 전계효과 트랜지스터를 제어하기 위한 제 1의 제어신호와, 상기 제 2의 전계효과 트랜지스터의 게이트에 한쪽이 접속되며, 다른 쪽에 상기 제 1의 제어신호를 인가하는 제 1의 저항과,
    상기 제 2의 전계효과 트랜지스터의 상기 고주파회로에 접속되어 있지 않은 드레인, 또는, 소스에, 드레인, 또는, 소스를 접속하고, 상기 제 2의 전계효과 트랜지스터에 접속되어 있지 않은 쪽의 드레인, 또는, 소스를 그라운드에 접속한 엔핸스먼트타입 전계효과 트랜지스터와,
    상기 화합물 반도체 기판상에 만들어지며, 상기 엔핸스먼트타입 전계효과 트랜지스터의 게이트와 상기 그라운드의 사이에 접속된 제 2의 저항을 가지는 것을 특징으로 하는 고주파 집적회로.
  32. 제 31항에 있어서,
    상기 제 1과 제 2의 전계효과 트랜지스터는, 디프레션 타입 전계효과 트랜지 스터 또는 엔핸스먼트타입 전계효과 트랜지스터인 것을 특징으로 하는 고주파 집적회로.
  33. 제 31항에 있어서,
    상기 화합물 반도체는 GaAs인 것을 특징으로 하는 고주파 집적회로.
  34. 제 31항에 있어서,
    상기 고주파 집적회로는 또한 상기 화합물 반도체 기판상에 만들어지며, 상기 엔핸스먼트타입 전계효과 트랜지스터의 드레인과 소스 사이에 패러렐로 접속된 콘덴서를 가지는 것을 특징으로 하는 고주파 집적회로.
  35. 제 31항에 있어서,
    상기 제 1의 전계효과 트랜지스터와 엔핸스먼트타입 전계효과 트랜지스터는, 게이트 접합형 전계효과 트랜지스터인 것을 특징으로 하는 고주파 집적회로.
  36. 제 31항에 있어서,
    상기 제 1의 전계효과 트랜지스터와 엔핸스먼트타입 전계효과 트랜지스터는, MES 전계효과 트랜지스터인 것을 특징으로 하는 고주파 집적회로.
  37. 제 31항에 있어서,
    상기 제 1의 전계효과 트랜지스터와 엔핸스먼트타입 전계효과 트랜지스터는, HEMT인 것을 특징으로 하는 고주파 집적회로.
  38. 제 31항에 있어서,
    상기 엔핸스먼트타입 전계효과 트랜지스터 부분은 복수개 직렬로 접속된 엔핸스먼트타입 전계효과 트랜지스터를 가지는 것을 특징으로 하는 고주파 집적회로.
KR1020077007563A 2004-10-13 2005-10-12 고주파 집적회로 KR20070083626A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00298955 2004-10-13
JP2004298955A JP4843927B2 (ja) 2004-10-13 2004-10-13 高周波集積回路

Publications (1)

Publication Number Publication Date
KR20070083626A true KR20070083626A (ko) 2007-08-24

Family

ID=36148375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007563A KR20070083626A (ko) 2004-10-13 2005-10-12 고주파 집적회로

Country Status (7)

Country Link
US (1) US8797697B2 (ko)
EP (1) EP1806784B1 (ko)
JP (1) JP4843927B2 (ko)
KR (1) KR20070083626A (ko)
CN (2) CN101546765A (ko)
TW (1) TW200623631A (ko)
WO (1) WO2006041087A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8144441B2 (en) * 2006-08-30 2012-03-27 Triquint Semiconductor, Inc. Electrostatic discharge protection circuit for compound semiconductor devices and circuits
JP2008108840A (ja) * 2006-10-24 2008-05-08 Mitsubishi Electric Corp 半導体装置
JP2009054851A (ja) * 2007-08-28 2009-03-12 Panasonic Corp 半導体集積回路
JP2009087962A (ja) * 2007-09-27 2009-04-23 Panasonic Corp 保護回路及び半導体集積回路
US8681459B2 (en) 2009-03-31 2014-03-25 Freescale Semiconductor, Inc. Integrated protection circuit
US8427796B2 (en) * 2010-01-19 2013-04-23 Qualcomm, Incorporated High voltage, high frequency ESD protection circuit for RF ICs
JP5424128B2 (ja) * 2010-11-09 2014-02-26 次世代パワーデバイス技術研究組合 保護素子およびそれを備えた半導体装置
JP2012190872A (ja) * 2011-03-09 2012-10-04 Ricoh Co Ltd 面発光レーザ素子の製造方法、光走査装置及び画像形成装置
US9064704B2 (en) * 2013-02-15 2015-06-23 Win Semiconductors Corp. Integrated circuits with ESD protection devices
US9812440B2 (en) * 2014-08-29 2017-11-07 Fairchild Semiconductor Corporation Biased ESD circuit
US20170092637A1 (en) * 2015-09-30 2017-03-30 Infineon Technologies Ag Semiconductor ESD Protection Device and Method
JP6597357B2 (ja) * 2016-02-09 2019-10-30 三菱電機株式会社 保護ダイオード付き電界効果トランジスタ
CN108206515A (zh) * 2016-12-16 2018-06-26 江苏安其威微电子科技有限公司 Mim电容的esd保护电路
CN113131875B (zh) * 2021-03-31 2022-07-12 复旦大学 一种高可靠性低噪声放大器
CN116545425A (zh) * 2023-07-06 2023-08-04 合肥芯谷微电子股份有限公司 一种毫米波单刀单掷开关

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162466A (en) 1981-03-31 1982-10-06 Toshiba Corp Input-output protective circuit for integrated circuit
JPH0449652A (ja) * 1990-06-19 1992-02-19 Nec Corp 半導体装置の入出力保護回路
JPH05136360A (ja) * 1991-11-14 1993-06-01 Hitachi Ltd 静電破壊保護回路、及び半導体集積回路
JP3113951B2 (ja) 1992-06-26 2000-12-04 日本電気エンジニアリング株式会社 ＧａＡｓＦＥＴ保護電源回路
US5615073A (en) * 1995-06-22 1997-03-25 National Semiconductor Corporation Electrostatic discharge protection apparatus
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
FR2744578B1 (fr) 1996-02-06 1998-04-30 Motorola Semiconducteurs Amlificateur hautes frequences
US5774318A (en) * 1996-11-27 1998-06-30 Raytheon Company I.C. power supply terminal protection clamp
AU6964698A (en) 1997-04-16 1998-11-11 Board Of Trustees Of The Leland Stanford Junior University Distributed esd protection device for high speed integrated circuits
JP3570180B2 (ja) * 1997-11-20 2004-09-29 セイコーエプソン株式会社 半導体集積装置
JP2000067323A (ja) 1998-08-20 2000-03-03 Toshiba Tec Corp ドロワ
US6459553B1 (en) * 1999-03-19 2002-10-01 Ati International Srl Single gate oxide electrostatic discharge protection circuit
WO2000067323A1 (en) 1999-04-28 2000-11-09 Hitachi, Ltd. Integrated circuit with protection against electrostatic damage
KR100379619B1 (ko) * 2000-10-13 2003-04-10 광주과학기술원 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법
TW511179B (en) * 2000-11-28 2002-11-21 Nat Science Council Method of using plasma treatment to improve electric characteristic of oxide layer
US6661276B1 (en) * 2002-07-29 2003-12-09 Lovoltech Inc. MOSFET driver matching circuit for an enhancement mode JFET
US7183592B2 (en) * 2004-05-26 2007-02-27 Raytheon Company Field effect transistor

Also Published As

Publication number Publication date
EP1806784A4 (en) 2011-04-13
TW200623631A (en) 2006-07-01
CN101546765A (zh) 2009-09-30
US8797697B2 (en) 2014-08-05
JP2006114618A (ja) 2006-04-27
CN101040381A (zh) 2007-09-19
EP1806784A1 (en) 2007-07-11
CN100557802C (zh) 2009-11-04
TWI326157B (ko) 2010-06-11
WO2006041087A1 (ja) 2006-04-20
US20080043388A1 (en) 2008-02-21
JP4843927B2 (ja) 2011-12-21
EP1806784B1 (en) 2013-01-16

Similar Documents

Publication Publication Date Title
KR20070083626A (ko) 고주파 집적회로
US8369053B2 (en) Discharge protection apparatus and method of protecting an electronic device
US6665159B2 (en) Semiconductor integrated circuit device
US10354994B2 (en) Electrostatic discharge (ESD) protection in an electronic switching circuit
US9627883B2 (en) Multiple port RF switch ESD protection using single protection structure
US20060268479A1 (en) ESD protection structure
US7881030B1 (en) Enhancement-mode field effect transistor based electrostatic discharge protection circuit
US10438940B2 (en) ESD protection for depletion-mode devices
US10985119B2 (en) Semiconductor device
US7420790B2 (en) Integrated circuit with protection against electrostatic damage
US20170126002A1 (en) Esd protection and limiter circuit
KR100676803B1 (ko) 반도체 장치
US11469718B2 (en) Amplifier circuit
JP2005501459A5 (ko)
JP2005501459A (ja) 高周波電力増幅回路
CN114256225A (zh) 静电放电保护电路
JP4854980B2 (ja) スイッチ回路及び半導体装置の製造方法
US20200403580A1 (en) High-frequency amplifier circuitry
Muthukrishnan et al. A novel on-chip protection circuit for RFICs implemented in D-mode pHEMT technology
WO2023095468A1 (ja) 高周波集積回路および電子機器
US9099862B1 (en) Self ESD protected device and method thereof
CN115244682A (zh) 半导体装置
KR100388178B1 (ko) 스택형 ｍｏｓ 트랜지스터 보호 회로

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130124

Effective date: 20140429