JP2005501459A - 高周波電力増幅回路 - Google Patents
高周波電力増幅回路 Download PDFInfo
- Publication number
- JP2005501459A JP2005501459A JP2003524111A JP2003524111A JP2005501459A JP 2005501459 A JP2005501459 A JP 2005501459A JP 2003524111 A JP2003524111 A JP 2003524111A JP 2003524111 A JP2003524111 A JP 2003524111A JP 2005501459 A JP2005501459 A JP 2005501459A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- stage
- amplifier circuit
- cascode stage
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 2
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- -1 Inp Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/226—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with junction-FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
入力信号を受信する入力回路と、前記入力回路および直流電源に接続され少なくとも１つのトランジスタを有する第１のカスコード接続駆動段と、第２のカスコード段であって、エミッタ、コレクタおよびベースを有し、前記第１のカスコード段によって供給され前記第１のカスコード段から前記入力信号を受信する少なくとも１つのトランジスタと、前記第２のカスコード段の前記トランジスタに接続され前記トランジスタの前記エミッタおよび前記第１のカスコード段の前記トランジスタの個々の電極の電圧レベルを低減するように適合された範囲決定手段と、前記第２のカスコード段に接続され出力信号を出力する出力回路と、を備えることを特徴とする高周波電力増幅回路。
Description
【技術分野】
【０００１】
本発明は、高周波電力増幅回路に関し、特に、信号レベルを維持するために高周波電力増幅回路が同軸ケーブルネットワークに使用されるＣＡＴＶ（common antenna television）のための高周波電力増幅回路に関する。この電力増幅回路は、光のネットワークシステム、移動通信ネットワークシステムの基地局および他の高周波アンプの目的に適用することができる。
【背景技術】
【０００２】
高周波電力増幅回路は、入力信号を入力する入力回路と、この入力回路に接続される第１のカスコード段および直流電源と、この第１のカスコード段によって作動させられ且つ第１のカスコード段からの入力信号が入力される第２のカスコード段と、この第２のカスコード段に接続され出力信号を出力する出力回路と、を有する。
【０００３】
このような高周波電力増幅回路は、例えば、周波数範囲４０ＭＨｚから９００ＭＨｚの範囲で動作する２０ｄＢのＡ級増幅回路として具体化される。この高周波電力増幅回路では、第２のカスコード段のトランジスタのエミッタの揺れがベース電圧よりも大きくなり、入力信号が大きい状態で、例えば入力信号があるレベルを超えると、エミッタ−ベース間の逆方向ブレークダウン（ｐｎ接合にかける逆方向電圧がある値を超えると、逆方向漏れ電流が急激に増加する現象）が起こる。第２のカスコード段のエミッタ電圧がさらに上昇し、例えば２．５Ｖのエミッタ−ベース間ブレークダウン電圧を超えると、トランジスタがブレークダウンし、このブレークダウンにより、トランジスタのベース−エミッタ間電圧のさらに大きな増加が起こる。エミッタ電圧の上昇およびこれによる第１のカスコード段のトランジスタの関連端子の電圧の上昇は、第１のカスコード段のトランジスタの永久的な破壊をもたらす。
【０００４】
図１は、ソースＳ、ドレインＤおよびゲートＧを有するＦＥＴ２と、エミッタＥ、コレクタＣおよびベースＢを有するバイポーラトランジスタ４と、を含む高周波電力増幅回路の関連回路部分を示す。ＦＥＴ２のソースは、レジスタ６を介してグランド８に接続されている。トランジスタ４のベースは、ＤＣバイアス（DC Bias）１０に接続されている。入力信号ＶＩＮは、ＦＥＴ２のゲートに供給される。この入力信号は、同様に、ＦＥＴ２のドレインＤを経て、トランジスタ４のエミッタにも供給される。出力信号ＶＯＵＴは、トランジスタ４のコレクタＣから出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２は、ＤＣレベルおよびトランジスタ４のエミッタＥに対する入力信号レベルの影響を示す。図２ａは、入力信号に影響されない低レベル入力信号ＳＬＯＷおよびＤＣレベルを示している。図２ｂは、いわゆる大きな揺れ（High Swing）を有する高レベル信号ＳＨＩＧＨの場合を示す。電圧源のＦＥＴによる歪のために、ＤＣ電圧およびトランジスタ４のエミッタは新たなＤＣレベル（New DC）に上昇する。ある電圧で、エミッタ電圧はベース電圧と同じになり、トランジスタ４がブレークダウンしてＦＥＴのドレインにとても高いインピーダンスを与える。これは、ＦＥＴのドレインの電圧またはトランジスタの揺れをさらに上昇させる。エミッタ電圧がさらに上昇しエミッタ−ベース間ブレークダウン電圧を超えると、トランジスタのエミッタ電圧およびＦＥＴのドレイン電圧がそれぞれ上昇し、ＦＥＴの永久的なブレークダウンが起こる。
【０００６】
上述のことを確認するために、シングルトーンの入力信号で高出力電力増幅回路の動作が検討された。図３から図６は、その検討の結果を示し、そのうち図３から図５は、入力信号のレベルに対する、第２のカスコード段のトランジスタ４のベース電圧およびエミッタ電圧を、入力信号周波数５０ＭＨｚ、５５０ＭＨｚ、８５０ＭＨＺにつき示している。シングルトーンの入力信号レベルが約６２ｄＢｍＶから６４ｄＢｍＶに増加すると、トランジスタ４のベース電圧Ｖｂが低下するのに対しエミッタ電圧ＶＥは上昇する。約６５ｄＢｍＶから６８ｄＢｍＶまでは、トランジスタ４のブレークダウン電圧が２．５Ｖの範囲内であり、この間の特定の入力レベルを超えて、完全な破壊なしにブレークする。これは、トランジスタ４のベース電圧Ｖｂおよびエミッタ電圧ＶＥの急激な上昇に付随する。エミッタ電圧ＶＥはＦＥＴ２のドレインにおいても同様に表わされるので、ＦＥＴ２のドレイン−ゲート間電圧およびドレイン−ソース間電圧は、増加して、ＦＥＴ２の特定の上限を超える。このため、ＦＥＴはブレークダウンしがちになる。
【０００７】
図３から図５では、ヒステリシス効果が含まれることもまた理解される。もし、入力信号のレベルが増加してトランジスタ４のベース−エミッタ間電圧が限界を超えると、トランジスタ４に変化が生じ、この変化はトランジスタ４が常温のままにされた場合に可逆的でない。入力信号のレベルが再び低下すると、トランジスタ４のベース電圧およびエミッタ電圧はそれぞれＶｂ−ａおよびＶｅ−ａの軌跡をたどり（図３から図５）、そのレベルは前のレベルよりもかなり低くなる。いずれにせよ、トランジスタ４のベース電圧およびエミッタ電圧の急激な上昇が６５ｄＢｍＶ以降の入力で見られる。
【０００８】
図６は、入力信号レベルに対するＤＣ電流、つまり入力信号のレベルに対する、図２Ｂに示される新ＤＣレベル（New DC）の偏り、を示す。ＤＣ電流の上昇は５５０ＭＨｚで最大になり、５０ＭＨｚでは入力信号の増加によってＤＣ電流は減少する。言い換えれば、５５０ＭＨｚでのＤＣ電流の増加はトランジスタおよびこれによるＦＥＴのブレークダウンを起こしやすい。つまり、５０ＭＨｚ、５００ＭＨｚ、５５０ＭＨｚおよび８５０ＭＨｚの周波数の中で、５５０ＭＨｚが最も危機的な周波数である。
【０００９】
以上のように、本発明の目的は、高レベルの入力信号に関する高周波電力増幅回路の耐久性を改善することである。
【課題を解決するための手段】
【００１０】
上記の目的は、入力信号が入力される入力回路と、前記入力回路および直流電源に接続され、少なくとも１つのトランジスタを有する、第１のカスコード段と、第２のカスコード段であって；エミッタ、コレクタおよびベースを有し、前記第１のカスコード段によって供給され、前記第１のカスコード段から前記入力信号が入力される、少なくとも１つのトランジスタと、前記第２のカスコード段の前記トランジスタに接続され、前記トランジスタの前記エミッタと、前記第１のカスコード段の前記トランジスタの個々の電極と、における電圧レベルとを低減するように構成された、範囲決定手段と、前記第２のカスコード段に接続され、出力信号を出力する出力回路と、を備えることを特徴とする高周波電力増幅回路により達せられる。
【００１１】
上記の第２のカスコード段のトランジスタおよび第１のカスコード段のトランジスタのブレークダウンは、上記の範囲決定手段によって達せられ、この範囲決定手段はＦＥＴのドレインまたはバイポーラトランジスタのエミッタの電圧レベルをそれぞれ減少させる。上述のモジュールでは、第２のカスコード段のトランジスタのベース電圧Ｖｂの低減は、以下に詳しく述べるように、最大８Ｖだけ低減される。
【００１２】
また、本発明の実施の形態の高周波電力増幅回路は、上記増幅回路の前記入力回路が、少なくとも１組の１対のトランジスタを備える第１のカスコード段に、上記入力信号を、複数のバランスが保たれた入力信号として供給するように構成され、上記第２のカスコード段が、少なくとも１組の１対のトランジスタを備え、その複数のトランジスタは、バランスが保たれた複数の第２のカスコード段の出力信号を、出力回路に出力し、この出力回路は、上記複数の第２のカスコード段の出力信号合成して出力信号を作ることを特徴とする。範囲決定手段は、バランスが保たれた入力信号と出力信号を処理するような回路構成で特に効果的であり、且つ、ＡＣに対しては２倍にしＤＣに対しては重畳するダブルプレステージトランジスタを有しておらず、１つのカスコード装置だけを備える、回路においても効果的である。
【００１３】
また、本発明の実施の形態の高周波電力増幅回路は、上記第１のカスコード段が、２つのトランジスタ段を有し、それぞれのトランジスタ段は１対のトランジスタを有することを特徴とする。これは、回路の性能を向上させる。
【００１４】
また、本発明の実施の形態の高周波電力増幅回路は、上記第１のカスコード段のトランジスタがＦＥＴであり、また、好ましくは、第２のカスコード段のトランジスタがバイポーラトランジスタである。上記第２のカスコード段のバイポーラトランジスタに接続された範囲決定手段が、電圧供給回路の第２のＦＥＴ段の１対のＦＥＴを保護するのに十分であることが確認されており、これは第１段の電圧供給回路の１対の複数のＦＥＴが、第２段の電力供給回路の１対の複数のＦＥＴと同じように、第２のカスコード段への入力信号の影響による危険にさらされないからである。
【００１５】
さらに、本発明の実施の形態の高周波電力増幅回路は、ＦＥＴがＭＥＳＦＥＴであることを特徴とする。このような半導体チップは、バイポーラトランジスタおよび他の回路素子と同じ１つのチップ上に効果的に製造可能である。
【００１６】
第１のカスコード段にＦＥＴ（field effect transistor）を使用することは、この回路素子が、高周波電力増幅器にとって、一般的に、寄生容量を抑える観点から、静電誘導トランジスタよりも優位に立つという利点を有する。このため、このようなＦＥＴを使用することがなされる。ＦＥＴの不利な点である、高すぎるインピーダンスに対するブレークダウンに敏感であるという点は、範囲決定手段を用いることによって除去され、ＦＥＴは感度に関係なく使用できる。
【００１７】
また、本発明の実施の形態の高周波電力増幅回路は、上記ＦＥＴが、III−Ｖ族化合物半導体材料からなることを特徴とする。この実施の形態では、ＦＥＴのゲート電極が分離された金属層に形成されることができ、当業者は、III−Ｖ族材料は寄生容量がとても制限されるという利点を有していることを理解するだろう。III−Ｖ族半導体材料の例としては、ＧａＡｓ、Ｉｎｐ、ＧａＩｎＡｓ、ＧａＮがある。
【００１８】
また、本発明の実施の形態の高周波電力増幅回路は、第１のカスコード段がソース接地段であり、第２のカスコード段がベース接地段であることを特徴とする。ＤＣに対しては、ソース接地段は、ベース接地段と同様に、ＤＣ電流を供給する。ＡＣに対しては、ソース接地段は利得を与え、ベース接地段ではこの利得を高いオーミック負荷に運ぶ。ベース接地段のベースのインピーダンスは低く、コレクタ側の出力のインピーダンスは高い。
【００１９】
また、本発明の実施の形態の高周波電力増幅回路は、上記範囲決定手段が、前記入力信号の揺れを所定の値にクランプするように構成されることを特徴とする。これは、入力信号のピークが、入力信号の振幅を減らすために除去され、バイポーラトランジスタを保護し、結果としてＦＥＴを保護することを意味する。
【００２０】
また、本発明の実施の形態の高周波電力増幅回路は、上記範囲決定手段が、前記バイポーラトランジスタのベース−エミッタ間経路に接続されるダイオードを備えることを特徴とする。以下で説明されるように、このようなダイオードは、概して、電流増幅回路の性能に影響を与えることなしに、バイポーラトランジスタのエミッタの入力信号のレベルを減少させるのに最も好ましい効果がある。
【００２１】
また、本発明の実施の形態の高周波電力増幅回路は、上記ダイオードがバイポーラトランジスタにより実現され、つまりこのバイポーラトランジスタのベースとコレクタがつながれていることを特徴とする。この実施の形態は、このダイオードの機能が、増幅段を構成するバイポーラトランジスタと同じチップ上に形成されたバイポーラトランジスタにより得られるという利点を有する。
【００２２】
また、本発明の実施の形態の高周波電力増幅回路は、上記範囲決定手段が、１対の複数のバイポーラトランジスタのエミッタ間を結ぶ抵抗であることを特徴とする。このようなレジスタは、バランスが保たれた複数の入力信号および複数の出力信号を有する回路配列で有用であり、また、電圧およびバイポーラトランジスタのエミッタを減らす効果を有する。高周波増幅回路の全体の作用におけるレジスタまたはダイオードの影響の比較は、ダイオードは高キャパシタンスが理由でいくぶん反応が遅いが、低周波および高周波での利得、入力リターン損失、出力リターン損失、クロス・モジュレーション、のような重要な回路特性に無視できる程度の影響しか与えないことを示している。レジスタを備える範囲決定手段は、ダイオードと比較して、速いが、低周波でやや位相反応が劣っており、高周波では位相反応が良好で、入力リターン損失および出力リターン損失に関しては良好で、クロス・モジュレーションに関してはいくらか劣っていて、他の歪は許容される。
【００２３】
また、本発明の実施の形態の高周波電力増幅回路は、上記範囲決定手段が、生産および動作での有効性を高めるために、１つのチップ上で増幅回路と集積された半導体チップであることを特徴とする。
【００２４】
また、本発明の実施の形態の高周波電力増幅回路は、ＦＥＴおよびバイポーラトランジスタが、さらに生産性、動作および耐久性を高めるために、１つのチップ上に一体化されていることを特徴とする。とりわけ、ＦＥＴのドレインおよびバイポーラトランジスタのエミッタがそのチップ上で一体化されることが好まれる。
【００２５】
本発明のさらなる好適な実施の形態は、残りの従属請求項の中で述べられる。
【発明を実施するための最良の形態】
【００２６】
図７の高周波パワーアンプ回路は、入力信号が加えられる、インダクタンスを有する、入力回路２０を備えている。第１のカスコード段２２は、上記入力回路２０および直流電源２４に接続されている。この第１のカスコード段２２は、２組の複数段ＦＥＴ１、１’；２、２’を備え、それぞれのＦＥＴはソースＳ、ドレインＤおよびゲートＧを有している。第２のカスコード段２６は電流供給段（第１のカスコード段）２２に接続され、第２のカスコード段は２つのトランジスタ４、４’を備え、それぞれのトランジスタ４、４’がエミッタＥ、コレクタＣおよびベースＢを有している。この第２のカスコード段は出力回路２８に接続され、この出力回路２８は２つのトランジスタ４、４’の２つの出力信号を合成して出力信号”ｏｕｔｐｕｔ”を発生させる。
【００２７】
上記の第１のカスコード段２２は、２組のＦＥＴ１、１’；２、２’を備えている。ＦＥＴ１のソースとＦＥＴ１’のドレインＤはレジスタ３０を介して接続され、２つのレジスタ３２、３４がこのレジスタ３０の両端を複数段ＦＥＴ１、１’のグランド回路を形成するためにグランドに接続している。また、ＦＥＴ２のソースとＦＥＴ２’のソースは、実質的なグランドを形成するレジスタ６に接続されている。インダクタンス３６、３６’およびキャパシタ３８、４０、４２は、第１のカスコード段の第１組のＦＥＴ１、１’と第２組のＦＥＴ２、２’の間の回路を完成させている。
【００２８】
直流電源２４は、電圧源ＶＤＣとグランドとを結ぶ一連のレジスタ４４、４５、４６、４８を備えている。ＦＥＴ１、１’、２、２’は、それぞれレジスタ５０、５２、５４、５６を介して電源に接続されており、図７に示すようにレジスタ４６の両端に接続されている。
【００２９】
入力信号は、キャパシタンス５８、６０を介して、それぞれ、ＦＥＴ１、１’のゲートに接続され、また、さらにキャパシタンス６２、６４を介して、それぞれ、ＦＥＴ２、２’のゲートに接続されている。ＦＥＴ１、１’のソースＳは、さらなるキャパシタンス１２、１２’を介して、それぞれ、ＦＥＴ２のドレインおよびＦＥＴ２’のソースに接続されている。ＦＥＴ２のドレインＤはトランジスタ４のエミッタＥに接続され、ＦＥＴ２’のドレインＤはトランジスタ４’のエミッタＥに接続され、トランジスタ４、４’のコレクタは第２のカスコード駆動機２６の出力となっている。２つのトランジスタ４、４’のベース端子は、互いに接続され、さらに電圧供給源＋ＶＤＣとグランドとの間に接続された２つのレジスタ７０、７２を備える直流電源１０にも接続されている。また、上記の電源＋ＶＤＣとグランドとの間にはキャパシタ７４が接続されている。レジスタ７０とレジスタ７２との中心点は、トランジスタ４とトランジスタ４’のベース端子に接続されている。レジスタ７４とキャパシタ７６とからなるフィードバック回路は、トランジスタ４のコレクタをＦＥＴ２のゲートに接続し、レジスタ７８とキャパシタ８０とからなるフィードバック回路は、トランジスタ４ｃのコレクタをＦＥＴ２’のゲートに接続している。２つのダイオード８２、８４は、それぞれ、各トランジスタ４、４’のエミッタＥをベースＢに接続する。これらのダイオード８２、８４は、それぞれのトランジスタ４、４’のエミッタＥからベースＢに同通する。このダイオード８２、８４の動作については、後にさらに詳細に説明する。
【００３０】
出力回路２８は、第１のインダクタ８６を備え、この第１のインダクタ８６は、電源＋ＶＤＣに接続され、また、インダクタ８６の出力をアウトプットに結合させるキャパシタンス８８、９０に接続される。また、出力回路２８は、さらなるインダクタ９２を備え、インダクタ９２は、出力信号”ｏｕｔｐｕｔ”を出力するキャパシタンス８８、９０に接続され、その他にグランドに接続される。
【００３１】
上記のことから明らかなように、本発明の高周波パワーアンプは、ソース接地段（ＦＥＴ）とベース接地段（バイポーラトランジスタ）とを組み込んだカスコード回路である。直流に対しては、ソース接地段は直流電流を供給し、ベース接地段についても同様である。交流に対しては、ソース接地段が利得を生じ、ベース接地段はこの利得を高いオーミック負荷に送る。ベース接地段のインピーダンスは、ベースで低く、コレクタで高くなっている。
【００３２】
図８は、図７のダイオード８２、８４がバイポーラトランジスタ８２’に代えられ、そのトランジスタ８２’のベースとコレクタが互いに接続され、トランジスタ４のエミッタＥとベースＢの間にダイオードを形成している回路の一部を示す。この配置は、図７の配置と比べ、トランジスタ８２’を、トランジスタ４と同一の技術を用いて同時に形成できるという利点がある。
【００３３】
図９は、図７の回路の図に匹敵する簡略化された回路の図を示し、レジスタ９４がトランジスタ４、４’のエミッタＥの間に接続されている。レジスタ９４は、図７のダイオード８２、８４の場合および図８のトランジスタ８２’の場合のように作用し、電圧レベルＦＥＴ２のドレインまたはＦＥＴ２’のドレインのそれぞれ、またはバイポーラトランジスタ４、４’のそれぞれのエミッタの、変圧レベルを減らす。
【００３４】
クランピングのダイオード８２、８４およびトランジスタ８２’は、エミッタ−ベース間電圧のピークを例えば０．５Ｖに制限することで、トランジスタのブレークダウンを防止し、その結果としてＦＥＴのブレークダウンを防止する。その結果、エミッタ−ベース間逆方向ブレークダウンはもはや起こらない。この回路構成では、トランジスタ４、４’のエミッタＥのインピーダンスのレベルがとても低いため、リニア特性についてはカスコード回路の通常の動作を行わないことを理解することが重要である。その反面、ダイオード８２、８４またはトランジスタ８４’は高い入力レベルのときのみに作動し始める。それ故に、このカスコード回路は、トランジスタ４、４’のベース−エミッタ間に逆流保護ダイオード８０、８４を取り付けたので、大きな入力レベルに対する性能を改善することができる。これまでの回路は、１Ｖ（６０ｄＢｍＶ）の信号を処理することしかできずトランジスタを破損させていたのに対し、ダイオード８２、８４またはトランジスタ８２’を有するこの回路は他の電気特性に少しも影響を与えずに処理する回路信号を２０ｄＢよりも大きくすることができる。同様の結果は、ダイオードがレジスタ９４に置き換えられた図９の回路によっても得ることができる。
【００３５】
図１０から１４は、トランジスタ４のベース電圧を示しており、Ｖｂ−ｏは範囲決定手段がない場合を、Ｖｂ−Ｒは範囲決定手段にレジスタを用いた場合を、Ｖｂ−Ｄはダイオード／ダイオード接続のトランジスタを用いた場合を、それぞれ、周波数５０ＭＨｚ、５５０ＭＨｚ、８５０ＭＨｚの場合について示している。図１０から分かるように、ベース電圧Ｖｂ−ＲおよびＶｂ−Ｄは入力信号のレベルにほとんど関係なく１０Ｖから１２Ｖの間のレベルにあるのに対し、保護されていない回路Ｖｂ−ｏではトランジスタ４のベース電圧は最大約１７Ｖまで上昇し、６５ｄＢｍＶ付近から急激な上昇が始まる。
【００３６】
図１１では、入力信号レベルが６０から８０ｄＢｍＶだと、ベース電圧が１０から１３Ｖに上昇する。保護手段としてレジスタを有しているベース電圧は、入力レベルが約６７ｄＢｍＶで１０Ｖから、８０ｄＢｍＶで約１９Ｖまで、ほぼリニアに増加する。保護手段がない回路のベース電圧は、約６５ｄＢｍＶで１０Ｖから約２０Ｖまで急激に上昇し、この約２０Ｖは保護用のダイオードまたはトランジスタを有する回路の数値と比べて約８Ｖ高い。
【００３７】
図１２では、ダイオードまたはトランジスタにより保護される回路のみが許容レベルの１０Ｖから１４Ｖのままであるのに対し、保護されていない回路およびレジスタによって保護されている回路のベース電圧は約６５ｄＢｍＶで急激に上昇し、約７４ｄＢｍＶでおよそ２０Ｖに達する。要約すれば、本実施形態の範囲決定手段は、入力信号の許容レンジを約２０ｄＢｍＶ大きくする。
【００３８】
図１３は、入力信号周波数５５０ＭＨｚにおける、入力信号レベルの上昇による直流電流およびＦＥＴ２、２’のドレインの変化を示している。曲線ＩＤＣ ０で示されている範囲決定手段を有しない回路では、曲線ＩＤＣ−Ｄで示されている保護回路としてダイオードまたはトランジスタを用いた場合、または曲線ＩＤＣ−Ｒで示されているレジスタによって保護された回路と比べて、直流電流が急激に上昇していることが明確に分かる。
【００３９】
図１４は、マルチトーンの電圧Ｖｉによる最大電圧テストが行われた実験装置を示す。図１４のテスト装置は、アッテネータ（減衰器）１００、アンプ１０２、第２段アンプ１０４、テストされる第３アンプ１０６および１０ｄＢを有する出力アッテネータ１０８を備える。入力信号は、７９チャンネルであった。初めに、出力信号は５０ｄＢｍＶに調整され、アッテネータ１００は３０ｄＢにセットされた。次に、入力レベルは、アッテネータ１００の減衰を減らすことによって、１ｄＢずつ上昇させられた。このテストは、保護手段がない増幅回路１０６、保護手段として複数の抵抗（４７オーム、１００オームおよび１５０オーム）を有する増幅回路１０６、保護手段としてのダイオードを有する増幅回路１０６、および保護手段としてダイオードとしてのトランジスタを有する増幅回路１０６について行われた。保護手段を有しない増幅回路１０６は、６６ｄＢｍＶの出力レベルで破壊されることが確認された。レジスタを有する増幅回路１０６およびダイオードを有する増幅回路１０６は、８５ｄＢｍＶの出力レベルまで破壊されなかった。その結果、この実験は上述した利点を確認した。
【００４０】
図１５は、本発明の増幅回路の耐久性を確認する他のテスト装置のダイアグラムを示す。この装置は、アッテネータ１１０、第１増幅器１１２およびテストされるアンプ１１４を備えている。保護されていない増幅回路は減衰２７ｄＢで壊れた。保護回路としてダイオードを有する増幅回路１１４は９ｄＢの減衰で壊れた。保護回路としてレジスタを有する増幅回路１１４は、すべての減衰が取り除かれても壊れなかった。それ故、ダイオードはレジスタと比べて応答が遅いので、ダイオードを有する増幅回路１１４はレジスタを有する増幅回路よりも前に壊れると結論づけることができる。
【００４１】
発明の新しい特性および利点は先の記述で述べられた。しかし、この開示が多くの点で単に例であることは理解できるだろう。発明の範囲を超えない範囲で、細部を変更することができる。例えば、第1のカスコード段はＦＥＴではない他のトランジスタでも良いし、第１および第２のカスコード段はより多くのトランジスタ段または組を有して図面に複数のトランジスタが示されていても良いし、回路は他の目的に使用しても良い。
【図面の簡単な説明】
【００４２】
【図１】従来の高周波電力増幅回路の概念図。
【図２Ａ】入力信号と揺れの影響の関係を示す図
【図２Ｂ】入力信号と揺れの影響の関係を示す図
【図３】入力信号のレベルおよび各種の入力信号の周波数に対する、第２のカスコード段のトランジスタのベース電圧およびエミッタ電圧の関係を示す図。
【図４】入力信号のレベルおよび各種の入力信号の周波数に対する、第２のカスコード段のトランジスタのベース電圧およびエミッタ電圧の関係を示す図。
【図５】入力信号のレベルおよび各種の入力信号の周波数に対する、第２のカスコード段のトランジスタのベース電圧およびエミッタ電圧の関係を示す図。
【図６】各種の入力信号の周波数における、入力信号のレベルと、ＦＥＴのドレインのＤＣ電流と、の関係を示す図。
【図７】範囲決定手段として、増幅段のトランジスタのベース−エミッタ間に接続されるダイオードを備える、高周波電力増幅回路の概念回路図。
【図８】増幅段のトランジスタのベース−エミッタ間にダイオードとして接続された第２のバイポーラトランジスタを有する高周波電力増幅回路の概念回路図。
【図９】範囲決定手段として、第２のカスコード段の１対の２つのバイポーラトランジスタのエミッタの間にレジスタを備える概念回路図。
【図１０】範囲決定手段がない場合、範囲決定手段としてのレジスタを有する場合、範囲決定手段としてダイオードを有する場合、での第２のカスコード段のベース電圧の、さまざまな入力信号周波数における、入力信号のレベルに対する関係。
【図１１】範囲決定手段がない場合、範囲決定手段としてのレジスタを有する場合、範囲決定手段としてダイオードを有する場合、での第２のカスコード段のベース電圧の、さまざまな入力信号周波数における、入力信号のレベルに対する関係。
【図１２】範囲決定手段がない場合、範囲決定手段としてのレジスタを有する場合、範囲決定手段としてダイオードを有する場合、での第２のカスコード段のベース電圧の、さまざまな入力信号周波数における、入力信号のレベルに対する関係。
【図１３】ある入力信号周波数における、範囲決定手段がない場合、範囲決定手段としてのレジスタを有する場合、範囲決定手段としてダイオードを有する場合、の回路への入力信号のレベルと、第１のカスコード段のＦＥＴのドレインのＤＣ電流と、の関係を示す図。
【図１４】マルチトーンの電圧Ｖｉによる最大電圧テストを行うテスト装置。
【図１５】本発明の増幅回路の耐久性を確認する他のテスト装置。
【０００１】
本発明は、高周波電力増幅回路に関し、特に、信号レベルを維持するために高周波電力増幅回路が同軸ケーブルネットワークに使用されるＣＡＴＶ（common antenna television）のための高周波電力増幅回路に関する。この電力増幅回路は、光のネットワークシステム、移動通信ネットワークシステムの基地局および他の高周波アンプの目的に適用することができる。
【背景技術】
【０００２】
高周波電力増幅回路は、入力信号を入力する入力回路と、この入力回路に接続される第１のカスコード段および直流電源と、この第１のカスコード段によって作動させられ且つ第１のカスコード段からの入力信号が入力される第２のカスコード段と、この第２のカスコード段に接続され出力信号を出力する出力回路と、を有する。
【０００３】
このような高周波電力増幅回路は、例えば、周波数範囲４０ＭＨｚから９００ＭＨｚの範囲で動作する２０ｄＢのＡ級増幅回路として具体化される。この高周波電力増幅回路では、第２のカスコード段のトランジスタのエミッタの揺れがベース電圧よりも大きくなり、入力信号が大きい状態で、例えば入力信号があるレベルを超えると、エミッタ−ベース間の逆方向ブレークダウン（ｐｎ接合にかける逆方向電圧がある値を超えると、逆方向漏れ電流が急激に増加する現象）が起こる。第２のカスコード段のエミッタ電圧がさらに上昇し、例えば２．５Ｖのエミッタ−ベース間ブレークダウン電圧を超えると、トランジスタがブレークダウンし、このブレークダウンにより、トランジスタのベース−エミッタ間電圧のさらに大きな増加が起こる。エミッタ電圧の上昇およびこれによる第１のカスコード段のトランジスタの関連端子の電圧の上昇は、第１のカスコード段のトランジスタの永久的な破壊をもたらす。
【０００４】
図１は、ソースＳ、ドレインＤおよびゲートＧを有するＦＥＴ２と、エミッタＥ、コレクタＣおよびベースＢを有するバイポーラトランジスタ４と、を含む高周波電力増幅回路の関連回路部分を示す。ＦＥＴ２のソースは、レジスタ６を介してグランド８に接続されている。トランジスタ４のベースは、ＤＣバイアス（DC Bias）１０に接続されている。入力信号ＶＩＮは、ＦＥＴ２のゲートに供給される。この入力信号は、同様に、ＦＥＴ２のドレインＤを経て、トランジスタ４のエミッタにも供給される。出力信号ＶＯＵＴは、トランジスタ４のコレクタＣから出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２は、ＤＣレベルおよびトランジスタ４のエミッタＥに対する入力信号レベルの影響を示す。図２ａは、入力信号に影響されない低レベル入力信号ＳＬＯＷおよびＤＣレベルを示している。図２ｂは、いわゆる大きな揺れ（High Swing）を有する高レベル信号ＳＨＩＧＨの場合を示す。電圧源のＦＥＴによる歪のために、ＤＣ電圧およびトランジスタ４のエミッタは新たなＤＣレベル（New DC）に上昇する。ある電圧で、エミッタ電圧はベース電圧と同じになり、トランジスタ４がブレークダウンしてＦＥＴのドレインにとても高いインピーダンスを与える。これは、ＦＥＴのドレインの電圧またはトランジスタの揺れをさらに上昇させる。エミッタ電圧がさらに上昇しエミッタ−ベース間ブレークダウン電圧を超えると、トランジスタのエミッタ電圧およびＦＥＴのドレイン電圧がそれぞれ上昇し、ＦＥＴの永久的なブレークダウンが起こる。
【０００６】
上述のことを確認するために、シングルトーンの入力信号で高出力電力増幅回路の動作が検討された。図３から図６は、その検討の結果を示し、そのうち図３から図５は、入力信号のレベルに対する、第２のカスコード段のトランジスタ４のベース電圧およびエミッタ電圧を、入力信号周波数５０ＭＨｚ、５５０ＭＨｚ、８５０ＭＨＺにつき示している。シングルトーンの入力信号レベルが約６２ｄＢｍＶから６４ｄＢｍＶに増加すると、トランジスタ４のベース電圧Ｖｂが低下するのに対しエミッタ電圧ＶＥは上昇する。約６５ｄＢｍＶから６８ｄＢｍＶまでは、トランジスタ４のブレークダウン電圧が２．５Ｖの範囲内であり、この間の特定の入力レベルを超えて、完全な破壊なしにブレークする。これは、トランジスタ４のベース電圧Ｖｂおよびエミッタ電圧ＶＥの急激な上昇に付随する。エミッタ電圧ＶＥはＦＥＴ２のドレインにおいても同様に表わされるので、ＦＥＴ２のドレイン−ゲート間電圧およびドレイン−ソース間電圧は、増加して、ＦＥＴ２の特定の上限を超える。このため、ＦＥＴはブレークダウンしがちになる。
【０００７】
図３から図５では、ヒステリシス効果が含まれることもまた理解される。もし、入力信号のレベルが増加してトランジスタ４のベース−エミッタ間電圧が限界を超えると、トランジスタ４に変化が生じ、この変化はトランジスタ４が常温のままにされた場合に可逆的でない。入力信号のレベルが再び低下すると、トランジスタ４のベース電圧およびエミッタ電圧はそれぞれＶｂ−ａおよびＶｅ−ａの軌跡をたどり（図３から図５）、そのレベルは前のレベルよりもかなり低くなる。いずれにせよ、トランジスタ４のベース電圧およびエミッタ電圧の急激な上昇が６５ｄＢｍＶ以降の入力で見られる。
【０００８】
図６は、入力信号レベルに対するＤＣ電流、つまり入力信号のレベルに対する、図２Ｂに示される新ＤＣレベル（New DC）の偏り、を示す。ＤＣ電流の上昇は５５０ＭＨｚで最大になり、５０ＭＨｚでは入力信号の増加によってＤＣ電流は減少する。言い換えれば、５５０ＭＨｚでのＤＣ電流の増加はトランジスタおよびこれによるＦＥＴのブレークダウンを起こしやすい。つまり、５０ＭＨｚ、５００ＭＨｚ、５５０ＭＨｚおよび８５０ＭＨｚの周波数の中で、５５０ＭＨｚが最も危機的な周波数である。
【０００９】
以上のように、本発明の目的は、高レベルの入力信号に関する高周波電力増幅回路の耐久性を改善することである。
【課題を解決するための手段】
【００１０】
上記の目的は、入力信号が入力される入力回路と、前記入力回路および直流電源に接続され、少なくとも１つのトランジスタを有する、第１のカスコード段と、第２のカスコード段であって；エミッタ、コレクタおよびベースを有し、前記第１のカスコード段によって供給され、前記第１のカスコード段から前記入力信号が入力される、少なくとも１つのトランジスタと、前記第２のカスコード段の前記トランジスタに接続され、前記トランジスタの前記エミッタと、前記第１のカスコード段の前記トランジスタの個々の電極と、における電圧レベルとを低減するように構成された、範囲決定手段と、前記第２のカスコード段に接続され、出力信号を出力する出力回路と、を備えることを特徴とする高周波電力増幅回路により達せられる。
【００１１】
上記の第２のカスコード段のトランジスタおよび第１のカスコード段のトランジスタのブレークダウンは、上記の範囲決定手段によって達せられ、この範囲決定手段はＦＥＴのドレインまたはバイポーラトランジスタのエミッタの電圧レベルをそれぞれ減少させる。上述のモジュールでは、第２のカスコード段のトランジスタのベース電圧Ｖｂの低減は、以下に詳しく述べるように、最大８Ｖだけ低減される。
【００１２】
また、本発明の実施の形態の高周波電力増幅回路は、上記増幅回路の前記入力回路が、少なくとも１組の１対のトランジスタを備える第１のカスコード段に、上記入力信号を、複数のバランスが保たれた入力信号として供給するように構成され、上記第２のカスコード段が、少なくとも１組の１対のトランジスタを備え、その複数のトランジスタは、バランスが保たれた複数の第２のカスコード段の出力信号を、出力回路に出力し、この出力回路は、上記複数の第２のカスコード段の出力信号合成して出力信号を作ることを特徴とする。範囲決定手段は、バランスが保たれた入力信号と出力信号を処理するような回路構成で特に効果的であり、且つ、ＡＣに対しては２倍にしＤＣに対しては重畳するダブルプレステージトランジスタを有しておらず、１つのカスコード装置だけを備える、回路においても効果的である。
【００１３】
また、本発明の実施の形態の高周波電力増幅回路は、上記第１のカスコード段が、２つのトランジスタ段を有し、それぞれのトランジスタ段は１対のトランジスタを有することを特徴とする。これは、回路の性能を向上させる。
【００１４】
また、本発明の実施の形態の高周波電力増幅回路は、上記第１のカスコード段のトランジスタがＦＥＴであり、また、好ましくは、第２のカスコード段のトランジスタがバイポーラトランジスタである。上記第２のカスコード段のバイポーラトランジスタに接続された範囲決定手段が、電圧供給回路の第２のＦＥＴ段の１対のＦＥＴを保護するのに十分であることが確認されており、これは第１段の電圧供給回路の１対の複数のＦＥＴが、第２段の電力供給回路の１対の複数のＦＥＴと同じように、第２のカスコード段への入力信号の影響による危険にさらされないからである。
【００１５】
さらに、本発明の実施の形態の高周波電力増幅回路は、ＦＥＴがＭＥＳＦＥＴであることを特徴とする。このような半導体チップは、バイポーラトランジスタおよび他の回路素子と同じ１つのチップ上に効果的に製造可能である。
【００１６】
第１のカスコード段にＦＥＴ（field effect transistor）を使用することは、この回路素子が、高周波電力増幅器にとって、一般的に、寄生容量を抑える観点から、静電誘導トランジスタよりも優位に立つという利点を有する。このため、このようなＦＥＴを使用することがなされる。ＦＥＴの不利な点である、高すぎるインピーダンスに対するブレークダウンに敏感であるという点は、範囲決定手段を用いることによって除去され、ＦＥＴは感度に関係なく使用できる。
【００１７】
また、本発明の実施の形態の高周波電力増幅回路は、上記ＦＥＴが、III−Ｖ族化合物半導体材料からなることを特徴とする。この実施の形態では、ＦＥＴのゲート電極が分離された金属層に形成されることができ、当業者は、III−Ｖ族材料は寄生容量がとても制限されるという利点を有していることを理解するだろう。III−Ｖ族半導体材料の例としては、ＧａＡｓ、Ｉｎｐ、ＧａＩｎＡｓ、ＧａＮがある。
【００１８】
また、本発明の実施の形態の高周波電力増幅回路は、第１のカスコード段がソース接地段であり、第２のカスコード段がベース接地段であることを特徴とする。ＤＣに対しては、ソース接地段は、ベース接地段と同様に、ＤＣ電流を供給する。ＡＣに対しては、ソース接地段は利得を与え、ベース接地段ではこの利得を高いオーミック負荷に運ぶ。ベース接地段のベースのインピーダンスは低く、コレクタ側の出力のインピーダンスは高い。
【００１９】
また、本発明の実施の形態の高周波電力増幅回路は、上記範囲決定手段が、前記入力信号の揺れを所定の値にクランプするように構成されることを特徴とする。これは、入力信号のピークが、入力信号の振幅を減らすために除去され、バイポーラトランジスタを保護し、結果としてＦＥＴを保護することを意味する。
【００２０】
また、本発明の実施の形態の高周波電力増幅回路は、上記範囲決定手段が、前記バイポーラトランジスタのベース−エミッタ間経路に接続されるダイオードを備えることを特徴とする。以下で説明されるように、このようなダイオードは、概して、電流増幅回路の性能に影響を与えることなしに、バイポーラトランジスタのエミッタの入力信号のレベルを減少させるのに最も好ましい効果がある。
【００２１】
また、本発明の実施の形態の高周波電力増幅回路は、上記ダイオードがバイポーラトランジスタにより実現され、つまりこのバイポーラトランジスタのベースとコレクタがつながれていることを特徴とする。この実施の形態は、このダイオードの機能が、増幅段を構成するバイポーラトランジスタと同じチップ上に形成されたバイポーラトランジスタにより得られるという利点を有する。
【００２２】
また、本発明の実施の形態の高周波電力増幅回路は、上記範囲決定手段が、１対の複数のバイポーラトランジスタのエミッタ間を結ぶ抵抗であることを特徴とする。このようなレジスタは、バランスが保たれた複数の入力信号および複数の出力信号を有する回路配列で有用であり、また、電圧およびバイポーラトランジスタのエミッタを減らす効果を有する。高周波増幅回路の全体の作用におけるレジスタまたはダイオードの影響の比較は、ダイオードは高キャパシタンスが理由でいくぶん反応が遅いが、低周波および高周波での利得、入力リターン損失、出力リターン損失、クロス・モジュレーション、のような重要な回路特性に無視できる程度の影響しか与えないことを示している。レジスタを備える範囲決定手段は、ダイオードと比較して、速いが、低周波でやや位相反応が劣っており、高周波では位相反応が良好で、入力リターン損失および出力リターン損失に関しては良好で、クロス・モジュレーションに関してはいくらか劣っていて、他の歪は許容される。
【００２３】
また、本発明の実施の形態の高周波電力増幅回路は、上記範囲決定手段が、生産および動作での有効性を高めるために、１つのチップ上で増幅回路と集積された半導体チップであることを特徴とする。
【００２４】
また、本発明の実施の形態の高周波電力増幅回路は、ＦＥＴおよびバイポーラトランジスタが、さらに生産性、動作および耐久性を高めるために、１つのチップ上に一体化されていることを特徴とする。とりわけ、ＦＥＴのドレインおよびバイポーラトランジスタのエミッタがそのチップ上で一体化されることが好まれる。
【００２５】
本発明のさらなる好適な実施の形態は、残りの従属請求項の中で述べられる。
【発明を実施するための最良の形態】
【００２６】
図７の高周波パワーアンプ回路は、入力信号が加えられる、インダクタンスを有する、入力回路２０を備えている。第１のカスコード段２２は、上記入力回路２０および直流電源２４に接続されている。この第１のカスコード段２２は、２組の複数段ＦＥＴ１、１’；２、２’を備え、それぞれのＦＥＴはソースＳ、ドレインＤおよびゲートＧを有している。第２のカスコード段２６は電流供給段（第１のカスコード段）２２に接続され、第２のカスコード段は２つのトランジスタ４、４’を備え、それぞれのトランジスタ４、４’がエミッタＥ、コレクタＣおよびベースＢを有している。この第２のカスコード段は出力回路２８に接続され、この出力回路２８は２つのトランジスタ４、４’の２つの出力信号を合成して出力信号”ｏｕｔｐｕｔ”を発生させる。
【００２７】
上記の第１のカスコード段２２は、２組のＦＥＴ１、１’；２、２’を備えている。ＦＥＴ１のソースとＦＥＴ１’のドレインＤはレジスタ３０を介して接続され、２つのレジスタ３２、３４がこのレジスタ３０の両端を複数段ＦＥＴ１、１’のグランド回路を形成するためにグランドに接続している。また、ＦＥＴ２のソースとＦＥＴ２’のソースは、実質的なグランドを形成するレジスタ６に接続されている。インダクタンス３６、３６’およびキャパシタ３８、４０、４２は、第１のカスコード段の第１組のＦＥＴ１、１’と第２組のＦＥＴ２、２’の間の回路を完成させている。
【００２８】
直流電源２４は、電圧源ＶＤＣとグランドとを結ぶ一連のレジスタ４４、４５、４６、４８を備えている。ＦＥＴ１、１’、２、２’は、それぞれレジスタ５０、５２、５４、５６を介して電源に接続されており、図７に示すようにレジスタ４６の両端に接続されている。
【００２９】
入力信号は、キャパシタンス５８、６０を介して、それぞれ、ＦＥＴ１、１’のゲートに接続され、また、さらにキャパシタンス６２、６４を介して、それぞれ、ＦＥＴ２、２’のゲートに接続されている。ＦＥＴ１、１’のソースＳは、さらなるキャパシタンス１２、１２’を介して、それぞれ、ＦＥＴ２のドレインおよびＦＥＴ２’のソースに接続されている。ＦＥＴ２のドレインＤはトランジスタ４のエミッタＥに接続され、ＦＥＴ２’のドレインＤはトランジスタ４’のエミッタＥに接続され、トランジスタ４、４’のコレクタは第２のカスコード駆動機２６の出力となっている。２つのトランジスタ４、４’のベース端子は、互いに接続され、さらに電圧供給源＋ＶＤＣとグランドとの間に接続された２つのレジスタ７０、７２を備える直流電源１０にも接続されている。また、上記の電源＋ＶＤＣとグランドとの間にはキャパシタ７４が接続されている。レジスタ７０とレジスタ７２との中心点は、トランジスタ４とトランジスタ４’のベース端子に接続されている。レジスタ７４とキャパシタ７６とからなるフィードバック回路は、トランジスタ４のコレクタをＦＥＴ２のゲートに接続し、レジスタ７８とキャパシタ８０とからなるフィードバック回路は、トランジスタ４ｃのコレクタをＦＥＴ２’のゲートに接続している。２つのダイオード８２、８４は、それぞれ、各トランジスタ４、４’のエミッタＥをベースＢに接続する。これらのダイオード８２、８４は、それぞれのトランジスタ４、４’のエミッタＥからベースＢに同通する。このダイオード８２、８４の動作については、後にさらに詳細に説明する。
【００３０】
出力回路２８は、第１のインダクタ８６を備え、この第１のインダクタ８６は、電源＋ＶＤＣに接続され、また、インダクタ８６の出力をアウトプットに結合させるキャパシタンス８８、９０に接続される。また、出力回路２８は、さらなるインダクタ９２を備え、インダクタ９２は、出力信号”ｏｕｔｐｕｔ”を出力するキャパシタンス８８、９０に接続され、その他にグランドに接続される。
【００３１】
上記のことから明らかなように、本発明の高周波パワーアンプは、ソース接地段（ＦＥＴ）とベース接地段（バイポーラトランジスタ）とを組み込んだカスコード回路である。直流に対しては、ソース接地段は直流電流を供給し、ベース接地段についても同様である。交流に対しては、ソース接地段が利得を生じ、ベース接地段はこの利得を高いオーミック負荷に送る。ベース接地段のインピーダンスは、ベースで低く、コレクタで高くなっている。
【００３２】
図８は、図７のダイオード８２、８４がバイポーラトランジスタ８２’に代えられ、そのトランジスタ８２’のベースとコレクタが互いに接続され、トランジスタ４のエミッタＥとベースＢの間にダイオードを形成している回路の一部を示す。この配置は、図７の配置と比べ、トランジスタ８２’を、トランジスタ４と同一の技術を用いて同時に形成できるという利点がある。
【００３３】
図９は、図７の回路の図に匹敵する簡略化された回路の図を示し、レジスタ９４がトランジスタ４、４’のエミッタＥの間に接続されている。レジスタ９４は、図７のダイオード８２、８４の場合および図８のトランジスタ８２’の場合のように作用し、電圧レベルＦＥＴ２のドレインまたはＦＥＴ２’のドレインのそれぞれ、またはバイポーラトランジスタ４、４’のそれぞれのエミッタの、変圧レベルを減らす。
【００３４】
クランピングのダイオード８２、８４およびトランジスタ８２’は、エミッタ−ベース間電圧のピークを例えば０．５Ｖに制限することで、トランジスタのブレークダウンを防止し、その結果としてＦＥＴのブレークダウンを防止する。その結果、エミッタ−ベース間逆方向ブレークダウンはもはや起こらない。この回路構成では、トランジスタ４、４’のエミッタＥのインピーダンスのレベルがとても低いため、リニア特性についてはカスコード回路の通常の動作を行わないことを理解することが重要である。その反面、ダイオード８２、８４またはトランジスタ８４’は高い入力レベルのときのみに作動し始める。それ故に、このカスコード回路は、トランジスタ４、４’のベース−エミッタ間に逆流保護ダイオード８０、８４を取り付けたので、大きな入力レベルに対する性能を改善することができる。これまでの回路は、１Ｖ（６０ｄＢｍＶ）の信号を処理することしかできずトランジスタを破損させていたのに対し、ダイオード８２、８４またはトランジスタ８２’を有するこの回路は他の電気特性に少しも影響を与えずに処理する回路信号を２０ｄＢよりも大きくすることができる。同様の結果は、ダイオードがレジスタ９４に置き換えられた図９の回路によっても得ることができる。
【００３５】
図１０から１４は、トランジスタ４のベース電圧を示しており、Ｖｂ−ｏは範囲決定手段がない場合を、Ｖｂ−Ｒは範囲決定手段にレジスタを用いた場合を、Ｖｂ−Ｄはダイオード／ダイオード接続のトランジスタを用いた場合を、それぞれ、周波数５０ＭＨｚ、５５０ＭＨｚ、８５０ＭＨｚの場合について示している。図１０から分かるように、ベース電圧Ｖｂ−ＲおよびＶｂ−Ｄは入力信号のレベルにほとんど関係なく１０Ｖから１２Ｖの間のレベルにあるのに対し、保護されていない回路Ｖｂ−ｏではトランジスタ４のベース電圧は最大約１７Ｖまで上昇し、６５ｄＢｍＶ付近から急激な上昇が始まる。
【００３６】
図１１では、入力信号レベルが６０から８０ｄＢｍＶだと、ベース電圧が１０から１３Ｖに上昇する。保護手段としてレジスタを有しているベース電圧は、入力レベルが約６７ｄＢｍＶで１０Ｖから、８０ｄＢｍＶで約１９Ｖまで、ほぼリニアに増加する。保護手段がない回路のベース電圧は、約６５ｄＢｍＶで１０Ｖから約２０Ｖまで急激に上昇し、この約２０Ｖは保護用のダイオードまたはトランジスタを有する回路の数値と比べて約８Ｖ高い。
【００３７】
図１２では、ダイオードまたはトランジスタにより保護される回路のみが許容レベルの１０Ｖから１４Ｖのままであるのに対し、保護されていない回路およびレジスタによって保護されている回路のベース電圧は約６５ｄＢｍＶで急激に上昇し、約７４ｄＢｍＶでおよそ２０Ｖに達する。要約すれば、本実施形態の範囲決定手段は、入力信号の許容レンジを約２０ｄＢｍＶ大きくする。
【００３８】
図１３は、入力信号周波数５５０ＭＨｚにおける、入力信号レベルの上昇による直流電流およびＦＥＴ２、２’のドレインの変化を示している。曲線ＩＤＣ ０で示されている範囲決定手段を有しない回路では、曲線ＩＤＣ−Ｄで示されている保護回路としてダイオードまたはトランジスタを用いた場合、または曲線ＩＤＣ−Ｒで示されているレジスタによって保護された回路と比べて、直流電流が急激に上昇していることが明確に分かる。
【００３９】
図１４は、マルチトーンの電圧Ｖｉによる最大電圧テストが行われた実験装置を示す。図１４のテスト装置は、アッテネータ（減衰器）１００、アンプ１０２、第２段アンプ１０４、テストされる第３アンプ１０６および１０ｄＢを有する出力アッテネータ１０８を備える。入力信号は、７９チャンネルであった。初めに、出力信号は５０ｄＢｍＶに調整され、アッテネータ１００は３０ｄＢにセットされた。次に、入力レベルは、アッテネータ１００の減衰を減らすことによって、１ｄＢずつ上昇させられた。このテストは、保護手段がない増幅回路１０６、保護手段として複数の抵抗（４７オーム、１００オームおよび１５０オーム）を有する増幅回路１０６、保護手段としてのダイオードを有する増幅回路１０６、および保護手段としてダイオードとしてのトランジスタを有する増幅回路１０６について行われた。保護手段を有しない増幅回路１０６は、６６ｄＢｍＶの出力レベルで破壊されることが確認された。レジスタを有する増幅回路１０６およびダイオードを有する増幅回路１０６は、８５ｄＢｍＶの出力レベルまで破壊されなかった。その結果、この実験は上述した利点を確認した。
【００４０】
図１５は、本発明の増幅回路の耐久性を確認する他のテスト装置のダイアグラムを示す。この装置は、アッテネータ１１０、第１増幅器１１２およびテストされるアンプ１１４を備えている。保護されていない増幅回路は減衰２７ｄＢで壊れた。保護回路としてダイオードを有する増幅回路１１４は９ｄＢの減衰で壊れた。保護回路としてレジスタを有する増幅回路１１４は、すべての減衰が取り除かれても壊れなかった。それ故、ダイオードはレジスタと比べて応答が遅いので、ダイオードを有する増幅回路１１４はレジスタを有する増幅回路よりも前に壊れると結論づけることができる。
【００４１】
発明の新しい特性および利点は先の記述で述べられた。しかし、この開示が多くの点で単に例であることは理解できるだろう。発明の範囲を超えない範囲で、細部を変更することができる。例えば、第1のカスコード段はＦＥＴではない他のトランジスタでも良いし、第１および第２のカスコード段はより多くのトランジスタ段または組を有して図面に複数のトランジスタが示されていても良いし、回路は他の目的に使用しても良い。
【図面の簡単な説明】
【００４２】
【図１】従来の高周波電力増幅回路の概念図。
【図２Ａ】入力信号と揺れの影響の関係を示す図
【図２Ｂ】入力信号と揺れの影響の関係を示す図
【図３】入力信号のレベルおよび各種の入力信号の周波数に対する、第２のカスコード段のトランジスタのベース電圧およびエミッタ電圧の関係を示す図。
【図４】入力信号のレベルおよび各種の入力信号の周波数に対する、第２のカスコード段のトランジスタのベース電圧およびエミッタ電圧の関係を示す図。
【図５】入力信号のレベルおよび各種の入力信号の周波数に対する、第２のカスコード段のトランジスタのベース電圧およびエミッタ電圧の関係を示す図。
【図６】各種の入力信号の周波数における、入力信号のレベルと、ＦＥＴのドレインのＤＣ電流と、の関係を示す図。
【図７】範囲決定手段として、増幅段のトランジスタのベース−エミッタ間に接続されるダイオードを備える、高周波電力増幅回路の概念回路図。
【図８】増幅段のトランジスタのベース−エミッタ間にダイオードとして接続された第２のバイポーラトランジスタを有する高周波電力増幅回路の概念回路図。
【図９】範囲決定手段として、第２のカスコード段の１対の２つのバイポーラトランジスタのエミッタの間にレジスタを備える概念回路図。
【図１０】範囲決定手段がない場合、範囲決定手段としてのレジスタを有する場合、範囲決定手段としてダイオードを有する場合、での第２のカスコード段のベース電圧の、さまざまな入力信号周波数における、入力信号のレベルに対する関係。
【図１１】範囲決定手段がない場合、範囲決定手段としてのレジスタを有する場合、範囲決定手段としてダイオードを有する場合、での第２のカスコード段のベース電圧の、さまざまな入力信号周波数における、入力信号のレベルに対する関係。
【図１２】範囲決定手段がない場合、範囲決定手段としてのレジスタを有する場合、範囲決定手段としてダイオードを有する場合、での第２のカスコード段のベース電圧の、さまざまな入力信号周波数における、入力信号のレベルに対する関係。
【図１３】ある入力信号周波数における、範囲決定手段がない場合、範囲決定手段としてのレジスタを有する場合、範囲決定手段としてダイオードを有する場合、の回路への入力信号のレベルと、第１のカスコード段のＦＥＴのドレインのＤＣ電流と、の関係を示す図。
【図１４】マルチトーンの電圧Ｖｉによる最大電圧テストを行うテスト装置。
【図１５】本発明の増幅回路の耐久性を確認する他のテスト装置。
Claims (10)
- （ａ）入力信号が入力される入力回路と、
（ｂ）前記入力回路および直流電源に接続され、少なくとも１つのトランジスタを有する、第１のカスコード段と、
（ｃ）第２のカスコード段であって；
（ｃ１）エミッタ、コレクタおよびベースを有し、前記第１のカスコード段によって供給され、前記第１のカスコード段から前記入力信号が入力される、少なくとも１つのトランジスタと、
（ｃ２）前記第２のカスコード段の前記トランジスタに接続され、前記トランジスタの前記エミッタと、前記第１のカスコード段の前記トランジスタの個々の電極と、
における電圧レベルとを低減するように構成された、
範囲決定手段と、
（ｄ）前記第２のカスコード段に接続され、出力信号を出力する出力回路と、
を備えることを特徴とする高周波電力増幅回路。 - 前記増幅回路の前記入力回路が、少なくとも１組の１対のトランジスタを備える第１のカスコード段に、前記入力信号を、複数のバランスが保たれた入力信号として供給するように構成され、
前記第２のカスコード段が、少なくとも１組の１対のトランジスタを備え、その複数のトランジスタは、バランスが保たれた複数の第２のカスコード段の出力信号を、出力回路に出力し、この出力回路は、前記複数の第２のカスコード段の出力信号合成して出力信号を作ることを特徴とする請求項１記載の高周波電力増幅回路。 - 前記第１のカスコード段が、２つのトランジスタ段を有し、それぞれのトランジスタ段は１対のトランジスタを有することを特徴とする、請求項１記載の高周波電力増幅回路。
- 前記第１のカスコード段の前記トランジスタは、ソース、ドレインおよびゲートを有するＦＥＴであることを特徴とする、請求項１乃至３のいずれかに記載の高周波電力増幅回路。
- 前記ＦＥＴが、III−Ｖ族化合物半導体材料からなることを特徴とする請求項４記載の高周波電力増幅回路。
- 前記第２のカスコード段の前記トランジスタが、バイポーラトランジスタであることを特徴とする請求項１乃至３のいずれかに記載の高周波電力増幅回路。
- 前記第１のカスコード段がソース接地段であり、前記第２のカスコード段がベース接地段であることを特徴とする請求項１記載の高周波電力増幅回路。
- 前記範囲決定手段が、前記入力信号の揺れを所定の値にクランプするように構成されることを特徴とする請求項１記載の高周波電力増幅回路。
- 前記範囲決定手段が、前記バイポーラトランジスタのベース−エミッタ間に接続されるダイオードを備えることを特徴とする請求項８記載の高周波電力増幅回路。
- 前記範囲決定手段が、前記１対のバイポーラトランジスタのエミッタ間を結ぶ抵抗であることを特徴とする請求項１記載の高周波電力増幅回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01203177 | 2001-08-23 | ||
| PCT/IB2002/003246 WO2003019774A2 (en) | 2001-08-23 | 2002-08-02 | High frequency power amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005501459A true JP2005501459A (ja) | 2005-01-13 |
| JP2005501459A5 JP2005501459A5 (ja) | 2006-01-05 |
Family
ID=8180818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003524111A Pending JP2005501459A (ja) | 2001-08-23 | 2002-08-02 | 高周波電力増幅回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6838940B2 (ja) |
| EP (1) | EP1421679A2 (ja) |
| JP (1) | JP2005501459A (ja) |
| CN (1) | CN1280982C (ja) |
| WO (1) | WO2003019774A2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7902635B2 (en) * | 2005-07-11 | 2011-03-08 | Wisconsin Alumni Research Foundation | High-power-gain, bipolar transistor amplifier |
| ATE507613T1 (de) * | 2007-12-19 | 2011-05-15 | Alcatel Lucent | Verfahren zur signalverstärkung, stromgeschaltetes verstärkersystem, basisstation, mobilstation und kommunikationsnetzwerk dafür |
| DE102008044845B4 (de) * | 2008-08-28 | 2015-04-09 | Epcos Ag | Bias-Netzwerk |
| FR2959077B1 (fr) * | 2010-04-19 | 2012-08-17 | Alcatel Lucent | Amplificateur a faible facteur de bruit, a gain variable et de puissance |
| JP5913816B2 (ja) * | 2011-02-21 | 2016-04-27 | 富士通株式会社 | 半導体装置の製造方法 |
| DE102012112391B4 (de) * | 2012-12-17 | 2018-10-04 | Phoenix Contact Gmbh & Co. Kg | Schaltnetzteil mit einer Kaskodenschaltung |
| JP6187444B2 (ja) * | 2014-03-20 | 2017-08-30 | 株式会社村田製作所 | 電力増幅モジュール |
| US9712125B2 (en) | 2015-02-15 | 2017-07-18 | Skyworks Solutions, Inc. | Power amplification system with shared common base biasing |
| FR3035285B1 (fr) * | 2015-04-14 | 2017-05-12 | St Microelectronics Grenoble 2 | Circuit d'amplification de puissance de signaux radiofrequence |
| TWI595745B (zh) * | 2016-03-28 | 2017-08-11 | 立積電子股份有限公司 | 放大器 |
| EP3367562A1 (en) * | 2017-02-22 | 2018-08-29 | Comet AG | High power amplifier circuit with protective feedback circuit |
| US10608588B2 (en) * | 2017-12-26 | 2020-03-31 | Nxp Usa, Inc. | Amplifiers and related integrated circuits |
| JP2021082960A (ja) * | 2019-11-20 | 2021-05-27 | 株式会社村田製作所 | 電力増幅回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1547997A (en) * | 1975-03-06 | 1979-07-04 | Lucas Industries Ltd | Electrical generating apparatus |
| CA1069209A (en) * | 1975-11-25 | 1980-01-01 | Rca Corporation | Video amplifier |
| US4132925A (en) * | 1976-06-15 | 1979-01-02 | Forest Electric Company | Direct current ballasting and starting circuitry for gaseous discharge lamps |
| NL8901725A (nl) * | 1989-07-06 | 1991-02-01 | Philips Nv | Versterkerschakeling. |
| US5742205A (en) * | 1995-07-27 | 1998-04-21 | Scientific-Atlanta, Inc. | Field effect transistor cable television line amplifier |
| FR2762727B1 (fr) * | 1997-04-24 | 1999-07-16 | Sgs Thomson Microelectronics | Circuit integre avec etage de sortie haute tension |
| US6011438A (en) * | 1997-11-27 | 2000-01-04 | Nec Corporation | Push-pull wideband semiconductor amplifier |
| EP1149466B1 (en) * | 1999-10-01 | 2011-01-26 | Nxp B.V. | Amplifier |
-
2002
- 2002-08-02 CN CNB028165071A patent/CN1280982C/zh not_active Expired - Fee Related
- 2002-08-02 WO PCT/IB2002/003246 patent/WO2003019774A2/en not_active Application Discontinuation
- 2002-08-02 EP EP02755474A patent/EP1421679A2/en not_active Withdrawn
- 2002-08-02 JP JP2003524111A patent/JP2005501459A/ja active Pending
- 2002-08-19 US US10/223,312 patent/US6838940B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6838940B2 (en) | 2005-01-04 |
| WO2003019774A2 (en) | 2003-03-06 |
| EP1421679A2 (en) | 2004-05-26 |
| CN1280982C (zh) | 2006-10-18 |
| WO2003019774A3 (en) | 2004-02-26 |
| CN1552121A (zh) | 2004-12-01 |
| US20030048138A1 (en) | 2003-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7414821B2 (en) | Semiconductor integrated circuit device | |
| US7439805B1 (en) | Enhancement-depletion Darlington device | |
| US5920230A (en) | HEMT-HBT cascode distributed amplifier | |
| US6285257B1 (en) | Feedback type variable gain amplifier | |
| JP2004515937A (ja) | カスコード・ブートストラップ・アナログ電力増幅回路 | |
| JP2005501459A (ja) | 高周波電力増幅回路 | |
| US20110038087A1 (en) | Discharge protection apparatus and method of protecting an electronic device | |
| US11658622B2 (en) | Power amplifier circuit | |
| KR20070083626A (ko) | 고주파 집적회로 | |
| JP2005501459A5 (ja) | ||
| US5694085A (en) | High-power amplifier using parallel transistors | |
| WO2018179086A1 (ja) | 半導体装置 | |
| US20080285195A1 (en) | Integrated circuit with protection against electrostatic damage | |
| US11381204B2 (en) | Power amplifier circuit | |
| US20080007357A1 (en) | High frequency stabilization network for microwave devices and monolithic integrated circuits | |
| US7135931B2 (en) | Negative conductance power amplifier | |
| US20190253025A1 (en) | Amplifier linearization and related apparatus thereof | |
| EP4009519A1 (en) | Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates | |
| US11469715B2 (en) | Power amplifier circuit | |
| US6188283B1 (en) | Amplifier and semiconductor device therefor | |
| US20070146078A1 (en) | Selective amplifier | |
| US6424224B1 (en) | Auxiliary circuitry for monolithic microwave integrated circuit | |
| US6998920B2 (en) | Monolithically fabricated HBT amplification stage with current limiting FET | |
| US6529081B1 (en) | Method of operating a solid state power amplifying device | |
| US20240162898A1 (en) | Power switch device with cascode structure and the forming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080125 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080425 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080507 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090630 |