TWI326157B - - Google Patents

Description

1326157 九、發明說明： 【發明所屬之技術領域】 本發明係關於 MMIC (Monolith Microwave Integrated Circuit，單晶微波積體電路）之隨附靜電保護元件之高頻積 體電路，更詳細而言，係關於於高頻MMIC之輸入或輸出部 設置靜電保護元件，以實施靜電放電（ESD: Electric Static Discharge，除靜電）保護。 【先前技術】 於行動電話等中，使用800 MHz至2.3 GHz頻帶之高頻信 號進行通信。由於該頻率較高，故於選定使用放大發送信 號功率之功率放大器（PA)、放大接收信號之低雜訊放大器 (LNA)以及信號切換開關（SW)等裝置時，重視高頻特性， 使用GaAs等化合物半導體替代通常使用之Si半導體之情形 較多。 使用GaAs等化合物半導體之高頻積體電路，一般而言， 具有優良之高頻特性，但是ESD(靜電放電）極弱之情形較 多。其原因之一在於，其中所使用之各裝置本身，為提高 高頻特性，ESD等之雜訊極弱。又，於使用保護元件之情 形下，常因操作頻率較高，無法避免寄生電容造成之惡劣 影響，故導致無法獲取充分對策。 圖4A表示隨附先前之ESD保護元件之ESD保護電路40之 電路構成例。於1/〇(輸出入）端子42與GNG(接地）之間，連 接有ESD對策用二極體43，若係正DC(直流）偏壓，或者具 有該二極體43之正向閾值電壓（Vf)以下之RF振幅的RF信 103970-970912.doc 丄 \則°亥一極體43表現為較高阻抗，其不影響電路特性。 方面若將如ESD之較大電壓振幅之雜訊施加於1/〇(輪 出入）端子42,則超過保護二極體43之反向崩潰電壓（vb)， 由此雜訊被引入GND，故可避免對電路内部（高頻電路41) 之損壞。 圖犯表示二極體之電壓一電流特性。橫軸表示施加於二 極體43之電磨，縱轴表示流經該二極體43之電流值。自該 圖顯然可知，於施加正向電壓時，電流自vf(正方向值閾值 ^壓）流動，又於施加反向電壓時，直至Vb(崩潰電壓）為止 歲乎無電流流動。然而，施加反向電壓超過Vb時，電流急 劇/爪動。其結果為二極體43之電阻（Δν/ΔΙ)變小。 於Si基板上設入保護二極體時，二極體之正極或負極可 於低電阻之基板主體側取出。另一方面，於GaAs基板上設 入如圖4A之一極體43時’因GaAs基板本身為高電阻，必須 於基板表面取出二極體之正極與負極之雙方，故構造變得 複雜’且難以發揮作為保護元件之能力。再者，為構成二 極體，使用PN接面（接合）、蕭基接面等，但該接面基本上 並非对ESD等，故難以獲得高性能ESD元件。 此外’該接面部分具有較大寄生電容，故易給高頻特性 帶來惡劣影響。 關於不具有保護元件之其他先前例之高頻積體電路5〇， 於圖5所示。圖5中’於高頻電路51之輸入端子1/〇 52連接有 DPET1C (Depletion型場效電晶體；空乏型場效電晶體）53 之汲極’其源極連接於電容器C50 (5 5)之一方端子，電容器 103970-970912.doc 1326157 C50之他方端子連接於GND(接地）。又，閘極經由電阻54連 接於控制端子（CTL3)。 此處，省略構成DFET1C (5 3)之直流偏壓之電阻，僅圖示 而頻（交流）信號之相關電路。 自CTL3經由電阻54，將基準電壓施加於DFET1C (53)之 閘極，使其執行打開/關閉動作，以作為開關而發揮作用。 將特定電壓施加於該CTL3端子，使DFET1C (53)為打開 狀態時，即使自I/O輸入端子52輸入高頻信號，因其經由 DFET1C之汲極一源極與電容器C50流動，故於高頻電路51 中未輸入南頻信號。 其次，將DFET 1C設為關閉狀態，將輸入信號供給高頻電 路5 1。於此狀態下，例如於I/O輸入端子52施加高壓雜訊或 者高壓脈衝，因D場效電晶體（DFET1C) 53通常為關閉狀 態，故DFET 1C之輸出阻抗較高，無法使脈衝電流急劇流動 於電容器C50，而是被輸入高頻電路51之輸入或輸出，其結 果破壞高頻電路51之内部元件。 下述例示，於高頻電路61之輸入端子或輸出端子設置保 護元件，用以改善圖5電路之例。圖6表示圖5所示之高頻積 體電路50添加保護二極體之其他先前例。於圖6中，於高頻 電路61之輸入端子I/O 62連接有D場效電晶體（DFET1D ;空 乏型場效電晶體）63之汲極，其源極連接於電容器C60 (67) 之一方端子，電容器C60之他方端子連接於GND。源極再連 接於二極體65之陰極，陽極連接於二極體66之陽極。二極 體66之陰極連接於GND。又D場效電晶體63之閘極經由電阻 103970-970912.doc 1326157 64連接於控制器5 (CTL5)。 將基準電壓經由電阻64，自CTL5施加於D場效電晶體63 之閘極。 於D場效電晶體63之源極與GND之間設有如下保護元 件：使用2個二極體65、66,該二極體之陽極共同連接，於 兩端配置陰極，並將一方之陰極連接於D場效電晶體1D63 之源極，將他方之陰極連接於GND。該保護元件之電氣輸 出入特性為：正向及反向輸入電壓小於電壓Vb+Vf之絕對 值時，電流不流動，成為高電阻，而大於Vb+Vf之絕對值 時，電流急劇流動，成為低電阻。 當輸入來自輸出入端子I/O (62)之高壓雜訊或者高壓脈 衝時，因D場效電晶體1D63處於浮動狀態，故汲極一源極 之間成為導通狀態。當所輸入之電壓高於二極體65、66合 計之财壓時，如上所述，二極體65、66產生崩潰，其合成 電阻值自高阻抗變為低阻抗。其結果，經由形成低電阻電 流通路之二極體65、66而對GND放電，故雜訊或者高壓脈 衝不會施加於高頻電路61。 然而，於該隨附保護二極體之高頻積體電路之例中，與 圖4同樣地，於Ga As基板上設入二極體65、66時，因Ga As 基板本身為高電阻，必須於基板表面取出二極體之正極與 負極之兩方，故構造變得複雜，又，亦難以發揮作為保護 元件之能力。再者，為構成二極體，使用PN接面、蕭基接 面等，但該接面基本上並非耐ESD等，故難以獲得高性能 ESD元件。 103970-970912.doc 1326157 再者，該接面部分具有較大寄生電容，故易給高頻特性 帶來惡劣影響。 【專利文獻1】特開平6_13862號公報 【專利文獻2】特表2000-510653號公報 [發明所欲解決之問題] 如上所述，一般地，GaAs高頻積體電路於ESD方面較弱， 其對策亦較為ϋ難。另—方面’以攜帶電話為代表之消費 用途中使用GaAs高頻積體電路之㈣亦增乡，業者期望實

現-種GaAs高頻積體電路，其當然應具有優良之高頻性 能，並且ESD耐壓亦較大。 本發明係鑒於上述課題開發而成者，其目的在於提供一 種iw附保濩兀件之高頻電路，其使用esd保護能力較高之 疋件’以使優良之高頻特性與較高之esd耐塵並存。 【發明内容】 本發明具有：高頻電路

具有輸出入端子（I/O (12)); 二及增強型場效電晶體’其於化合物半導體基板上至少 一部分與上述高頻電路形成為—體’冑出人端子之一方端 子（没極）連接於上述高頻電路之輸出人端子，他方端子（源 極)連接於第一基準電位(電源或接地)，間極經由電阻連接 於第二基準電位（接地）。 :發明具有：高頻電路’其具有輸出入端子；空乏型場 ':體，其於化合物半導體基板上，至少一部分與上述 ,.+- ^ ^ 构】®入端子之—方端子連接於 Ή入端子’閘極經由第_電阻連接於第二基準電 103970-970912.doc 1326157

=罢增強型場效電晶體，其形成於化合物半導體基板上， -置於上述高頻電路’第二輸出入端子之一方端子連接於 :述空乏型場效電晶體之上述第一輸出入端子之他方端 ，第二輸出入端子之他方端子連接於第一基準電位，閘 極經由第二電阻連接於上述第一基準電位；以及第一電容 器，其連接上述增強型場效電晶體之第二輸入端子之一方 端子與上述第-基準電位之間。本發明具有：外部端子； 具有輸出入端子之高頻電路；第一電容器其連接上述外 部端子與上述高頻電路之輸出入端子之間；以及增強型場 效電晶體，其形成於化合物半導體基板上，設置於上述高 ㈣路’輪出入端子之一方端子連接於上述外部端子，他 方端子連接於上述高頻電路之輸出入端子之間，閘極經由 電阻連接於第一基準電位。 β本發明於高頻電路之輸出入端子具有增強型場效電晶體 (場效電曰曰體），當自外部輸入雜訊或者高虔脈衝時，使增強 型場效電晶體執行崩潰動作，降低其阻抗，藉此使雜訊或 者高歷:脈衝放電。 本發明具有：化合物半導體基m型場效電晶體， 其氣作於上述化合物半導體基板上；高頻電路，其製作於 t述化合物半導體基板上，一部分具有上述空乏型場效電 晶體；輸出入端子；增強型場效電晶體，其製作於上述化 。物半導體基板上，將汲極或源極連接於上述高頻電路， 而將未連接於上述高頻電路之源極或汲極連接於上述輸出 入端子；第一電位，其低於上述高頻電路與上述增強型場 103970-970912.doc 1326157 效電晶體之間之電位，以及電阻，其製作於上述化合物半 導體基板上，連接於上述增強型場效電晶體之閘極與上述 第一電位之間。 上述空乏型場效電晶體亦可具有複數個串聯之空乏型場 效電晶體而成。 本發明具有：化合物半導體基板；場效電晶體，其製作 於上述化合物半導體基板上；高頻電路，其製作於上述化 合物半導體基板上，一部分具有上述場效電晶體；增強型 場效電晶體，其製作於上述化合物半導體基板上，將汲極 或源極連接於上述高頻電路，而將未連接於上述高頻電路 之源極或汲極接地；以及電阻，其製作於上述化合物半導 體基板上，連接於上述增強型場效電晶體之閘極與接地之 間，且進一步具有電容器，其製作於上述化合物半導體基 板上’並聯於上述場效電晶體之汲極與源極之間。 上述場效電晶體的部分亦可具有複數個串聯之場效電晶 體而成。 本發明具有：化合物半導體基板；第一場效電晶體，其 製作於上述化合物半導體基板上；高頻電路，其製作於上 述化合物半導體基板上，一部分具有上述第一場效電晶 體，開關用第二場效電晶體，其製作於上述化合物半導體 基板上’將汲極或源極連接於上述高頻電路，第一控制信 號，其用以控制上述第二場效電晶體，第一電阻，其一方 連接於上述第二場效電晶體之閘極’對他方施加上述第一 控制彳s號；增強型場效電晶體，其將汲極或源極連接於上 103970-970912.doc 1326157 述第二場效電晶體之未連接於上述高頻電路之汲極或源 極，將未連接於上述第二場效電晶體之側之汲極或源極接 地，以及第二電阻，其製作於上述化合物半導體基板上， 連接於上述增強型場效電晶體之閘極與上述接地之間；上 述增強型場效電晶體部分可具有複數個串聯之增強型場效 電晶體。[發明之效果] 本發明之隨附靜電保護元件之高頻電路，於將E場效電晶 體（增強型場效電晶體）作為保護元件而使用時，其構造與高 頻電路中使用之D場效電晶體（空乏型場效電晶體）或者e場 效電晶體相同，或大致相同，故於GaAs上設入製程時，可 添加最小限度之步驟而製作。又，如同二極體型保護元件， ESD荨雜訊未通過接面，故保護元件本身之能力與耐塵優 良。再者’原本其與南頻電路内所使用之場效電晶體係同 樣之構造，故寄生電容較小，給本來電路所帶來之惡劣影 響亦較小。 【實施方式】 圖1表示隨附靜電保護元件之高頻積體電路（電路）之實施 形態例。於圖1A中’輸出入端子"。12連接於高頻電路^， 且連接於E場效電晶體（增強型場效電晶體）丨（13)之汲極。源 極連接於GND(接地）’且閘極經由電阻ri (14)連接於GND。 該E場效電晶體（EFET1) 13，其與高頻電路η之元件，例 如：接收信號用RF放大器之場效電晶體；mix等；或者發 送4§號用場效電晶體等形成於同一基板上。 圖1B表示E場效電晶體13之閘極為〇v時，源極接地之£場 103970-970912.doc 1326157 效電晶體之電氣特性。橫軸表示Vg(閘極一源極間之電 壓），縱軸表示汲極電流Ids。當Vg為Vp(夾止電壓）以下時， 電流不流動，其為高阻抗，當Vg為vp以上時，汲極電流Ids 開始流動’結果成為低阻抗。 另一方面，於Vds施加負電壓，小於崩潰電壓（Vb)時汲 極電k不ί；||_動，其為南阻抗狀態β然而，當負電壓大於Vb 之絕對值時，汲極電流Ids開始急劇流動，其成為低阻抗。 E場效電晶體13係增強（Enhancement，增強）型，其閑極 經由電阻R1 (14)偏壓於GND，故為關閉狀態。因此，於1/〇 端子12正偏壓時，或者輸入小振幅RF信號時，E場效電晶 體1本身表現為高阻抗。 另一方面，當如同ESD之電壓振幅較大之雜訊等進入 時’該雜sfl位準超過E場效電晶體1 3之耐壓，e場效電晶體 13成為低阻抗狀態’而使雜訊引入gnd，故不會對高頻電 路11内部造成破壞。於將E場效電晶體作為保護元件而使用 時’該E場效電晶體13之構造’其與高頻電路丨丨中所使用之 D場效電晶體或者E場效電晶體相同，或大致相同，故於 GaAs上設入製程中，可添加最小限度之步驟而製作。又， 如同二極體型保護元件，ESD等雜訊未通過接面，故保護 元件本身之能力與耐壓優良。再者，原本其與高頻電路内 所使用之場效電晶體為同樣構造，故寄生電容較小，給本 來電路所帶來之惡劣影響亦較小。 至此’對咼頻電路Π之輸入端子側加以說明，但亦同樣 地適用於輸出端子側。再者，增強型場效電晶體或空乏型 103970-970912.doc 1326157 場效電晶體可由MESFET、閘極接合型FET以及HEMT等而 構成。 亦可使前述高頻積體電路進一步具備並聯連接於該Ε場 效電晶體13的輸出入端子間之電容器。 亦可使Ε場效電晶體為藉由複數個Ε場效電晶體連接而成 者。 圖2表示隨附靜電保護元件之高頻積體電路20之其他實 施形態例。於圖2中，於高頻電路2 1之輸入端子I/O 22連接 D場效電晶體（DFET1A ;空乏型場效電晶體）23之汲極，其 閘極連接於電阻24之一方端子，他方端子連接於控制端子 (CTL1)。又，源極連接於Ε場效電晶體（EFET1A ;增強場效 電晶體）25之汲極，Ε場效電晶體之源極連接於GND，又閘 極亦經由電阻R1 (26)連接於GND。Ε場效電晶體25之汲極 連接於電容器C20之一方端子，他方端子連接於GND。 該Ε場效電晶體25與高頻電路21之元件、例如接收信號用 RF放大器之場效電晶體、MIX等、或者發送信號用場效電 晶體等形成於同一基板上。 此處，省略D場效電晶體23之DC偏壓，僅圖示高頻電路。 D場效電晶體23係藉由將控制信號施加於CTL1，而打開/ 關閉之信號切換用開關電晶體。又，藉由高頻旁路用C20 (27)與E場效電晶體25，D場效電晶體23直流隔離GND電 位，將D場效電晶體23設定為適當偏壓。 經由電阻R21將控制信號（電壓）供給D場效電晶體23之閘 極時，D場效電晶體23成為ON動作狀態，自輸入端子I/O 22 103970-970912.doc • 14- 1326157 所輸入之高頻信號’其通過D場效電晶體23之汲極_源極， 並經由電容β C20 (27)而於接地流動。其結果，高頻輸入作 號未輸入高頻電路21。即，作為開關用電體之d場效電晶體 23打開時，該高頻積體電路20為關閉之狀態，高頻電路21 中無信號輸入。 其次說明：開關用電晶體之D場效電晶體23於關閉狀態 下，當高頻積體電路20為打開狀態時，將信號輸入高頻電 路21，此時’自輸入端子I/O 22輸入高壓雜訊或高壓脈衝時 之動作。 即’高頻電路21處於動作狀態時，自外部經由輸入端子 I/O 22施加向壓雜訊或高壓脈衝，此情形下，於未自ctl 1 施加控制電壓之狀態時，D場效電晶體23之閘極成為浮動狀 態’但將尚壓施加於沒極之狀癌時則導通，故高廢施加於Ε 場效電晶體25。當該施加電壓為Ε場效電晶體25之耐壓以上 時’即當為崩潰電壓以上時，汲極一源極間之電阻急劇減 小，自輸入端子I/O 22輸入之高壓雜訊或高壓脈衝所產生之 電荷（電流）’經由該Ε場效電晶體25而引入GND。 其結果’因ifj壓雜訊或商壓脈衝並未流動於高頻電路 2 1，而是經由開關用電晶體之D場效電晶體23與靜電保護用 電晶體之E場效電晶體25，而流動於GND。因此，設置於高 頻電路21内之電晶體之主動元件或電容器等被動元件未遭 破壞。 並且，自輸入端子1/0 22輸入通常之輪入信號時，D場效 電晶體23為關閉狀態，且保護元件場效電晶體25亦為關 103970-970912.doc 1326157

A r ' 第094133560號專利申請案 '中文說明書替換頁(98年12月） 閉（未崩潰）狀態，故該等阻抗高於先前之保護二極體，因此 於高頻電路2 1之輸入側不會使高頻特性劣化，而可維持更 優良之頻率特性，其優於先前使用二極體作為保護元件之 南頻積體電路。 至此，對高頻電路21之輸入端子側加以說明，但亦可同 樣適用於輸出端子側。再者，增強型場效電晶體或空乏型 場效電晶體，可以MESFET、閘極接合型FET、HEMT等而 構成。 亦可使上述高頻積體電路進一步具有第二電容器，該第 二電容器並聯於上述D場效電晶體或E場效電晶體之輸出 入端子之間。 亦可使上述E場效電晶體為藉以複數個E場效電晶體連接 而成者。 圖3表示使用EFET1B (34)作為保護元件之高頻積體電路 3 0之其他實施形態例。於圖3中，輸出入端子I/O 32連接於 電容器C30 (33)之一方端子，該電容器C30 (33)之他方端子 連接於高頻電路31之輸入或輸出端子。又，於輸出入端子 1/03 2連接有E場效電晶體（EFET1B) 34之源極（或汲極），於 電容器C30 (33)之他方之端子連接汲極（或源極）。此外閘極 經由電阻R31(35)連接於GND。 該E場效電晶體34與高頻電路3 1之元件、例如接收信號用 RF放大器之場效電晶體、MIX等、或者發送信號用場效電 晶體等形成於同一基板上。 連接於輸出入端子I/O 32與高頻電路31之輸出入之間的 103970-981230.DOC -16- 1326157 電容器C30 (33)之作用在於，例如隔離積體電路内部之高頻 電路31與I/O端子（3 2)外之偏壓（例如I/O (32)外側偏壓於 GND)。通常，GaAs上所製作之電容耐ESD性較弱，於輸入 ESD時，較多是該電容器C3 0 (3 3)先於内部而遭受破壞。另 一方面，於該例中，將E場效電晶體34並聯於電容器C30， 藉由電阻R31(3 5)將其閘極端子偏壓於GND，故E場效電晶 體34保持關閉狀態，高頻電路（3 1)側則可施加適當之偏壓。 於通常動作中，自輸入端子I/O 32輸入高頻信號時，該信 號經由電容器C30 (33)而輸入高頻電路31。作為該保護元件 之E場效電晶體34於關閉時，輸出入阻抗較高，又寄生電容 亦小，故高頻電路3 1輸入或輸出之高頻特性取決於電容器 C30 (33)之電容值。 其次，當自I/O端子32輸入高壓雜訊或高壓脈衝，使施加 於E場效電晶體34之電壓為崩潰電壓以上時’源極一汲極之 間成為低阻抗，故高壓雜訊或高壓脈衝通過E場效電晶體34 而不通過電容器C30 (33)。 因此，可防止破壞電容器C3 0 (3 3)。ESD，其於該電容器 C30 (33)與E場效電晶體34之部分，一部分經反射，進而於 高頻電路（31)内部採取對策等，可防止ESD破壞。 至此，對於高頻電路3 1之輸入端子侧加以說明，但亦可 同樣適用於輸出端子側。進而，增強型場效電晶體或空乏 型場效電晶體可藉以MESFET、閘極接合型FET、HEMT等 構成。 此外，作為其他實施形態例，於圖3中，可於電容器C30 103970-970912.doc 1326157 、 第094133560號專利申請案 ‘中文說明書替換頁(98年12月） - (33)與高頻電路31之間，例如設置圖1或圖2所示之ESD保護 — 電路，不僅可保護電容器C30 (33)，更可保護上述高頻電路 31 ° 亦可使上述高頻積體電路進一步具有第二電容器，該第 二電容器並聯於上述E場效電晶體之輸出入端子之間。 亦可使上述E電晶體為藉由複數個E場效電晶體連接而成 者。 以此，於圖1至圖3之實施形態例中，將用於ESD之保護 元件，例如與高頻電路積體電路之一部分形成於同一 GaAs 基板上，減少GaAs高頻積體電路之製造過程中之添加步 驟，並設置較高ESD保護能力，且非常簡單之E場效電晶體 型保護元件，藉此可實現先前難以實現之優良高頻特性與 較高ESD耐壓之並存。 表1表示ESD之測定結果。作為ESD評價方法，具有機械 模式（Machine Model)與人體模式（Human Body Model)等。 φ 機械模式係由電子工業會標準EIA/JESD 22-Α115-Α等而將 其標準化，並將帶有靜電之機械裝置接觸元件之引線端子 等時產生之靜電應力模式化。 又，人體模式係由例如電子工業會標準EIA/JESD22-A114 而將其標準化，將帶有靜電之人接觸元件之引線端子等時 產生於元件之靜電應力模式化。 ESD評價裝置包含如下部分：充電電路，其串聯直流變 壓電源與充電電阻；充電用電容器；切換開關，其設於充 電電路與放電電路之間，並選擇其中任何一方；以及放電 103970-981230.DOC -18- 1326157 電路’其蓄積於充電用電容器之電荷，經由開關而施加於 放電用電阻與被測定元件（DlJT)。 例如於人體模式之情形時，ESD評價裝置之充電電阻、 放電用電阻與充電用電容器之值，分別規定為1 ΜΩ、1.5 Ι^Ω、1〇〇 pF。 又’一般地’被測定元件於可裝卸地安裝於插口等狀態 下而被測定。 評價方法，其將直流變壓電源設定為測定（充電）電壓，切 換開關將其連接於充電電阻側，並對充電用電容器充電。 其次’切換開關將其連接於放電電阻，將蓄積於充電用電 容器之電荷經由放電用電阻施加於被測定元件。與此同 時，檢查被測定元件之電氣特性之劣化。使用微型電腦等 自動地對直流變壓電源之電壓任意改變充電電壓，進行同 樣之測疋’並以所獲得之結果為基礎進行演算處理，檢查 被測定元件隨著施加電壓之劣化狀況。 下述，隨著保護元件之有無對ESD強度加以比較。圖5所 示先前例之無保護元件的高頻積體電路，對應於本發明之 圖2之實施例的向頻積體電路，成為無ESd保護用E場效電 晶體25之結構。圖6係使用二極體型保護元件之例。圖2、5、 6之任一者皆係使用GaAs場效電晶體之開關微波積 體電路），表示分別以機械模式（300 pF，〇Ω之條件）與人體 帶電模式（100 PF，1500 Ω之條件）對各MMIC進行ESD破壞 強度試驗之結果。 表1表示：對於電路構成相同且無保護二極體之圖隨 I03970-970912.doc -19· 1326157 附保護二極體之圖6;繼而隨附場效電晶體保護元件之高頻 積體電路之實施形態例的圖2，機械模式（Machine Model) 與人體模式（Human Body Model)之測定結果0 於機械模式時，圖5所示之無保護元件之高頻積體電路的 ESD強度為150 v，圖6所示之隨附二極體保護元件之高頻 積體電路的ESD強度為200 V、250 V，圖2所示之隨附E場 效電晶體保護元件之高頻積體電路為3〇〇 V。 即，獲得如下結果‘·隨附E場效電晶體保護元件之高頻積 體電路與無保護二極體時相比，具有約2倍之ESD強度，又 即使與隨附二極體保護時相比，ESD強度亦較高，為5〇至 100 V以上。 又，於人體帶電模式時，圖5所示之無保護元件之高頻積 體電路的ESD強度為50〇¥與1〇〇〇¥，圖6所示之隨附二極體 保護元件之高頻積體電路的ESD強度為1〇〇〇 v、i5〇〇 v，圖 2所不之隨附E場效電晶體保護元件之高頻積體電路為丨5〇〇 V與2000 V。其結果如下：隨附E場效電晶體保護元件之高 頻積體電路與無保護二極體之高頻積體電路相比，具有約2 至3倍之ESD強度，又即使與隨附二極體保護之高頻積體電 路相比，ESD強度亦較高，約為i 5倍以上。 顯然，本發明中圖2之電路，將圖6之二極體保護元件型 以及圖5之無保護元件之情形相比，可確認其具有較高之 ESD耐壓，以及其優越性。 103970-9709I2.doc •20- 1326157 [表i] ESD強度實驗結果

E場效電晶體型 保護元件 圖2之例 無保護元件 圖5之例 二極體型保護 元件 圖6之例 機械模式 GND基準+施加 300 V 150 V 200 V 機械模式 GND基準+施加 300 V 150 V 250 V 人體帶電模式 GND基準+施加 1500 V 500 V 1000 V 人體帶電模式 GND基準+施加 2000 V 1000 V 1500 V 以此，本高頻積體電路於高頻積體電路之輸出入端子具 有增強型場效電晶體，當自外部輸入雜訊或高壓脈衝時， 使增強型場效電晶體執行崩潰動作，降低其阻抗，藉此使 雜訊或高壓脈衝放電。 不僅增強型，即使使用空乏型場效電晶體亦可保護高頻 電路之DC耦合電容器。再者藉由組合該等元件，而可提高 高頻電路之輸入或輸出之ESD強度。 又，將作為保護元件之增強型場效電晶體與至少高頻電 路之一部分形成於同一 GaAs基板，由此可簡化結構。又， 其與接面二極體保護元件相比，亦可減小寄生電容，故可 提高ESD耐壓，並且亦可維持優良之高頻特性。 [產業上之可利用性] 103970-970912.doc 21 1326157 本發明之高頻積體電路可於高頻MMIC之輸入或輸出部 設置靜電保護元件，以提高靜電放電（ESD ·· Electric static Discharge)保護，故可適用於高頻無線通信裝置之前端。 【圖式簡單說明】 圖1A、1B係表示本發明之隨附靜電保護元件之高頻積體 電路的整體電路構成之電路圖。 圖2係表示本發明之隨附靜電保護元件之高頻積體電路 的整體電路構成之電路圖。 φ 圖3係表示本發明之隨附靜電保護元件之高頻積體電路 的整體電路構成之電路圖。 圖4A、4B係表示先前例之使用保護二極體之隨附靜電保 °蔓元件的南頻積體電路的整體電路構成之電路圖。 圖5係表示先前例之無靜電保護元件之高頻積體電路的 整體電路構成之電路圖。 圖6係表示先前例之使用複數個二極體之具有靜電保護 元件的高頻積體電路的整體電路構成之電路圖。 • 【主要元件符號說明】 10，20 ’ 30，40，60 隨附靜電保護元件之高頻積體電路 11 ’ 21 ’ 31 ’ 41，51 ’ 61 高頻電路 12 ， 22 ’ 42 ， 52 ， 62 13 ， 25 ， 24 23 ， 53 ， 63 21 ’ 31 ’ 54 ， 64 27 ， 33 ’ 55 ， 67 輸出入端子（外部端子） E場效電晶體（增強型場效電晶體） D場效電晶體（空乏型場效電晶體） 電阻 電容器 43，65 ’ 66 Diode(二極體） 103970-970912.doc -22·

Claims (1)

1326157 —， 第094133560號專利申請案 '中文申請專利範圍替換本(98年12月） - 十、申請專利範圍： - 1. 一種高頻積體電路，其包含： 高頻電路，其包含輸出入端子；以及 增強型場效電晶體，其於化合物半導體基板上至少一 部分與上述高頻電路一體地形成，輸出入端子之一方端 子連接於上述高頻電路之輸出入端子，他方端子連接於 第一基準電位，閘極經由電阻連接於第二基準電位。 2. 如請求項1之南頻積體電路’其中上述南頻積體電路進而 ® 包含電容器，該電容器並聯於上述增強型場效電晶體之 輸出入端子之間。 3. 如請求項1之高頻積體電路，其中上述化合物半導體基板 為包含GaAs之基板。 4. 如請求項1之高頻積體電路，其中上述增強型場效電晶體 為 HEMT。 5. 如請求項1之高頻積體電路，其中上述增強型場效電晶體 ^ 藉以複數個增強型場效電晶體而連接。 6. 一種高頻積體電路，其包含： 高頻電路，其包含輸出入端子； 空乏型場效電晶體，其於化合物半導體基板上至少一 部分與上述高頻電路一體地形成，其源極或汲極之一方 端子連接於上述輸出入端子，閘極介以第一電阻連接於 控制電壓； 增強型場效電晶體，其形成於化合物半導體基板上， 設置於上述高頻電路，其源極或汲極之一方端子連接於 103970-981230.DOC 1326157 上述空乏型場效電晶體之上述源極或汲極之他方端子， 其源極或汲極之他方端子連接於第一基準電位，閘極經 由第二電阻連接於上述第一基準電位；以及 第一電容器，其連接於上述增強型場效電晶體之源極 或汲極之一方端子與上述第一基準電位之間。 7. 如請求項6之高頻積體電路，其中上述高頻積體電路進而 包含第二電容器，該第二電容器並聯於上述空乏型場效 電晶體或上述增強型場效電晶體之輸出入端子之間。 8. 如請求項6之高頻積體電路，其中上述化合物半導體基板 為包含GaAs之基板。 9. 如請求項6之向頻積體電路’其中上述增強型場效電晶體 為 HEMT。 1 0.如請求項6之高頻積體電路，其中上述增強型場效電晶體 藉以複數個增強型場效電晶體而連接。 11. 一種高頻積體電路，其包含： 外部端子； 高頻電路，其包含輸出入端子； 第一電容器，其連接於上述外部端子與上述高頻電路 之輸出入端子之間；以及 增強型場效電晶體，其形成於化合物半導體基板上， 設置於上述高頻電路，輸出入端子之一方端子連接於上 述外部端子，他方端子連接於上述高頻電路之輸出入端 子，閘極經由電阻連接於第一基準電位。 12. 如請求項11之高頻積體電路，其中上述高頻積體電路進 103970-981230.DOC 1326157 而包含第二電容器，該電容 晶體之輸出入端子之間。 13·如請求項11之高頻積體電路 板為包含GaAs之基板》 14.如請求項11之高頻積體電路 體為HEMT。 器並聯於上述增強型場效電 ’其中上述化合物半導體基 ’其中上述增強型場效電晶 15.如請求項11之高頻積體雷 m从 路，其中上述增強型場效電晶

-猎：複數個增強型場效電晶體而連接。 16· —種高頻積體電路，其包含： 化合物半導體基板； 空乏Μ效f晶體’其製作於上述化合物半導體基板 ， η頻電路，其製作於上述化合物半導體基板上，一部 为包含上述空乏型場效電晶體； 輸出入端子； 增強型場效電晶體，其製作於上述化合物半導體基板 上’將㈣或源極連接於上述高頻電路，而將未連接於 上述高頻電路之源極或沒極連接於上述輸出人端子；以 電阻，其製作於上述化合物半導體基板上，連接於上 述增強型場效電晶體之間極與第—電位之間，該第一電 位低於上述高頻電路與上述增強型場效電晶體之間之電 .如請求項16之高頻積體電路，其中上述化合物半導體係 103970-981230.DOC 1326157 GaAs。 18. 如請求項16之高頻積體電路，其中上述高頻積體電路進 而包含電容器，其製作於上述化合物半導體基板上，並 聯於上述增強型場效電晶體之汲極與源極之間。 19. 如請求項16之高頻積體電路，其中上述空乏型場效電晶 體與上述增強型場效電晶體，係閘極接合型閘極場效電 晶體。 20. 如請求項16之高頻積體電路，其中上述空乏型場效電晶 體與上述增強型場效電晶體，係MES場效電晶體。 2 1,如請求項1 6之高頻積體電路，其中上述空乏型場效電晶 體與上述增強型場效電晶體係HEMT。 22. 如請求項16之高頻積體電路，其中上述空乏型場效電晶 體包含複數個串聯之空乏型場效電晶體。 23. —種高頻積體電路，其包含： 化合物半導體基板； 場效電晶體，其製作於上述化合物半導體基板上； 高頻電路，其製作於上述化合物半導體基板上，一部 分包含上述場效電晶體； 增強型場效電晶體，其製作於上述化合物半導體基板 上，將汲極或源極連接於上述高頻電路，而將未連接於 上述高頻電路之源極或汲極接地；以及 電阻，其製作於上述化合物半導體基板上，連接於上 述增強型場效電晶體之閘極與接地之間。 24. 如請求項23之高頻積體電路，其中上述場效電晶體係增 103970-981230.DOC 1326157 強型場效電晶體或空乏型場效電晶體。 25. 如請求項23之高頻積體電路，其中上述化合物半導體係 GaAs 〇 26. 如請求項23之高頻積體電路，其中上述高頻積體電路進 而包含電容器，其製作於上述化合物半導體基板上，並 聯於上述場效電晶體之汲極與源極之間。 27. 如請求項23之高頻積體電路，其中上述場效電晶體與增 強型場效電晶體係閘極接合型場效電晶體。 28. 如請求項23之高頻積體電路，其中上述場效電晶體與增 強型場效電晶體係MES場效電晶體。 29. 如請求項23之高頻積體電路，其中上述場效電晶體與增 強型場效電晶體係HEMT。 3 0.如請求項23之高頻積體電路，其中上述場效電晶體部分 包含複數個串聯之場效電晶體。 31. —種高頻積體電路，其包含： 化合物半導體基板； 第一場效電晶體，其製作於上述化合物半導體基板上； 高頻電路，其製作於上述化合物半導體基板上，一部 分包含上述第一場效電晶體； 開關用第二場效電晶體，其製作於上述化合物半導體 基板上，將汲極或源極連接於上述高頻電路； 第一控制信號，其用以控制上述第二場效電晶體； 第一電阻，其一方連接於上述第二場效電晶體之閘 極，對他方施加上述第一控制信號； 103970*981230.DOC 1326157 增強型場效電晶體，其將汲極或源極連接於上述第二 場效電晶體之未連接於上述高頻電路之汲極或源極，將 未連接於上述第二場效電晶體之側之汲極或源極接地； 以及 第二電阻，其製作於上述化合物半導體基板上，連接 於上述增強型場效電晶體之閘極與上述接地之間。 3 2.如請求項31之高頻積體電路，其中上述第一與第二場效 電晶體係空乏型場效電晶體或增強型場效電晶體。 3 3.如請求項3 1之高頻積體電路，其中上述化合物半導體係 GaAs。 3 4.如請求項31之高頻積體電路，其中上述高頻積體電路進 而包含電容器，其製作於上述化合物半導體基板上，且 並聯於上述增強型場效電晶體之汲極與源極之間。 3 5.如請求項3 1之高頻積體電路，其中上述第一場效電晶體 與增強型場效電晶體係閘極接合型場效電晶體。 3 6.如請求項3 1之高頻積體電路，其中上述第一場效電晶體 與增強型場效電晶體係MES場效電晶體。 3 7.如請求項3 1之高頻積體電路，其中上述第一場效電晶體 與增強型場效電晶體係HEMT。 3 8.如請求項3 1之高頻積體電路，其中上述增強型場效電晶 體部分包含複數個串聯之增強型場效電晶體。 103970-981230.DOC