CN101032015A - 在电子装置集成电路上的金属互连结构元件盖 - Google Patents

在电子装置集成电路上的金属互连结构元件盖 Download PDF

Info

Publication number
CN101032015A
CN101032015A CNA200580027603XA CN200580027603A CN101032015A CN 101032015 A CN101032015 A CN 101032015A CN A200580027603X A CNA200580027603X A CN A200580027603XA CN 200580027603 A CN200580027603 A CN 200580027603A CN 101032015 A CN101032015 A CN 101032015A
Authority
CN
China
Prior art keywords
deposition step
deposition
electroless plating
metal
plating solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200580027603XA
Other languages
English (en)
Other versions
CN100573845C (zh
Inventor
埃瑞克·雅克布森
理查德·赫图比斯
克瑞斯蒂安·威特
陈青云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MacDermid Enthone Inc
Original Assignee
Enthone OMI Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enthone OMI Inc filed Critical Enthone OMI Inc
Publication of CN101032015A publication Critical patent/CN101032015A/zh
Application granted granted Critical
Publication of CN100573845C publication Critical patent/CN100573845C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了在与一个多层的集成电路装置成一体的电介质层上的金属填充的互连结构元件上的一个多层的金属盖(18、20)，以及形成所述盖的方法。

Description

在电子装置集成电路上的金属互连结构元件盖
技术领域：
本发明涉及集成电路制造，尤其是涉及电镀互连结构元件的金属盖。
背景技术：
通过在互连结构元件(interconnect features)处，例如基质上形成的沟槽处填充金属，在嵌入工艺中电镀被用来形成集成电路基质的电连接。如果沉积在例如铜基质上，其能快速地扩散进硅基质和电介质膜，例如，SiO2或低钾的电介质。铜也能扩散进建立在多层电子装置的基质上的装置层中。这种扩散对电子装置来说是破坏性的，因为其能导致基质的电泄漏，或是在两互连结构元件之间形成一种非期望的电连接，从而导致短路。相应的扩散到互连结构元件以外的则能破坏其中的电流。
当电流流经处于服务状态的互连结构元件时，沉积在基质上的金属有一种向互连结构元件以外迁移的倾向。金属的电子轰击使得金属向互连结构元件以外迁移。这种迁移，能破毁邻近的连接线路，导致交叉泄漏，形成非期望的电连接，破坏电互连结构元件电迁移时的电流。
因此，电路板制造商所面对的挑战就是要减小扩散和金属填充的互连结构元件的金属电迁移。随着电子装置的小型化，互连结构元件的小型化和高密度化，这种挑战变得越发严峻。
在金属互连结构元件的另一挑战是保护它们免受腐蚀。某些连接金属，尤其是铜，更容易被腐蚀。
铜是一种相当活跃的金属，其在周围环境下易于被氧化。这种活性能破坏其在电介质和薄膜层上的附着性，导致形成空隙和分层。因而另一个挑战是抗氧化和提高盖和铜以及结构层之间的附着性。
为了处理这些挑战，工业上已经使用了多种扩散屏障膜作为在铜和其他金属互连结构元件上的盖子。难熔金属和它们的合金通过物理气相沉积法(PVD)沉积在薄膜上。基于这种目的SiN和SiC已经而通过化学气相沉积(CVD)被沉积。SiN和SiC的一个局限是，他们具有一相对较高的介电常数(K值)，这倾向于增加互连结构元件的电容。由于电阻/电容的耦合(RC延迟)，增加电容能增加功率消耗，因而限制了其使用。
通常，通过覆盖气相沉积形成屏障层或盖层是费钱费时的，因为其需要多个处理步骤。沉积膜需要被图案化和蚀刻，随之去除抗蚀涂层。某些情况下还需要进行平版图案化。
无电镀的Co和Ni作为电子连接线路中的一种保护层，已经被讨论过，如专利公报号为US2003/0207560。
化学机械抛光(CMP)通过例如去除在用波纹花纹沉积处理中沉积的过量的不希望的Cu，在基质上封顶加盖之前作用在其上，然后整平该表面。这种CMP能导致微量的铜被嵌入或涂在电介质材料上。这些微量的铜如果不除去将污染电介质。微量的铜在Co盖处理的选择性上是有害的，导致无电镀的Co沉积在电介质的微量铜之间，从而导致交叉泄漏。因此，采用一种蚀刻剂作为预处理成分，以除去这些微量的铜，或者切除掉它们依附的电介质，或者两者皆有。
根据通常的湿处理工艺，随后使用分离清洗溶液来清洗电介质和金属。电介质清洗剂轻微地腐蚀所述电介质的表面以切除在CMP过程中嵌入在电介质上的微量金属。金属清洗剂清洗掉在Cu的氧化表面和在电介质清洗步骤中没有清洗掉的嵌入在电介质上的任何Cu残余物。清洗剂是必要的以清洗掉Cu抑制剂残余物，如在CMP处理过程中使用的苯并三唑(BTA)化合物，这样这类残余物不会妨碍活化作用的效力，和活化作用开始的均一性，连接盖沉积的光滑性、附着性和热稳定性。
发明内容：
简言之，本发明涉及一种在一个与一个多层的集成电路装置成一体的集成电路基质上的金属填充的互连结构元件上形成多层金属连接盖的方法。所述方法包括在第一沉积步骤中沉积第一层金属盖层在金属填充的互连结构元件上，所述第一步骤为在含有金属离子源和还原剂的无电镀浴中的无电镀金属沉积；和在不同于第一沉积步骤的第二沉积步骤中在第一层金属盖层上沉积第二层金属盖层，从而形成多层金属盖，并成为与所述金属填充的互连结构元件不同的永久性元件。
本发明还涉及通过上述方法在一集成电路的基质上的金属填充的互连结构元件上形成的一个多层盖，以及含有通过上述方法形成的多层盖的集成电路的基质。
附图说明：
图1是一集成电路装置的部分截面示意图。
具体实施方式：
根据本发明，多层的金属盖是沉积在电子装置的基质的互连结构元件上。所述基质选自任何在如SiO2和低K值的电介质上具有金属(典型为铜，有些情况下是Ag)的互连结构元件的基质。
在本发明的一些优选的实施例中，所述盖具有不同作用的多层，或是具有多个不同的层，而各层的作用相同。如下面将要进一步解释的，所述盖的两或更多层具有不同的化学成分，和/或是在不同条件下通过不同方法沉积，具有不同厚度从而使得两个或多个层具有不同的结构。
依赖于不同的装置和工作条件，具有这样的两或更多不同层，盖的性能可以被调整从而用于不同的用途，例如，对电子互连结构元件在没有连接时电迁移具有更多抗扰性，对腐蚀具有更大的抵抗力，和/或对沉积之后的蚀刻具有更大的抵抗力。业已发现由于各自不同的两或更多层在化学成分、微观结构、形态学和/或其它属性上的不同，它们的联合属性相对于它们单一的层连续地组成相同的厚度的层的性能提高了。
盖的作用是提供不同的层来保护互连。相应地，被选作盖的金属(在本发明中其含义包括金属合金)选自可以有效扩散且为电迁移屏障(electromigration barrier)的金属。这类金属在制造和工作条件下具有低扩散率和低移动性。所述盖的金属尤其选自能避免扩散进互连结构元件中的，因为其目的就是在互连结构元件上部形成一种完全不同的盖，而不是在互连结构元件和盖金属间形成一种间歇的反应层。首先特定的金属，盖最底层临近互连结构元件的金属选自那些与Cu互连结构元件基本上不能融合的金属。基本上不能融合意味着有些可忽略量的融合是可以容忍的，但是由于在所期望的工作条件下的融合，所述金属至少充分地不能融合，也就是没有明显的性能降低。在本发明中，合适的不能融合可以由不同的使用条件下的不同标准所界定，在一方面，金属选自可以使得Cu在温度为900-1100℃时具有大约小于104*exp((-0.75ev/KT)at.％的溶解度，和在温度为550-700℃时具有大约小于103*exp((-0.52ev/KT)at.％的溶解度的金属。在大量的Co中，在温度为900-1100℃时Cu的溶解度是约4.5*103*exp((-0.75ev/KT)at.％，到在温度为550-700℃时具有约6*102*exp((-0.52ev/KT)at.％的溶解度。由于与Cu具有融合性，所述金属盖的第一层避免是Ni，Au和Ag。
盖的金属在所有层都选自能避免扩散进临近的Si或其它基质材料的金属。在本发明中，合适的扩散度能通过不同使用中的不同标准来确定。由于在Si中的扩散性和移动性，避免在盖的第二层和其下层的金属是Au和Ag。
通常，由于其前述的与Cu的可融合性，也由于Ni倾向于与Cu形成Ni-Cu化合物而改变Cu的导电性，避免用Ni作在Cu互连结构元件上的第一层。相反，钴基合金并不显著地改变Cu的导电性。优选的适合这些标准的将在下文描述的结合涉及一种钴基第一层，因为Co对Cu提供了很好的隔离和电迁移保护。
盖的材料选择那些具有导电性而不是绝缘性的材料。它们能通过非覆盖的方式沉积，也就是，能对Cu互连结构元件或是多层盖先前的沉积层具有化学选择性的方法。
本发明中，上述材料选择标准的一个方面是盖具有两或多层连续的层，其中至少一层采用无电镀沉积，其余一层或多层通过无电镀沉积或是浸润工艺。另一个方面是盖的其中一层是通过无电镀工艺形成的非连续层，其余一层或多层是连续的，通过无电镀沉积或是浸润工艺。在处理过程中，所述多层金属盖并没有随后被移除，也没有被退火以与所述互连结构元件慢慢融合。在这方面，其成为一个区别于金属填充的互连结构元件的永久性元件。
如图1所示的非比例剖面示意图中，在本发明的一个实施例中，有一个多层集成电路装置的元件10，其包括一种绝缘材料12，在半导体基质14上形成一种电介质夹层(ILD)。一种典型的电介质材料是BD(由使用材料公司(Applied Materials)供应)，或是由加利福尼亚州圣何塞的诺发系统公司(Novellus Systems，Inc)提供的商品名为Coral的低K电介质。一种典型的半导体基质是单晶硅。互连结构元件的表面填充有电镀化Cu16。本发明的多层盖包括第一金属盖层18和第二金属盖层20。电镀化的Cu和电介质材料12的相互连接之间具有例如TaN的屏障层。为了示意图的清楚，图1中并没有示出这种屏障层。
通过查看本申请多个实施例中的至少5个具体的非排他性的实施例，将对本发明有更深地理解。在本发明的第一个实施例中，多层盖具有第一层，其包括：例如，Co-B，Co-B-P，Co-W-B-P或Co-B-W，通过硼烷化学无电镀沉积工艺，使用硼烷基胺化合物，如二甲胺硼烷(DMAB)，二乙基胺硼烷(DEAB)，或吗啉硼烷作为还原剂。这些硼烷基还原剂使得Cu催化Co的沉积。所述工艺因此在Cu互连结构元件上能自激发开始反应，而Co，Pd，或其它引发反应发生的种晶操作就可以忽略。这与非硼烷基化合物，例如次磷酸盐或其它非硼烷基，的还原剂的无电镀工艺相反，它们并不能使得Cu催化Co的沉积。如果采用非硼烷处理工艺在Cu互连结构元件上直接形成一层，需要Co晶种材料或其它激发机制。在本发明的第一个实施例中，这种硼烷基化合物的无电镀沉积制工艺仅在Co基层上使用，以形成数量级为约5-50埃(例如，约5-20埃)的规格。在这个实施例的另一种情形中，第一层基本上完全接合以提供基本连续的覆盖层。在这个实施例的其他情形中，第一层未完全接合从而其覆盖层不连续的。第二Co基层比约100埃厚，其通过另一方式沉积，如使用次磷酸盐还原剂或混合还原剂的无电镀沉积工艺。非硼烷工艺，例如使用次磷酸盐还原剂的无电镀沉积工艺是合适的，因为次磷酸盐使得Co基第一层对Co基第二层的沉积具有催化作用。
在本发明的第二实施例中，多层盖具有一个沉积的Co基的第一层，其厚度规格为100埃或更厚，如约100-300埃，包括如Co-B，Co-B-P，Co-W-B-P，或Co-B-W的成分，使用硼烷基胺化合物，如DMAB，DEAB，或吗啉硼烷作为还原剂，进行沉积处理。通过一替代的方式沉积的，如使用次磷酸盐还原剂或是混合还原剂的无电镀沉积工艺，具有相似的大于约100埃的厚度的第二Co基层也被沉积成。
在本发明的第三实施例中，多层盖具有自激发无电镀沉积工艺所得的第一层，其具有规格为100埃或更厚的厚度，如约100-300埃，包括成分如Co-B，Co-B-P，Co-W-B-P，或Co-B-W，使用硼烷基胺化合物，如二甲胺硼烷(DMAB)，二乙基胺硼烷(DEAB)或吗啉硼烷作为还原剂。第二Ni基层(如Ni-Co)或其它非Co基层也具有约100埃或约大于100埃的厚度，是通过一个替代的方式沉积的，如使用常规的无电镀沉积工艺。
在本发明的第四实施例中，多层盖具有第一层，其是一个Co晶种层。作为一个晶种层，其是明显的非连续和非接合的。在被覆盖的区域，其相当薄(如，10埃或更薄)。这个晶种层通过传统的种晶工艺，如催化金属的PVD或CVD方法，或Co、Ni或通过自激发的使用硼烷基胺化合物，如DMAB，DEAB或吗啉硼烷作为还原剂，进行自激发的无电镀沉积处理。第二层规格为约100埃或约大于100埃的厚度，如约100-300埃，包括Co基成分，如Co-W-P或Co-W-B，其通过无电镀沉积处理。第三层是Co基、Ni基或其它非Co基层，其也具有约大于100埃的厚度，其是通过相同的或另一替代的方式沉积。
在本发明的第五实施例中，两个或多个临近的层使用以下方法沉积：a)在不同条件下相同的无电镀浴，或b)在不同条件下不同的无电镀浴，或c)在相同条件下不同的无电镀浴。因此，每一层的成分由一个或多个沉积参数进行调整。例如，每一个相邻的两层采用相同的无电镀浴和类似的条件进行沉积，除了在沉积第二层时的pH和/或温度与在沉积第一层时的pH和/或温度不同。其它的用于影响成分的调整条件包括与工具相关的因素，如浴的搅动，基质的旋转和旋转速度，溶液的流动速度等。或者是，对每一层来说，pH值、温度和所有其它参数都是相同的，但是成分是不同的，区别在于：第一层包括Co-B，第二层包括Co-B-W。
因此，这五个具体的非排他性的实施例可以被总结成如下：
实施例I：第1层：采用硼烷基胺化合物还原剂无电镀沉积形成的
                Co基层
         第2层：与第一层不同的无电镀沉积工艺形成的大于100
                埃的Co基层
实施例2：第1层：采用硼烷基胺化合物还原剂无电镀沉积形成的
       大于100埃的Co基层
第2层：与第一层不同的无电镀沉积工艺形成的大于100
       埃的Co基层
实施例3：第1层：采用硼烷基胺化合物还原剂无电镀沉积形成的
         大于100埃的Co基层
         第2层：大于100埃的Ni基层
实施例4：第1层：Co基晶种层
         第2层：无电镀沉积形成的大于100埃的Co基层
         第3层：大于100埃的Co基或Ni基无电镀层
实施例5：第1层：无电镀沉积形成的大于100埃的Co基层
         第2层：无电镀沉积形成的大于100埃的Co基层
在上述实施例中可选的是，使用两个、三个或多个不同的沉积操作，如“多”层盖所指的是两层、三层或多层。从严格的成本和处理工程的角度来看，很典型的是采用两层，因为这涉及到少一些的操作。但是，有些情况下，三层四层或更多层是优选的。例如，在有些使用中当盖用作不同的功能时，三层或四层将是优选的。其它可替代的是，用中等厚度的层，如60-100埃的层，来取代其中之一的相对厚些的层(＞100埃)。
如上所述，本发明的盖的一个功能是用作Cu电迁移的屏障层。业已发现，三重的Co基合金的这个功能是相当好的。本发明的众多优选的实施例中，其中至少一层采用下述合金：
Co-W-P
Co-W-B
Co-W-B-P
Co-B-P
Co-B
Co-Mo-B
Co-W-Mo-B
Co-W-Mo-B-P
Co-Mo-P
本发明所用的三重或更复杂合金的成分包括一种屏障元素Co，由于其与Cu不融合所以其成为主要成分，因此在装配或使用过程中随时间推移其不与Cu合金化。第二种元素是难熔的元素如W，Mo或Re，其作用是增加热稳定性，耐腐蚀性和抗扩散性。第三种元素是P或B，其作为还原剂分解的结果。这些元素的作用是减少粒度，其能使得微观结构能更不受Cu的电迁移的影响。具有高W含量的CoWB具有一接近于完全无定形的相态。并不与某一特定的理论相关，据信难熔金属与B和P的共同存在，填充了盖膜的晶体结构的粒子边界，从而提高了盖的膜的屏障特性。
盖的一个或多个层可以包含第四种合金。
如上所述，本发明中盖的另一个功能是提供一个蚀刻阻止层以抑制在随后的蚀刻操作中互连结构元件的损害。
盖的另一个功能是抵抗化学腐蚀。
在沉积如已经描述的本发明的盖的操作过程中，处理步骤包括准备基质，自激发无电镀沉积，表面活化，络合冲洗，和无电镀沉积，下文将详细描述。
在准备盖的基质时，使用一种或多种酸以适度地蚀刻电介质夹层(ILD)，并使用一种或多种酸用来溶解Cu氧化物。可替换的是，蚀刻某些基质时优选采用碱性溶液。
第一预先处理操作包括，把基质暴露在选自HF，NH4F，H2SO4的酸中，以适度地蚀刻电介质层，从而去掉由CMP法嵌入在电介质中的Cu。例如，已知的用于此目的的蚀刻剂的HF酸是500∶1的缓冲的氢氟酸(BHF)。
在第一预处理完成之后，基质进行冲洗，例如使用去离子水。
第二预处理采用有机或无机酸或碱性清洁剂去掉金属互连结构元件上的氧化物，。这种清洁剂优选地去掉所有的氧化物，如铜氧化物，而不去掉大量的互连结构元件上的镀金属。如果不去除，所述氧化物能影响盖的附着性，并能减损其导电性。这种类型的清洁剂是已知的，并典型地包括一种蚀刻剂，如一种酸的稀溶液，所述酸为强矿物质酸如HF，HNO3或H2SO4，其为重量百分比小于10％的水溶液，或稀的有机或羧酸，如柠檬酸或丙二酸。这类清洁剂也包括一种表面活性剂，如Rhodafac RE620(芳香磷酸酯)(罗纳普朗克公司出品(Rhone-Poulenc))，以便于湿润表面。一种可替换的酸清洁剂包括pH值为6.5的柠檬酸和硼酸。
典型的碱性清洁剂包括四甲基氢氧化铵(TMAH)并添加有羟基胺、单乙醇胺(MEA)、三乙醇胺(TEA)、乙二胺(EDA)或过氧化二乙胺(DTA)，其pH值范围在9-12。
如上所述，作为电镀上的第一层，本发明的某些实施例包括采用硼烷化合物无电镀沉积出一个第一Co基层。这包括蘸、浸没、喷涂或其它方式使得基质接触沉积浴，其目的是所述接触方式能完全地达到沉积Co基盖到所要求厚度和均一度。
对于自激发的无电镀沉积，本发明采用了硼烷基还原剂，如烷基胺硼烷还原剂，如DMAB，DEAB，吗啉硼烷，或其混合物，或其与次磷酸盐的混合物。氧化/还原反应涉及硼烷基还原剂和由Cu催化的Co离子。尤其是，在某些涂覆金属条件下，例如，pH值和温度，还原剂在Cu存在下被氧化，因此将还原离子Co成Co金属，沉积在Cu上。目前优选的还原剂系统采用1g/L DMAB还原剂与约10g/L次磷酸盐还原剂的混合物。所述工艺基本上是自动对准的，Co主要仅沉积在Cu互连结构元件上，这样所述工艺是无掩模的，因为其不需要掩模区域除了互连结构元件。而且，其不需要从电介质上去掉大量的分散的Co沉积。
自激发无电镀Co沉积浴包括一个Co离子源，被引入到溶液中的是可以一种无机Co盐，如氯化物和/或硫酸盐或其它适合的无机盐，或一种无机络合物，如焦磷酸盐，或Co的有机羟酸络合物，如钴的醋酸盐，柠檬酸盐，乳酸盐，琥珀酸盐，丙酸盐，羟基乙酸盐，EDTA或其它，Co2+的量为1-20g/L，。
所述浴沉积还包括一种无碱的难熔金属离子源。在所述沉积浴溶液中的难熔金属离子源的水平为0-50g/L的难熔金属盐溶液。在一个实施例中，难熔材料选自W，Re，Mo及其混合物。
所述浴进一步包括一种或多种络合剂和缓冲剂。所述络合剂选自柠檬酸、苹果酸、氨基乙酸、丙酸、琥珀酸、乳酸、DEA、TEA、和氨盐，例如氯化氨、硫酸氨、氢氧化氨、焦硫酸氨和其混合物。所述缓冲剂选自铵、硼酸盐、磷酸盐、醋酸盐和其混合物。为调整pH值，铵、TMAH或其混合物典型地被用于碱性pH值调整；硫酸、盐酸、和柠檬酸被典型地用于酸性pH值调整，其中酸的选择与Co的阳离子源相关。
在上述指导原则下，用于自激发的无电镀浴沉积包括下述成分，按重量计：
CoCl26H2O 25g/L
柠檬酸  50g/L
钨酸  4g/L
DMAB  1g/L
TMAH Ca.30g/L的25％TMAH溶液中用作pH值调整
水 余量
pH 9.5
如上所述，作为镀金属的一种可替换的第一层，本发明的某些特定实施例采用一种无电镀Co基沉积工艺，其不使用可以使得Cu对Co的沉积有催化作用的还原剂。对于这些工艺，使用表面活化操作以便于后续的无电镀沉积。目前优选的表面活化工艺使用Pd浸入反应。其它已知的对有机合成有用的加氢/脱氢催化剂包括Rh、Ru、Pt、Ir和Os。可替换的是，用于无电镀沉积的所述表面由例如由PVD，CVD或其它现有技术得到的Co晶种沉积这样的种晶技术来准备。
在优选的表面活化工艺中，氯化钯(PdCl2)是一种现成的Pd源。本发明倾向于把pH值调温和些，如加入磷酸盐或其它已知的缓冲剂来缓冲使得pH值为2或更高。业已发现，通过缓冲pH值，在基质上的Cu互连结构元件的过度蚀刻被最小化。在缓冲中，一种优选的硼酸盐源是硼酸，其在工作溶液中和成为四乙基硼酸铵。
在表面活化的溶液中，需要配位体以将Pd离子保留在溶液中。为保留Pd离子在溶液中，一个挑战是不能形成太多的Pd络合物，因为最终的目的是使得Pd释放，并使其在合适的时间内，如大约30秒或更少时间内，沉积在Cu上。本发明活化工艺中溴化物是一种优选的配位体。可以由HBr提供所述溴化物。业已发现，大约50ppm到几g/L的溴化物中可以使用低浓度的PdCl2(如10ppm)，这是因为溴化钯络合物既不是很强也不是很弱。溴化钯络合物既不是强到不能很容易被释放而沉积在基质上，也不是很弱，以至于他们失去选择性很容易就释放。因此，溴化钯络合物使得选择性增强，其附加的好处是使得溶液中的Pd含量比使用其它络合物时低。这类溴化物水平达到可接受的小于30秒的钯初始沉积速度。尤其是，10ppmPd，120ppm溴，pH值为4时，可得到可接受的初始沉积速率而不会有明显的Cu蚀刻。
Pd2+离子源除了PdCl2，还有PdSO4，PdBr2，Pd(NO3)2，醋酸钯，丙酸钯能提供Pd2+。用于稳定Pd2+的络合配位体是柠檬酸、醋酸或甲基磺酸(MSA)。与Pd化合物阳离子相关的酸或酸混合物，如无机酸，盐酸，溴化酸，硫酸、和磷酸被用来调整pH值。在很多实例中，用于减缓在电介质的Cu和在电介质的Ta或其它屏障物之间的界面上的微侵蚀，低侵蚀性的酸是优选的。可选的这种酸是有机酸，如有机脂肪族单和双羟酸(甘醇酸、、琥珀酸、草酸、乳酸、三氟乙酸(卤素是可取代的))，芳香族单和双羟酸(苯甲酸，邻苯二亚甲基酸)，芳香族磺酸或次磺酸(苯磺酸，甲苯磺酸、异丙基苯磺酸、二甲苯磺酸、苯酚磺酸、甲酚磺酸、萘磺酸和类似的磺酸)，芳香族磷酸或次磷酸，或带有还原性质的无机酸(次磷酸或硫酸)。典型地但并不是必需地，钯源选自具有与这些酸相关的阴离子。
在形成活化化合物中的第二挑战是在电介质上的金属的沉积选择性，以避免在电介质表面形成活化区。通过结合预清洗，Pd活化化合物，和活化后清洁/络合清洗可以解决这个问题。
所述工艺基本上是自矫正的，活化剂主要沉积在Cu互连结构元件上，这样所述工艺是无掩模的，因为除了互连结构元件，这里不需要掩模区域。
表面活化剂如Calsoft LAS99能被用于提高浸湿作用。
活化之后，基质被络合冲洗，以去掉残余的活化剂离子，并最小化随后的非预期的沉积。
本发明其它方面还涉及采用不是前述的硼基还原剂的无电镀沉积。尤其是，这种沉积用于：a)第一层，Cu基质或者被活化，或被种晶，如上文所述；b)在Co基的第一层之上的第二层；c))在第二层或随后的层之上的第三层或随后层。其中，对于a)，本发明采用无电镀的金属沉积层，其在一种还原剂的辅助下进行，所述还原剂i)使得金属晶种在Cu上催化沉积；或ii)在辅助催化的Pd沉积在活化的Cu基质上。对于b)，本发明采用一种无电镀的Co和/或Ni和/或其它金属沉积层，在一种还原剂的辅助下沉积，所述还原剂使得先前的Co基层对下一层的沉积具有催化作用。为了达到这个目的，例如，采用一种无电镀浴，其包括Co离子和还原剂。所述Co离子以无机钴盐(如氯化盐和/或硫酸盐或Co与有机羧酸，如Co的醋酸、柠檬酸、乳酸、琥珀酸、丙酸，或羟基乙酸，的络合物)被导入溶液中，其中Co的浓度在大约2-50g/L。
使用一种或多种还原剂如次磷酸盐还原剂(例如次磷酸铵)，其浓度范围在约2-30g/L。所述还原剂是无碱的，尤其是无Na的。其它的还原剂以及多种为Ni和Co进行非电解镀的无电镀浴成分和反应化合物，已经被Mallory和Hajdu(Eds.)(电镀基础和应用，美国的电镀和表面抛光协会(1990))描述。在一个实施例中，次磷酸盐或其它还原剂中补充有硼基还原剂。
所述浴还进一步包括无碱的难熔的金属离子。在沉积浴中的难熔金属的浓度是约0-50g/L的难熔金属盐。在一个实施例中，所述难熔金属选自W，Re，Mo和其混合物。
在一个特别优选的实施例中，W离子由无碱的、钨基离子源提供的。优选的是四甲基铵钨酸盐，磷钨酸盐，硅钨酸盐，和其混合物。例如，一种优选的沉积浴包括约2-10g/L的由TMAH中和过的钨酸。其它的难熔金属包括钼酸铵。
在一个无电镀钴的沉积浴的优选实施例中，其中加入一种Co的稳定剂。虽然在溶液中缺乏还原剂存在的条件下Co的络合物是稳定的，使用稳定剂有助于阻止浴中成分的自动分解。示范性的稳定剂包括，如Pb、Bi、Sn、Sb、IO3、MoO3、AsO3、氮杂茂(如咪唑和其衍生物)。稳定剂的浓度在约0.1-100ppm。例如，5-20ppm的Pb2+被证明是有效的，对MoO4 -2，约10-100ppm则是有效的。一种优选的稳定剂是马来酸，其是Mallory and Hajdu(Eds.)中讨论过的四类稳定剂之一，见电镀基础和应用，美国的电镀和表面抛光协会(1990)(34-44页)。
在浴中沉积的Co可采用一个晶粒细化剂进行细化。这种晶粒细化剂也可以具有稳定剂的特征，但是其与上述的稳定剂的区别是，这些稳定剂并不主要用作颗粒细化的功能。例示的颗粒细化剂包括，例如，Cd，Cu，Al，糖精，2-丁炔-1，4-二醇和其烷氧基化3-己炔-2，5-二醇，炔丙醇和其烷氧基磺酸盐，烷基磺酸盐，三甲铵乙内酯和其硫化三甲铵乙内酯衍生物。
所述浴典型地包括一种pH值缓冲剂以将所述pH值稳定在所期望的范围内。在一个实施例中，所期望的pH值范围是8.0-10.0。如果pH值是不稳定的，沉积速率和沉积化合物会发生非有意的、非期望和非预料的变化。例示的缓冲剂包括，如，硼酸盐，四元和五元硼酸盐，磷酸盐，醋酸盐，乙醇酸盐，乳酸盐，氨和焦磷酸盐。所述pH值缓冲剂的含量在数量级为大约10-50g/L。
Co的络合剂包括在浴中有助于将Co保持在溶液中的物质。所述浴典型地在pH值大约为8-10之间操作，其中Co的含量是具有形成氢氧化物从溶液中沉淀出来的倾向。例示的络合剂包括柠檬酸盐，甘醇酸，乳酸，苹果酸，琥珀酸，焦磷酸，铵，DEA，TEA，和EDTA.。通常，所述络合剂浓缩物中络合剂和Co的摩尔比例在约2∶1到4∶1之间。根据所述络合剂的分子重量，所述络合剂的含量在约20g/L到约120g/L之间。
一种或多种表面活性剂可选地用在浴中以便于弄湿基质表面。所述表面活性剂也可用作一种温和的沉积抑制剂，其能抑制其三维增长到一定程度，因此提高了膜的形态和形貌。其也能有助于细化颗粒的尺寸，从而产生一种更均一的涂层，所述涂层的粒子边界具有很少的Cu电迁移导致的孔。例示的阴离子表面活性剂包括烷基磷酸盐，烷基乙醚磷酸盐，烷基硫酸盐，烷基乙醚硫酸盐，烷基磺酸盐，烷基乙醚磺酸盐，羧酸乙醚，羧酸酯，烷基芳香磺酸盐和磺基琥珀酸。例示的非离子表面活性剂包括烷氧基醇，乙氧基/丙氧基(EO/PO)块共聚物，烷氧基脂酸，乙二醇和丙三醇酯，其中，聚乙烯乙二醇和聚丙烯乙二醇/聚乙烯乙二醇目前是优选的。表面活性剂的含量在大约0.01-5g/L之间。
在上述指导方针下，在Shacham-Diamand，电化学协会期刊，“无电镀沉积的薄膜Co-W-P层(2001)”中揭示的一个无电镀浴包括如下组成：
23g/L   CoS04-H20
21g/L   NaH2PO2
130g/L  柠檬酸钠
10g/L   Na2WO4-H2O
0.05g/L Rhodafac RE-610(芳香磷酸酯)
余量为水
pH值大约为9.0
所揭示的另一合适的浴包括如下成分：
23g/L   CoS04-H20
21g/L   NaH2PO2
130g/L  柠檬酸钠
10g/L   H3P(W3O10)4
0.05g/L Rhodafac RE-610
余量为水
pH值大约为9.0
在专利号为5695810中所揭示的另一合适的浴如下：
10g/L   (NH4)2WO4
30g/L   CoCl2-6H2O
80g/L   Na3C6H4O7-2H2O
20g/L   NaH2PO2
0.05g/L Rhodafac RE610
如上文描述的工艺一样，这种无电镀工艺采用硼烷基还原剂，其基本上是自矫正的，无电镀金属仅仅主要沉积在金属互连结构元件上，或在多层沉积的情况下的又一层或随后层的沉积中沉积在预先沉积的金属盖层上。因此所述工艺并不要求平版印刷和其多步骤地制模、拆模等。而且也不需要随后的从电介质上移除大量的非预期的盖金属沉积物。
前述描述的无电镀沉积工艺中优选的实施例的重点是，多层盖的一层或多层也可替换地采用现有技术中的金属浸润工艺。浸镀，也称作置换电镀，其是表面的一种金属由浸润反应中的一种离子置换。驱动力是溶液中金属离子的低氧化电势。Hirsch等人在“浸镀”，金属抛光指南(″Immersion Plating，″Metal Finishing Guidebook)，1989，第402-406页中揭示了浸镀的参数。在浸镀中，表面的基质金属用作还原剂。因此，浸镀与无电镀的区别在于其是否需要还原剂。理论上，另一个区别是，在浸镀中，一定表面覆盖有沉积的金属，电镀即停止。在这方面其是自我限制的。相反，无电镀沉积是自催化的。而且，理论上，只要溶液中有充足的还原剂，电镀就会持续进行。因此，互连结构元件/盖结合体的尺寸比加盖前大得多。
在实施本发明以制造一个本发明的多层盖和集成电路基质，所述的基质是一个电介质材料，在其中形成有一个或多个(典型为多个)互连结构元件。在金属填充的互连结构元件上沉积多层盖的时候，盖是建立在互连结构元件的上部并且在空间上在互连结构元件上形成一个延伸，其包括层18和20(图1)。相应地，互连结构元件/盖组合物的尺寸是大于加盖前的互连结构元件。
互连结构元件的暴露表面在加盖之前通常是与电介质材料的平顶面共面。这种共面是由CMP工艺以从电介质表面去掉金属(金属通常通过前述的电沉积操作应用在整个电介质上并进入互连结构元件中)。CMP操作之后留在基质上的唯一金属是在互连结构元件上暴露的金属，或许加上一些由CMP嵌入进电介质的微量金属，虽然这些微量金属典型地由前述清洗操作去掉。互连结构元件在加盖之前是与电介质材料的顶面共面的，通过本发明施加的多层盖延伸在由电介质材料限定的平顶面限定的平面上，其与互连结构元件的暴露表面是共面的。因此，在这些实施例中沉积所述盖包括在金属互连结构元件上堆叠盖材料这样所述盖在电介质平面上延伸。
在配线上方延伸从而构成的金属盖是永久性的，其不会在随后的处理中被去掉。例如，在形成多层的装置中，一种蚀刻阻止层典型地被施加在电介质的整个上表面以及互连结构元件上的任何盖的延伸件上。在本发明中，不经过任何间歇的化学的、机械的，或其它操作来去掉盖延伸件。更典型的是，蚀刻阻止层直接被施加在电介质的整个上表面，直接被施加在覆盖互连结构元件的任何盖的延伸件上。这也不经过任何间歇的退火操作来完成，因为钴基盖用作保护盖功能并不需要退火处理。
接着，电介质和电路的多层由传统的装置堆叠。最终的多层集成电路装置通过外部的电连接器，如一电线连接结构，整合进一个电子仪器组件。所述装置包括一系列在金属互连结构元件与其盖之间的电介质层。本发明的多层盖是嵌入进电介质的铜互连结构元件上的屏障层。
综上，可以看到本发明的几个目的和优点都已被达到。
当介绍本发明的元件和优选实施例时，冠词″一″，″一个″，″这个″和″所述的″意味着具有一个或多个元件。例如，在前述说明书和下面的权利要求书中提到的“一个”互连结构元件意味着具有一个或多个这样的互连结构元件。术语“由...组成”、“包括”和“含有”意味着包括的，即还可能有除了例示的元件外附加的元件。
在不偏离本发明精神的宗旨下各种变形和变化是可以的，在上述说明书和所附的附图中所包含的信息将被认为是解释性的而非限制性的。

Claims (57)

1.一种在与一个多层的集成电路装置成一体的电介质层上的金属填充的互连结构元件上形成多层金属盖的方法，所述方法包括：
在第一沉积步骤中在金属填充的互连结构元件上沉积第一层金属盖层，所述第一沉积步骤为在含有金属离子源和还原剂的无电镀浴中连续无电镀金属沉积；和
在第二沉积步骤中在第一层金属盖层上沉积第二层金属盖层，所述第二步骤与第一沉积步骤不同，从而形成多层金属盖，并成为与所述金属填充的互连结构元件不同的永久性元件。
2.如权利要求1所述的方法，其中所述的第二沉积步骤是一个无电镀沉积步骤；和
所述第一沉积步骤是与第二沉积步骤不同的，其中第一沉积步骤采用一个第一无电镀溶液，所述第一无电镀溶液是一与第二无电镀溶液成分不同，并且为单独准备的第一溶液；第二无电镀溶液具有一个在第二沉积步骤中采用的第二溶液成分。
3.如权利要求1所述的方法，其中所述的第一沉积步骤采用第一无电镀溶液，其包括钴离子源和硼烷基还原剂。
4.如权利要求1所述的方法，其中所述的第一沉积步骤是自矫正的，第一金属盖层选择性地沉积在金属填充的互连结构元件上；所述第二沉积步骤是自矫正的，第二金属盖层选择性地沉积在第一金属盖层上。
5.如权利要求1所述的方法，其中所述的金属填充的互连结构元件是一个铜填充的互连结构元件，所述第一金属盖层包括基本上一个与铜不能互融的金属或金属合金。
6.如权利要求1所述的方法，其中所述的第一沉积步骤采用第一无电镀溶液，其包括钴离子源和硼烷基还原剂；
所述第二沉积步骤是无电镀的，其采用第二无电镀溶液，其包括钴离子源和硼烷基还原剂，但是所述第二无电镀溶液不同于第一无电镀溶液并且是单独准备的。
7.如权利要求1所述的方法，其中所述的第一沉积步骤采用第一无电镀溶液，其包括钴离子源和硼烷基还原剂；
所述第二沉积步骤是无电镀的，其采用第二无电镀溶液，其包括镍离子源和还原剂。
8.如权利要求1所述的方法，其中所述的第一沉积步骤采用第一无电镀溶液，其包括钴离子源和硼烷基还原剂；
所述第二沉积步骤是无电镀的，其采用第二无电镀溶液，其包括镍离子源和还原剂。
9.如权利要求1所述的方法，其中所述的第二沉积步骤是无电镀的，其参数pH值、沉积温度、液体流动速率、浴的搅动、基质的旋转、和所有这些参数的组合与第一沉积步骤不同。
10.如权利要求1所述的方法，其中所述的第一金属盖层基本上是连续的，且其厚度大约为5-50埃。
11.如权利要求1所述的方法，其中所述的第一金属盖层基本上是连续的，且其厚度大约为5-50埃；
第二金属盖层的厚度大于100埃。
12.如权利要求1所述的方法，其中所述的第一金属盖层是不连续的，并且基本上是不接合的。
13.如权利要求1所述的方法，其中包括在所述第一沉积步骤和所述第二沉积步骤之间的不连续沉积。
14.如权利要求1所述的方法，其中所述的第一金属盖层和所述第二金属盖层包括钴基合金。
15.如权利要求1所述的方法，其中所述的第一金属盖层包括钴基合金，所述第二金属盖层包括镍基合金。
16.如权利要求1所述的方法，其中还包括在不同于所述第二沉积步骤的第三沉积步骤中在所述第二金属盖层上沉积第三金属盖层。
17.如权利要求1所述的方法，包括在沉积第一金属盖层之前在所述金属互连结构元件上沉积一不连续的、基本上不接合的钴晶种。
18.如权利要求1所述的方法，其中所述金属填充的互连结构元件是一个铜填充的互连结构元件；
所述第二沉积步骤是一个无电镀沉积步骤；
所述第一沉积步骤与第二沉积步骤的不同之处在于，第一沉积步骤采用一个第一无电镀溶液，所述第一无电镀溶液是一个与第二无电镀溶液成分不同，并单独准备的第一溶液；第二无电镀溶液具有一个在第二沉积步骤中采用的第二溶液成分。
19.如权利要求1所述的方法，其中所述金属填充的互连结构元件是铜填充的互连结构元件；
所述第二沉积步骤是是无电镀沉积，其是自矫正的，第二金属盖层选择性地沉积在第一金属盖层上；
所述第一沉积步骤是自矫正的，第一金属盖层选择性地沉积在第一金属盖层上；
所述第一沉积步骤与第二沉积步骤的不同之处在于，第一沉积步骤采用一第一无电镀溶液，所述第一无电镀溶液是一与第二无电镀溶液成分不同，并单独准备的第一溶液；第二无电镀溶液具有一在第二沉积步骤中采用的第二溶液成分。
20.如权利要求1所述的方法，其中所述的金属填充的互连结构元件是铜填充的互连结构元件；
所述第二沉积步骤是是无电镀沉积；
所述第一沉积步骤与第二沉积步骤的不同之处在于，第一沉积步骤采用一个第一无电镀溶液，所述第一无电镀溶液是一与第二无电镀溶液成分不同，并单独准备的第一溶液；第二无电镀溶液具有一在第二沉积步骤中采用的第二溶液成分；
第二金属盖层的厚度大于100埃；
第一金属盖层包括一个钴基合金，其厚度大于100埃。
21.如权利要求1所述的方法，其中所述的金属填充的互连结构元件是铜填充的互连结构元件；
所述第二沉积步骤是是无电镀沉积；
所述第一沉积步骤与第二沉积步骤的不同之处在于，第一沉积步骤采用一第一无电镀溶液，所述第一无电镀溶液是一与第二无电镀溶液成分不同，并单独准备的第一溶液；第二无电镀溶液具有一在第二沉积步骤中采用的第二溶液成分；
第二金属盖层的厚度大于100埃；
第一金属盖层包括一个钴基合金，其是不连续的，并且基本上是不接合的，其厚度大约为5-50埃。
22.如权利要求1所述的方法，其中所述的金属填充的互连结构元件是铜填充的互连结构元件；
所述第二沉积步骤是是无电镀沉积；
所述第一沉积步骤与第二沉积步骤的不同之处在于，第一沉积步骤采用一第一无电镀溶液，所述第一无电镀溶液是一与第二无电镀溶液成分不同，并单独准备的第一溶液；第二无电镀溶液具有一在第二沉积步骤中采用的第二溶液成分；
第二金属盖层包括一个镍基合金，其厚度大于大约100埃；
第一金属盖层包括一个钴基合金，其厚度大于大约100埃。
23.如权利要求1所述的方法，其中所述的金属填充的互连结构元件是铜填充的互连结构元件；
所述第二沉积步骤是是无电镀沉积；
所述第一沉积步骤与第二沉积步骤的不同之处在于，第一沉积步骤采用一第一无电镀溶液，所述第一无电镀溶液是一与第二无电镀溶液成分不同，并单独准备的第一溶液；第二无电镀溶液具有一在第二沉积步骤中采用的第二溶液成分；
第二金属盖层包括一个镍基合金，其厚度大于大约100埃；
第一金属盖层包括一个钴基合金，其是不连续的，并且基本上是不接合的，其厚度大约为5-50埃。
24.如权利要求1所述的方法，其中所述的金属填充的互连结构元件是铜填充的互连结构元件；
所述第二沉积步骤是是无电镀沉积；
所述第一沉积步骤与第二沉积步骤的不同之处在于，第一沉积步骤采用一第一无电镀溶液，所述第一无电镀溶液是一与第二无电镀溶液成分不同，并单独准备的第一溶液；第二无电镀溶液具有一在第二沉积步骤中采用的第二溶液成分；
所述第一无电镀溶液成分包括一个硼烷基化合物作为主还原剂；第一二无电镀溶液成分包括一个非硼烷基化合物作为主还原剂；
第二金属盖层的厚度大于大约100埃；
第一金属盖层包括一个钴基合金，其厚度大于100埃。
25.如权利要求1所述的方法，其中所述的金属填充的互连结构元件是铜填充的互连结构元件；
所述第二沉积步骤是是无电镀沉积；
所述第一沉积步骤与第二沉积步骤的不同之处在于，第一沉积步骤采用一第一无电镀溶液，所述第一无电镀溶液是一与第二无电镀溶液成分不同，并单独准备的第一溶液；第二无电镀溶液具有一在第二沉积步骤中采用的第二溶液成分；
所述第一无电镀溶液成分包括一个硼烷基化合物作为主还原剂；第一二无电镀溶液成分包括一个非硼烷基化合物作为主还原剂；
第二金属盖层的厚度大于100埃；
第一金属盖层包括一个钴基合金，其厚度大约5-50埃。
26.如权利要求1所述的方法，其中所述的金属填充的互连结构元件是铜填充的互连结构元件；
所述第二沉积步骤是是无电镀沉积；
所述第一沉积步骤与第二沉积步骤的不同之处在于，第一沉积步骤采用一个第一无电镀溶液，所述第一无电镀溶液是一个与第二无电镀溶液成分不同，并单独准备的第一溶液；第二无电镀溶液具有一个在第二沉积步骤中采用的第二溶液成分；
所述第一无电镀溶液成分包括一个硼烷基化合物作为主还原剂；
第二无电镀溶液成分包括一个次磷酸盐化合物作为主还原剂；第二金属盖层的厚度大于100埃；
第一金属盖层包括一个钴基合金，其厚度大于100埃。
27.如权利要求1所述的方法，其中所述的金属填充的互连结构元件是铜填充的互连结构元件；
所述第二沉积步骤是是无电镀沉积；
所述第一沉积步骤与第二沉积步骤的不同之处在于，第一沉积步骤采用一个第一无电镀溶液，所述第一无电镀溶液是一个与第二无电镀溶液成分不同，并单独准备的第一溶液；第二无电镀溶液具有一个在第二沉积步骤中采用的第二溶液成分；
所述第一无电镀溶液成分包括一个硼烷基化合物作为主还原剂；
第二无电镀溶液成分包括一个次磷酸盐化合物作为主还原剂；第二金属盖层的厚度大于100埃；
第一金属盖层包括一个钴基合金，其厚度大约为5-50埃。
28.一种形成多层金属盖的方法，其中所述的盖在一个电介质层的金属填充的互连结构元件上，所述电介质层与一个多层的集成电路装置成一体，所述方法包括：
在第一沉积步骤中在金属填充互连结构元件上沉积第一层金属盖层，所述第一步骤为贵金属在溶液中的沉浸沉积，所述溶液中包括贵金属离子；和
在第二沉积步骤中在第一层金属盖层上沉积第二层金属盖层，所述第二步骤与第一沉积步骤不同；和
在第三沉积步骤中在第二层金属盖层上沉积第三层金属盖层，所述第三步骤与第二沉积步骤不同。
29.如权利要求28的方法，其中在第二沉积步骤中，从一个包括金属离子和还原剂的无电镀浴中连续无电镀金属沉积，在第一层金属盖层上沉积第二层金属盖层。
30.如权利要求28的方法，其中在第二沉积步骤中，从一个包括金属离子和还原剂的无电镀浴中连续无电镀金属沉积，在第一层金属盖层上沉积第二层金属盖层；
在第三沉积步骤中，，从一个包括金属离子和还原剂的无电镀浴中连续无电镀金属沉积，在第二层金属盖层上沉积第三层金属盖层。
31.如权利要求28的方法，其中沉积的第一金属盖层包括沉积一钯层，其是非连续的，并且基本上是不接合的，其用作第二沉积步骤中的晶种层。
32.如权利要求28的方法，其中沉积的第一金属盖层包括沉积一个钯层，其是非连续的，并且基本上是不接合的，其用作第二沉积步骤中的晶种层；
在第二沉积步骤中，从一个包括金属离子和还原剂的无电镀浴中连续无电镀金属沉积，在第一层金属盖层上沉积第二层金属盖层。
33.如权利要求28的方法，其中沉积的第一金属盖层包括沉积一个钯层，其是非连续的，并且基本上是不接合的，其用作第二沉积步骤中的晶种层；
在第二沉积步骤中，从一个包括金属离子和还原剂的无电镀浴中连续无电镀金属沉积，在第一层金属盖层上沉积第二层金属盖层；
在第三沉积步骤中，从一个包括金属离子和还原剂的无电镀浴中连续无电镀金属沉积，在第二层金属盖层上沉积第三层金属盖层。
34.如权利要求28的方法，其中沉积的第一金属盖层包括沉积一个钯层，其基本上是连续的，其厚度大约为5-50埃。
35.如权利要求28的方法，其中沉积的第一金属盖层包括沉积一个钯层，其基本上是连续的，其厚度大约为5-50埃；
在第二沉积步骤中，从一个包括金属离子和还原剂的无电镀浴中连续无电镀金属沉积，在第一层金属盖层上沉积第二层金属盖层。
36.如权利要求28的方法，其中沉积的第一金属盖层包括沉积一个钯层，其基本上是连续的，其厚度大约为5-50埃；
在第二沉积步骤中，从一个包括金属离子和还原剂的无电镀浴中连续无电镀金属沉积，在第一层金属盖层上沉积第二层金属盖层；
在第三沉积步骤中，从一个包括金属离子和还原剂的无电镀浴中连续无电镀金属沉积，在第二层金属盖层上沉积第三层金属盖层。
37.如权利要求28的方法，其中所述的第三沉积步骤为一无电镀沉积处理；和
所述第二沉积步骤与第三沉积步骤的不同之处在于，第二沉积步骤采用一个第二无电镀溶液，所述第二无电镀溶液是一个与第三无电镀溶液成分不同，并单独准备的第二溶液；第三无电镀溶液具有一个在第三沉积步骤中采用的第三溶液成分。
38.如权利要求28的方法，其中所述的第二沉积步骤采用一个无电镀溶液，其包括钴离子源和还原剂。
39.如权利要求28的方法，其中所述第二沉积步骤是自矫正的，第二金属盖层选择性地沉积在第一金属盖层上；所述第二沉积步骤是自矫正的，第三金属盖层选择性地沉积在第二金属盖层上。
40.如权利要求28的方法，其中所述的金属填充的互连结构元件是一铜填充的互连结构元件，所述第二金属盖层包括基本上一个与铜不能互融的金属或金属合金。
41.如权利要求28的方法，其中所述的第二沉积步骤采用第二无电镀溶液，其包括钴离子源和还原剂；
所述第三沉积步骤是无电镀的，其采用第三无电镀溶液，其包括钴离子源和还原剂，但是所述第三无电镀溶液不同于第二无电镀溶液并是单独准备的。
42.如权利要求28所述的方法，其中所述的第二沉积步骤采用第二无电镀溶液，其包括钴离子源和还原剂；所述第三沉积步骤是无电镀的，其采用第三无电镀溶液，其包括镍离子源和还原剂。
43.如权利要求28所述的方法，其中所述的第三沉积步骤是无电镀处理，其参数pH值、沉积温度与第二沉积步骤不同。
44.如权利要求28所述的方法，其中所述的第一金属盖层基本上是连续的，其具有厚度大约为5-50埃；第二金属盖层的厚度大于100埃。
45.如权利要求28所述的方法，包括在所述第一沉积步骤和所述第二沉积步骤之间，及在所述第二沉积步骤和所述第三沉积步骤之间的不连续沉积。
46.如权利要求28所述的方法，其中所述的第二金属盖层和所述第三金属盖层包括钴基合金。
47.如权利要求28所述的方法，其中所述的第二金属盖层包括钴基合金，所述第三金属盖层包括镍基合金。
48.如权利要求28所述的方法，进一步还包括在不同于所述第三沉积步骤的第四沉积步骤中沉积第四金属盖层在所述第三金属盖层上。
49.如权利要求28所述的方法，其中所述的金属填充的互连结构元件是一个铜填充的互连结构元件；
所述第三沉积步骤是无电镀处理；
所述第二沉积步骤与第三沉积步骤的不同之处在于，第二沉积步骤采用一个第二无电镀溶液，所述第二无电镀溶液是一个与第三无电镀溶液成分不同，并单独准备的第二溶液；第三无电镀溶液具有一个在第三沉积步骤中采用的第三溶液成分。
50.如权利要求28的方法，其中所述的金属填充的互连结构元件是铜填充的互连结构元件；
所述第二沉积步骤是是无电镀沉积，其是自矫正的，第二金属盖层选择性地沉积在第一金属盖层上；所述第三沉积步骤是自矫正的，第三金属盖层选择性地沉积在第二金属盖层上；
所述第二沉积步骤与第三沉积步骤的不同之处在于，第二沉积步骤采用一个第二无电镀溶液，所述第二无电镀溶液是一个与第三无电镀溶液成分不同，并单独准备的第二溶液；第三无电镀溶液具有一个在第三沉积步骤中采用的第三溶液成分。
51.如权利要求28所述的方法，其中所述的金属填充的互连结构元件是铜填充的互连结构元件；
所述第三沉积步骤是是无电镀沉积；
所述第二沉积步骤与第三沉积步骤的不同之处在于，第二沉积步骤采用一个第二无电镀溶液，所述第二无电镀溶液是一个与第三无电镀溶液成分不同，并单独准备的第二溶液；第三无电镀溶液具有一个在第三沉积步骤中采用的第三溶液成分；
第三金属盖层的厚度大于大约100埃；
第二金属盖层包括一个钴基合金，其厚度大于100埃。
52.如权利要求28所述的方法，其中所述的金属填充的互连结构元件是铜填充的互连结构元件；
所述第二和第三沉积步骤是是无电镀沉积；
所述第二沉积步骤与第三沉积步骤的不同之处在于，第二沉积步骤采用一个第二无电镀溶液，所述第二无电镀溶液是一个与第三无电镀溶液成分不同，并单独准备的第二溶液；第三无电镀溶液具有一个在第三沉积步骤中采用的第三溶液成分；
第三金属盖层包括一个镍基合金，其厚度大于100埃；
第二金属盖层包括一个钴基合金，其厚度大于100埃。
53.一种形成多层金属盖的方法，所述盖在一电介质层的金属填充的互连结构元件上，所述电介质层与一个多层的集成电路装置成一体，所述方法包括：
在第一沉积步骤中沉积一个催化的第一层金属盖层在金属填充的互连结构元件上；和
在第二沉积步骤中沉积第二层金属盖层在第一层金属盖层上，所述第二步骤包括自催化沉积和由第一层金属盖层催化的自催化沉积。
54.如权利要求53所述的方法，其中所述第一沉积步骤为贵金属在溶液中的沉浸沉积，所述溶液中包括贵金属离子。
55.如权利要求28的方法，所述第一沉积步骤包括Pd在溶液中的沉浸沉积，所述溶液中包括钯离子；所述第二沉积步骤包括无电镀沉积一个钴基，其采用一个次磷酸盐基还原剂和一个硼烷基还原剂。
56.一种在一电介质层的金属填充的互连结构元件上的多层盖，所述电介质层与一个多层的集成电路装置成一体，包括：
在所述金属填充的互连结构元件上的第一金属盖层；
在所述第一金属盖层上的第二金属盖层；所述第一和第二金属盖层是所述多层金属盖上的永久性元件，但是与所述金属填充互连结构元件不同。
57.一种在一电介质层的金属填充互连结构元件上的多层盖，所述电介质层与一个多层的集成电路装置成一体，所述多层盖由权利要求1-55之一的方法形成。
CNB200580027603XA 2004-06-14 2005-06-13 在电子装置集成电路上的金属互连结构元件盖 Expired - Fee Related CN100573845C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/867,346 US7268074B2 (en) 2004-06-14 2004-06-14 Capping of metal interconnects in integrated circuit electronic devices
US10/867,346 2004-06-14

Publications (2)

Publication Number Publication Date
CN101032015A true CN101032015A (zh) 2007-09-05
CN100573845C CN100573845C (zh) 2009-12-23

Family

ID=35004151

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200580027603XA Expired - Fee Related CN100573845C (zh) 2004-06-14 2005-06-13 在电子装置集成电路上的金属互连结构元件盖

Country Status (6)

Country Link
US (2) US7268074B2 (zh)
EP (1) EP1771878A1 (zh)
JP (1) JP2008503093A (zh)
CN (1) CN100573845C (zh)
TW (1) TW200629385A (zh)
WO (1) WO2005124855A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832197A (zh) * 2011-06-15 2012-12-19 中芯国际集成电路制造(上海)有限公司 金属互连结构及其形成方法
CN104347493A (zh) * 2013-07-29 2015-02-11 国际商业机器公司 半导体及其制造方法
CN106463396A (zh) * 2014-02-05 2017-02-22 应用材料公司 防止铜扩散的电介质/金属阻挡体集成
CN110073039A (zh) * 2016-12-16 2019-07-30 托普索公司 在用于固体氧化物电池堆的互联上沉积涂层

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2868085B1 (fr) * 2004-03-24 2006-07-14 Alchimer Sa Procede de revetement selectif d'une surface composite, fabrication d'interconnexions en microelectronique utilisant ce procede, et circuits integres
US7871933B2 (en) * 2005-12-01 2011-01-18 International Business Machines Corporation Combined stepper and deposition tool
US7704306B2 (en) * 2006-10-16 2010-04-27 Enthone Inc. Manufacture of electroless cobalt deposition compositions for microelectronics applications
US7745282B2 (en) * 2007-02-16 2010-06-29 International Business Machines Corporation Interconnect structure with bi-layer metal cap
US20090155468A1 (en) * 2007-12-17 2009-06-18 Enthone Inc. Metrology in electroless cobalt plating
EP2255024A2 (en) * 2008-01-24 2010-12-01 Basf Se Electroless deposition of barrier layers
US9048088B2 (en) * 2008-03-28 2015-06-02 Lam Research Corporation Processes and solutions for substrate cleaning and electroless deposition
US20100055422A1 (en) * 2008-08-28 2010-03-04 Bob Kong Electroless Deposition of Platinum on Copper
DE102009010844B4 (de) * 2009-02-27 2018-10-11 Advanced Micro Devices, Inc. Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
US8809183B2 (en) 2010-09-21 2014-08-19 International Business Machines Corporation Interconnect structure with a planar interface between a selective conductive cap and a dielectric cap layer
EP2535929A1 (en) 2011-06-14 2012-12-19 Atotech Deutschland GmbH Wire bondable surface for microelectronic devices
US8895441B2 (en) 2012-02-24 2014-11-25 Lam Research Corporation Methods and materials for anchoring gapfill metals
US8659173B1 (en) 2013-01-04 2014-02-25 International Business Machines Corporation Isolated wire structures with reduced stress, methods of manufacturing and design structures
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
US10079174B2 (en) 2014-04-30 2018-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
US20150357236A1 (en) 2014-06-08 2015-12-10 International Business Machines Corporation Ultrathin Multilayer Metal Alloy Liner for Nano Cu Interconnects
US10325876B2 (en) * 2014-06-25 2019-06-18 Nxp Usa, Inc. Surface finish for wirebonding
US9793232B1 (en) * 2016-01-05 2017-10-17 International Business Machines Corporation All intermetallic compound with stand off feature and method to make
US9768063B1 (en) 2016-06-30 2017-09-19 Lam Research Corporation Dual damascene fill
KR102566586B1 (ko) * 2016-07-18 2023-08-16 바스프 에스이 보이드 없는 서브미크론 피쳐 충전을 위한 첨가제를 포함하는 코발트 도금용 조성물
WO2018236331A1 (en) * 2017-06-18 2018-12-27 Intel Corporation METALLIC STRUCTURES FOR COMPONENTS OF INTEGRATED CIRCUITS
US11355442B2 (en) 2019-05-10 2022-06-07 International Business Machines Corporation Forming self-aligned multi-metal interconnects

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122215A (en) * 1976-12-27 1978-10-24 Bell Telephone Laboratories, Incorporated Electroless deposition of nickel on a masked aluminum surface
US4692349A (en) * 1986-03-03 1987-09-08 American Telephone And Telegraph Company, At&T Bell Laboratories Selective electroless plating of vias in VLSI devices
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
US4770899A (en) * 1987-06-10 1988-09-13 Unisys Corporation Method of coating copper conductors on polyimide with a corrosion resistant metal, and module produced thereby
US5240497A (en) * 1991-10-08 1993-08-31 Cornell Research Foundation, Inc. Alkaline free electroless deposition
US5380560A (en) * 1992-07-28 1995-01-10 International Business Machines Corporation Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition
US5382447A (en) * 1993-12-02 1995-01-17 International Business Machines Corporation Process for fabricating improved multilayer interconnect systems
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
US5549808A (en) * 1995-05-12 1996-08-27 International Business Machines Corporation Method for forming capped copper electrical interconnects
US5846598A (en) * 1995-11-30 1998-12-08 International Business Machines Corporation Electroless plating of metallic features on nonmetallic or semiconductor layer without extraneous plating
US6060176A (en) * 1995-11-30 2000-05-09 International Business Machines Corporation Corrosion protection for metallic features
US5891513A (en) * 1996-01-16 1999-04-06 Cornell Research Foundation Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
EP0936950A4 (en) * 1996-11-14 2006-06-14 John P Hunter Jr SPRAYER FOR ROOFS AND OTHER SURFACES
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
JP3545177B2 (ja) * 1997-09-18 2004-07-21 株式会社荏原製作所 多層埋め込みＣｕ配線形成方法
US6144096A (en) * 1998-10-05 2000-11-07 Advanced Micro Devices, Inc. Low resistivity semiconductor barrier layers and manufacturing method therefor
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
US6259160B1 (en) * 1999-04-21 2001-07-10 Advanced Micro Devices, Inc. Apparatus and method of encapsulated copper (Cu) Interconnect formation
US6457234B1 (en) 1999-05-14 2002-10-01 International Business Machines Corporation Process for manufacturing self-aligned corrosion stop for copper C4 and wirebond
US6323128B1 (en) * 1999-05-26 2001-11-27 International Business Machines Corporation Method for forming Co-W-P-Au films
US6413854B1 (en) 1999-08-24 2002-07-02 International Business Machines Corp. Method to build multi level structure
US6153935A (en) * 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
US6455425B1 (en) * 2000-01-18 2002-09-24 Advanced Micro Devices, Inc. Selective deposition process for passivating top interface of damascene-type Cu interconnect lines
JP4055319B2 (ja) * 2000-02-18 2008-03-05 ソニー株式会社 半導体装置の製造方法
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR20020074175A (ko) * 2000-10-26 2002-09-28 가부시키 가이샤 에바라 세이사꾸쇼 무전해도금장치 및 방법
US6551931B1 (en) * 2000-11-07 2003-04-22 International Business Machines Corporation Method to selectively cap interconnects with indium or tin bronzes and/or oxides thereof and the interconnect so capped
JP2002226974A (ja) * 2000-11-28 2002-08-14 Ebara Corp 無電解Ｎｉ−Ｂめっき液、電子デバイス装置及びその製造方法
JP3650025B2 (ja) * 2000-12-04 2005-05-18 シャープ株式会社 プラズマプロセス装置
US6977224B2 (en) * 2000-12-28 2005-12-20 Intel Corporation Method of electroless introduction of interconnect structures
JP3963661B2 (ja) 2001-05-10 2007-08-22 株式会社荏原製作所 無電解めっき方法及び装置
US6717189B2 (en) * 2001-06-01 2004-04-06 Ebara Corporation Electroless plating liquid and semiconductor device
JP2002367998A (ja) * 2001-06-11 2002-12-20 Ebara Corp 半導体装置及びその製造方法
US6645567B2 (en) * 2001-12-19 2003-11-11 Intel Corporation Electroless plating bath composition and method of using
US20030116439A1 (en) * 2001-12-21 2003-06-26 International Business Machines Corporation Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
US20030143837A1 (en) * 2002-01-28 2003-07-31 Applied Materials, Inc. Method of depositing a catalytic layer
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
KR20050004156A (ko) * 2002-05-17 2005-01-12 가부시키가이샤 에바라 세이사꾸쇼 기판처리장치 및 기판처리방법
US6709561B1 (en) * 2002-11-06 2004-03-23 Eci Technology, Inc. Measurement of the concentration of a reducing agent in an electroless plating bath
US6881437B2 (en) * 2003-06-16 2005-04-19 Blue29 Llc Methods and system for processing a microelectronic topography
JP2005056945A (ja) * 2003-08-08 2005-03-03 Hitachi Ltd 半導体装置の製造方法
US6924232B2 (en) * 2003-08-27 2005-08-02 Freescale Semiconductor, Inc. Semiconductor process and composition for forming a barrier material overlying copper
US7205233B2 (en) 2003-11-07 2007-04-17 Applied Materials, Inc. Method for forming CoWRe alloys by electroless deposition
US7049234B2 (en) * 2003-12-22 2006-05-23 Intel Corporation Multiple stage electroless deposition of a metal layer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832197A (zh) * 2011-06-15 2012-12-19 中芯国际集成电路制造(上海)有限公司 金属互连结构及其形成方法
CN102832197B (zh) * 2011-06-15 2015-11-25 中芯国际集成电路制造(上海)有限公司 金属互连结构及其形成方法
CN104347493A (zh) * 2013-07-29 2015-02-11 国际商业机器公司 半导体及其制造方法
CN104347493B (zh) * 2013-07-29 2017-05-03 国际商业机器公司 半导体及其制造方法
CN106463396A (zh) * 2014-02-05 2017-02-22 应用材料公司 防止铜扩散的电介质/金属阻挡体集成
CN106463396B (zh) * 2014-02-05 2020-03-10 应用材料公司 防止铜扩散的电介质/金属阻挡体集成
CN110073039A (zh) * 2016-12-16 2019-07-30 托普索公司 在用于固体氧化物电池堆的互联上沉积涂层
CN110073039B (zh) * 2016-12-16 2021-05-28 托普索公司 在用于固体氧化物电池堆的互联上沉积涂层

Also Published As

Publication number Publication date
US20070298609A1 (en) 2007-12-27
US7268074B2 (en) 2007-09-11
US7393781B2 (en) 2008-07-01
TW200629385A (en) 2006-08-16
WO2005124855A1 (en) 2005-12-29
JP2008503093A (ja) 2008-01-31
CN100573845C (zh) 2009-12-23
EP1771878A1 (en) 2007-04-11
US20050275100A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
CN101032015A (zh) 在电子装置集成电路上的金属互连结构元件盖
CN1761534A (zh) 化学镀溶液和方法
JP5284314B2 (ja) 小型電子機器、その形成方法、およびシステム
US20140183050A1 (en) Tin or tin alloy plating liquid
CN1933143A (zh) 无电电镀溶液及半导体器件
US20020066671A1 (en) Seed layer deposition
CN1798868A (zh) 电镀淀积方法
CN1565047A (zh) 半导体器件的制造方法
CN104854260B (zh) 在贵金属电极上制造可线接合和可焊接表面的方法
PH12015500543B1 (en) Method for metallization of solar cell substrates
CN1623228A (zh) 导电无电镀沉积刻蚀停止层、衬垫层及通孔插塞在互连结构中的使用
TWI538042B (zh) 用以改善金屬黏附之活化製程
TW201211308A (en) Method for treating metal surfaces
JP4249164B2 (ja) はんだペースト組成物
CN101941311B (zh) 一种铜-金刚石复合镀层及其制备方法
TW200949010A (en) Electroless deposition of barrier layers
CN1285764C (zh) 无电电镀溶液
US9076773B2 (en) Wire bondable surface for microelectronic devices
TW558751B (en) Selective electroless deposition and interconnects made therefrom
TWI286340B (en) Composition and process for element displacement metal passivation
TWI342591B (en) Compositions for the electroless deposition of ternary materials for the semiconductor industry
CN111354626B (zh) 半导体器件及其制造方法
JP2003179058A (ja) 半導体装置の製造方法
EP2672520B1 (en) Method for electroless deposition of a copper layer, electroless deposited copper layer and semiconductor component comprising said electroless deposited copper layer
Inoue et al. Novel seed layer formation using direct electroless copper deposition on ALD-Ru layer for high aspect ratio TSV

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20100613