CN1784507A - 用于半导体工业中的三元材料的无电沉积用组合物 - Google Patents

用于半导体工业中的三元材料的无电沉积用组合物 Download PDF

Info

Publication number
CN1784507A
CN1784507A CN200480012649.XA CN200480012649A CN1784507A CN 1784507 A CN1784507 A CN 1784507A CN 200480012649 A CN200480012649 A CN 200480012649A CN 1784507 A CN1784507 A CN 1784507A
Authority
CN
China
Prior art keywords
copper
seconds
layer
metal
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200480012649.XA
Other languages
English (en)
Other versions
CN1784507B (zh
Inventor
A·沃斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BASF SE
Original Assignee
BASF SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BASF SE filed Critical BASF SE
Priority claimed from PCT/EP2004/004268 external-priority patent/WO2004099467A1/de
Publication of CN1784507A publication Critical patent/CN1784507A/zh
Application granted granted Critical
Publication of CN1784507B publication Critical patent/CN1784507B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及无电沉积的NiM－R(其中M＝Mo、W、Re、Cr，且R＝B或P)型三元含镍金属合金在半导体工业中的用途。本发明特别涉及这些沉积的三元含镍金属合金作为阻挡材料或作为选择性封装材料的用途，其用于防止半导体元件中铜的扩散和电迁移。

Description

用于半导体工业中的三元材料的无电沉积用组合物
本发明涉及通过无电方法沉积的NiMR型(其中M＝Mo、W、Re或Cr，且R＝B或P)三元含镍金属合金在半导体工业中作为阻挡材料或作为选择性封装材料的用途。特别地，本发明涉及一种通过在半导体元件上无电沉积而生产三元含镍金属合金层的方法，其中它们作为阻挡材料或作为选择性封装材料用于防止铜的扩散和电迁移。
现有技术
微电子元件互连密度的增加和速度需求已经导致导电带互连材料由常规的铝(合金)变为铜(Cu)。铜的使用导致在电迁移期间电阻低且稳定性较高，但以互连密度增加导致的导电带总电阻增加为代价。
然而，由于其进入基材(硅)或绝缘材料(例如二氧化硅)的高扩散活性，使用铜作为互连材料时需要使用所谓的扩散阻挡层。这些扩散阻挡层在铜互连之下使用，以保护绝缘材料并促进绝缘层和互连层之间的粘附。
这些元件操作期间的高循环频率导致电流密度增加，这可能导致互连层中导体材料的材料分离。这种称为电迁移的现象导致元件的高磨损率，这大大损害了其性能。
与铝相比，铜具有较高的熔点，这能够改进导电带的导电性能，从而导致防止电迁移失败的能力增加。
寿命和电迁移稳定性主要取决于铜/绝缘材料界面上可能的材料转移和交换作用，而并非取决于铜本身的晶面排列和晶粒间界的性质。因此，界面的质量对于材料交换是关键的。
已知的是，混入(掺杂)其他高熔点金属，例如难熔金属进一步提高其稳定性。改进的电迁移性能可通过与铜组合使用薄金属层实现。
这些导电合金同时还起到扩散阻挡层的作用，其防止铜和电荷载体的扩散。所述阻挡作用首先通过混入诸如磷的非金属组分而由三元合金的形态学特性引起，其次通过掺入外来原子以阻塞合金内沿晶粒间界优选的扩散路径而产生。
用铜互连生产元件的标准方法为所谓的金属镶嵌法。在该方法中，首先通过光刻(lithographic)方法和随后的干蚀刻方法在绝缘层中形成诸如导电带沟和接触孔的结构。随后，通过喷镀(PVD)或化学气相沉积(CVD)将扩散阻挡层和电接触层施加于导电带结构体，并用铜镀层将其填充。通常用于生产扩散阻挡层的材料为钽、钽氮化物、钛、钛氮化物、钨和钨氮化物等。所用电接触层为铜薄层。将使用化学机械抛光以除去过量的互连材料。
随着纵横比(导电带结构体的深度与宽度之比)增加，必须将甚至更薄的扩散阻挡层沉积在导电带沟和接触孔中。因此，通过例如PVD和CVD的方法得到均匀沉积的阻挡薄膜层变得越来越困难。
此外，已知的是电迁移作用主要出现在铜互连的表面。这是由于铜的表面结构被化学改性，所述改性由CMP期间的侵蚀和氧化过程引起。
铜互连通常在几个水平面上形成。由于在铜的表面上不存在用于防止铜扩散的阻挡层，因此必须在随后的互连层沉积之前，通常由非导电(电介)材料如碳化硅(SIC)或氮化硅(SiN)形成阻挡层。
这些电介材料，如SiC或SiN具有比SiO2更高的介电常数，并且通过电流方法施用于整个导电带结构体表面。这最终导致半导体元件总电阻增加，并因此有利地通过CMP选择性涂敷铜互连材料的表面。
方法的比较
美国专利4,019,910中描述了用于沉积含镍三元合金的混合物和生产方法。美国专利5,695,810中要求保护一种半导体工业中使用的CoWP/金属阻挡层的无电沉积方法。美国专利申请2002/0098681 A1还描述了用于改进使用铜互连的新型集成电路的电迁移稳定性的三元扩散阻挡层和CoWB、CoMoB、CoWP或CoSnP封装层的无电沉积。
美国专利申请2002/0036143 A1描述了一种无电沉积装置和一种用于由镍、钴、钨和钼组成的类似三元合金的自催化电镀方法。
CoWB、CoMoB和CoReB型无定形三元合金及其含磷同系物在US6,528,409 B1中要求保护其在密封用铜互连集成的特定多孔绝缘材料的孔的用途。
JP-A 2002-93747描述了一种由CoWP、CoMoP、NiWP或NiMoP组成，钼含量为0.2-2原子重量％的导电结构体及其生产，一种元件及其生产。
发明目的
因此，本发明的目的是提供用于导电结构体无电沉积的组合物和一种生产该结构体，确切的说作为用于防止作为互连材料施用的铜的扩散的阻挡层的结构体的方法，所述方法包括清洁和活化步骤，这使得结构体以简单和廉价的方法在催化活化后沉积在电介体(例如SiO2、SiOC、SiN或SiC)上或直接沉积在铜互连上。
本发明进一步的目的是提供用于阻挡层的均匀层生长且同时使无电沉积浴液的浴液使用寿命延长的合适添加剂，以防止由于水溶液中存在还原剂而引起的自发化学分解。
该目的通过根据权利要求1的方法和根据权利要求2-10的具体实施方案中的方法实现。该目的还通过由根据权利要求1-10的方法生产，通过无电方法沉积的NiMR型(其中M＝Mo、W、Re或Cr，且R＝B或P)三元含镍金属合金实现，该合金用作用于防止半导体元件上铜的扩散和电迁移的阻挡层或选择性封装材料。
本发明因此还涉及一种用于NiMR型(其中M＝Mo、W、Re或Cr，R＝B或P)三元含镍金属合金无电沉积的组合物，所述组合物可用于根据权利要求1-10的方法，并且其在水溶液中以合适的浓度包含NiSO4×6H2O、Na2WO4、Na2MoO4、KReO4、NaH2PO2或CoSO4×7H2O以及任选的额外添加剂。本发明组合物特别具有4.5-9.0的pH。若需要的话，这些组合物可包含选自如下的添加剂：Na3C6H5O7×2H2O、C4H6O4、Na2C4H4O4×6H2O、2，2-联吡啶、硫代二乙酸、二硫代二乙酸、Triton X-114、Brii 58、二甲氨基硼烷(DMAB)、Na2C2H3O2、C3H6O3(90％)、NH4SO4和RE610(RE610：聚(氧乙烯)苯基醚磷酸钠)。
为在芯片，甚至在减小的元件结构体中获得高信号传输速度，引入导电带互连用替换材料和新方法步骤是关键条件。在铜多层互连的制造工艺中扩散阻挡层不可避免的应用和同时的多孔绝缘材料的集成能够解决许多根本性问题。这不但涉及到阻挡材料本身的选择，还涉及到无电(自催化)沉积工艺的选择。
在尝试实现本发明目的的同时，开发了一种用于例如通过Pd催化剂核清洁和活化的新方法。通过铜电镀(电解)的已知方法进行的铜导电带和接触孔的常规双镶嵌结构化在此处代表了边界条件，限制了材料和生产工艺的选择并由此限制了将材料和生产工艺整合到工艺制造方法中。
如ITRS蓝图(International Technology Roadmap for Semiconductors(国际半导体技术蓝图)2002修订，互连，SIA San Jose，CA，2002，第74-78页)中所提及的用于下一步CMOS工艺的≤90nm的厚度，厚度小于10nm的阻挡层代表了对阻挡材料和与该类薄层在具有高纵横比的结构体中以均匀层厚度沉积的相关生产工艺的主要挑战。
铜互连操作可靠性的关键因素是扩散阻挡层的稳定性，所述扩散阻挡层用于防止铜物质扩散进入相邻的绝缘夹层和活性晶体管区。
通过组合物的特定优化，在合金中得到高重量比的高熔点金属，在需要的厚度范围内还可实现三元扩散阻挡层薄层或上层形态的优化。
此时，将铜作为导体用于生产导电带结构体并将其沉积在另一材料上。为使这种材料与铜分隔，将三元导电NiMR金属合金用作所谓的扩散阻挡层。如果该底层材料为绝缘体，进行催化活化以使NiMR可通过无电方法沉积。如果该底层材料具有催化活性且导电，例如喷镀的Co金属，NiMR沉积可在不进行预活化下进行。借助以该方式沉积的起阴极作用的NiMR阻挡层，随后通过电镀施用用于铜互连的铜。所述施用可直接在阻挡材料上进行而无需额外的活化或使用电接触层或成核层。
该类含镍合金材料的进一步应用在于：在CMP平面化或干蚀刻工艺在该铜导电带结构体上选择性无电沉积用于封装裸露的铜表面的NiMR阻挡层，以防止氧化、引起的薄膜应力和改进的电迁移稳定性。NiMR层的生长通过代替法引发，其中将Pd催化剂核(活化)沉积在铜表面。由于铜的催化活性比例如Au、Ni、Pd、Co或Pt的那些低，借助次磷酸盐作为还原剂的无电沉积中需要该类引发。在常规活化方法(通过用Pd溶胶氧化Sn离子而还原Pd离子)中，难以在铜互连上选择性产生催化剂层。Pd核粘附在整个表面，并且不可能进行选择性无电沉积。还可在预先将铜表面清洁或脱氧之后，通过加入其他还原剂如DMAB改性无电沉积溶液而直接进行NiMR层生长的引发。
在所有应用中，金属扩散阻挡层的使用在铜互连膜和阻挡材料之间产生改进的粘附。
本发明提供了包含用于稳定开发的无电沉积用混合物的添加剂，即用于稳定热力学亚稳态的添加剂的组合物。这导致沉积浴液使用寿命延长。同时，这些添加剂的添加在该过程中促进了恒定和均匀的层生长，同时减小了具有增加的纵横比的集成元件中的导电带和接触孔的尺寸。
本发明因此涉及一种通过在催化活化的绝缘层上，例如在用喷镀的钴活化的SiO2上无电沉积而生产作为阻挡层的导电结构体的新方法，所述阻挡层在铜互连之下用作所谓的组合扩散阻挡层和成核层，并且进一步在铜互连表面上用作封装阻挡层。
本发明方法特征尤其在于将NiReP、NiMoP、NiWP、NiReB、NiMoB、NiWB、NiRePB、NiMoPB或NiWPB合金用作阻挡层。
提高阻挡层热稳定性的难熔金属级分以较高原子百分数存在于合金中，例如钼为高达24原子％，Re为高达23原子％，钨为高达15原子％。
本发明尤其涉及一种在由铜构成的金属基材的表面无电沉积薄金属合金膜的方法，该方法包括以下步骤：
将铜互连表面清洁(脱氧)，如必要的话，随后活化互连表面，和
提供预先制备的自催化电镀液，和
随后用预先制备的化学电镀液喷涂基材，或将基材浸在预先制备的化学电镀液中。
具体而言，这是一种用于薄金属层无电沉积的方法，其中薄金属合金膜的金属包括选自Ni、Co、Pd、Ag、Rh、Ru、Re、Pt、Sn、Pb、Mo、W和Cr的金属，优选选自Cu、Ag、Co、Ni、Pd和Pt的金属。
该方法优选使用基本上不含表面活性物质的自催化电镀液进行。
然而，所用基液还可为包含至少一种表面活性物质的自催化电镀液。若需要的话，可将添加剂，例如用于延长电镀液的浴液使用寿命的稳定剂加入该溶液中。
还可以将用于改进层性能和扩散阻挡层特性的添加剂加入该方法使用的电镀液中。
不含氨和氢氟酸的混合物可有利在该方法中用于例如通过Pd催化剂核清洁和活化铜互连表面。
与现有技术的划界
新配制的含水组合物可用于组合的扩散阻挡层和成核层的无电沉积。使用根据本发明的组合物时，后者可以单工艺步骤进行。然而，该组合物还可用于沉积铜互连上的封装材料。
当使用所谓的多孔绝缘材料时，无电沉积方法特别适于扩散阻挡层的选择性沉积。众所周知，常规的PVD方法和CVD前体渗透这些材料的相对机械不稳定的孔，在阻挡层的沉积期间，这些空隙可能被部分密封或封闭。
可通过本发明方法，使用本发明组合物，通过无电电镀方法将三元合金材料沉积为薄膜厚度小于200的非常薄且有效的阻挡膜。因此与常规技术相比，就互连的表面性质、均匀梯度覆盖和侧面涂敷而言，它们更能满足超大规模集成(ULSI)电路中导电带尺寸的要求。
这些导电合金材料作为封装层的特定应用的具体优点在于阻挡层在作为互连材料的铜上的选择性沉积。
就铜扩散而言，高含量的高熔点金属，例如高达24原子％的钼有利地提供改进的扩散阻挡层性能。
NiMoP合金是用于在铜上无电沉积的优选材料，因为少量的钼增加了合金的热稳定性并因此改进了对铜的扩散阻力。
按照本发明使用的三元阻挡材料还具有高的电导率和小于250μΩcm的低电阻率。由于元件结构体变得更小，这导致信号传输延迟(“RC延迟”)减小。
与诸如SiC或SiN的电介材料相比，导电带的总电阻和在元件操作期间由于电迁移作用产生的失效概率被降到最低，甚至在某些情况下通过适当选择工艺参数以及通过连续的工艺监测得到抑制。
本发明导电三元阻挡层的使用就铜/金属扩散阻挡层/绝缘基体界面而言产生改进的界面性质。铜物质的扩散和电迁移现象通过在金属/金属界面增加活化能量传输壁垒得到抑制。
同时，金属相互间的强键增加了阻挡层与铜互连材料之间的粘附力，并且与诸如SiC或SiN的初始电介材料相比，其有助于更有利地产生细密的互连。
此外，改性组合物能够延长本发明无电沉积浴液的浴液使用寿命(稳定化)。同时，沉积合金的形态和层生长就阻挡作用而言被正面影响。
沉积浴液使用寿命的延长导致化学品消耗降低。此外，减少了生产工艺中涉及的操作，并因此还将低了生产成本。此外，添加剂的加入促进了恒定、均匀的层生长，同时减小了具有增加的纵横比的集成元件中的导电带和接触孔的尺寸。
本发明的其他优点体现在用于以一个工艺步骤由水溶液生产所谓的组合扩散阻挡层和成核层的三元合金的无电沉积方法中。
直接优点是简化了工艺流程，通过用来自水溶液的铜直接进行随后的电镀(图1)而在半导体工业中省略了生产集成电路的单独工艺步骤。因此，如半导体工业中所常用的那样，湿化学簇沉积(cluster deposition)单元中的完全湿化学加工程序是可行的(图1)。
当阴极接触时，将铜电镀以在三元金属阻挡层上互连。例如通过化学/机械抛光(CMP)除去位于接触孔和互连沟之上的过量电解沉积铜后，清洁铜的表面。随后可以通过离子电镀法(“胶结”，通过电荷交换进行电化学沉积)借助于含Pd混合物将催化剂核沉积在铜的表面。该类电化学电荷交换不可能发生在绝缘层上。因此催化剂核随后能够使选择性沉积发生，例如使NiMoP仅沉积在铜互连上，如以下实施例2(图2)所示。
工艺参数的变化范围，包括优选范围和数值
优选的浓度范围列于下表中。
表1：无电电镀液组合物和三元NiP合金沉积的工艺参数
  组成操作条件   浓度[mol/L]
  NiWP   NiMoP   NiReP
  NiSO4×6H2ONa2WO4Na2MoO4KReO4NaH2PO2DMABNa3C6H5O7×2H2OC4H6O4Na2C4H4O4×6H2O2，2-联吡啶二硫代乙酸Triton X-114Brij 58   0.02-0.10-0.14--0.1-0.5-0.07-0.22------   0.02-0.1-0-3×10-2-0.1-0.54×10-3-1.5×10-40.1-0.30.03-0.3--0-20ppm-0-100ppm   0.03-0.1--0-1×10-20.2-0.8--0.03-0.20.1-0.51-5ppm-0-200ppm-
  pH温度[℃±1]   8.260-80   9.060-80   4.560-65
表2：无电电镀液组合物和三元含硼合金沉积的工艺参数
  组成操作条件   浓度[mol/L]
  NiMoB   CoReB
  NiSO4×6H2OCoSO4×7H2OKReO4Na2MoO4DMABNa2C4H4O4×6H2ONa2C2H3O2C3H6O3(90％)NH4SO42，2-联吡啶RE610   0.03-0.1--3×10-20.05-0.20.05-0.150.1-0.30.03-0.050.3-0.50-20ppm0-200ppm   -0.06-0.10-3×10-2-0.05-0.20.05-0.150.1-0.30.03-0.050.3-0.50-20ppm0-200ppm
  pH温度[℃±1]   5.4                                   6.060-65                                 70-80
临界极限
对于NiMoP，操作实施例中的溶液的pH值应为9，且其与该值之差不能超过±1，因为否则得到具有不同的阻挡性能的改性合金组合物。
缓冲作用通过适当使用羧酸及其盐作为配合剂得到。
沉积温度不应超过最大值90℃，因为否则将会导致自催化电镀液的自发分解。通常，升高的沉积温度降低浴液稳定性，并且会缩短沉积溶液的浴液使用寿命。
方法或程序的变型
本发明提供了一种通过预先清洁和活化步骤生产导电结构体方法。可任选通过用醇如乙醇或异丙醇冲洗延续清洁程序以改进清洁作用。清洁还可通过机械刷除方法强化(洗涤器)。
Pd活化溶液可由盐如氯化钯或乙酸钯制备。
可通过添加添加剂改变Pd活化溶液，例如加入配合剂如EDTA或Quadrol(Quadrol：乙二胺-N，N，N′，N′-四-2-丙醇)。
Pd活化溶液中可添加添加剂，例如表面活性物质如RE610、TritonX-114或聚乙二醇(Triton X-114：聚(氧乙烯)辛基苯基醚或单(1，1，3，3-四甲基丁基)苯基醚)。
Pd活化溶液可以喷涂和浸渍方法使用。
本发明配制了用于喷涂和浸渍方法的无电沉积溶液，其包含至少一种作为主合金成分的第一金属组分、配合剂、还原剂和将pH设定在4-12范围内的pH调节剂。
在本发明的一个特别实施方案中，提供了一种包含改进扩散阻挡层的阻挡性能的第二金属组分的无电沉积溶液。除第一配合剂之外，还选定至少一种选自羧酸和氨基酸的其他配合剂。
通过加入氢氧化物碱如氨水、氢氧化钠溶液、氢氧化钾溶液或氢氧化四甲基铵(分别为NH4OH、NaOH、KOH或TMAH)将溶液的pH值设定在7-9范围内。
为施用于半导体元件，尤其优选不含碱金属的碱。
还可通过添加无机酸将pH设定在4-7范围内。
可任选使用作为广义添加剂的表面活性剂。这些表面活性剂可为阴离子型(含有官能团如羧酸根、硫酸根或磺酸根)表面活性剂和非离子型(例如聚醚链)表面活性剂。
可使用的添加剂任选为2，2-联吡啶、硫代二乙酸、亚硫基二乙酸、亚二硫基二乙酸、硫代乳酸铵、硫代羟乙酸铵、硫代硼酸盐、硼酸、硫代硫酸盐、连二亚硫酸钠、硼砂、甘油以及苯的羟基和铵衍生物(例如3，4，5-三羟基苯甲酸、氢醌、metol(N-甲基对氨基苯酚硫酸盐)、对苯二胺、Rodinal(对氨基苯酚盐酸盐)和Phenidone(菲尼酮)，它们既可作为单独组分，也可相互组合使用。
若需要的话，还可以将无机盐如镁化合物用作添加剂。
应用领域和用途
本发明提供了用于具有延长的浴液使用寿命(稳定热力学亚稳态)的无电沉积浴液的组合物。根据本发明，改进的性能通过加入如上所列举的合适添加剂实现。使用寿命的延长导致化学品消耗减少并额外减少了生产过程中的操作，并由此还将低了所得产品的成本。这些添加剂还促进了恒定且均匀的层生长，同时减小了具有增加的纵横比的集成元件中的导电带和接触孔的尺寸。
为研究阻挡材料(关于组成和显微结构)，在喷镀有40钴的SiO2/Si晶片上进行基于镍的三元合金的无电沉积。例如用于沉积NiReP合金的酸性金属沉积溶液包含0.03-0.1M的NiSO4×6H2O、0.001-0.01M的高铼酸盐、作为配合剂的柠檬酸，作为还原剂和添加剂的次磷酸盐。金属沉积浴液在50-80℃的温度范围内操作。阻挡层的厚度为10-30nm。封装合金膜通过四点探针层电阻测量、俄歇电子能谱法(AES)、原子力显微镜检查法和X射线衍射(XRD)分析。通过具有掠入射的XRD研究薄膜的晶体结构。Cu阻挡层/SiO2/Si体系的硅表面的阻挡效力首先使用选择性Secco蚀刻法通过扫描电子显微镜(SEM)表征。为分析铜表面活化，在硅晶片上使用层顺序为Cu(150nm)/TiN(10nm)/SiO2(500-1000nm)的基材。铜表面通过首先用Inoclean 200TM后CMP清洁液清洁，然后用Pd离子溶液活化而制备。此外，使用该活化以使自对准的NiMoP阻挡层生长(Inoclean 200TM：稀羧酸酯和磷酸的混合物)。此外，还可使用稀HF溶液、草酸和其他无机酸如硫酸进行该清洁。直接无电金属沉积通过将二甲氨基硼烷(DMAB)直接加入无电金属沉积浴液中实现。通过能量色散X-射线测试法(EDX)评价选择性。
沉积水溶液的设计应使得到的三元合金包含大量高熔点金属组分。
沉积的基于镍的薄膜的元素组成通过AES深度剖面法进行研究。
作为组合的扩散阻挡层和接触层的应用
这些层的深度剖面表明，镍的均匀沉积随深度变化，而磷倾向于富集在层的上表面，高熔点金属富集在阻挡层/SiO2界面。给出了各种合金中镍、磷和高熔点金属组分的标准化原子分数。镍含量相对恒定保持在60-70原子％，然而其余组分，特别是磷的测量值有较大变化。这里所示的所有三元合金包含高比例的高熔点金属，例如对NiMoP薄膜而言高达23原子％(表3)。
当由含有次磷酸盐或氨基硼烷的金属沉积溶液无电沉积多金属合金期间，由于还原剂[6]的平行氧化反应，同时将磷(或硼)沉积在薄膜层中。
研究了实验条件对三元合金组成的影响(图3)。看来影响薄膜组成的因素为所用高熔电金属和还原剂的类型，以及高熔点金属和配合剂的浓度。由结果可知，钼的共沉积以磷损失为代价。因此通过调节各高熔点金属离子在外部无电沉积浴液的溶液中的浓度，将大量的高熔点金属掺入各种三元合金薄膜中。
已经提出，高熔点金属的添加通过阻塞沿晶粒间界[8]的扩散路径而改进了沉积的热稳定性和阻挡性能。合金在沉积期间是无定形的。实际上，沉积期间许多合金是无定形和亚稳状态的，在后热处理后其结构改变。
在NiMoP的情况，已经使用XRD描述了调节后的具有嵌入到无定形基体的微晶的多晶显微构造。厚度为10-30nm的NiMoP薄膜的电阻使用四点探针技术测定，所述电阻在60-70μΩcm范围内。为将阻挡层对总互连传导电阻的作用减到最小，这种低电阻值是希望的。研究了高熔点金属含量和相应的共沉积还原剂组分以及相关的薄膜显微结构对扩散阻挡层性能的影响。使用Secco蚀刻评价阻挡的效力。人们发现，通过无电工艺沉积的厚度为30nm的NiMoP薄层在高达450℃的温度下稳定1小时。
封装铜导电带结构体的应用
就开发的三元合金作为金属阻挡层在铜镶嵌结构体上的应用而言，必须评价多个问题。最重要的方面是铜结构体上的完全选择性沉积。所研究的基于镍的合金是防止铜/自对准阻挡层界面层分离的优选材料，因为镍倾向于与铜形成强共价键，这有利地影响边界层的粘附。此外，铜表面的制备和无电金属沉积浴液的稳定性代表了关键性问题，因为后者是亚稳热力平衡且倾向于自发分解。因此，铜表面的制备在这些催化方法中起到关键作用。在无电合金沉积之前，进行包括通过CMP除去氧化铜和Pd催化剂活化的湿处理。首先，使用含有有机酸的后CMP清洁液进行酸洗，以选择性地除去氧化铜。在随后步骤中，通过不连续地沉积Pd成核层而催化活化铜表面，这使得能够使用含次磷酸盐的金属沉积溶液(图2)进行三元合金的无电沉积。
表3：通过AES深度剖面分析确定的三元合金薄膜的组成
  三组分合金   M1，原子％   M2，原子％  R，原子％
  NiReP   ～70   8-23   14-19
  NiMoP   ～60   ～24   6-10
  NiWP   70-75   ～15   7-19
  NiMoB   65-70   7-13   13-17
评价了活化工艺中各步骤(表面清洁、活化和沉积)对表面形态、表面组成和表面选择性的影响。在清洁之前，观察到CMP残余物(参见图4a)。后CMP清洁2分钟后，这些残余物被除去，没有降低铜表面的质量(图4b)。随后的活化步骤对表面清洁非常敏感，并且实现了致密的Pd成核(图4c)。
通过AFM研究了清洁和活化对表面粗糙度的影响。一般趋势是较长时间的清洁处理降低铜表面的粗糙度。这种现象在活化后仍然保持。Pd成核现象伴随着表面粗糙化，这是因为孤立的金属小岛沉积在平滑的铜表面上。现已发现，在该研究的测试条件中，持续2分钟的清洁处理产生令人满意的结果。研究了在无电金属沉积过程初始阶段的10-60秒之间发生的沉积阻挡膜的晶粒生长。沉积物由细晶结构变成具有一定菜花状结构[9]的形态。该观察通过AFM测试进行，其表明在早期沉积阶段，30-60秒后的表面粗糙化未规则发展(图5a)。发现阻挡厚度与沉积时间线性相关，并且短的沉积时间(20秒)对获得所需厚度就足够了。短的沉积时间使得外部无电沉积工艺对于需要高生产量的制造非常有吸引力(图5b)。
通过EDX研究了无电NiMoP沉积工艺在铜表面相对于各种非导电和阻挡材料，例如SiO2、SiC、SiOC、SiN、TiN和TaN的选择性。由SEM和EDX测试可以看出，在铜基材上成功获得选择性(实施例3)。除了在铜基材情况下，在其他材料上没有观察到沉积，其中元素Cu、Ni、Mo和P通过EDX检测。在开发的无电金属沉积工艺过程中在压花基材上检测到选择性沉积。通常使用短的清洁和活化时间达到最佳选择性。图7a表示用NiMoP合金选择性封装的Cu镶嵌结构体图。
通常，为了在非催化表面引发无电金属沉积反应，需要通过Pd催化剂接种的活化。然而，此外催化剂可能是无电金属沉积浴液的潜在污染源，并且由于活化溶液的转移使得浴液在加工期间不稳定。在使用次磷酸盐化合物作为还原剂组分在铜表面上进行常规的无电金属沉积的情况下，在不进行预先的Pd活化下不可能实现无电金属沉积。尽管铜具有催化性能，次磷酸盐不能在铜表面还原Ni2+或Co2+离子。研究了在清洁的铜表面通过向金属沉积浴液中加入0.02-0.06mol/L的DMAB而未进行Pd活化的无电NiMoP沉积工艺，并观察到铜导电带结构体的选择性封装(参见图7b)
研究的三元合金薄膜，例如NiMoP显示出显著低的电阻值并且对铜的粘附良好。使用无电沉积工艺得到超薄的沉积。已经证明了在高达450℃的温度下的扩散阻挡层的有效性。无电工艺的高选择性使得这些层尤其有利于用作后CMP封装。与非导电封装层如SiN或SiC相比，这些薄膜用作选择性金属封装层可以改进由铜制成的集成电路的电迁移可靠性。
以下实施例落在本发明保护范围之内，其给出是为了更好的理解和说明本发明。然而，由于本发明所述原理的普遍有效性，这些实施例并非将本发明的保护范围仅仅限制于这些实施例。此外，引用的专利说明书的内容应当视为本说明书发明内容的一部分。
实施例1
步骤1(清洁)：
使用后铜CMP清洁组合物，例如购自Merk的CuPureTM Inoclean200(由2-4％丙二酸二甲酯、2-4％的1-甲氧基-2-丙醇，＜0.5％的乙酸甲酯和＜0.5％的磷酸组成)从铜的表面除去粘附的铜氧化物和有机铜化合物。这里，清洁液可以以80％溶液，或最多稀释至10％的溶液，通过浸渍或喷涂法使用。若需要的话，可以进行使用乙醇或异丙醇的进一步浸渍步骤以清洁。这些醇也可直接加入清洁混合物中以省略工艺步骤。
实验条件：
在Inoclean 200清洁液(稀释度10％)中浸渍2分钟，用去离子水冲洗30秒，不进行吹干。
用Inoclean 200清洁液(稀释度10％和50％)喷涂2分钟，用去离子水冲洗30秒，不进行吹干。
使用醇：在Inoclean 200清洁液(稀释度10％)中浸渍2分钟，先后用去离子水冲洗30秒，用异丙醇冲洗60秒，再用去离子水冲洗10秒，不进行吹干。
步骤2(活化)：
以此方式清洁的铜表面用含Pd2+溶液处理，通过电化学电荷交换进行选择性活化。
活化溶液的组成：
a)乙酸                5.0mol/L
  PdCl2             1×10-3mol/L
  HCl(37％)         1×10-4mol/L
b)乙酸                5.0mol/L
  Pd(OAc)2          1×10-3mol/L
  HCl(37％)         1×10-3mol/L
实验条件：
的清洁、活化和NiMR的沉积步骤应以一定顺序以非常小的时间间隔进行。
首先将铜表面浸渍在稀释的清洁液中(10％或50％)，用去离子水简单冲洗，不经吹干直接浸渍在pd2+溶液中10秒或20秒，在室温下用去离子水简单冲洗。未进行吹干。
步骤3(自催化沉积与Pd活化结合)：
然后将三元金属合金，例如NiMoP沉积在用Pd核活化的Cu互连表面。
为此，制备用于基底电解液1的储液。所用最终沉积溶液的体积为250ml。将储液以相应比例混合。
基底电解液1的组成：
26.29g/L       NiSO4×6H2O        (0.1mol/L)
26.47g/L        柠檬酸钠×2H2O     (0.09mol/L)
0.24g/L        Na2MoO4×2H2O     (0.001mol/L)
23.62g/L        琥珀酸                 (0.2mol/L)
21.20g/L       Na2H2PO2×H2O    0.2mol/L
制备单独组分的储液，其浓度通过如下方式选择：该溶液可以等体积比相互混合以得到各基底电解液。为此，将物质在1L容量瓶中溶于去离子水。
储液K1＝131.5g/L NiSO4×6H2O
储液K2＝132.4g/L 柠檬酸钠×2H2O
储液K3＝1.2g/L Na2MoO4×2H2O(用于基底电解液1)
储液K4＝118.1g/L琥珀酸
储液K5＝106.0g/L Na2H2PO2×H2O
为了制备最终的沉积溶液，首先将50ml储液K1和50ml储液K2合并。平行地，将50ml储液K3和50ml储液K4合并。随后将两个混合物合并。使用50％NaOH溶液在搅拌下将pH调节至9.0。最后加入储液K5。
基底电解液2的组成：
26.29g/L       NiSO4×6H2O       (0.1mol/L)
26.47g/L        柠檬酸钠×2H2O    (0.09mol/L)
0.24g/L        Na2MoO4×2H2O    (0.001mol/L)
1.18g/L         琥珀酸                (0.01mol/L)
21.20g/L       Na2H2PO2×H2O   0.2mol/L
基底电解液3的组成：
26.29g/L       NiSO4×6H2O        (0.1mol/L)
26.47g/L        柠檬酸钠×2H2O     (0.09mol/L)
0.24g/L        Na2MoO4×2H2O     (0.001mol/L)
1.18g/L         琥珀酸                 (0.01mol/L)
31.8g/L        Na2H2PO2×H2O    0.3mol/L
基底电解液4的组成：
26.29g/L       NiSO4×6H2O        (0.1mol/L)
26.47g/L        柠檬酸钠×2H2O     (0.09mol/L)
0.24g/L        Na2MoO4×2H2O     (0.001mol/L)
23.62g/L        琥珀酸                 (0.2mol/L)
2l.20g/L       Na2H2PO2×H2O    0.2mol/L
添加剂的加入：
还可将添加剂加入所有基底电解液1-4中。为此，在将pH调节到9.0之前，单独加入3.75ppm亚二硫基二乙酸或75ppm Brij 58，或加入二者的组合。
实验条件：
在清洁和Pd活化后，将基材浸渍在电镀液中(搅拌溶液)。将混合物加热到55℃。自催化沉积进行2分钟。一旦NiMoP合金沉积在钯核上，其通过具有金属光泽的层变得可见。合金沉积之后，用去离子水冲洗基材并用氮气小心吹干。
实施例2
步骤1：进行如实施例1的清洁
步骤2：(不用钯活化直接自催化沉积)
对于金属合金(NiMoP)在铜表面的直接无电沉积，在这种情况下不进行通过Pd催化剂核的活化。而是通过加入作为引发剂的DMAB将NiMoP溶液改性，并将其用于无电沉积。为进行试验，使用0.004-0.15mol/L范围内的各种硼烷浓度。
基底电解液1的组成如步骤3所述且加入：
二甲氨基硼烷＝0.004和0.012mol/L。
制备单独组分的储液，其浓度通过如下方式选择：该溶液可以等体积比混合以得到各基底电解液。为此，将物质在1L容量瓶中溶于去离子水。
储液K1＝131.5g/L NiSO4×6H2O
储液K2＝132.4g/L柠檬酸钠×2H2O
储液K3＝1.2g/L Na2MoO4×2H2O(用于基底电解液1)
储液K4＝118.1g/L琥珀酸
储液“K5-1”＝106.0g/L NaH2PO2×H2O+5.88g/L二甲氨基硼烷
储液“K5-2”＝106.0g/L NaH2PO2×H2O+17.69g/L二甲氨基硼烷
在制备K1-K4的混合物(在每种情况下由100ml K1、K2、K3和K4组成且已经根据实验方案制备)后，将160ml混合物和40ml K5-1引入烧杯中。对于使用溶液K5-2的试验，新鲜制备K1-4的混合物。再次，取120mlK1-K4并加入30ml K5-2。
实验条件：
清洁后，用去离子水冲洗基材30秒。随后在乙醇中进行额外的清洁步骤。用去离子水冲洗基材10秒，随后浸渍在电镀液中(搅拌溶液)。使用混合物K5-1在60℃下沉积30秒和使用K5-2在50℃下沉积30秒。一旦NiMoP合金沉积在Pd核上，发生自催化沉积，其通过具有金属光泽的层变得可见。合金沉积之后，用去离子水冲洗基材并用氮气小心吹干。
实施例3
使用Pd活化溶液测定与各种绝缘材料相比的选择性沉积：
  溶液   基材  温度   时间1   时间2   时间3  时间4
  K1-K5  010203040506070809   Cu 01Cu 02SiO2 01SiO2 02SiN 01SiN 02SiOC 01SiOC 02SiC 01  55.4℃55.4℃55.2℃55.2℃55.2℃55.4℃55.3℃55.3℃55.4℃   120秒120秒120秒120秒120秒120秒120秒120秒120秒   30秒30秒30秒30秒30秒30秒30秒30秒30秒   10秒10秒10秒10秒10秒10秒10秒10秒10秒  120秒120秒120秒120秒120秒120秒120秒120秒120秒
  1011121314   SiC 02TiN 01TiN 02TaN 01TaN 02  55.4℃55.4℃55.4℃55.3℃55.3℃  120秒120秒120秒120秒120秒   30秒30秒30秒30秒30秒   10秒10秒10秒10秒10秒  120秒120秒120秒120秒120秒
时间1：PCC-350
时间2：去离子水
时间3：活化
时间4：沉积
对于铜基材，K1-K5的01和02，观察到了沉积，然而在其他基材和K1-K5的03-14，没有发生NiMoP的沉积。
实施例4
通过直接自催化电镀测定与各种绝缘材料相比的选择性沉积：
  溶液   基材   温度  时间1  时间2  时间3
  K1-K4+K5-1   252615161718192021222324   TaN 01TaN 02TiN 01TiN 02SiO2 01SiO2 02SiC 01SiC 02SiN 01SiN 02SiOC 01SiOC 02  59.3℃59.6℃60.2℃60.2℃74.6℃75.6℃75.3℃74.4℃73.5℃72.6℃71.7℃70.8℃  120秒120秒120秒120秒120秒120秒120秒120秒120秒120秒120秒120秒   30秒30秒30秒30秒30秒30秒30秒30秒30秒30秒30秒30秒  120秒120秒30秒30秒30秒30秒30秒30秒30秒30秒30秒30秒
时间1：PCC-350
时间2：去离子水
时间3：活化
时间4：沉积
在K1-K4+K5-1，15-26的任何情况下，都没有观察到沉积。

Claims (14)

1.生产作为阻挡层的导电结构体的方法，其特征在于将组合的扩散阻挡层和成核层通过无电沉积施用在铜互连之下的催化活化绝缘层上，且所述导电结构体还作为铜互连表面的封装阻挡层。
2.根据权利要求1的方法，其特征在于将NiReP、NiMoP、NiWP、NiReB、NiMoB、NiWB、NiRePB、NiMoPB或NiWPB合金用作阻挡层。
3.根据权利要求1或2的方法，其特征在于将合金制备成其中作为提高阻挡层热稳定性的高熔点金属的Mo、Re或W的存在量为2-25原子％的阻挡层。
4.根据权利要求3的方法，其特征在于作为高熔点金属的钼以3-24原子％的量，或者Re以2-23原子％的量，或者钨以5-15原子％的量存在于阻挡层中。
5.根据权利要求1-4中任一项的方法，用于在由铜构成的金属基材表面上无电沉积薄金属合金膜，其特征在于用自催化电镀液喷涂半导体基材或将所述基材浸渍在该溶液中，使包含至少一种选自Ni、Co、Pd、Ag、Rh、Ru、Re、Pt、Sn、Pb、Mo、W和Cr的金属的薄金属合金膜无电沉积。
6.根据权利要求1-4中任一项的方法，其特征在于金属基材由选自Cu、Ag、Co、Ni、Pd和Pt的金属构成。
7.根据权利要求1-6中任一项的方法，其特征在于所用的自催化电镀液为基本不含表面活性物质的溶液。
8.根据权利要求1-6中任一项的方法，其特征在于所用的自催化电镀液为包含至少一种表面活性物质和任选至少一种用于改进层性能和扩散阻挡层特性的添加剂的溶液。
9.根据权利要求1-6中任一项的方法，其特征在于所用的自催化电镀液为包含用于延长电镀液的浴液使用寿命的稳定剂的溶液。
10.根据权利要求1-6中任一项的方法，其特征在于使用不含氨和氢氟酸的溶液进行铜互连表面的清洁和活化。
11.通过无电方法沉积的NiMR(其中M＝Mo、W、Re或Cr，且R＝B或P)型三元含镍金属合金，其通过根据权利要求1-10中任一项的方法生产，用作阻挡层或选择性封装材料以防止铜在半导体元件上的扩散和电迁移。
12.用于NiMR(其中M＝Mo、W、Re或Cr，且R＝B或P)型三元含镍金属合金无电沉积的组合物，其在水溶液中以合适浓度包含NiSO4×6H2O、Na2WO4、Na2MoO4、KReO4、NaH2PO2或CoSO4×7H2O和任选的其他添加剂。
13.根据权利要求12的组合物，其具有4.5-9.0范围内的pH。
14.根据权利要求12或13的组合物，包含选自Na3C6H5O7×2H2O、C4H6O4、Na2C4H4O4×6H2O、2，2-联吡啶、硫代二乙酸、Triton X-114、DMAB、Na2C2H3O2、C3H6O3(90％)、NH4SO4和RE610的添加剂。
CN200480012649.XA 2003-05-09 2004-04-22 用于半导体工业中的三元材料的无电沉积用组合物 Expired - Fee Related CN1784507B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE10321113.6 2003-05-09
DE10321113 2003-05-09
DE10347809A DE10347809A1 (de) 2003-05-09 2003-10-10 Zusammensetzungen zur stromlosen Abscheidung ternärer Materialien für die Halbleiterindustrie
DE10347809.4 2003-10-10
PCT/EP2004/004268 WO2004099467A1 (de) 2003-05-09 2004-04-22 Zusammensetzungen zur stromlosen abscheidung ternärer materialien für die halbleiterindustrie

Publications (2)

Publication Number Publication Date
CN1784507A true CN1784507A (zh) 2006-06-07
CN1784507B CN1784507B (zh) 2010-04-28

Family

ID=33394463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480012649.XA Expired - Fee Related CN1784507B (zh) 2003-05-09 2004-04-22 用于半导体工业中的三元材料的无电沉积用组合物

Country Status (4)

Country Link
CN (1) CN1784507B (zh)
DE (1) DE10347809A1 (zh)
MY (1) MY141022A (zh)
TW (1) TWI342591B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889333B (zh) * 2007-12-17 2012-08-08 日矿金属株式会社 基板和其制造方法
CN102925861A (zh) * 2012-11-20 2013-02-13 大连理工大学 具有高导电性和高热稳定性的Cu-Ni-Sn合金薄膜及其制备工艺
CN103366861A (zh) * 2012-03-30 2013-10-23 太阳控股株式会社 导电糊剂和导电电路
CN104328392A (zh) * 2014-10-30 2015-02-04 广东电网有限责任公司电力科学研究院 一种基于低温镀液的涂布式化学镀方法
CN106463368A (zh) * 2014-07-25 2017-02-22 英特尔公司 半导体器件中的钨合金
CN107104076A (zh) * 2016-09-18 2017-08-29 云南大学 一种化学镀制备ULSI‑Cu布线扩散阻挡层NiCoB薄膜的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100310775A1 (en) 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
CN113026005B (zh) * 2021-03-04 2022-02-01 珠海市创智成功科技有限公司 一种应用在柔性线路板化学镀镍钯金镀层的化学镀溶液及工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001355074A (ja) * 2000-04-10 2001-12-25 Sony Corp 無電解メッキ処理方法およびその装置
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101889333B (zh) * 2007-12-17 2012-08-08 日矿金属株式会社 基板和其制造方法
CN103366861A (zh) * 2012-03-30 2013-10-23 太阳控股株式会社 导电糊剂和导电电路
CN103366861B (zh) * 2012-03-30 2016-05-04 太阳控股株式会社 导电糊剂和导电电路
CN102925861A (zh) * 2012-11-20 2013-02-13 大连理工大学 具有高导电性和高热稳定性的Cu-Ni-Sn合金薄膜及其制备工艺
CN106463368A (zh) * 2014-07-25 2017-02-22 英特尔公司 半导体器件中的钨合金
CN106463368B (zh) * 2014-07-25 2020-06-16 英特尔公司 半导体器件中的钨合金
US11195798B2 (en) 2014-07-25 2021-12-07 Intel Corporation Tungsten alloys in semiconductor devices
CN104328392A (zh) * 2014-10-30 2015-02-04 广东电网有限责任公司电力科学研究院 一种基于低温镀液的涂布式化学镀方法
CN107104076A (zh) * 2016-09-18 2017-08-29 云南大学 一种化学镀制备ULSI‑Cu布线扩散阻挡层NiCoB薄膜的方法
CN107104076B (zh) * 2016-09-18 2019-02-05 云南大学 一种化学镀制备ULSI-Cu布线扩散阻挡层NiCoB薄膜的方法

Also Published As

Publication number Publication date
TWI342591B (en) 2011-05-21
MY141022A (en) 2010-02-25
CN1784507B (zh) 2010-04-28
TW200512833A (en) 2005-04-01
DE10347809A1 (de) 2004-11-25

Similar Documents

Publication Publication Date Title
US9062378B2 (en) Compositions for the currentless deposition of ternary materials for use in the semiconductor industry
TWI289327B (en) Electroless deposition methods
TW527666B (en) Electroless method of seed layer deposition, repair, and fabrication of Cu interconnects
US6958547B2 (en) Interconnect structures containing conductive electrolessly deposited etch stop layers, liner layers, and via plugs
TWI376433B (en) Method of direct plating of copper on a substrate structure
US6899816B2 (en) Electroless deposition method
JP3654354B2 (ja) 超ｌｓｉ配線板及びその製造方法
US20030190426A1 (en) Electroless deposition method
CN1946875A (zh) 选择性涂覆复合材料表面的方法、使用该方法的微电子互连制造和集成电路
CN1761534A (zh) 化学镀溶液和方法
JP2007070730A (ja) 金属デュプレックス及び方法
TWI492280B (zh) 半導體元件之製造方法、半導體元件
CN1784507A (zh) 用于半导体工业中的三元材料的无电沉积用组合物
TWI332999B (en) Cobalt-based alloy electroless plating solution and electroless plating method using the same
JP2008069389A (ja) 積層構造、超ｌｓｉ配線板及びそれらの形成方法
JP2004346405A (ja) アルミニウムおよびアルミニウム合金のめっき前処理方法
JPH11269693A (ja) 銅の成膜方法及び銅めっき液
US7169215B2 (en) Copper molybdenum electroless deposition process and materials
KR101100084B1 (ko) 구리배선 형성방법
KR100752504B1 (ko) 무전해 도금을 이용한 패턴 내 금속배선 형성방법
Dubin Copper Electroplating for On‐Chip Metallization
CN100346454C (zh) 一种硅基器件的金属化接触层结构的制备方法
Hur et al. A study of electroless copper electrolytes for semiconductor interconnects

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20190422

CF01 Termination of patent right due to non-payment of annual fee