CN101023497A - 非易失性存储装置以及用于该存储装置的擦除方法 - Google Patents

Abstract

在擦除步骤过程期间，预编程操作(S1)之后，擦除操作(S3)以及APDE操作(S5)通过APDE检查操作(S6：P)而执行与确认，且由擦除检查操作的确认(S7：P)而完成，步骤A在多个存储单元的软编程操作(S10)之前执行。继续执行一种仿存储单元编程操作(S8)，直到仿存储单元编程检查操作(S9)确认编程操作已完成。通过在仿存储单元的程序操作的执行，通过位线施加相似于程序操作的电压应力于过擦除态的存储单元上。因此，释放过擦除态藉以降低行漏出电流。在软编程检查操作(S11)期间，可以阻止错误识别，也可以避免过度软编程。

Description

非易失性存储装置以及用于该存储装置的擦除方法

技术领域

本发明关于非易失性存储装置，更详而言之，为用于擦除非易失性存储装置中的存储单元数据。

背景技术

本发明为2004年八月三十日提交国际申请案PCT/JP2004/012486的延续，该申请案并未依据PCT第21(2)章以英文方式公开。在日本未审核专利公开案2002-25280中，如图1中所示的非易失性存储装置的擦除方法，当一个擦除操作开始时，首先，执行一种在擦除(预编程(preprogramming))前写入的写入操作于一个区块(block)中的所有存储单元(memory cell)，藉以设定所有存储单元的临限电压(thresholdvoltages)为高临限电压。接着，对于每个字线(word line)，将用以擦除数据之擦除脉冲(erase pulse)(S1)施加至连接该字线之存储单元，而第一检查操作(S2)确认该数据是否已被擦除，第二检查操作(S3)确认是否发生过擦除(over-erasing)，且当发现过擦除的存储单元时，对于该存储单元的软编程(soft-program)操作(S4)就会被执行。对于所有的字线(wordlines)，从步骤S1到S4的过程会被反复运作。

因为施加擦除脉冲、第二检查操作、以及软编程操作会被执行到各个字线，在每个位线(bit line)中唯一的过擦除的存储单元会特别明确，而该软编程操作可以只对过擦除存储单元执行。

然而依据2002-25280案，当施加擦除脉冲到区块中的所有存储单元，会因为每个存储单元特性的差异等情况而出现关于存储单元被过擦除的问题。特别是在2002-25280案中，如图15所示，是用一种软编程分开(soft-program-separated)擦除的方法，其中在执行完对所有字线擦除操作后才执行软编程(soft-programming)。由于过擦除出现在同一个位线而使一存储单元有负临限电压，如果执行软编程检查操作在不同于有负临限电压存储单元的正常临限电压存储单元上，则流至该过擦除存储单元的电流就会被加在该位线上，使得在一些情况下，目标存储单元(target memory cell)的临限电压会被不同的微分放大器(differential amplifier)错误判读。

发明内容

本发明所解决的问题

然而，在上面所述2002-25280案的解决方法中，擦除脉冲的运用、确认过擦除是否发生的擦除检查操作、当过擦除已被侦测到时的软编程操作、以及用以侦测其完成之软编程检查操作系对每个字线有次序地执行。因此，先前技术的缺点在于必须对区块中排列的每个字线做反复运作，直到擦除步骤完成，因而耗费大量的时间。对于非易失性存储装置的加强结合，排列于区块中字线数量的增加是可预见的。因此，将来，如果使用该先前技术，擦除步骤的完成将会耗费更多的时间。

解决问题的方法

本发明可用来解决上述背景技术中至少一个的问题，以及提供一种用于非易失性存储装置之擦除方法，该非易失性存储装置能够在短时间内于非易失性存储装置中，执行适合的软编程操作而不会造成数据“1”到过擦除存储单元的读出限界(readout margin)恶化，本发明也提供了一种具有该擦除方法之非易失性存储装置。

为了达到上述所提的目的，本发明提供了一种透过预定数目的数据输入/输出端子而连接多数电性可重写存储单元之非易失性存储装置之数据擦除方法。该数据擦除方法包括执行对多个存储单元擦除操作的步骤，以及根据对数据输入/输出端子之编程操作而施加偏压，而在擦除操作后不需接连对特定存储单元执行程序操作。

于按照本发明之非易失性存储装置之擦除方法中，执行完电偏压对共同连接数据输入/输出端子预定数目之存储单元的应用的擦除操作之后，执行通过编程操作造成偏压之应用的编程到过擦除存储单元中数据输入/输出端子，然而没有接连执行编程操作于特定存储单元。

本发明之另一个目的乃提供一种非易失性存储装置，其中多个电性可重写存储单元系透过预定数目的数据输入/输出端子而共同连接，该非易失性存储装置包括透过数据输入/输出端子而共同连接的仿存储单元(dummy memory cells)，其中，在多个存储单元的数据擦除处理中，在多数存储单元擦除操作之后，执行编程操作于仿存储单元。

于本发明之非易失性存储装置中，在执行完通过电偏压对共同连接数据输入/输出端子之预定数目的存储单元之擦除操作之后，通过编程操作对透过数据输入/输出端子而共同连接之仿存储单元的执行，施加因编程操作的偏压到过擦除存储单元的数据输入/输出端子，于是执行编程。

本发明之作用

根据本发明之非易失性存储装置之擦除方法，在大量执行包括共同连接输入/输出端子之预定数目的存储单元的多数存储单元的擦除操作之后，同时避免存储单元在一种过擦除态(over-erased state)中的不良影响，能够执行编程操作以恢复过擦除存储单元之临限值。

当在正常擦除态的存储单元和在过擦除态的存储单元共同连接至数据输入/输出端子时，对正常擦除态的存储单元擦除之后的检查操作中，会有下述情况发生，流过过擦除态的存储单元电流会增加，而常态的存储单元会被错误判定为在过擦除态的存储单元。然而，即使在这个情况下，因为没有编程操作被接连对同样的存储单元执行。编程不会由于错误判定的编程操作而过度执行于正常擦除态的存储单元。其中在常态的存储单元被带到过度编程态(excessively programmedstate)的情况，或者是编程操作的完成因为大量的存储单元被连接到同一位线而无法被侦测到的情况，均可以被避免。

除此之外，因为可以避免不必要的编程操作，所以对于其它存储单元的干扰现象也可以被减至最小。特别地，对于存储单元的临限电压的变化，像是因为栅极干扰(gate-disturb)现象造成临限电压的增加，以及因为漏极干扰(drain-disturb)现象造成临限电压的变小，都可以被抑制。

除此之外，因为没有不必要的编程操作和不必要的编程检查操作，所以可以实现擦除步骤中时间的减少，同时也可实现擦除步骤中电流消耗的减少。

除此之外，不像2002-25280案中有次序地执行擦除脉冲到每个字线的应用，避免上述情况发生之先决条件的删除操作，可以大量执行于多数存储单元。与2002-25280案比较，擦除步骤可以在时间少很多的情况下完成。

在执行软编程操作于存储单元之前，通过执行对仿存储单元的编程操作，通过数据输入/输出端子而共同连接的过擦除态的存储单元，而引起漏极干扰。由此，可以执行一种伪编程(pseudo-program)的操作于过擦除态的存储单元，进而去减少或消除该过擦除态。

于此处，干扰现象(disturbance phenomenon)系指因为对栅极或漏极的偏压应用的浮置栅极情况(floating gate condition)的部份重叠，相似于擦除操作或编程操作的电压压力(voltage stress)就被加在存储单元上。在编程态的存储单元中，栅极电压因为在浮置栅极(floating gate)累积电荷而是低的(在临限值是高的)，通过低电压栅极偏压和/或高电压漏极偏压，施加一个在擦除操作中相似于此的压力。在擦除态的存储单元中，栅极电压因为没有在浮置栅极的电荷而是高的(临限值是低的)，且通过高电压栅极偏压和/或低电压漏极偏压，施加一个相似于在编程操作的压力。

根据本发明，提供了一种非易失性存储装置的擦除方法，而该方法能够在短时间内执行适当软编程操作于在过擦除态的存储单元，而且不会造成对在非过擦除态的存储单元在数据“1”(擦除存储单元，即有着低临限值的存储单元)的读出限界的恶化。

附图说明

图1显示依照本发明的第一实施例执行擦除步骤的电路示意图；

图2显示依照本发明的第一实施例擦除步骤的流程图；

图3显示在擦除操作后的存储单元Id-Vg特性变化图；

图4显示依照本发明的第一实施例当擦除步骤完成的存储单元Id-Vg特性图；

图5显示依照本发明的第一实施例的第一修改项，当擦除步骤完成，存储单元的Id-Vg特性图；

图6显示依照本发明的第一实施例的第二修改项的擦除步骤流程图；

图7显示依照本发明的第一实施例的第三修改项的擦除步骤流程图；

图8显示依照本发明的第二实施例的第一擦除步骤流程图；

图9显示依照本发明的第二实施例的第二擦除步骤流程图；

图10显示依照本发明的第二实施例的第一具体范例的流程图；

图11显示依照本发明的第二实施例的第二具体范例的流程图；

图12显示依照本发明的第二实施例的第三具体范例(1)的流程图；

图13显示依照本发明的第二实施例的第三具体范例(2)的流程图；

图14显示依照本发明的第二实施例的第三具体范例(3)的流程图；以及

图15显示依照本发明的第二实施例的第四具体范例的流程图。

主要组件符号说明

1     存储单元阵列    3    仿存储单元阵列

7     仿字驱动程序    9    行译码器

11    微分放大器      13   参考胞选择区域

50…5n字驱动程序

具体实施方式

以下，将详细说明用于非易失性存储装置之擦除方法以及该非易失性存储装置，参照附图图1到图15。

图1说明依照本发明之第一实施例之电路图，存储单元阵列1是由存储单元所组成，其中由介于由字驱动程序(word driver)50至5n选择得到的字线WL0到WLn，以及由行译码器9所选择的位线BL0到BLn而在各别相交位置排列存储单元。对于各别的存储单元，每一行的各别的栅极端子共同连接到一条字线，而每一行的各别的漏极端子共同连接到一条位线。

此外，仿存储单元的漏极端子连接到位线，而其栅极端子共同连接到由仿字驱动程序7(dummy word driver)所控制的仿字线(dummyword line)DWL，提供此仿存储单元，由此形成仿存储单元阵列3(dummy memory cell array)。

除此之外，对于所有存储单元和所有仿存储单元而言，源极端子共同连接到参考电压ARVSS。此外，由于没有配置外部地址(externaladdress)，所以仿存储单元无法根据外部地址而存取。仿存储单元在该擦除步骤中并没成为擦除目标(erasing target)，因此，该存储单元在擦除步骤中的擦除操作之后的编程操作并没变成编程目标(program-target)存储单元。在擦除操作之后的编程操作，同时利用外部可存取(externally-accessible)正常存储单元作为集中存储单元(focused memorycells)时，执行编程操作，然而在为了恢复临限电压而执行的编程操作中，仿存储单元不被选择且保持非集中存储单元。

由行译码器9所选择的位线输出的数据被输入到微分放大器11(differential amplifier)，而比较操作(comparing operation)系与通过参考胞选择区域13(reference cell selecting section)所选择的参考胞RFC和RFDC其中之一执行。在参考胞选择区域13中，以通过控制区域(在图中并未显示)所控制的编程控制信号SSP和SDSP为根据，选择该参考胞RFC以确认排列在存储单元阵列1的存储单元编程态，且选择仿参考胞RFDC以确认排列在仿存储单元阵列3的存储单元编程态。因此，参考胞RFC和RFDC的临限电压可以根据有别于前面所述的个别编程操作而做校正。

通过该比较操作，确认过擦除态的存储单元是否存在，而且，如果在过擦除态的存储单元存在，就会执行软编程操作或编程操作，以及确认对每个连接到位线的存储单元的编程态。

因此，在编程期间，像是由热电子注入(hot-electron injection)方法到存储单元的编程，给予控制栅极(字线或仿字线)和存储单元之漏极一个高电压，而给予该源极一个低电压。在软编程期间，使控制栅极的电压稍微低于编程电压的高电压，给予漏极高电压，而给予源极低电压。也就是说，在软编程期间的存储单元于端子间的电压会比在编程期间的存储单元稍微低，而将热电子注入到浮置栅极的电子注入率因而变低。因此，软编程也许需要增加控制栅极电压到和编程电压相当的高电压，使漏极的电压稍微低于编程电压的高电压，且给予源极低电压。

除此之外，根据本发明，包括本发明之第一实施例，当存在过擦除态的存储单元时，对于由软编程操作而具有正常临限电压的存储单元相同的恢复方法将叙述于后。然而，不需对软编程操作做限制，本发明可利用用以恢复任何存储单元于由上述编程操作而有正常临限电压的存储单元的方法。在此情况下，一次编程在过擦除态的存储单元，而只有再编程(re-programmed)存储单元被擦除。

因为当存储单元含有在过擦除态的存储单元，每个位线连接多数存储单元到位线BL0至BLn，除了在过擦除态存储单元之外，存储单元也被错误判定而处于过擦除态。这是因为电流总是通过过擦除态的存储单元漏到该位线(也称做行漏出电流(column leak current)是可流动的)，所以擦除态的确认也因为通过微分放大器附加行漏出电流而实现。

再者，当基于错误判定且没有对非选择过擦除存储单元的编程操作或软编程操作，而执行编程操作或软编程操作时，编程操作或软编程操作就会继续对有正常临限值的错误判定存储单元作用。这是因为，当在过擦除态的存储单元存在于连接到行译码器9所选择的位线的存储单元中，且在位线流动的全部电流总合比于参考胞RFC流动的还大时，执行编程操作或软编程操作于有正常临限值的特定存储单元上，这在本质上是不必要的，同时，由于在过擦除态的存储单元所产生的问题也并未被排除。

依照本发明之第一实施例，在执行软编程于单位分区(in units ofsector)之前，其中该分区为根据编程控制信号SSP而存在过擦除态的存储单元之分区，通过施加正电压到字线WL0至WLn，基于施加正电压给仿字线DWL的编程控制信号SSP而对仿存储单元执行软编程操作或编程操作。由于对仿存储单元编程操作(dummy memory cellprogram operation)等等，相似编程操作可以被执行在连接到以漏极干扰现象作为依据的个别位线上的过擦除态的存储单元。

通过先前擦除操作后对仿存储单元执行编程操作等等，对于没有连接相同位线之多数存储单元的过擦除态存储单元，从过擦除态的复原或在过擦除态的释放都可以实现。当大部份擦除步骤被执行到一个分区或分区群作为一个单位时，擦除操作之后从过擦除态的复原就可以实现。然后可以有效完成后续的软编程操作，藉以避免不必要的偏压运用。擦除步骤时间的缩短是可以实现的，而且由于擦除步骤的结果，个别存储单元的擦除态可以变的一致。

因此，在编程期间，借着从控制区域(图中未显示)输出的编程控制信号SSP或SDSP来控制字驱动程序50至5n或仿字驱动程序7将字线WL0至WLn或仿字线DWL偏压到正电压。在这个情况下，字驱动程序50至5n被同时控制或被地址信号(图中未显示)所选择等等。在擦除过程时的仿存储单元中，在对存储单元软编程前，执行软编程或编程。因此，在编程控制信号SSP之前，输出编程控制信号SDSP。

在从控制区域(图中未显示)输出的擦除控制信号SER的编程操作等等之前执行的擦除操作中，同时控制字驱动程序50至5n，藉以将对已连接之排列在存储单元阵列1之存储单元的字线WL0至WLn偏压到负电压。在此时，仿驱动程序7不被擦除控制信号SEP所控制，而被连接到仿存储单元的仿字线DWL保持在浮置状态(floating state)。

当执行擦除操作到存储单元上时，该擦除操作不会执行在仿存储单元上。所以，仿存储单元不会被带到过擦除态。因此，当在擦除过程中的擦除操作之后，对仿存储单元执行编程操作等等时，会造成对于没有如此困难编程操作等等的时间无法完成或耗费大量时间。

位线BL0至BLn为数据输入/输出端子的实例，而字线WL0至WLn为控制端子(control terminal)的实例。除此之外，参考胞RFDC系用以设定对仿存储单元的编程确认电压之专用参考区域之实例，而擦除偏置控制区域包括字驱动程序50至5n、仿字驱动程序7、以及由控制区域(图中未显示)输出的控制信号SER。

图2显示擦除步骤的流程图。当擦除步骤开始时，执行预编程操作(S1)。反复执行步骤S1直到预编程检查操作(S2)已确认存储单元态改变至预编程态。以此方法，在对擦除态和未擦除态混和的存储单元群组的擦除操作之前，所有存储单元都被带到未擦除态。因此，对所有后续的擦除操作的存储单元，可以共同执行大量的偏压应用以执行擦除操作。

在完成预编程(S1、S2)之后，执行擦除操作(S3)。其后，执行APDE的检查操作(S4)，而如果检查操作并未通过(S4:F)，就会执行APDE操作。在此处，APDE系恢复过擦除存储单元的负临限值为正临限值的方法，其中透过位线均匀地施加偏压至所有存储单元的各别的漏极，以漏极干扰为根据而特别对于在过擦除态的存储单元，实现过擦除态的释放。同时施加电压至共享位线的多数存储单元的各别的漏极端子上。除此之外，还存在通过位线到连接特定位线之多数存储单元的各别的漏极而被执行的APDE方法。在任何一种情况中，通过具有大概在Ov附近的各别的位线和施加正偏压到位线，具有较高的浮置栅极位能(即较低临限值)的过擦除存储单元会受到漏极干扰的影响，而降低浮置栅极的位能(即升高临限值)，由此释放过擦除态。释放过擦除态的APDE方法与软编程方法的差异在于APDE通过至少一个或更多位线而与大量的存储单元运作，然而软编程方法只作用在集中存储单元上。虽然APDE方法有高速处理效能，但它的临限值校正量低。换句话说，软编程的特性在于虽然有高临限值校正能力，但并不具备高速的效能。

由通过擦除检查操作(S4:P，S7:P)的结果，所有存储单元被带到擦除态，或通过ADPE操作(S5)和ADPE的检查操作(S6)作为其检查操作，确认该存储单元(S6:P，S7:P)，对于所有存储单元，过擦除态通过APDE操作而释放。实时在此情况下，过擦除态可保持在一些个别存储单元上。因此，对于每个在过擦除态的存储单元，通过软编程操作(S10)将过擦除态消除是有必要的。

在存储单元阵列1(图1)排列的大量存储单元通常在它们的特性上具有差异。这是因为存储单元(快速擦除胞(Fast Erase Cells))容易被在擦除操作的偏压应用而改变至擦除态，而难以改变到擦除态的存储单元(慢速擦除胞(Slow Erase Cells))在存储单元阵列1中被扰乱。于是，由擦除操作(S3)的结果，在擦除态发生变化，一些存储单元被带到过擦除态。该变化是因为即使在从过擦除态恢复的APDE操作(S5)之后，过擦除态可以保持不变。

依照本发明之第一实施例，在软编程操作(S10)之前，执行仿存储单元编程操作(S8)。仿存储单元编程操作(S8)连续执行直到仿存储单元编程检查操作(S9)确认的编程操作的完成。

排列仿存储单元到连接多数存储单元的每个位线，当应用编程操作到这些仿存储单元时，就会施加用以编程的偏压到位线上。由于透过位线来偏压，漏极干扰现象发生在过擦除态存储单元，而相似于编程操作的电压压力也会被应用。由此，可以减少过擦除态以降低由过擦除态造成的电流漏泄(current leakage)。通过以各个存储单元的擦除态为根据而对仿存储单元的类似编程(program-like)的操作，减少该存储单元的过擦除态之后，执行软编程(S10)和软编程检查操作(S11)作为其检查步骤。

因此，对仿存储单元编程操作的电压条件也许和软编程操作的电压条件相同，更适宜地，为了增加对过擦除态的漏极干扰，给予位线的偏压可能高过于编程条件的偏压。

由于步骤A的执行，包括仿存储单元编程(S8)和仿存储单元编程检查操作(S9)作为在软编程操作之前的编程操作(S8)之检查步骤，可以防止因为在过擦除条件下的存储单元而造成在软编程检查操作(S11)的错误判定，和避免过度软编程而有效执行软编程。

在图3中，显示存储单元C1至C3和已通过擦除检查操作(S7)之仿存储单元DC之Id-Vg特性图。该图显示漏极电流Id(以微安培为单位)对于栅极电压Vg(以伏特为单位)之示意图。因为所有存储单元C1至C3和仿存储单元DC已通过擦除检查操作(S7:P)，这些分布在对擦除检查操作之参考电压VRF_ER之参考曲线左边。除此之外，因为该存储单元已通过APDE检查操作(S6:P)，所以没有特性为对负栅极电压Vg非常干扰和在压低态(depression state)的存储单元存在。然而，存储单元C3显示电流漏泄特性，像是在小电流区域X的副临限(subthreshold)特性，其中漏极电流Id系相关于0V之栅极电流Vg而流动。此称做行漏出电流。

虽然传统方法中系执行软编程操作以消除该情况，当连接存储单元C1至C3到同一位线时，即使在对没有电流漏泄发生的任何小电流区域X之存储单元C1和C2的检查操作，会增加存储单元C3的行漏出电流。以此方法，在一些情况下，可以执行本质上非必要的软编程。举例来说，如于图4所显示之图表(传统技术)，因为反复执行软编程于不在过擦除态的存储单元C1上，同时如之前一样留下有行漏出电流的存储单元C3，存储单元C1被过度编程而其Id-Vg特性在某些情况下可以超出对擦除检查操作之参考电压VRF_ER之参考曲线。因此，它可近似如图所示对于读取检查操作之参考电压VRF_ER之参考曲线以恶化对存储单元C1数据“1”之读出限界。

与其相比，依照本发明之第一实施例，在软编程操作(S10)之前，步骤A包括仿存储单元编程操作(S8)，与仿存储单元编程检查操作(S9)。因此，如图4所示之图表(第一实施例)，通过编程仿存储单元编程的方式，直到其Id-Vg特性超过对编程检查操作之参考电压VRF_ER之参考曲线，使得存储单元C3从过擦除态恢复或从过擦除态释放。这此情况下，可以执行软编程操作到各别的存储单元C1至C3，因此允许有效的软编程的执行。

参考电压VRF_SP曲线系确认软编程操作结果的参考曲线。执行软编程操作于Id-Vg特性曲线在该参考曲线左边的存储单元。由于软编程操作的结果，Id-Vg特性曲线偏移至右边而确认软编程的完成。

如图5所示之Id-Vg特性图表说明第一实施例的修改项。取代图3和图4中之仿存储单元编程检查操作(S9)之参考电压VRF_P，该参考电压VRF_DP高过于在仿存储单元编程检查操作(S9)时为专用参考电压之参考电压VRF_P。这可以通过执行参考胞RFDC编程深过于参考胞RFC编程而实现。

因此，在通过增加编程操作次数的重复次数或施加较高偏压到位线的软编程之前的仿存储单元编程期间，仿存储单元可被进一步深深地编程。由依照上述所提的仿存储单元编程的结果，可以更确切的执行对在过擦除态的存储单元的漏极干扰现象，因此，更确切地复原或减少该过擦除态。除此之外，如果执行充足的偏压应用，在某些情况，APDE操作变的不必要，而进一步缩短擦除步骤的时间也成为可能。

在图6的流程图中，显示第一实施例之第二修改项。取代显示于图2之步骤A，在此提供步骤B。步骤B置入于APDE操作(S5)和APDE操作后之APDE检查操作(S6)之间。步骤B包括了下列各个步骤。

在APDE操作(S5)之后，计数APDE操作之重复次数(S21)，执行APDE检查操作(S6)。若检查操作并未通过(S6:F)，判断APDE操作之重复次数是否为最大值(S22)。若APDE操作重复次数未达到最大值(S22:N)，流程将回到步骤S5，而再次执行APDE的操作(S5)。若其已达到最大值(S22:Y)，执行仿存储单元编程操作(S23)。仿存储单元编程会重复运作直到通过仿存储单元检查操作(S24:F)，根据通过(S24:P)，执行APDE检查操作(S25)。若APDE检查操作未通过(S25:F)，流程将回到仿存储单元编程操作(S23)，而若通过(S25:P)，流程将回到擦除检查操作(S7)。若擦除检查操作未通过(S7:F)，流程将回到擦除操作(S3)，如此，流程重复运作。若通过(S7:P)，软编程操作(S26)会重复执行直到软编程检查操作(S27)通过。

在一些非易失性存储中，在擦除操作(S3)之后存储单元特性的变化可以在按照APDE操作(S5)而被复原或减少的范围之内。在该情况下，通过设定一些APDE操作的重复次数(S5)(S22)，而不执行仿存储单元编程操作(S23)和该检查操作(S24)，则可以完成存储单元擦除操作。除此之外，存储单元的复原缓慢表现在过擦除态存储单元的情况下，即使重复APDE的操作以施加偏压给整个存储单元阵列1，复原可能无法有效达成。借着事先设定一些APDE操作的重复次数(S5)，以及通过当其超出时执行仿记胞编程操作(S23)，可以有效复原在过擦除态存储单元。

在图7之流程图中，显示第一实施利之第三修改项。提供步骤C以取代图2所示之流程图之步骤A。相似于步骤A，步骤C置于擦除检查操作(S7)和软编程操作(S10)之间。步骤C包括，除步骤A的仿存储单元编程操作(S8)和仿存储单元编程检查操作(S9)之外，还有在介于仿存储单元编程操作(S8)和仿存储单元编程检查操作(S9)之间编程(S8)控制仿存储单元连续编程次数的步骤(S31)。

在图2之流程图中，对于每一个仿存储单元编程操作(S8)执行仿存储单元编程检查操作(S9)以确认对于仿存储单元的每一个编程操作之仿存储单元状况。然而，在第三修改项中，执行一种对每个仿存储单元编程操作之预定次数之检查操作。当仿存储单元特性改变不足够时与/或对仿存储单元单一编程操作之实例不能充足执行在存储单元中的漏极干扰现象时，若提供一个设定值使得以预定次数连续执行编程操作，则可以有效执行仿存储单元编程检查操作(S9)以确认仿存储单元之编程态或从过擦除态存储单元之复原态。

在图8和图9中，显示依照第二实施例之擦除步骤。此处提供可以防止非必要地连续执行对特定存储单元的软编程之擦除方法，即使当已连接过擦除态之存储单元到同一位线时，藉此防止因为过度编程操作而使数据“1”读出限界的恶化，且不会错误判定软编程目标存储单元(target memory cell)的编程态。

图8显示第一种方法。该方法系关于软编程处理为连续运作直到所有存储单元通过软编程检查操作，同时对每个软编程操作有次序地改变存储单元为目标(target)。下文中将以软编程处理1表示第一种方法。

当软编程处理1开始时，地址初始化(address initialization)最先被执行(S41)。接着对与初始地址(initialized address)相对应的存储单元(S42)执行软编程检查操作。若检查操作并未通过(S42:F)，则执行软编程操作(S43)，且不需检查关于编程态的操作，地址就会增值(S45)。执行软编程操作于通过地址增值(address increment)所选择之新存储单元(S42)。若检查操作通过(S42:P)，则判断所有通过地址而选择之存储单元是否已通过检查操作(S44)，而若有未通过检查操作的存储单元(S44:N)，则地址会逐步增值(S45)且再重复该流程。响应于所有通过检查操作(S44:Y)的存储单元，结束该流程。

图9显示第二种方法。该方法为，当有次序地改变各个软编程操作的存储单元时，当已对所有存储单元执行软编程时(即地址循环返回(looping back the addresses))，则结束该流程。下文中将以软编程处理2表示第二种方法。

在软编程处理2中，相似于软编程处理1，执行步骤S41至S43和步骤45。然而，在软编程处理2中，提供步骤S51以取代软编程处理1的步骤S44。即响应通过在步骤S42之软编程检查操作(S42:P)，判断所有地址是否被地址增值所选择。若有未选择地址(S51:N)，则步骤S45会增值地址且进一步重复流程，而响应于已选择所有的地址(即地址循环返回)(S51:Y)，则结束该流程。

于此处，当完成软编程(S43)之后，再次执行软编程(S43)时，成为软编程目标的集中存储单元(focused memory)由增值地址(S45)更新。即在下一个软编程操作(S43)中成为软编程操作目标的集中存储单元系在目前的软编程操作中为非集中存储单元(non-focused memory)。

在图10至14中，显示根据软编程处理置入位置和/或软编程处理之间(软编程处理1和2之间)对比之具体实例之擦除步骤流程图。图10显示第一具体实例，图11显示第二具体实例，而图12至图14显示第三具体例。

图10之第一具体实例系以步骤S1至S7之擦除步骤之流程图来说明软编程处理1之置入位置之具体实例。在完成软编程操作的软编程处理1可以被适当置入接连的擦除步骤。一种置入情况，在预编程操作(S1)和其检查操作(S2)之后，以及在执行擦除操作(S3)和APDE操作(S5)之后(图10，位置(I))；或执行APDE操作(S5)之后之APDE检查操作(S6)之后的一种置入情况(图10，位置(II))；或擦除检查操作(S7)之置入情况(图10，位置(III))，等等皆可以考虑。

图11之第二具体实例系擦除步骤之流程图，在APDE操作(S5)之后置入软编程处理1或2。在APDE操作(S5)之后并没有提供APDE之检查操作，而且，以执行在软编程处理1或2之软编程检查操作(S61)取代APDE之检查操作。此外，当于软编程处理1或2之后执行擦除检查操作(S52)，且若擦除检查操作未通过，则软编程处理1或2(S61)会再次重复(图11，位置(IV))或在执行APDE检查操作(S4)之后、APDE操作(S5)之前(图11，位置(V))重复。

图12至14之第三具体实例(1)至(3)系以下情况之流程图，在步骤S1至S7之擦除步骤之流程图中，置入软编程处理1或2于擦除操作(S3)和APDE检查操作(S4)之间。

图12所示之第三种具体实例(1)系软编程处理1(S71)之置入之情况。在该情况中，在擦除操作(S3)之后，在APDE检查操作(S4)前完成软编程操作。

图13所示之第三种具体实例(2)系软编程处理2(S81)之置入之情况。在该情况中，在擦除操作(S3)之后，在APDE检查操作(S4)前对所有存储单元执行一次软编程操作。

图14所示之第三种具体实例(3)系对软编程处理2(S91)，提供判断预定次数的步骤(S92)，且以预定次数重复软编程处理2(S91)。在该情况下，在擦除操作(S3)之后，在APDE检查操作(S4)前对所有存储单元执行预定次数(S92)的软编程操作(S91)。

图15之第四具体实例系下面所述之流程图，在步骤S1至S7之擦除步骤之流程图中，对所有存储单元执行不超过预定次数之软编程处理2，而且，当软编程处理执行超过预定次数时，则执行APDE操作。

当APDE操作(S5)之后执行的APDE检查操作通过时(S6:P)，则执行软编程操作2(S101)。若其软编程检查操作未通过(S102:F)，则判断对所有存储单元执行一次软编程的软编程处理2(S101)之处理次数(S103)。若其低于预定次数(S103:N)，则流程将再次回到软编程处理2(S101)。若已达到预定次数(S103:Y)，则执行APDE操作(S104)，且重复执行直到APDE检查操作(S105)通过(S105:P)。当检查操作通过时，流程再次回到软编程处理2(S101)。当关于软编程处理2(S101)的软编程检查操作通过(S102:P)时，则流程移到擦除检查操作(S7)。

根据本发明实施例，由上述说明是清楚易懂的，通过对仿存储单元执行编程操作等等，可以引起共同连接位线BL0至BLn之在过擦除态的存储单元中干扰现象。因此，执行伪编程操作于在过擦除态之存储单元以实现从过擦除态复原或过擦除态的清除。

除此之外，在正常擦除态之存储单元和在过擦除态之存储单元共同连接到位线BL0至BLn的情况下，因为没有连续执行编程操作等等于相同的存储单元，所以过度编程操作等等就不会被基于错误判定的编程操作等等而执行于在正常态存储单元。因此，依照本发明的操作可以避免下列所述情况，对于在正常态的存储单元，数据“1”读出限界的恶化的情况，或因为连接在过擦除态的大量存储单元，而编程操作等等的完成无法被侦测到的情况。

可以对大量多数存储单元执行擦除操作，且相较于有次序地对每个字线执行擦除脉冲应用，依照本发明之擦除步骤可以在短时间内完成。在此，通过大量擦除操作，如果提供多数字线就会产生本发明的作用。

除此之外，理所当然的，本发明并不局限于上述实施例，在不偏离本发明之要点，可以做各别的改进和修正。

举例来说，APDE操作和软编程操作都是实现从过擦除态复原的偏压应用方法之实例，理所当然的，两者之间应用的顺序也不局限于上述之实施例。再者，应用次数和运用情况也可以有所改变。除此之外，若提供一软编程操作，省略APDE操作也是有可能做到的。

除此之外，参考胞RFC和RFDC可能是存储单元结构，或可能不是存储单元结构。

而且，参考胞RFC和RFDC可以在存储单元阵列排列且连接到微分放大器(differential amplifier)，或参考胞RFC和RFDC可以通过位线或参考位线连接到微分放大器。

因此，虽然如编程或软编程之写入操作的方法已叙述为用热电子注入方式，但也可以用Fowler-Nordheim穿隧(tunneling)方法。再者，虽然已经叙述过浮置栅极之存储单元，这些存储单元亦可能为ONO结构等等之存储单元。

Claims (24)

1.一种非易失性存储装置的数据擦除方法，通过预定数目的数据输入/输出端子而连接多个电性可重写存储单元至该非易失性存储装置，该数据擦除方法包括以下步骤：

在多个存储单元上执行擦除操作；以及

在擦除操作后，施加与编程操作有关的偏压到数据输入/输出端子，而不对特定存储单元连续执行编程操作。

2.根据权利要求1所述的非易失性存储装置的数据擦除方法，其中该非易失性存储单元装置包括与所述存储单元共享数据输入/输出端子的仿存储单元，该方法还包括通过执行编程操作于仿存储单元而施加偏压到数据输入/输出端子的步骤，该步骤在对所述存储单元进行编程的步骤前且在执行擦除操作的步骤后进行。

3.根据权利要求2所述的非易失性存储装置的数据擦除方法，其中在对所述仿存储单元进行编程操作中，所述仿存储单元的编程检查电压的电压值不同于所述存储单元的编程检查电压。

4.根据权利要求2所述的非易失性存储装置的数据擦除方法，其中在对所述仿存储单元进行编程操作中，所述仿存储单元的编程电压的电压值不同于所述存储单元的软编程电压。

5.根据权利要求3所述的非易失性存储装置的数据擦除方法，其中所述仿存储单元的编程检查电压的电压值被设定为高于所述存储单元的编程检查电压的电压值。

6.根据权利要求4所述的非易失性存储装置的数据擦除方法，其中所述仿存储单元的编程电压的电压值被设定为高于所述存储单元的编程电压的电压值。

7.根据权利要求2所述的非易失性存储装置的数据擦除方法，其中在执行所述擦除操作时，维持所述仿存储单元于非擦除状态。

8.根据权利要求7所述的非易失性存储装置的数据擦除方法，其中在执行擦除操作时，维持所述仿存储单元的控制端子于浮置状态。

9.根据权利要求2所述的非易失性存储装置的数据擦除方法，还包括在执行擦除操作的步骤后，在执行编程操作于所述仿存储单元的步骤前执行APDE操作的步骤。

10.根据权利要求9所述的非易失性存储装置的数据擦除方法，其中执行编程操作于所述仿存储单元的步骤响应于执行预定次数的所述APDE操作的步骤。

11.根据权利要求1所述的非易失性存储装置的数据擦除方法，其中施加偏压的步骤包括以下步骤：

重复执行编程操作于一个存储单元；以及

其后执行所述编程操作到其它存储单元。

12.根据权利要求11所述的非易失性存储装置的数据擦除方法，其中所述编程操作为软编程操作，且其中施加偏压的步骤还包括以下步骤：

对各个存储单元执行软编程检查操作；以及

依据所述软编程检查的结果，执行软编程操作于所述存储单元。

13.根据权利要求12所述的非易失性存储装置的数据擦除方法，其中执行软编程操作的步骤是在执行APDE操作完了之后。

14.根据权利要求13所述的非易失性存储装置的数据擦除方法，其中通过执行软编程检查操作，对所述软编程操作和所述APDE操作的结果进行确认。

15.根据权利要求12所述的非易失性存储装置的数据擦除方法，其中执行软编程操作的步骤是在执行APDE操作的步骤之前执行。

16.根据权利要求15所述的非易失性存储装置的数据擦除方法，其中执行APDE操作的步骤响应于执行预定次数的软编程操作的步骤。

17.根据权利要求1所述的非易失性存储装置的数据擦除方法，其中数据输入/输出端子是存储单元的漏极端子并组成位线。

18.根据权利要求2所述的非易失性存储装置的数据擦除方法，其中数据输入/输出端子是仿存储单元的漏极端子且连接至位线。

19.根据权利要求7所述的非易失性存储装置的数据擦除方法，其中控制端子是仿存储单元的栅极端子。

20.一种包含多个电性可重写存储单元的非易失性存储装置，该电性可重写存储单元通过数据输入/输出端子以预定数目共同连接，该非易失性存储装置还包括通过数据输出/输入端子而被共同连接的仿存储单元，其中，在对多个存储单元进行数据擦除处理期间，在对多个存储单元进行擦除操作之后，对仿存储单元执行编程操作。

21.根据权利要求20所述的非易失性存储装置，还包括专用以设定仿存储单元的编程检查电压的参考区域。

22.根据权利要求21所述的非易失性存储装置，其中参考区域的电压位准设定为高于存储单元的编程检查电压。

23.根据权利要求20所述的非易失性存储装置，还包括在擦除操作期间用于对所述存储单元的控制端子进行偏压操作的擦除偏压控制区域，其中仿存储单元的控制端子并不被擦除偏压控制区域所偏压。

24.根据权利要求23所述的非易失性存储装置，其中在擦除操作期间，仿存储单元的控制端子维持在浮置状态。

Images