CN101006645B - 分频器 - Google Patents

分频器 Download PDF

Info

Publication number
CN101006645B
CN101006645B CN2005800265656A CN200580026565A CN101006645B CN 101006645 B CN101006645 B CN 101006645B CN 2005800265656 A CN2005800265656 A CN 2005800265656A CN 200580026565 A CN200580026565 A CN 200580026565A CN 101006645 B CN101006645 B CN 101006645B
Authority
CN
China
Prior art keywords
frequency
signal
binary counter
division factor
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800265656A
Other languages
English (en)
Other versions
CN101006645A (zh
Inventor
普拉山特·德凯特
多米尼克斯·M·W·利艾特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101006645A publication Critical patent/CN101006645A/zh
Application granted granted Critical
Publication of CN101006645B publication Critical patent/CN101006645B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/502—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits with a base or a radix other than a power of two
    • H03K23/505—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits with a base or a radix other than a power of two with a base which is an odd number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

一种提供奇数分频因数的分频器，包括提供偶数分频因数的二进制计数器(10)，所述偶数分频因数是小于奇数分频因数的第一偶数，二进制计数器具有时钟输入端用于接收具有频率的周期性时钟信号(Ck)。电路还包括与所述二进制计数器相连的计数结束电路(20)，用于产生在时钟信号(Ck)的每一个偶数周期后出现的时钟(Ck)周期的计数结束信号(EOC)，计数结束信号(EOC)输入到计数器(10)的输入端(IN)。电路还包括与二进制计数器和时钟信号(Ck)相连的输出发生器(30)，输出发生器(30)产生输出信号(OUT)，输出信号(OUT)的频率与奇数分频因数对频率信号(Ck)分频后的频率实际上相等。

Description

分频器
技术领域
本发明涉及分频器。
背景技术
分频器广泛分布在数字设备中，用于对输入时钟信号进行分频，并提供具有分频后的时钟频率的输出信号。输出信号的频率与输入信号(例如时钟信号)的频率之间的比率被称作分频因数。通常，分频因数由整数来表示。
分频器是相对简单的状态机，并且能够以各种方式实现。一种可能的方式是使用计数器。在这种情况下，分频器的设计简化为特殊计数器的设计。存在多种已知的用于设计计数器的技术，例如‘DouglasLewin，“Design of Logic Systems”，Van Nostrand Reinhold(UK)Co.Ltd.，1985，段落6.3中所述。通常，具有分频因数为N的分频器是具有N个状态的状态机，而且广泛使用的实施方式中所采用的是触发器。用于实现具有N个状态的计数器的触发器的最小数目是满足如下关系的最小整数m：N≤2m。例如，可以使用至少3个触发器来实现具有分频因数在5和8之间的分频器。在触发器的输出端，可以获得分频后的频率。当需要较大的分频因数时，优选地级联若干计数器，其中每一个计数器都提供分频因数。例如，考虑所需的分频因数为256的情况。可以写成256＝16*16，并且可以通过级联第一和第二计数器来实现分频，其中每一个计数器所具有的分频因数都是16。第一计数器接收时钟信号并对其进行16分频，然后产生计数结束(EOC，End of Count)信号，并将该信号输入到第二计数器的时钟输入端。EOC信号指示第一计数器已经完成了16分频。实现EOC信号的电路通常是组合逻辑电路，其复杂性取决于计数器的具体实施方式。当然，希望以尽可能简单的电路来实现。
在通信电路中，分频器用于例如预定标器中，所述预定标器用于对本地振荡器进行分频。优选地，分频后的信号的占空比应当是50％。具有周期为T的周期性二进制信号由连续的高电平和低电平组成，其中该信号的每一个周期中都包括高电平和之后的低电平。假定在一个周期中信号位于高电平的时间为tup，那么占空比为tup/T并用百分数表示。
通常，具有奇数分频因数的分频器的输出信号的占空比不会是50％。
然而，US4,348,640描述了一种3分频的时钟分频器，其输出信号的占空比为50％。该分频器被设计为包括JK触发器的状态机。使用3/2分频电路的信号作为2分频触发器的时钟信号，可以得到对称3分频电路。3/2分频电路包括一对JK触发器和逻辑门，它接收频率为F的时钟脉冲并产生多个交错的信号流，这些信号流具有频率为F/3且占空比实际为33％的非对称脉冲。根据这些流中的两个来选通输入时钟脉冲，从而在一个流的周期中的工作部分的第二部分期间提供输出脉冲，并且在另一个流的周期中的工作部分的第二部分期间提供另一个输出脉冲，从而提供了频率为2*F/3的输出信号，作为2分频触发器的时钟信号。可以观察到，使用3个触发器实现了具有3个状态的状态机，即3分频电路。此外，电路的组合部分相对复杂，并且不存在用于设计具有奇数分频因数的其它分频器的指示。
发明内容
本发明的目的是提供改进的分频器。
本发明的目的通过一种提供奇数分频因数的分频器而得以实现，所述分频器包括：
-二进制计数器，提供由所述奇数分频因数减一而得到的偶数分频因数，所述二进制计数器具有时钟输入端，用于接收具有频率的周期性时钟信号；
-计数结束电路，与所述二进制计数器相连，并产生在所述时钟信号的每一个所述偶数周期后出现的时钟周期的计数结束信号，所述计数结束信号输入到所述计数器的输入端；以及
-输出发生器，与所述二进制计数器和所述时钟信号相连，所述输出发生器产生输出信号，所述输出信号的频率与所述奇数分频因数对频率信号分频后的频率实际上相等。
因此，对于3分频电路来说，仅需要一个触发器，即一个用于2分频计数器的触发器。计数结束电路产生时钟周期的输出信号，因而它可以使用触发器或例如多路复用器的组合电路来实现。当使用触发器来实现计数结束电路时，3分频电路所需的触发器的总个数是2，即仍小于现有技术的电路中所使用的触发器的个数。此外，能够将上述设计方法扩展到具有任意的奇数分频因数的分频器。
优选地，计数结束电路包括与门，用于接收二进制计数器所产生的两个最高有效位，并提供用于改变一个时钟周期内的触发器状态的信号。使用触发器实现的任意二进制计数器包括一连串的触发器。触发器输出端所得到的信号具有分频因数分频后的频率。这个触发器被称为最高有效触发器。最高有效触发器的输出和一连串触发器中在先触发器(与最高有效触发器相连)的输出被称为本申请中的最高有效输出。
在本发明的实施例中，所述二进制计数器是格雷码计数器(GRAYcounter)。格雷码计数器具有使用格雷码进行编码的状态，因而具有如下性质：当从一个状态变为下一个状态时，仅有一比特发生改变。这个性质在设计相对较高频率的分频器时很有用，即在较高频率的分频器中当计数器从一个状态变为下一个状态时，可能出现假信号。
优选地，所述二进制计数器包括D触发器，这是因为在例如CMOS的特定技术中，D触发器相对容易实现且占据集成电路的面积相对较小。
附图说明
根据下文参考附图对本发明的典型实施例进行描述，本发明的上述和其它特征与优点将会变得明显，其中：
图1示出了根据本发明实施例的分频器的框图；
图2示出了根据本发明的输出发生器的实施例；
图3示出了根据本发明的计数结束电路的实施例；
图4示出了根据本发明实施例的5分频电路的实施方式；
图5a和5b示出了根据本发明实施例的5分频电路中的信号波形；
图6示出了根据本发明实施例的7分频电路的实施方式；以及
图7示出了根据本发明实施例的7分频电路中的信号波形。
具体实施方式
图1示出了根据本发明实施例的分频器的框图。提供奇数分频因数的分频器包括提供偶数分频因数的二进制计数器10。这个偶数分频因数由所述奇数分频因数减一而得到。所述二进制计数器具有时钟输入端，用于接收具有频率的周期性时钟信号Ck。所述分频器还包括与所述二进制计数器相连的计数结束电路20，计数结束电路20在时钟信号Ck的每一个偶数周期后都产生时钟Ck周期的计数结束信号EOC。将计数结束信号EOC输入到计数器10的输入端IN。所述分频器还包括与二进制计数器和时钟信号Ck相连的输出发生器30，输出发生器30产生输出信号OUT，该信号的频率与奇数分频因数对频率信号Ck进行分频后的频率实际上相等。
因此，对于3分频电路来说，仅需要一个触发器，即一个用于2分频计数器的触发器。计数结束电路产生时钟周期的输出信号，因而它可以使用触发器或例如多路复用器的组合电路来实现。当使用触发器来实现计数结束电路时，3分频电路所需的触发器的总个数是2，即仍小于现有技术的电路中所使用的触发器的个数。此外，能够将上述设计方法扩展到具有任意的奇数分频因数的分频器，这一点将在本申请的下文的描述中变得明显。
图2示出了根据本发明的输出发生器30的实施例。它仅包括组合电路，例如2输入端与门31，与2输入端或门32相连。与门31接收时钟信号Ck和计数器所产生的最高有效输出信号Q1。或门接收所述计数器的在先计数器输出端Q2所产生的信号。
图3示出了根据本发明的计数结束电路的实施例。优选地，计数结束电路20包括与门21，用于接收二进制计数器10所产生的两个最高有效位Q1、Q2，并提供用于改变一个时钟周期内的触发器状态的信号。使用触发器实现的任意二进制计数器包括一连串的触发器。触发器输出端所得到的信号具有分频因数分频后的频率。这个触发器被称为最高有效触发器。最高有效触发器的输出和一连串触发器中在先触发器(与最高有效触发器相连)的输出被称为本申请中的最高有效输出。
应当看出，通常还可以使用其它类型的钟控存储器元件(例如ROM、RAM)、多路复用器和不同的技术(例如MOS、双极、BiCOMS等)来实现计数器。
图4示出了根据本发明实施例的5分频电路的实施方式。该电路包括格雷码计数器，所述格雷码计数器包括最高有效触发器DFF1和触发器DFF2并实现了4分频计数器。这些触发器的输出反馈到使用与触发器DFF3相连的与门而实现的计数结束电路。计数结束电路产生EOC信号，并将EOC信号输入计数器。输出发生器包括与图3中所示的或门相连的与门。图5a和5b示出了5分频电路的信号波形。
容易看出，输出信号OUT的占空比为50％。
图6示出了根据本发明实施例的7分频电路的实施方式。触发器DFF1、DFF2和DFF3实现了6分频电路，其中DFF1作为最高有效触发器。DFF4和与其相连的与门实现了计数结束电路。其余的组件与5分频电路的实施方式中的组件相同。
可以看出，输出信号具有逻辑等式Ck*Q1+Q2。还可以看出，计数结束电路的实施方式不取决于计数器的分频因数。因此，可以推导出一种用于设计奇数分频电路的通用设计方法。假定分频因数为x＝y+1，其中x是奇数。所述方法应当包括步骤：
-设计并实现y分频计数器；
-将该计数器与图3所示的计数结束电路相连；
-将该计数器与对应于等式Ck*Q1+Q2的输出发生电路相连。
要注意的是，本发明的保护范围不限于这里所描述的实施例。本发明的保护范围也不受到权利要求中的参考数字的限制。元件之前的字“包括”不排除除了权利要求中所提到的之外的其它部分。元件之前的字“一”不排除多个该元件。可以以专用硬件或可编程处理器的形式来实现构成本发明的装置。本发明在于每一个新特征或特征的组合。

Claims (7)

1.一种提供奇数分频因数的分频器，包括：
二进制计数器(10)，用于提供偶数分频因数，所述偶数分频因数由所述奇数分频因数减一而得到，所述二进制计数器具有时钟输入端，用于接收具有频率的周期性时钟信号(Ck)；
计数结束电路(20)，与所述二进制计数器相连，用于产生在所述时钟信号(Ck)的每一个所述偶数周期后出现的时钟(Ck)周期的计数结束信号(EOC)，所述计数结束信号(EOC)输入到所述计数器(10)的输入端(IN)；以及
输出发生器(30)，与所述二进制计数器和所述时钟信号(Ck)相连，所述输出发生器(30)产生输出信号(OUT)，其中所述输出信号的频率与按照所述奇数分频因数对频率信号(Ck)分频后的频率实际上相等。
2.根据权利要求1所述的分频器，其中所述输出发生器(30)是组合逻辑电路。
3.根据上述任意一项权利要求所述的分频器，其中所述计数结束电路(20)包括与门，用于接收由所述二进制计数器(10)产生的两个最高有效位(Q1，Q2)，并提供用于改变一个时钟周期内的触发器状态的信号。
4.根据权利要求3所述的分频器，其中所述触发器是D触发器。
5.根据权利要求1所述的分频器，其中所述二进制计数器(10)是格雷码计数器。
6.根据权利要求1所述的分频器，其中所述二进制计数器(10)包括D触发器。
7.根据权利要求5或6所述的分频器，其中由所述输出发生器(30)产生的所述输出信号(OUT)所具有的占空比实质上为50％。
CN2005800265656A 2004-08-06 2005-07-27 分频器 Expired - Fee Related CN101006645B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04103795.3 2004-08-06
EP04103795 2004-08-06
PCT/IB2005/052531 WO2006016310A2 (en) 2004-08-06 2005-07-27 Frequency divider

Publications (2)

Publication Number Publication Date
CN101006645A CN101006645A (zh) 2007-07-25
CN101006645B true CN101006645B (zh) 2010-06-23

Family

ID=35613794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800265656A Expired - Fee Related CN101006645B (zh) 2004-08-06 2005-07-27 分频器

Country Status (5)

Country Link
US (1) US7579883B2 (zh)
EP (1) EP1776764B1 (zh)
JP (1) JP2008509589A (zh)
CN (1) CN101006645B (zh)
WO (1) WO2006016310A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707326B1 (en) * 1999-08-06 2004-03-16 Skyworks Solutions, Inc. Programmable frequency divider
US7796721B2 (en) * 2008-10-30 2010-09-14 Texas Instruments Incorporated High speed, symmetrical prescaler
CN102035548B (zh) * 2010-11-08 2016-01-06 上海集成电路研发中心有限公司 分频器
US8471608B2 (en) * 2011-02-02 2013-06-25 Texas Instruments Incorporated Clock divider circuit
CN103684423A (zh) * 2012-09-25 2014-03-26 上海华虹集成电路有限责任公司 可变的同步时钟分频电路
KR102002466B1 (ko) * 2013-05-20 2019-07-23 에스케이하이닉스 주식회사 디지털 카운터
US9059714B2 (en) * 2013-10-28 2015-06-16 Qualcomm Incorporated Inductor-less 50% duty cycle wide-range divide-by-3 circuit
CN104660222B (zh) * 2015-03-06 2017-09-15 东南大学 一种电流切换式的d触发器及五分频电路
CN107786200B (zh) * 2016-08-31 2020-08-04 中国科学院大连化学物理研究所 一种分频器
CN108111164B (zh) * 2016-11-25 2020-12-08 深圳市中兴微电子技术有限公司 一种可编程分频器
JP2018164151A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 分周回路
CN108777575B (zh) * 2018-04-23 2022-05-03 深圳华大北斗科技股份有限公司 分频器
CN108763783B (zh) * 2018-05-31 2022-02-11 西安微电子技术研究所 一种基于lfsr的高频率低开销的奇数分频电路
US10454462B1 (en) 2019-04-18 2019-10-22 Hong Kong Applied Science and Technology Research Institute Company Limited 50% duty cycle quadrature-in and quadrature-out (QIQO) divide-by-3 circuit
US10749530B1 (en) 2019-04-24 2020-08-18 Nxp Usa, Inc. Programmable divider with glitch-free load circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3943379A (en) * 1974-10-29 1976-03-09 Rca Corporation Symmetrical odd modulus frequency divider
US5438600A (en) * 1992-12-03 1995-08-01 Fujitsu Limited Odd-number frequency divider and method of constituting the same
US5552732A (en) * 1995-04-25 1996-09-03 Exar Corporation High speed divide by 1.5 clock generator
US6009139A (en) * 1998-06-19 1999-12-28 International Business Machines Corporation Asynchronously programmable frequency divider circuit with a symmetrical output
CN1387322A (zh) * 2001-05-18 2002-12-25 松下电器产业株式会社 奇数因子分频器和根据分频器输出信号操作的90度分相器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902125A (en) * 1974-06-18 1975-08-26 Us Army Symmetric output, digital by three counter
JPS5726930A (en) 1980-07-25 1982-02-13 Fujitsu Ltd Odd-number frequency division circuit
US4348640A (en) 1980-09-25 1982-09-07 Rockwell International Corporation Divide by three clock divider with symmertical output
HUT50704A (en) * 1987-01-19 1990-03-28 Budapesti Mueszaki Egyetem Apparatus for heating motor vehicles provided with internal combustion engine particularly buses
JP2853894B2 (ja) * 1990-08-24 1999-02-03 三菱電機株式会社 分周回路及びパルス信号作成回路
US5265437A (en) * 1990-11-26 1993-11-30 Modine Manufacturing Co. Automotive refrigeration system requiring minimal refrigerant
JP3085335B2 (ja) * 1991-12-27 2000-09-04 株式会社デンソー 空気調和装置
US5553662A (en) * 1993-12-10 1996-09-10 Store Heat & Producte Energy, Inc. Plumbed thermal energy storage system
US5526391A (en) * 1995-04-28 1996-06-11 Motorola Inc. N+1 frequency divider counter and method therefor
US6064247A (en) * 1998-05-04 2000-05-16 Adaptec, Inc. Multiple frequency clock generation and synchronization
US6457324B2 (en) * 1998-05-22 2002-10-01 Bergstrom, Inc. Modular low-pressure delivery vehicle air conditioning system having an in-cab cool box
US6038877A (en) * 1998-05-22 2000-03-21 Bergstrom, Inc. Modular low pressure delivery vehicle air conditioning system
DE19838880C5 (de) * 1998-08-27 2005-05-04 Behr Gmbh & Co. Kg Einrichtung zum Kühlen eines Innenraumes eines Kraftfahrzeugs
DE19860057C5 (de) * 1998-12-23 2009-03-05 Valeo Klimasysteme Gmbh Klimaanlage für ein Fahrzeug mit einem Kältespeicher
US6460356B1 (en) * 2001-10-02 2002-10-08 Paccar Inc. HVAC control system for a multizoned vehicle
US7197104B1 (en) * 2004-02-18 2007-03-27 National Semiconductor Corporation Minimum gate delay edge counter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3943379A (en) * 1974-10-29 1976-03-09 Rca Corporation Symmetrical odd modulus frequency divider
US5438600A (en) * 1992-12-03 1995-08-01 Fujitsu Limited Odd-number frequency divider and method of constituting the same
US5552732A (en) * 1995-04-25 1996-09-03 Exar Corporation High speed divide by 1.5 clock generator
US6009139A (en) * 1998-06-19 1999-12-28 International Business Machines Corporation Asynchronously programmable frequency divider circuit with a symmetrical output
CN1387322A (zh) * 2001-05-18 2002-12-25 松下电器产业株式会社 奇数因子分频器和根据分频器输出信号操作的90度分相器

Also Published As

Publication number Publication date
EP1776764A2 (en) 2007-04-25
WO2006016310A3 (en) 2006-04-27
JP2008509589A (ja) 2008-03-27
US7579883B2 (en) 2009-08-25
WO2006016310A2 (en) 2006-02-16
EP1776764B1 (en) 2015-04-15
US20080186062A1 (en) 2008-08-07
CN101006645A (zh) 2007-07-25

Similar Documents

Publication Publication Date Title
CN101006645B (zh) 分频器
CN100463358C (zh) 可编程分频电路,分频方法,高速线性反馈移位寄存器及其形成方法
US6788120B1 (en) Counter-based duty cycle correction systems and methods
US7034584B2 (en) Apparatus for frequency dividing a master clock signal by a non-integer
CN101908883B (zh) 可编程小数分频器
CN100568735C (zh) 分频器
US6489817B1 (en) Clock divider using positive and negative edge triggered state machines
CN101378258A (zh) 一种模块化分频单元及分频器
US20140003570A1 (en) Frequency divider with improved linearity for a fractional-n synthesizer using a multi-modulus prescaler
US7268597B2 (en) Self-initializing frequency divider
CN207884599U (zh) 分频电路
US7808287B2 (en) Frequency divider circuits
US7358782B2 (en) Frequency divider and associated methods
CN101375505A (zh) 分频器电路
KR100236088B1 (ko) 클럭 분배기
CN108777575B (zh) 分频器
CN101399539B (zh) 50%占空比时钟分频器电路和方法
JP2015139103A (ja) 可変分周器
US7349449B2 (en) Multiplexer cell and multiplexer circuit arrangement and coding device for use in a multiplexer circuit arrangement of this kind
WO2015128015A1 (de) Vorrichtung und verfahren zum erzeugen von zufallsbits
KR0136631B1 (ko) 홀수 분주회로
US6839399B2 (en) Programmable counter with half-integral steps
Cheng et al. Design Methodology of Clock Polarity Inversion Technique for Frequency Dividers
JP3850367B2 (ja) クロック信号分周装置
KR930006141Y1 (ko) 3배수 분주회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080516

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080516

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

CF01 Termination of patent right due to non-payment of annual fee