CN1007564B - 薄膜晶体管 - Google Patents

薄膜晶体管

Info

Publication number
CN1007564B
CN1007564B CN86108693A CN86108693A CN1007564B CN 1007564 B CN1007564 B CN 1007564B CN 86108693 A CN86108693 A CN 86108693A CN 86108693 A CN86108693 A CN 86108693A CN 1007564 B CN1007564 B CN 1007564B
Authority
CN
China
Prior art keywords
film
substrate
layer
gaseous
silane compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN86108693A
Other languages
English (en)
Other versions
CN86108693A (zh
Inventor
石原俊一
大利博和
广冈政昭
半那纯一
清水勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN86108693A publication Critical patent/CN86108693A/zh
Publication of CN1007564B publication Critical patent/CN1007564B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/057—Gas flow control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/169—Vacuum deposition, e.g. including molecular beam epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种基本半导体层，包含由非晶材料构成层改进的薄膜晶体管，其制备方法如下：将含有能够成为所述层组分原子的气态物质(i)通过输送管引入放有基底的成膜室，将对该气态物质具有氧化性能的气态卤族物质。(ii)通过氧化剂输送管引入该成膜室；使该气态物质和该气态卤族氧化剂在成膜室内无等离子体的情况下发生化学反应，产生含受激先质的多种先质；至少利用这些先质中的一种作为供应源，在基底上形成所述的层。

Description

本发明涉及一种改进的薄膜晶体管，更具体地说是涉及这样一种改进的薄膜晶体管，该晶体管的基本半导体层中至少有一层包括有由非晶材料构成的层，而这种非晶材料是在无等离子体的条件下通过一种具体的气态物质与一种气态卤素系列物质的化学反应而制备成的。
至于制备用于薄膜晶体管（TFT）等中的非晶或多晶功能膜，诸如半导体膜、绝缘膜、光电导膜、磁膜或金属膜，从对膜层所要求的物理特性及其应用来看已提出了许多适用于相应膜层的方法。
例如，对于制备淀积含硅膜层，即一种非晶硅膜，其不成对电子由氢原子（H）或卤素原子（X）这样的补偿剂来补偿〔以下称为“非-Si（H，X〕，诸如由所述补偿剂补偿其不成对电子的非晶硅膜层〔以下称为“a-Si（H，X）”〕或由所述补偿剂补偿其不成对电子的多晶硅膜层〔以下称为“多-Si（H，X）”〕（其中所谓微晶硅膜当然在上述a-Si（H，X）的范围内），已经提出了应用真空蒸发技术、热化学汽相淀积技术、等离子体汽相淀积技术、活化溅射技术、离子喷镀技术和光化学汽相淀积技术等的各种方法。
在这些方法中，一般认为应用等离子体汽相淀积技术的方法（以下称为“等离子体CVD法）为最好，而且该方法在商业性基础上正被广泛使用。
但是，使用等离子体CVD法的操作条件要比公知CVD法复杂得多，而且推广这些条件极为困难。
也就是说，即使在涉及基底温度、要引入的气体的量和流量、形成膜时的压强和高频功率、电极结构、反应室结构、抽出气体的流量及等离子体产生系统等的相关参考中也已存在大量的偏差。除了所述参数之外，还存在其它种类的参数。在这些情况下，为了获得合乎要求的淀积膜产品，就必需从大量变化的参数中选出准确参数。有时会出现严重问题。由于要准确地选定参数，等离子体便易处于不稳定状态。这种情况常在要形成的淀积膜中引起问题。
而且，因为等离子体是在其中置有基底的成膜空间中依靠高频波或微波的作用而直接产生的，所产生的电子或离子产物有时会损伤淀积在基底上的膜层。在这种情况下，所获得的膜产品就必然会起变化，以致具有所不希望具有的质量非均匀性，并且质量也会降低。
至于在实施等离子体CVD法的工艺中所使用的设备，由于采用的参数要如前所述那样准确选定，其结构必然要变得复杂。
不管要使用的设备的规模和种类如何变更或变化，设备的构造也必须要适应参数的准确选定。
关于这一点，即便偶尔要大量生产所需的淀积膜，膜产品的成本也不可避免地会变高，其原因是（1）首先需要大量投资来建立特殊的适用于生产的设备;（2）就是对应于这种设备也依然存在大量工艺操作参数，对于这种膜层的大量生产也还存在相应的参数。相应于这种准确选定的参数，就必须小心仔细地实施该工艺。
作为解决如上所述这些问题的方法，已经提出了所谓的间接等离子体CVD法。
这种间接等离子体CVD法包括用微波或类似的能量在离开成膜空间的上流空间中产生等离子体，并将等离子体传输到基底所在的成膜空间中，这样，便可有选择地利用化学产物以在基底上形成淀积膜。
尽管如此，在间接等离子体CVD法中，因为等离子体不是在成膜空间而是在离开成膜空间的不同空间中产生然后传输至成膜空间中的，则化学产物的生存时间就必须足够长以形成淀积膜。就此而论，这种间接等离子体CVD法存在有问题。首先，由于使用的原料气体的种类局限于要能提供生存时间长的化学产物，所以只能得到种类有限的淀积膜;其次，为了在上述空间中产生等离子体，需要增长大量的能量;第三，不能便利地获得能有助于形成淀积膜并且具有足够长生存时间的化学产物;最后，难于使这种化学产物维持原量直至淀积膜形成。
除了这种间接等离子体CVD法之外，曾试图使用一种应用光化学汽相淀积技术的方法（以下称为“光CVD法”）。
至于该光CVD法，尽管它具有不发生电子或离子产物对淀积在基底上的膜层带来损伤的优点，但也仍存在问题。
这就是，首先，仅有有限量的光源能被实际采用。其次，即使是该有限量的光源，其波长也只是在靠近紫外线侧的局部范围内，而且需要有大规模的光源和特殊的电源。
第三，因为随着成膜过程的进行，光传输窗的内表面会逐渐覆盖上一层膜，则通过传输窗入射到成膜空间中的光量会降低，由此延缓基底上膜层的淀积。
在这个背景下，现在便增长了对下列方法的需求，这种方法能使工艺过程以高的成膜速率和简单步骤进行，以便能大量生产薄膜晶体管合乎要求的半导体膜，该半导体膜具有相当高的均匀性和许多可实际应用的特性，而且该方法还能使产品十分廉价。
此外，关于薄膜晶体管的其它类型的半导体膜也存在着类似情况。如硅∶氮膜，硅∶碳膜，和硅∶氧膜。
为了解决前述已知方法中的问题，为了发展一种不依赖任何公知方法而有效且便利地制备满足上述要求的所需的功能淀积膜（该功能淀积膜可用作为薄膜晶体管的基本半导体层：例如一种具备许多实际可应用特性的非晶硅膜）的新工艺，本发明人已进行了全面研究。
结果，本发明人最终发现一种工艺，该工艺能使人们以如下详述的简化的特殊步骤有效且稳定地制备所述膜层。
因此，本发明的目的之一就是提供一种改进了的薄膜晶体管，该晶体管的基本半导体层中至少有一层包括具有许多实际可应用的电、光和半导体特性的高质量功能膜，该功能膜由非晶材料构成且通过使有助于形成所述膜层的物质<ⅰ>与和所述物质<ⅰ>起反应的卤族物质<ⅱ>在无等离子体存在的情况下发生化学反应而被制备成。
本发明的另一目的是提供一种制备上述膜层的工艺，该工艺在无等离子体存在的情况下应用有助于形成上述膜层的气态物质和能使所述气态物质氧化的气态卤族物质，在封闭系统的成膜空间中，以高的成膜速率在基底上形成上述膜层。
图1是制备本发明薄膜晶体管的代表性制造设备的说明性示意图;
图2是本发明有代表性的薄膜晶体管的横截面 局部视图。
上述本发明的目的利用实施一个工艺过程来达到，该过程包括：选择一种能成为所要形成的半导体层的成分但只要其保留在原能态时就不会或几乎不能对形成上述膜层有贡献的物质（以下称作“物质A”）;选择一种能够与物质A起反应，而使物质A氧化的卤族物质（以下称作“氧化剂”）;通过各自的输送管，将这两种处于气态物质分隔地引入至其中置有基底且维持在预定温度的成膜室中;使这两种物质在无等离子体的情况下发生化学反应，以产生多种含有受激先质的先质;以及利用这些先质中的至少一种作为供料源在基底上形成所述层。
本发明能提供以下优点：可以以简单步骤、以提高的成膜速率并在不消耗象任何常规方法那么多能量的情况下，有效地形成具有均匀厚度和所需均匀性的薄膜晶体管的合乎需要的半导体层;可以大大地简化制备薄膜晶体管的半导体层的操作参数;可以以工业规模大量生产具有该合乎需要的半导体层或（如果需要的话）具有大面积的合乎需要的半导体层的改进的薄膜晶体管，从而降低产品的成本;即使在建立实施本发明工艺特殊适用的设备的情况下，也不需要象常规等离子体CVD法的设备那样多的大量投资。
用作有助于形成本发明薄膜晶体管半导体层的上述物质A的原料物质，意指一种能成为所述层的成分但只要其保留在原能态时就不会或几乎不能对形成上述层有贡献的物质（如前所述）。但当物质A与上述卤族氧化剂起反应时，要求物质A产生多种含有受激先质的先质。
应根据实际半导体层的种类、要制得的预定特性、和/或其使用目的来适当选定物质A。
对于物质A任何气态、液态或固态物质只要满足前述条件均可被采用，而且在与所述氧化剂发生化学反应时物质A能很容易地呈现气态。
当用液态或固态物质作为物质A时，就要用Ar、He、N2这样的惰性气体或H2经该物质而通过，如果需要的话还要同时加热由此致使产生该物质的气体，然后将该物质的气体引入成膜室中。
例如，在形成诸如四面体淀积膜（如含硅淀积膜或含锗膜）此类的半导体膜和/或绝缘膜的情况下，可用作物质A的物质有直链硅烷化合物、支链硅烷化合物、环状硅烷化合物和链状含锗化合物。
具体例子是直链硅烷化合物SinH2n+2（n＝1，2，3，4，5，6，7或8）;支链硅烷化合物SiH3SiH（SiH3）SiH2SiH3;和链状含锗化合物GemH2m+2（m＝1，2，3，4，或5）。
除去这些化合物之外，在形成含锡淀积功能膜的情况下，还可包括象卤化锡（如SnH4）这样的含锡化合物作为物质A。
至于前述卤族氧化剂，则采用气态物质。对该氧化剂也有要求，即氧化剂必须具有易于使物质A激发的特性，激发是由于在两种物质间发生化学接触时氧化剂的电子氧化作用而产生。因此，可用作这种氧化剂的物质例如有卤素气体（如F2、Cl2、Br2和I2），除此之外还可用新生态的卤素，如新生态氟、新生态氯和新生态碘。
通过各自的输送管、以适当流量和在适当压力条件下，把上述物质A和上述卤族氧化剂分隔地引入成膜室，并且使这两物质相互碰撞，以引起两种物质间的化学反应，由此致使产生多种含受激先质的先质。至少使这些所得先质中的一种成为供料源以在基底上形成作为半导体层的淀积膜，所述基底置于成膜室中且维持预定的温度。
在上述成膜过程中，通过连续的分解或化学反应，产生于其中的受激先质会变成其它种类的先质或其它种类的受激先质，或有时会释放出能量。但受激先质仍可达到与置于成膜空间且维持在预定温度的基底表面接触并且在基底上形成具有三维网络结构的淀积层。该系统内，在工艺过程中由于物质A和氧化剂之间的接触而导致产生的受激先质的能级最好在工艺中，在受激先质变为其它种类的化学产物时向低能跃迁，或者伴随有发射现象。因为含有这种受激先质的多种先质的产生伴随着其能量跃迁时的发射现象，所以可以用较低的功率及能量消耗来有效地进行半导体层的形成过程，由此最后获得一种改进了的具有合乎需要的半导体层的薄膜晶体管。所述半导体层具有均匀厚度和所需均匀度，还具有优良的半导体特性。
物质A与氧化剂的结合根据要在基底上形成的半导体膜的种类来适当选定。
要形成的半导体层的导电率和/或导电类型可以利用在半导体膜中掺入“周期表”第ⅢA族元素（以下称作“第ⅢA族原子”）或周期表“第ⅤA族 元素（以下称作“第ⅤA族原子”）来控制。
在半导体层中掺入第ⅢA族原子ⅤA族原子是利用在成膜过程中用这些相应原子对膜层掺杂而进行的。
用作该第ⅢA族原子的有B、Al、Ga、In和Tl。用作该第ⅤA族原子的有N、P、As、Sb和Bi。在这些原子中，B、Ga、P和Sb最好。
至于供给这些原子的原料物质可使用成分中含有这些原子的气态物质或可气化物质。
具体例子是PH3、P2H5、PCl3、AsH3、AsCl3、SbH3、BiH3、BCl3、BBr3、B2H6、B4H10、B5H9、B5H11、B6H10、B6H12和AlCl3。
此外，供给氮原子（N）的原料物质可包括有氮气（N2）、一氧化氮（NO）、氨（NH3）、联氨（H2NNH2）、氮化氢（NH3）和氮化铵（NH4N3）。
除了这些化合物之外，在需要的情况下还可使用含有C和H作为成分的化合物，如1至4个碳原子的饱和烃、2至4个碳原子的烯烃、和2至3个碳原子的炔烃。
具体地说，饱和烃可包括甲烷（CH4）、乙烷（C2H6）、丙烷（C3H8）、正丁烷（n-C4H10）和戊烷，烯烃可包括乙烯（C2H4）、丙烯（C3H6）、丁烯-1（C4H8）、丁烯-2（C4H8）、异丁烯（C4H8）和戊烯（C5H10），炔烃可包括乙炔（C2H2）、丙炔（C3H4）和丁炔（C4H6）。
至于基底，可以是导电的或电绝缘的。基底的形状可以任意选定，例如鼓状、带状、板状等等。
基底的厚度是任意的，但考虑到基底的制造和加工或机械强度，通常厚度不小于10微米。
可用作导电基底的材料例如有Al、Cr、Mo、An、Ir、Nb、Ta、V、Ti、Pt、Pd等等这样的金属，或Ni、Cr、不锈钢或上述金属合金这样的合金。
可用作电绝缘基底的材料例如有聚酯、聚乙烯、聚碳酸酯、乙酸纤维素、聚丙烯、聚氯乙烯、聚偏二氯乙烯、聚苯乙烯、酰胺等等这样的合成树脂，除此之外，还可用玻璃或陶瓷。至于电绝缘基底，最好它至少有一个表面导电化，相应的层就形成在基底导电化了的表面上。
例如，在使用玻璃时，其表面可以通过固着一薄层诸如NiCr、Al、Cr、Mo、An、Ir、Nb、Ta、V、Ti、Pt、Pd、In2O2、SnO2、ITO（In2O3+SnO2）等金属来导电化。而在使用诸如聚脂膜等的合成树脂膜时，其表面可以用诸如NiCr、Al、Ag、Pd、En、Ni、An、Cr、Mo、Ir、Nb、Ta、V、Ti、Pt等金属，按照真空汽相淀积技术、电子束汽相淀积技术或溅射技术来导电化。
至于所用的基底，合适的是考虑到与其上将要形成的膜层的粘着性和反应性能，而从上面提到的那些材料中选出的。
还有，因为有时会发生这样的情况，即当基底与将要形成的半导体层之间的热膨胀存在大的差别而在半导体导中产生应力时，就不能获得符合要求的半导体层，所以最好使用的基底与将要在其上形成的半导体层具有接近的热膨胀系数。
当然要设计基底的表面，使得不会因为基底的表面状态而给将在其上形成的半导体层的结构和组织带来任何问题。
在根据本发明制备改进的薄膜晶体管的过程中，形成相应的半导体层时的条件，例如物质A与氧化剂的组合、它们的混合比、在成膜室中混合那些物质时的气体压力、气体的流量、在基底上形成膜层时的内部压力、携带气体的流量、基底的温度以及每一种气态物质被送入成膜室时的流动类型，对获得具有所需特性符合要求的膜层都是重要的因素，它们是在考虑将要形成的膜层的功能的同时，适当地选择的。还有，因为这些层形成条件是有机地相互联系的，并且根据膜层内含有的每种原子的种类与数量而变化，所以这些条件是考虑这些关系而确定的。
物质A与氧化剂的体积比（以流量比为基础）较好的是1/20到100/1，1/5到50/1则更好。
当物质A与氧化剂混合时，成膜室中的气体压力最好较高，以便促进它们之间的化学反应。但是必须考虑到它们的反应能力来确定。
因此，较好的是1×10-7到10大气压，1×10-6到3大气压则更好。
成膜室的内部压力，即放置基底的内部空间的压力，要考虑到在上述内部空间将产生的受激先质，以及使从该受激先质得到的那些先质在形成淀积层时有效的各种条件，而适当确定。
在反应区与成膜区连通的情况下，成膜室的内部压力可以使用差动抽气装置或大型抽气设备进行调节，同时考虑当气态物质A和气态氧化剂被引入成膜室的反应区时，与气态物质A和气态氧化剂各自的引入压力和引入流量有关的相应条件。
在反应区与成膜区之间的连接部分导通比较小的情况下，成膜区的内部压力可以通过开动与成膜区相连的抽气设备，控制抽气量来进行调节。
另外，在反应区和成膜区连成一体，结构上不分离的情况，需要用差动抽气装置或大型抽气设备进行抽气。
正如上面提到的，正考虑将气态物质A和气态氧化剂引入成膜室时的相互有关的压力条件的同时，确定成膜室的内部压力。
但是，一般说来，内部压力为0.001乇到100乇较好，0.01到30乇更好，而最好是0.05乇到10乇。
至于前述的每种物质流入成膜空间的形式，要适应考虑气流入口以及衬底与气流出口的几何布局来适当设计，以使气态物质A和气态氧化剂被有效地引入成膜室的预定区域并在那里均匀、良好地混合，从而产生所需的先质，并且在基底上有效地形成淀积膜。
在基底上形成淀积膜时，基底的温度根据所使用的气态物质的种类和将要形成的淀积膜的种类适当确定。
也就是说，在形成由非晶材料组成的淀积膜时，基底温度从室温到450℃较好，50℃到400℃则更好。
具体地，在形成具有许多优良的半导体特性和光电导特性的淀积膜时，基底温度最好是70℃到350℃。
另外，在形成多晶的非晶淀积膜时，基底温度为200℃到650℃较好，300℃到600℃更好。
要适当考虑基底温度来正确地确定成膜空间的大气温度，以便有效地产生所需的先质，并且使所产生的那些先质和由这些在先的先质产生的其它的先质在成膜室内成膜的过程中不变成不需要的物质。
现在参考下述实例1到4更详细地叙述本发明的优点，在这里提供这些实例，其目的只是为了作出说明，而不是试图限制本发明的范围。
在每个实例中，本发明的薄膜晶体管的相应层是用图1所示的供造设备制备的。
图1中所示的制造设备包括带有成膜空间的反应室，它备有供气系统和抽气系统。
在图1中示出了气瓶101-108，分别由气瓶101-108连出的供气管路101a-108a，分别装在供气管路101a-108a上控制每个气瓶的气体流量的流量控制器101b-108b，压力表101c-108c，主阀门101d-108d，辅助阀门101e-108e，气瓶压力表101f-108f。
反应室120备有第一供气管109，第二供气管110和第三供气管111，它们穿过反应室的上壁延伸入反应室的成膜空间B并终止，从而在那里放置的基底118与三个供气管终止端之间留有足以形成反应区的空间B′。
第一、第二和第三供气管109、110、111采用了一种同轴三重管，该同轴三重管具有一个第一环形空间作为第三供气管111，一个第二环形空间作为第二供气管110，一个位于中心的圆柱形空间作为第一供气管109。
该同轴三重管的端部在成膜空间B中需要是这样一种形式，即其外部形状表现为向内切的表面，留有一个半球形空间B′作为反应区，并且每个供气管109、110、111出气口以向内切割的表面向下开口。
另外，该同轴三重管的端部可以这样构成，即圆柱形的第一供气管109的出气口位于最深的凹进处，并且其余的由第二和第三供气管的出气口组成的端部是斜切的表面形状，以留有一个圆锥梯形形状的空间B′作为反应区。
由气瓶101和102来的供气管123连接到第一供气管109。由气瓶103、104和105来的供气管124连接到第二供气管110，由气瓶106、107和108来的供气管125连接到第三供气管111。
反应室120的底部备有带真空阀119′的排气管119。排气管119连接到抽气设备（未画出）。
供气管123、124和125里的，供气管109、110和111里的，以及反应室120里的空气和气体可以开动抽气设备通过排气管119抽空。
基底118放在基底支架112上，支架112可以用驱动装置（未画出）上下升降，在支架112中装有基底加热器113。
表1（基底温度：300℃）
层结构    原料    流量（SCCM）    成膜压力条件（乇）
第一层 SiH420
F215 0.7
HeH    150
第二层 SiH415
PH3/He（1000ppm） 2 0.3
F210
He    20
第三层 SiH420
NO    50
F215 0.6
He    100
加热器113通过导线114与电源115相连。为了测量基底118的温度，反应室120备有一个热电偶116，其与温度显示器117相连。
在基底上形成淀积膜时，通过升降基底支架112来适当调节基底118的位置，以使得基底118的表面与供气管109、110、111的出气口之间留有所需的距离。
这个所需的距离根据将要形成的淀积膜的种类，所期望的淀积膜特性、所用气体的流量以及反应室的内部压力等等来适当地确定。
但是，一般说来，较好的是几毫米到20cm，5mm到15cm则更好。
加热器113通常用来将基底118加热到适当的温度，或者对基底进行预加热处理。但是，加热器113也可以用来对基底上形成的淀积膜进行退火。
实例1
用图1中所示的制造设备制备了如图2中所示结构的薄膜晶体管。
在图2中给出了基底234，厚度7000 的非晶硅层（第一层）233，厚度500
Figure 86108693_IMG3
掺磷浓度很高的非晶硅层（第二层）232，厚度1000
Figure 86108693_IMG4
的氧化硅层（第三层）231，铝栅电极229，源电极228和漏电极230。
用Corning玻璃公司的产品7059玻璃板作为基底234。
在下述表1中所给出的条件下，分别制备了第一层、第二层和第三层。
与通常的薄膜晶体管相比较，测量了得到的薄膜晶体管的开关比。
结果发现所得到的薄膜晶体管的开关比比通常的薄膜晶体管高大约15%。
实例2
除了在形成第一层用Si2H6代替了SiH4以外，重复和实例1中相同的步骤，获得了薄膜晶体管。
用与实例1中相同的步骤测量了得到的薄膜晶体管的开关比，结果发现得到的薄膜晶体管的开关比比通常的薄膜晶体管高大约17%。
实例3
除了在形成第三层时用C2H4代替了NO以外，重复和实例1中相同的步骤，获得了薄膜晶体管。
用与实例1中相同的步骤测量得到的薄膜晶体管的开关比，结果发现得到的薄膜晶体管的开关比比通常的薄膜晶体管高大约14%。
实例4
除了在形成第三层时用NH3代替了NO以外，重复了和实例1中相同的步骤，获得了薄膜晶体管。
用与实例1中相同的步骤测量了得到的薄膜晶体管的开关比，结果发现了得到的薄膜晶体管的开关比比通常的薄膜晶体管高大约13%。

Claims (8)

1、一种制备改进的非晶硅薄膜晶体管的方法，该晶体管包括一绝缘基底，由沉积在该基底表面上的不掺杂非晶硅半导体材料膜形成的第一层，由掺有n型杂质的非晶硅材料膜形成的第二层；由非晶硅绝缘材料膜形成的第三层；由金属薄膜形成的栅极，以及分别由金属薄膜形成的源极和漏极，上述第一层通过第三层与栅电极联接，上述第二层位于第一层与源极之间和第一层与漏极之间，上述方法的特征在于包括下列步骤：
(a)使上述基底在其成膜空间中保持在室温到450℃的温度范围内；
(b)通过第一气体传输管道将气态的制备沉积膜的气态原料引入上述真空成膜空间，其中气态原料能够成为该种膜的组分，但当该气态原料处于正常状态时基本上不能为制备薄膜起作用；
(c)通过第二气体传输管道引入气态卤族氧化剂，其中第一和第二气体传输管道是同轴的，并且它们的开口邻近形成反应空间中的基底，上述气态卤族氧化剂对反应空间中的气态原料具有氧化性能，以影响其间的化学接触，并借此在反应空间中没有等离子体时产生化学反应，从而产生包含受激先质的多种先质，其中至少有一种先质形成的薄膜至少构成第一、第二和第三层中的一层；
以及
(d)将第一和第二同心气体传输管道的出口与基底的表面的距离维持在5毫米到15厘米。
2、根据权利要求1的方法，其特征在于气态原料包括链式硅烷化合物。
3、根据权利要求2的方法，其特征在于所说链式硅烷化合物是直链式硅烷化合物。
4、根据权利要求3的方法，其特征在于所说直链式硅烷化合物是由分子式SinH2n+2表示的化合物，其中n是1至8中的整数。
5、根据权利要求2的方法，其特征在于所说链式硅烷化合物是枝状链式硅烷化合物。
6、根据权利要求1的方法，其特征在于所说气态原料包括环形硅烷化合物。
7、根据权利要求1的方法，其特征在于所说卤族气体是从一组氟、氯、溴、碘气体、初生氟、初生氯和初生碘气体中选取的。
8、根据权利要求1的方法，其特征在于所说第一和第二气体传输管道集中做成同心三层导管，其端面朝向基底的表面。
CN86108693A 1985-12-26 1986-12-26 薄膜晶体管 Expired CN1007564B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60292312A JPH0746729B2 (ja) 1985-12-26 1985-12-26 薄膜トランジスタの製造方法
JP292312/85 1985-12-26

Publications (2)

Publication Number Publication Date
CN86108693A CN86108693A (zh) 1987-08-12
CN1007564B true CN1007564B (zh) 1990-04-11

Family

ID=17780139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN86108693A Expired CN1007564B (zh) 1985-12-26 1986-12-26 薄膜晶体管

Country Status (7)

Country Link
US (1) US4885258A (zh)
EP (1) EP0232619B1 (zh)
JP (1) JPH0746729B2 (zh)
CN (1) CN1007564B (zh)
AU (1) AU582033B2 (zh)
CA (1) CA1306145C (zh)
DE (1) DE3684592D1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0647730B2 (ja) * 1985-12-25 1994-06-22 キヤノン株式会社 堆積膜形成法
JPH0746729B2 (ja) * 1985-12-26 1995-05-17 キヤノン株式会社 薄膜トランジスタの製造方法
JP2566914B2 (ja) * 1985-12-28 1996-12-25 キヤノン株式会社 薄膜半導体素子及びその形成法
AU578174B2 (en) * 1985-12-28 1988-10-13 Canon Kabushiki Kaisha Chemical vapor deposition method
NL8801379A (nl) * 1988-05-30 1989-12-18 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.
JPH02258689A (ja) * 1989-03-31 1990-10-19 Canon Inc 結晶質薄膜の形成方法
JP2805035B2 (ja) * 1990-05-29 1998-09-30 株式会社 半導体エネルギー研究所 薄膜トランジスタ
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
JP2700277B2 (ja) * 1990-06-01 1998-01-19 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US5403760A (en) * 1990-10-16 1995-04-04 Texas Instruments Incorporated Method of making a HgCdTe thin film transistor
US5930608A (en) * 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
JP2965094B2 (ja) * 1991-06-28 1999-10-18 キヤノン株式会社 堆積膜形成方法
JPH0815218B2 (ja) * 1991-12-03 1996-02-14 三星電子株式会社 半導体装置の製造方法
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
CN1244891C (zh) 1992-08-27 2006-03-08 株式会社半导体能源研究所 有源矩阵显示器
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
JP5590886B2 (ja) 2006-09-26 2014-09-17 アプライド マテリアルズ インコーポレイテッド 欠陥パシベーションのための高ｋゲート積層構造に対するフッ素プラズマ処理
US20120043543A1 (en) * 2009-04-17 2012-02-23 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method therefor

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US31708A (en) * 1861-03-19 Improved device for coating pins
US2552626A (en) * 1948-02-17 1951-05-15 Bell Telephone Labor Inc Silicon-germanium resistor and method of making it
US3083550A (en) * 1961-02-23 1963-04-02 Alloyd Corp Process of coating vitreous filaments
US3188230A (en) * 1961-03-16 1965-06-08 Alloyd Corp Vapor deposition process and device
US3203827A (en) * 1962-06-26 1965-08-31 Union Carbide Corp Chromium plating process
US3218204A (en) * 1962-07-13 1965-11-16 Monsanto Co Use of hydrogen halide as a carrier gas in forming ii-vi compound from a crude ii-vicompound
US3224912A (en) * 1962-07-13 1965-12-21 Monsanto Co Use of hydrogen halide and hydrogen in separate streams as carrier gases in vapor deposition of ii-vi compounds
US3306768A (en) * 1964-01-08 1967-02-28 Motorola Inc Method of forming thin oxide films
US3466191A (en) * 1966-11-07 1969-09-09 Us Army Method of vacuum deposition of piezoelectric films of cadmium sulfide
US3506556A (en) * 1968-02-28 1970-04-14 Ppg Industries Inc Sputtering of metal oxide films in the presence of hydrogen and oxygen
US3655429A (en) * 1969-04-16 1972-04-11 Westinghouse Electric Corp Method of forming thin insulating films particularly for piezoelectric transducers
US3664866A (en) * 1970-04-08 1972-05-23 North American Rockwell Composite, method for growth of ii{11 {14 vi{11 {0 compounds on substrates, and process for making composition for the compounds
US3870558A (en) * 1971-08-17 1975-03-11 Tokyo Shibouro Electric Co Ltd Process for preparing a layer of compounds of groups II and VI
US3850679A (en) * 1972-12-15 1974-11-26 Ppg Industries Inc Chemical vapor deposition of coatings
US3922703A (en) * 1974-04-03 1975-11-25 Rca Corp Electroluminescent semiconductor device
SE393967B (sv) * 1974-11-29 1977-05-31 Sateko Oy Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket
JPS5242075A (en) * 1975-09-29 1977-04-01 Nippon Denso Co Ltd Device for controlling gas atmosphere in semiconductor producing equip ment
US4146657A (en) * 1976-11-01 1979-03-27 Gordon Roy G Method of depositing electrically conductive, infra-red reflective, transparent coatings of stannic oxide
USRE31708E (en) 1976-11-01 1984-10-16 Method of depositing electrically conductive, infra-red reflective, transparent coatings of stannic oxide
US4206252A (en) * 1977-04-04 1980-06-03 Gordon Roy G Deposition method for coating glass and the like
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
GB2038883B (en) * 1978-11-09 1982-12-08 Standard Telephones Cables Ltd Metallizing semiconductor devices
US4282267A (en) * 1979-09-20 1981-08-04 Western Electric Co., Inc. Methods and apparatus for generating plasmas
JPS56161676A (en) * 1980-05-16 1981-12-12 Japan Electronic Ind Dev Assoc<Jeida> Electrode structure for thin film transistor
EP0040939B1 (en) * 1980-05-27 1985-01-02 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Manufacture of cadmium mercury telluride
FR2490013B1 (fr) * 1980-09-09 1985-11-08 Energy Conversion Devices Inc Dispositif amorphe photosensible a cellules multiples
FR2490246A1 (fr) * 1980-09-17 1982-03-19 Cit Alcatel Dispositif de deposition chimique activee sous plasma
US4470060A (en) * 1981-01-09 1984-09-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display with vertical non-single crystal semiconductor field effect transistors
US4359490A (en) * 1981-07-13 1982-11-16 Fairchild Camera & Instrument Corp. Method for LPCVD co-deposition of metal and silicon to form metal silicide
GB2107115B (en) * 1981-07-17 1985-05-09 Citizen Watch Co Ltd Method of manufacturing insulated gate thin film effect transitors
JPS6053745B2 (ja) * 1981-07-31 1985-11-27 アルバツク成膜株式会社 二元蒸着によつて不均質光学的薄膜を形成する方法
JPS58190058A (ja) * 1982-04-28 1983-11-05 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS5919378A (ja) * 1982-07-23 1984-01-31 Matsushita Electric Ind Co Ltd 絶縁ゲート型トランジスタの製造方法
US4515107A (en) * 1982-11-12 1985-05-07 Sovonics Solar Systems Apparatus for the manufacture of photovoltaic devices
JPS59119359A (ja) * 1982-12-27 1984-07-10 Canon Inc 電子写真用光導電部材
JPS59232456A (ja) * 1983-06-16 1984-12-27 Hitachi Ltd 薄膜回路素子
US4526809A (en) * 1983-10-19 1985-07-02 University Of Delaware Process and apparatus for formation of photovoltaic compounds
US4546008A (en) * 1983-11-07 1985-10-08 Canon Kabushiki Kaisha Method for forming a deposition film
US4683146A (en) * 1984-04-16 1987-07-28 Canon Kabushiki Kaisha Process for producing deposition films
JPH0719749B2 (ja) * 1984-05-15 1995-03-06 キヤノン株式会社 堆積膜の形成方法
JPH0712024B2 (ja) * 1984-05-16 1995-02-08 キヤノン株式会社 堆積膜の形成方法
US4595601A (en) * 1984-05-25 1986-06-17 Kabushiki Kaisha Toshiba Method of selectively forming an insulation layer
US4686553A (en) * 1985-08-02 1987-08-11 General Electric Company Low capacitance amorphous silicon field effect transistor structure
JPS62136885A (ja) * 1985-12-11 1987-06-19 Canon Inc 光起電力素子、その製造方法及びその製造装置
JPS62136871A (ja) * 1985-12-11 1987-06-19 Canon Inc 光センサ−、その製造方法及びその製造装置
JPH0746729B2 (ja) * 1985-12-26 1995-05-17 キヤノン株式会社 薄膜トランジスタの製造方法
JPH084070B2 (ja) * 1985-12-28 1996-01-17 キヤノン株式会社 薄膜半導体素子及びその形成法
JPH0651909B2 (ja) * 1985-12-28 1994-07-06 キヤノン株式会社 薄膜多層構造の形成方法
JPS62163318A (ja) * 1986-01-14 1987-07-20 Canon Inc 半導体素子及びその製造方法

Also Published As

Publication number Publication date
DE3684592D1 (de) 1992-04-30
CN86108693A (zh) 1987-08-12
EP0232619A2 (en) 1987-08-19
AU582033B2 (en) 1989-03-09
AU6691886A (en) 1987-07-02
JPS62152171A (ja) 1987-07-07
JPH0746729B2 (ja) 1995-05-17
EP0232619B1 (en) 1992-03-25
EP0232619A3 (en) 1988-04-06
US4885258A (en) 1989-12-05
CA1306145C (en) 1992-08-11

Similar Documents

Publication Publication Date Title
CN1007564B (zh) 薄膜晶体管
CN1930662A (zh) 使用紫外线辐射使含硅薄膜低温外延生长的方法
US4735822A (en) Method for producing an electronic device having a multi-layer structure
CN86108452A (zh) 图象读取光检测器及其制作方法和装置
JP2009091234A (ja) 導電性ダイヤモンド膜が形成された基板及び導電性ダイヤモンド膜が形成された基板の製造方法
CN109437124B (zh) 一种合成单层过渡金属硫族化合物的方法
WO2009025481A1 (en) Method for production of thin film and apparatus for manufacturing the same
CN86108685A (zh) 制备沉积膜的方法
CN105420686A (zh) 一种化学气相沉积炉用石墨沉积装置
KR101916289B1 (ko) 탄화규소 증착 방법
JPH0817738A (ja) 結晶性半導体薄膜形成方法
US9145303B2 (en) Chemical vapor deposition reactor having ceramic lining for production of polysilicon
JP2002164290A (ja) 多結晶シリコン膜の製造方法
JPS60131970A (ja) 堆積膜形成法
JPS6191010A (ja) 堆積膜形成法
JPS62163314A (ja) 薄膜多層構造およびその形成方法
JP2006176811A (ja) 結晶性ＳｉＣ膜の製造方法
JPS63136514A (ja) アモルフアスシリコンカ−バイド膜の製法
JP2024540405A (ja) 対象となる基板上にグラフェン又は酸化グラフェンを直接堆積させる方法
CN1013004B (zh) 电子摄影光敏元件及其制造方法和装置
JPH0225576A (ja) 堆積膜形成装置
CN1338782A (zh) 薄膜的形成方法
JPS6357778A (ja) 堆積膜製造装置
KR20000052005A (ko) 고밀도 플라즈마를 이용한 다결정 실리콘 및 도핑된 다결정 실리
JPS61113232A (ja) 堆積膜形成法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee