CN100536030C - 双向移位寄存器 - Google Patents

双向移位寄存器 Download PDF

Info

Publication number
CN100536030C
CN100536030C CNB2006100023155A CN200610002315A CN100536030C CN 100536030 C CN100536030 C CN 100536030C CN B2006100023155 A CNB2006100023155 A CN B2006100023155A CN 200610002315 A CN200610002315 A CN 200610002315A CN 100536030 C CN100536030 C CN 100536030C
Authority
CN
China
Prior art keywords
level
clock signal
circuit
shift register
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100023155A
Other languages
English (en)
Other versions
CN1825490A (zh
Inventor
片山茂宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1825490A publication Critical patent/CN1825490A/zh
Application granted granted Critical
Publication of CN100536030C publication Critical patent/CN100536030C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供无论由正逻辑或负逻辑构成都使输出信号脉冲宽度相同的双向移位寄存器。数据线驱动电路(200)具有多级移位寄存器单位电路(A)。移位寄存器单位电路(A)具有与X时钟信号XCK及反相X时钟信号XCKB同步传送X传送开始脉冲STX的第1及第2传输门(201、202)，使输入信号反相输出的第1逻辑电路(203)及相应传送方向控制信号DIR的逻辑电平互斥变为有效的第1及第2时钟控制式反相器(204、205)。第1逻辑电路(203)的输出端与时钟控制式反相器(204、205)的输入端连接，时钟控制式反相器(204、205)的输出端经传输门(201、202)与第1逻辑电路(203)的输入端连接。

Description

双向移位寄存器
技术领域
本发明涉及双向移位寄存器，可应用于，比如，液晶的数据线驱动电路及扫描线驱动电路，使用这些驱动电路的电光装置以及电子设备。
背景技术
历来，作为在图像显示区域显示图像的电光装置，液晶显示装置是公知的。此液晶显示装置，比如，具有用来以预定的定时向布线于图像显示区域的数据线及扫描线供给数据线信号及扫描信号等的数据线驱动电路及扫描线驱动电路。这种数据线驱动电路及扫描线驱动电路具有输出采样信号的双向移位寄存器，并根据此采样信号将图像信号写入各像素。
<1：现有例涉及的双向移位寄存器的结构>
图14为现有例涉及的以正逻辑构成的双向移位寄存器100的一部分的电路图。
此双向移位寄存器100的构成包括：包括多个薄膜晶体管构成的n个移位寄存器单位电路A1、A2、...、An和n-1个逻辑运算单位电路B1、B2、...、B(n-1)。其中，n是大于等于2的自然数。
下面对移位寄存器单位电路A1～A4及逻辑运算单位电路B1～B3进行详细说明，但其它的移位寄存器单位电路A5～An及逻辑运算单位电路B4～B(n-1)的结构也相同。
向移位寄存器单位电路A1～A4供给第1时钟信号CK1、第1反相时钟信号CK1B、第2时钟信号CK2以及第2反相时钟信号CK2B，与这些时钟信号CK1、CK1B、CK2、CK2B同步进行传送开始脉冲ST的传送，将输出信号P1～P4输出。在此，向此移位寄存器单位电路A1～A4供给传送方向控制信号DIR及反相传送方向控制信号DIRB，从而控制传送方向。
逻辑运算单位电路B1～B3，分别根据移位寄存器单位电路A1～A4的输出信号P1～P4，生成采样信号Sm1～Sm3。
具体言之，逻辑运算单位电路B分别是对与2级移位寄存器单位电路A相对应的正逻辑的逻辑积进行运算的AND(与)电路。就是说，向逻辑运算单位电路Bm(m为小于等于n-1的自然数)输入来自移位寄存器单位电路Am的输出信号Pm及来自移位寄存器单位电路A(m+1)的输出信号P(m+1)。此逻辑运算单位电路Bm，计算这些输出信号Pm及输出信号P(m+1)的逻辑积并作为采样信号Smm输出。
另外，在双向移位寄存器是由负逻辑构成的场合，逻辑运算单位电路B，是对与移位寄存器单位电路A相对应的负逻辑的逻辑积进行运算的NOR(或非)电路。
移位寄存器单位电路A1～A4，比如，分别具有第1及第2时钟控制式反相器101、102、反相器103以及第1及第2传输门104、105。第1及第2时钟控制式反相器101、102的输出端与反相器103的输入端连接，反相器103的输出端经第1及第2传输门104、105与第1及第2时钟控制式反相器101、102的输入端连接(参照专利文献1)。
向第1时钟控制式反相器101的控制端子供给第1时钟信号CK1及第1反相时钟信号CK1B以及第2时钟信号CK2及第2反相时钟信号CK2B之中的一方，而将另一方供给第2时钟控制式反相器102的控制端子。
向第1传输门104的控制端子供给传送方向控制信号DIR，向第2传输门105的控制端子供给反相传送方向控制信号DIRB。结果，通过只使第1及第2传输门104、105中的一个变成导通而设定传送开始脉冲ST的传送方向。此处，设想反相传送方向控制信号DIRB的逻辑电平为H电平(高电平)的场合。就是说，第1传输门104全部为高阻抗状态，第2传输门105全部为导通状态，将传送开始脉冲ST在图14中从左向右传送。
下面对移位寄存器单位电路A1～A4的工作进行说明。
设想在H有效的传送开始脉冲ST输入的同时，第1时钟信号CK1为H(高)电平，第2时钟信号CK2为L(低)电平。
在此状态下，在移位寄存器单位电路A1中，第1时钟控制式反相器101，作为输入为H电平而输出为L电平(低电平)的反相器工作，输出信号P1的输出变成H电平。
另一方面，在移位寄存器单位电路A1中，第2时钟控制式反相器102为高阻抗状态，并且在移位寄存器单位电路A2中，第1时钟控制式反相器101也是输入侧为H电平的高阻抗状态。
在从此状态，第1时钟信号CK1变成L电平，第2时钟信号CK2变成H电平时，在移位寄存器单位电路A1中，第1时钟控制式反相器101，从作为输入为H电平且输出为L电平的反相器而工作的状态变成高阻抗状态。同时，第2时钟控制式反相器102，从高阻抗状态变成作为输入为H电平且输出为L电平的反相器而工作的状态。因此，在移位寄存器单位电路A1中，由第2时钟控制式反相器102及反相器103构成闩锁电路，输出信号P1的输出依然为H电平。
另一方面，在移位寄存器单位电路A2中，第2时钟控制式反相器102，从输入侧为H电平的高阻抗状态变成作为输入为H电平且输出为L电平的反相器而工作的状态，输出信号P2的输出变成H电平。
接着，在从此状态，第2时钟信号CK2变成L电平，第1时钟信号CK1变成H电平时，在移位寄存器单位电路A1中，第1时钟控制式反相器101，从高阻抗状态变成作为输入为L电平且输出为H电平的反相器而工作的状态。同时，第2时钟控制式反相器102，从作为输入为H电平且输出为L电平的反相器而工作的状态变成高阻抗状态。因此，输出信号P1的输出为L电平。
另一方面，在移位寄存器单位电路A2中，构成闩锁电路，输出信号P2的输出依然为H电平。另外，在移位寄存器单位电路A3中，输出信号P3的输出从L电平变成H电平。
综上所述，在移位寄存器单位电路A1～An中，输出信号P1～Pn从L电平跃迁到H电平的定时由第1时钟控制式反相器101的输入侧从H电平的高阻抗状态变成导通状态的定时确定。
另外，输出信号P1～Pn从H电平跃迁到L电平的定时也由第1时钟控制式反相器101的输入侧从L电平的高阻抗状态变成导通状态的定时确定。
下面对双向移位寄存器由负逻辑构成的场合的移位寄存器单位电路A1～A4的工作进行说明。
设想在L有效的传送开始脉冲ST输入的同时，第1时钟信号CK1为H电平，第2时钟信号CK2为L电平。
在此状态下，在移位寄存器单位电路A1中，第1时钟控制式反相器101，作为输入为L电平而输出为H电平(高电平)的反相器工作，输出信号P1的输出变成L电平。
另一方面，在移位寄存器单位电路A1中，第2时钟控制式反相器102为高阻抗状态，并且在移位寄存器单位电路A2中，第1时钟控制式反相器101也是输入侧为L电平的高阻抗状态。
在从此状态，第1时钟信号CK1变成L电平，第2时钟信号CK2变成H电平时，在移位寄存器单位电路A1中，第1时钟控制式反相器101，从作为输入为L电平且输出为H电平的反相器而工作的状态变成高阻抗状态。同时，第2时钟控制式反相器102，从高阻抗状态变成作为输入为L电平且输出为H电平的反相器而工作的状态。因此，在移位寄存器单位电路A1中，由第2时钟控制式反相器102及反相器103构成闩锁电路，输出信号P1的输出依然为L电平。
另一方面，在移位寄存器单位电路A2中，第1时钟控制式反相器101，从输入侧为L电平的高阻抗状态变成作为输入为L电平且输出为H电平的反相器而工作的状态，输出信号P2的输出变成L电平。
接着，在从此状态，第2时钟信号CK2变成L电平，第1时钟信号CK1变成H电平时，在移位寄存器单位电路A1中，第1时钟控制式反相器101，从高阻抗状态变成作为输入为H电平且输出为L电平的反相器而工作的状态。同时，第2时钟控制式反相器102，从作为输入为L电平且输出为H电平的反相器而工作的状态变成高阻抗状态。因此，输出信号P1的输出为H电平。
另一方面，在移位寄存器单位电路A2中，构成闩锁电路，输出信号P2的输出依然为L电平。另外，在移位寄存器单位电路A3中，输出信号P3的输出从H电平变成L电平。
综上所述，在移位寄存器单位电路A1～An中，输出信号P1～Pn从H电平跃迁到L电平的定时由第1时钟控制式反相器101的输入侧从L电平的高阻抗状态变成导通状态的定时确定。
另外，输出信号P1～Pn从L电平跃迁到H电平的定时也由第1时钟控制式反相器101的输入侧从H电平的高阻抗状态变成导通状态的定时确定。
<1-1：反相器的结构>
构成上述移位寄存器单位电路A1～An等的反相器的结构如下。
图15为反相器的晶体管级的电路图。
反相器为p沟道MOS晶体管111(下面称其为pMOS)和n沟道MOS晶体管112(下面称其为nMOS)组合而成的CMOS形。具体言之，pMOS111及nMOS112的栅与输入端连接，pMOS111及nMOS112的漏与输出端连接。
在此反相器中，在输入为H电平的场合，pMOS111变成截止，nMOS112变成导通。于是，nMOS112侧的电压在输出端出现，输出变成L电平。另一方面，在输入为L电平的场合，nMOS112变成截止，pMOS111变成导通。于是，pMOS111侧的电压在输出端出现，输出变成H电平。
<1-2：利用第1时钟信号工作的时钟控制式反相器的结构>
构成上述移位寄存器单位电路A1～An的在第1时钟信号CK1为H电平的场合工作的时钟控制式反相器的结构如下。
图16为利用第1时钟信号CK1工作的时钟控制式反相器的晶体管级的电路图。
此时钟控制式反相器，是由两个pMOS及两个nMOS串联而构成。具体言之，按第2pMOS113、第1pMOS111、第1nMOS112及第2nMOS114顺序连接而成。第1pMOS111及第1nMOS112，与上述反相器的结构相同。另外，此时钟控制式反相器，由于是在第1时钟信号CK1变成H电平时工作，故向第2pMOS113供给第1反相时钟信号CK1B，而向第2nMOS114供给第1时钟信号CK1。
利用第1时钟信号CK1工作的时钟控制式反相器的工作有以下4种。
(1-1)在输入电平为H的场合，通过利用第1时钟信号CK1使第2nMOS114变成导通状态，从高阻抗状态变成导通状态。
(1-2)在输入电平为H的场合，通过利用第1时钟信号CK1使第2nMOS114变成截止状态，从导通状态变成高阻抗状态。
(1-3)在输入电平为L的场合，通过利用第1反相时钟信号CK1B使第2pMOS113变成导通状态，从高阻抗状态变成导通状态。
(1-4)在输入电平为L的场合，通过利用第1反相时钟信号CK1B使第2pMOS113变成截止状态，从导通状态变成高阻抗状态。
<1-3：利用第2时钟信号工作的时钟控制式反相器的结构>
图17为利用第2时钟信号CK2工作的时钟控制式反相器的晶体管级的电路图。
此时钟控制式反相器，与利用第1时钟信号CK1工作的时钟控制式反相器的结构大致相同，由于是在第2时钟信号CK2变成H电平时工作，故向第2pMOS113供给第2反相时钟信号CK2B，而向第2nMOS114供给第2时钟信号CK2。
利用第2时钟信号CK2工作的时钟控制式反相器的工作有以下4种。
(2-1)在输入电平为H的场合，通过利用第2时钟信号CK2使第2nMOS114变成导通状态，从高阻抗状态变成导通状态。
(2-2)在输入电平为H的场合，通过利用第2时钟信号CK2使第2nMOS114变成截止状态，从导通状态变成高阻抗状态。
(2-3)在输入电平为L的场合，通过利用第2反相时钟信号CK2B使第2pMOS113变成导通状态，从高阻抗状态变成导通状态。
(2-4)在输入电平为L的场合，通过利用第2反相时钟信号CK2B使第2pMOS113变成截止状态，从导通状态变成高阻抗状态。
专利文献1：日本专利特开平11-176186号公报
<1-4：反相时钟信号生成电路>
此外，上述的供给时钟控制式反相器的反相时钟信号，具体言之，是由以下的反相时钟信号生成电路120生成的。
图18为反相时钟信号生成电路120的电路图。
反相时钟信号生成电路，由反相器121、寄生于此反相器121的输入输出侧的布线上的电容122、123构成。反相器121，分别具有与图15所示的反相器同样的结构。
在向反相器121供给时钟信号CK1、CK2时，此时钟信号CK1、CK2利用反相器121反相而成为反相时钟信号CK1B、CK2B。
但是，由于在pMOS和nMOS中空穴的迁移率和电子的迁移率有差异，所以导通、截止工作的电压电平，即阈值不同。
因此，使用图18所示的反相时钟信号生成电路，通过生成反相时钟信号CK1B、CK2B，如图19、图20所示，反相时钟信号CK1B、CK2B，相对时钟信号CK1、CK2发生延时Td。
就是说，即使是在时钟信号CK1、CK2从H电平开始跃迁到L电平，构成反相器的pMOS并不立即变成导通，而nMOS并不立即变成截止。就是说，在下降了一定电压的电平时，以比nMOS变成截止早的定时，pMOS变成导通。于是，由于pMOS侧的电压在输出端出现，故反相时钟信号CK1B、CK2B开始从L电平跃迁到H电平。
另外，即使是在时钟信号CK1、CK2从L电平开始跃迁到H电平，构成反相器的pMOS并不立即变成截止，而nMOS并不立即变成导通。于是，在上升了一定电压的电平时，一直到pMOS截止为止，pMOS侧的电压在输出端出现，反相时钟信号CK1B、CK2B保持H电平不变。
因此，在时钟信号CK1、CK2上升和反相时钟信号CK1B、CK2B的上升之间发生延时Td。另外，在时钟信号CK1、CK2下降和反相时钟信号CK1B、CK2B的下降之间也发生延时Td。此处，时钟信号CK1、CK2，变成H电平的期间互相不重叠。
<1-5：时钟信号及反相时钟信号对输出信号的影响>
将以上的时钟信号CK1、CK2及针对此时钟信号CK1、CK2产生延时Td的反相时钟信号CK1B、CK2B供给双向移位寄存器100。
图19为由正逻辑构成双向移位寄存器的场合的时序图。
在移位寄存器单位电路A1～An之中，在第奇数号的移位寄存器单位电路A中，第1时钟控制式反相器101，通过使第1时钟信号CK1变成H电平，使输入侧从H电平的高阻抗状态变成导通状态。所以，第奇数号的输出信号P，在时刻T1A、T3A中，通过(1-1)利用第1时钟信号CK1使第2nMOS114变成导通状态，从L电平跃迁到H电平。
另一方面，在第奇数号的移位寄存器单位电路A中，第1时钟控制式反相器101，通过使第1时钟信号CK1变成H电平，输入侧从L电平的高阻抗状态变成导通状态。所以，第奇数号的输出信号P，在时刻T4A、T7A中，通过(1-3)利用第1反相时钟信号CK1B使第2pMOS113变成导通状态，从H电平跃迁到L电平。
还有，在移位寄存器单位电路A1～An之中，在第偶数号的移位寄存器单位电路A中，第1时钟控制式反相器101，通过使第2时钟信号CK2变成H电平，输入侧从H电平的高阻抗状态变成导通状态。所以，第偶数号的输出信号P，在时刻T2A、T5A中，通过(2-1)利用第2时钟信号CK2使第2nMOS114变成导通状态，从L电平跃迁到H电平。
另一方面，在第偶数号的移位寄存器单位电路A中，第1时钟控制式反相器101，通过使第2时钟信号CK2变成H电平，输入侧从L电平的高阻抗状态变成导通状态。所以，第偶数号的输出信号P，在时刻T6A、T8A中，通过(2-3)利用第2反相时钟信号CK2B使第2pMOS113变成导通状态，从H电平跃迁到L电平。
因此，在由正逻辑构成双向移位寄存器的场合，输出信号P的脉冲宽度，变成Tp+Td。
图20为由负逻辑构成双向移位寄存器的场合的时序图。
在移位寄存器单位电路A1～An之中，在第奇数号的移位寄存器单位电路A中，第1时钟控制式反相器101，通过使第1时钟信号CK1变成H电平，输入侧从L电平的高阻抗状态变成导通状态。所以，第奇数号的输出信号P，在时刻T1B、T4B中，通过(1-3)利用第1反相时钟信号CK1B使第2pMOS113变成导通状态，从H电平跃迁到L电平。
另一方面，在第奇数号的移位寄存器单位电路A中，第1时钟控制式反相器101，通过使第1时钟信号CK1变成H电平，输入侧从H电平的高阻抗状态变成导通状态。所以，第奇数号的输出信号P，在时刻T3B、T7B中，通过(1-1)利用第1时钟信号CK1使第2nMOS114变成导通状态，从L电平跃迁到H电平。
还有，在移位寄存器单位电路A1～An之中，在第偶数号的移位寄存器单位电路A中，第1时钟控制式反相器101，通过使第2时钟信号CK2变成H电平，输入侧从L电平的高阻抗状态变成导通状态。所以，第偶数号的输出信号P，在时刻T2B、T6B中，通过(2-3)利用第2反相时钟信号CK2B使第2pMOS113变成导通状态，从H电平跃迁到L电平。
另一方面，在第偶数号的移位寄存器单位电路A中，第1时钟控制式反相器101，通过使第2时钟信号CK2变成H电平，输入侧从H电平的高阻抗状态变成导通状态。所以，第偶数号的输出信号P，在时刻T5B、T8B中，通过(2-1)利用第2时钟信号CK2使第2nMOS114变成导通状态，从L电平跃迁到H电平。
因此，在由负逻辑构成双向移位寄存器的场合，输出信号P的脉冲宽度，变成Tp-Td。
所以，在由正逻辑构成双向移位寄存器的场合和由负逻辑构成双向移位寄存器的场合，输出信号P的脉冲宽度相差2Td。因此，比如，在使用上述双向移位寄存器作为数据线驱动电路时，在设计变更之际，必须考虑输出信号的脉冲宽度的变化，设计作业需要时间。
发明内容
本发明的目的在于，提供一种无论是由正逻辑还是由负逻辑构成双向移位寄存器时，都可以使输出信号的脉冲宽度相同的双向移位寄存器。
本发明的移位寄存器，是具有多级在利用传送方向控制信号的逻辑电平示出的方向传送开始脉冲的移位寄存器单位电路的双向移位寄存器，其特征在于，上述移位寄存器单位电路具有：与时钟信号及使此时钟信号反相的反相时钟信号之中的一方同步地传送开始脉冲的第1传输门，与另一方同步地传送开始脉冲的第2传输门，使输入信号反相输出的第1逻辑电路以及相应于传送方向控制信号的逻辑电平互斥地变为有效的第1及第2时钟控制式反相器，上述第1逻辑电路的输出端与上述第1及第2时钟控制式反相器的输入端连接，上述第1及第2时钟控制式反相器的输出端经上述第1及第2传输门与上述第1逻辑电路的输入端连接。
如上所述，历来，是利用时钟控制式反相器来控制传送开始脉冲的定时。在此时钟控制式反相器中，利用输入信号的电平，确定从高阻抗状态变成导通状态的定时的控制是由pMOS还是由nMOS进行。因此，在由正逻辑构成双向移位寄存器的场合和由负逻辑构成双向移位寄存器的场合，从移位寄存器单位电路输出的输出信号的脉冲宽度不同。
于是，根据本发明，利用传输门来控制传送开始脉冲的定时。因此，与输入信号的电平无关，从高阻抗状态变成导通状态的定时的控制，由pMOS或nMOS之中工作的定时早的一方进行。所以，无论是由正逻辑还是由负逻辑构成双向移位寄存器，从移位寄存器单位电路输出的输出信号的脉冲宽度都相同。因此，在改变设计之际，不需要考虑输出信号的脉冲宽度的变化，可以迅速进行设计作业。
另外，使输入信号反相输出的反相器及时钟控制式反相器，与传输门不同，是消耗功率的结构。历来，在构成移位寄存器单位电路的5个电路元件之中，两个时钟控制式反相器、一个反相器及一个传输门工作。所以，消耗功率的电路元件是3个。与此相对，在本发明中，在构成移位寄存器单位电路的5个电路元件之中，两个传输门、第1逻辑电路及一个时钟控制式反相器工作。所以，消耗功率的电路元件是2个。所以，与历来的移位寄存器相比较，可以使功耗降低。
在本发明中，优选，还具有输出复位信号的复位电路，上述第1逻辑电路，是使从上述第1或第2传输门输出的信号和上述复位信号分别反相进行逻辑积运算的NOR电路。
历来，由于液晶的初始状态不稳定，各像素的初期的显示状态会产生不均。然而，根据本发明，通过将开始脉冲及复位信号置为H有效，将此复位信号输入到第1逻辑电路，可以很容易使全部移位寄存器单位电路的初始状态相同。
在本发明中，优选，还具有输出复位信号的复位电路，上述第1逻辑电路，是使从上述第1或第2传输门输出的信号和上述复位信号分别反相进行逻辑和运算的NAND(与非)电路。
历来，由于液晶的初始状态不稳定，各像素的初期的显示状态会产生不均。然而，根据本发明，通过将开始脉冲及复位信号置为L有效，将此复位信号输入到第1逻辑电路，可以很容易使全部移位寄存器单位电路的初始状态相同。
附图说明
图1为示出具有应用本发明的一实施方式的移位寄存器的数据线驱动电路的电光装置的整体结构的框图。
图2为示出上述数据线驱动电路的结构的框图。
图3为上述数据线驱动电路的一部分的电路图。
图4为利用时钟信号工作的传输门的晶体管级的电路图。
图5为利用反相时钟信号工作的传输门的晶体管级的电路图。
图6为由正逻辑构成上述数据线驱动电路的场合的时序图。
图7为由负逻辑构成上述数据线驱动电路的场合的时序图。
图8为示出上述电光装置的扫描线驱动电路的结构的框图。
图9为用来说明上述电光装置的结构的立体图。
图10为用来说明上述电光装置的结构的A-A剖面图。
图11为示出应用上述电光装置的移动型个人计算机的结构的立体图。
图12为示出应用上述电光装置的便携式电话机的结构的立体图。
图13为示出应用上述电光装置的便携式信息终端的结构的立体图。
图14为本发明的现有例的双向移位寄存器的一部分的电路图。
图15为反相器的晶体管级的电路图。
图16为利用时钟信号工作的时钟控制式反相器的晶体管级的电路图。
图17为利用反相时钟信号工作的时钟控制式反相器的晶体管级的电路图。
图18为反相时钟信号生成电路的电路图。
图19为在由正逻辑构成上述双向移位寄存器的场合的时序图。
图20为在由负逻辑构成上述双向移位寄存器的场合的时序图。
附图标记说明
200...数据线驱动电路；201...第1传输门；202...第2传输门；203...第1逻辑电路；204...第1时钟控制式反相器；205...第2时钟控制式反相器；A...移位寄存器单位电路；C...复位电路；DIR...传送方向控制信号；R...复位信号；STX...传送开始脉冲(开始脉冲)；XCK1、XCK2...第1X时钟信号、第2X时钟信号(时钟信号)；XCK1B、XCK2B...第1反相X时钟信号、第2反相X时钟信号(反相时钟信号)
具体实施方式
<2.电光装置的整体结构>
图1为示出应用作为本实施方式的双向移位寄存器的数据线驱动电路200的电光装置1的整体结构的框图。
首先，电光装置1，使用液晶作为电光材料。此电光装置1具有液晶面板AA作为主要部分。液晶面板AA，作为开关元件，具有：形成有作为开关元件的薄膜晶体管(以下称其为“TFT”)的元件基板、以一定间隔和此元件基板对向配置的对向基板以及在这些元件基板及对向基板之间设置的液晶。
电光装置1，除了液晶面板AA之外，具有定时发生电路300及图像处理电路400。在液晶面板AA的元件基板上具有：图像显示区域A；扫描线驱动电路500；数据线驱动电路200；采样电路240及图像信号供给线L1～L3。
供给此电光装置1的输入图像数据D，比如，是三位并行的形式。定时发生电路300，与输入图像数据D同步生成：第1Y时钟信号YCK1；第1反相Y时钟信号YCK1B；第2Y时钟信号YCK2；第2反相Y时钟信号YCK2B；第1X时钟信号XCK1；第1反相X时钟信号XCK1B；第2X时钟信号XCK2；第2反相X时钟信号XCK2B；Y传送开始脉冲STY；X传送开始脉冲STX；传送方向控制信号DIR及反相传送方向控制信号DIRB；将其供给扫描线驱动电路500及数据线驱动电路200。另外，定时发生电路300，生成用来控制图像处理电路400的各种定时信号并将其输出。
其中，第1Y时钟信号YCK1及第2Y时钟信号YCK2，是确定选择扫描线2的期间的信号，第1反相Y时钟信号YCK1B及第2反相Y时钟信号YCK2B，是使第1Y时钟信号YCK1及第2Y时钟信号YCK2的逻辑电平反相的信号。第1X时钟信号XCK1及第2X时钟信号XCK2，是确定选择数据线3的期间的信号，第1反相X时钟信号XCK1B及第2反相X时钟信号XCK2B，是使第1X时钟信号XCK1及第2X时钟信号XCK2的逻辑电平反相的信号。另外，Y传送开始脉冲STY是指示扫描线2的选择开始的脉冲，X传送开始脉冲STX是指示数据线3的选择开始的脉冲。
此外，传送方向控制信号DIR，是指示扫描线2及数据线3的选择顺序的信号。具体言之，在传送方向控制信号DIR的逻辑电平为高电平时，传送方向控制信号DIR，指示从上向下顺序选择各扫描线2并从左向右选择各数据线3。另一方面，在传送方向控制信号DIR的逻辑电平为低电平时，传送方向控制信号DIR，指示从下向上顺序选择各扫描线2并从右向左选择各数据线3。
在本实施例中，对扫描线驱动电路500及数据线驱动电路200，供给共用的传送方向控制信号DIR及反相传送方向控制信号DIRB，当然也可以在定时发生电路300中，分别生成扫描线的选择用的信号和数据线的选择用的信号，把这些信号供给扫描线驱动电路500及数据线驱动电路200。
图像处理电路400，在对输入图像数据D实施考虑到液晶面板的透光特性的灰度系数修正等之后，对RGB各色的图像数据进行D/A变换，生成图像信号40R、40G、40B供给液晶面板AA。
<2-2：图像显示区域>
在图像显示区域A中，如图1所示，沿着X方向平行排列而形成k(k为大于等于2的自然数)根扫描线2，沿着Y方向平行排列而形成l(l为大于等于2的自然数)根数据线3。在各扫描线2和各数据线3的相交部分设置TFT50、像素电极6及存储电容51。TFT50的栅与扫描线2相连接，TFT50的源与数据线3相连接，漏与像素电极6相连接。于是，各像素，由像素电极6、在对向基板上形成的对向电极(后述)及配置于这两电极之间的液晶构成。就是说，与扫描线2和数据线3的各交叉处相对应，像素排列成为矩阵形状。
另外，对与TFT50的栅相连接的各扫描线2，以脉冲方式逐线施加扫描信号Y1、Y2、...、Ym。因此，在向某一扫描线2供给扫描信号时，因为与该扫描线相连接的TFT50变成导通，故从数据线3以预定的定时所供给的图像信号X1、X2、...、Xl顺序写入到对应的像素之后，保持预定的期间。
因为液晶分子的取向及秩序，相应于施加到各像素的电压电平而改变，所以可以利用光调制进行灰度等级显示。比如，通过液晶的光量，在常白模式时，随着施加电压的提高而受到限制，另一方面，在常黑模式时，因为随着施加电压的提高而缓和，故在整个电光装置1中，具有与图像信号相应的对比度的光出射到各像素每一个。因此，可以进行预定的显示。
为了防止所保持的图像信号泄漏，将存储电容51与在像素电极6和对向电极之间形成的液晶电容并联。比如，因为像素电极6的电压由存储电容51保持的时间比源电压施加的时间长3位，所以改善保持特性的结果是可以实现高对比度比。
<2-3：数据线驱动电路及采样电路>
数据线驱动电路200，与第1X时钟信号XCK1、第1反相X时钟信号XCK1B、第2X时钟信号XCK2及第2反相X时钟信号XCK2B同步顺序生成变成有效的采样信号Sm1～Sml。另外，数据线驱动电路200，可以根据传送方向控制信号DIR及反相传送方向控制信号DIRB对采样信号Sm1～Sml的有效顺序进行控制。具体言之，在传送方向控制信号DIR是L电平并且反相传送方向控制信号DIRB是H电平时，采样信号按照S1→S2→...Sl的顺序变为有效，而在传送方向控制信号DIR是H电平并且反相传送方向控制信号DIRB是L电平时，采样信号按照Sl→S(l-1)→...S1的顺序成为有效。
采样电路240具有l个开关SW1～SWl。各开关SW1～SWl，由TFT构成，在供给栅的各采样信号Sm1～Sml顺序变为有效时，各开关SW1～SWl顺序变成导通状态。于是，经图像信号供给线L1～L3供给的图像信号40R、40G、40B被采样而顺序供给各数据线3。所以，在采样信号按照S1→S2→...Sl的顺序变为有效时，从左向右顺序选择数据线3，另一方面，在采样信号按照Sl→S(l-1)→...S1的顺序变为有效时，从右向左顺序选择数据线3。另外，在数据线驱动电路200中也可以包括采样电路240是自不待言的。
图2为示出数据线驱动电路200的结构的框图。数据线驱动电路200，包括：n个移位寄存器单位电路A1、A2、...、An(n是大于等于2的自然数)、n-1个逻辑运算单位电路B1、B2、...、B(n-1)及复位电路C。
其中，关于逻辑运算单位电路B，与上述双向移位寄存器100的结构大致相同。就是说，逻辑运算单位电路B，在由正逻辑构成数据线驱动电路200的场合，是AND电路，而在由负逻辑构成的场合，是NOR电路。
另外，复位电路C，向移位寄存器单位电路A1～An供给复位信号R。
图3为数据线驱动电路200的一部分的电路图。此数据线驱动电路200由正逻辑构成。以下，对移位寄存器单位电路A1～A4进行详细说明，其他移位寄存器单位电路A5～An的结构也相同。
移位寄存器单位电路A1～A4，分别具有第1及第2传输门201、202，第1逻辑电路203及第1及第2时钟控制式反相器204、205。第1逻辑电路203的输出端，与第1及第2时钟控制式反相器204、205的输入端连接，第1及第2时钟控制式反相器204、205的输出端经第1及第2传输门201、202与第1逻辑电路203的输入端连接。
第1逻辑电路203，是使从第1或第2传输门201、202输出的信号和从复位电路C输出的复位信号R反相进行逻辑积运算的NOR电路。所以，第1逻辑电路203，只要复位信号R为L电平，就使从第1或第2传输门201、202输出的输入信号反相输出。另一方面，在复位信号R为H电平时，第1逻辑电路203，不管第1或第2传输门201、202输出的输入信号的电平的高低，都输出L电平的信号。
另外，在数据线驱动电路是由负逻辑构成的场合，第1逻辑电路203是NAND电路。在此场合，第1逻辑电路203，只要复位信号R是H电平，就使第1或第2传输门201、202输出的输入信号反相输出。另一方面，在复位信号R为L电平时，第1逻辑电路203，不管第1或第2传输门201、202输出的输入信号的电平的高低，都输出H电平的信号。
向第1传输门201的控制端子供给第1X时钟信号XCK1及第2X时钟信号XCK2中的一方，向第2传输门202的控制端子供给第1X时钟信号XCK1及第2X时钟信号XCK2中的另一方。移位寄存器单位电路A1～A4，与这些第1X时钟信号XCK1、第2X时钟信号XCK2、第1X时钟信号XCK1及第2X时钟信号XCK2同步进行X传送开始脉冲STX的传送。
另外，向第1时钟控制式反相器204的控制端子供给传送方向控制信号DIR，向第2时钟控制式反相器205的控制端子供给反相传送方向控制信号DIRB。由此，只使第1及第2时钟控制式反相器204、205之中的一方变成导通而设定X传送开始脉冲STX的传送方向。
其中，是设想反相传送方向控制信号DIRB的逻辑电平为H电平的场合。就是说，第1时钟控制式反相器204全部为高阻抗状态，第2时钟控制式反相器205全部为导通状态，将X传送开始脉冲STX在图3中从左向右传送。
下面对移位寄存器单位电路A1～A4的工作进行说明。
设想在H有效的X传送开始脉冲STX输入的同时，第1X时钟信号XCK1为H电平，第2X时钟信号XCK2为L电平的状态。
在此状态下，在移位寄存器单位电路A1中，第1传输门201为导通状态，输出信号P1的输出为H电平。
另一方面，在移位寄存器单位电路A1中，第2传输门202为高阻抗状态，并且，在移位寄存器单位电路A2中，第1传输门201也是输入侧为L电平的高阻抗状态。
在从此状态，第1X时钟信号XCK1变成L电平，第2X时钟信号XCK2变成H电平时，在移位寄存器单位电路A1中，第1传输门201，从导通状态变成高阻抗状态。同时，第2传输门202，从高阻抗状态变成导通状态。因此，在移位寄存器单位电路A1中，由第2传输门202及第1逻辑电路203构成闩锁电路，输出信号P1的输出依然为H电平。
另一方面，在移位寄存器单位电路A2中，第1时钟控制式反相器204，从输入侧为L电平的高阻抗状态变成导通状态，输出信号P2的输出变成H电平。
接着，在从此状态，第2X时钟信号XCK2变成L电平，第1X时钟信号XCK1变成H电平时，在移位寄存器单位电路A1中，第1传输门201，从高阻抗状态变成导通状态。同时，第2传输门202，从导通状态变成高阻抗状态。因此，输出信号P1的输出为L电平。
另一方面，在移位寄存器单位电路A2中，构成闩锁电路，输出信号P2的输出依然为H电平。另外，在移位寄存器单位电路A3中，输出信号P3的输出从L电平变成H电平。
综上所述，在移位寄存器单位电路A1～An中，输出信号P1～Pn从L电平跃迁到H电平的定时由第1传输门201从高阻抗状态变成导通状态的定时确定。
另外，输出信号P1～Pn从H电平跃迁到L电平的定时也由第1传输门201从高阻抗状态变成导通状态的定时确定。
下面对数据线驱动电路由负逻辑构成的场合的移位寄存器单位电路A1～A4的工作进行说明。
设想在L有效的X传送开始脉冲STX输入的同时，第1X时钟信号XCK1为H电平，第2X时钟信号XCK2为L电平的状态。
在此状态下，在移位寄存器单位电路A1中，第1传输门201，为导通状态，并且输出信号P1的输出变成L电平。
另一方面，在移位寄存器单位电路A1中，第2传输门202为高阻抗状态，并且在移位寄存器单位电路A2中，第1传输门201也是输入侧为H电平的高阻抗状态。
在从此状态，第1X时钟信号XCK1变成L电平，第2X时钟信号XCK2变成H电平时，在移位寄存器单位电路A1中，第1传输门201，从导通状态变成高阻抗状态。同时，第2传输门202，从高阻抗状态变成导通状态。因此，在移位寄存器单位电路A1中，由第2传输门202及第1逻辑电路203构成闩锁电路，输出信号P1的输出依然为L电平。
另一方面，在移位寄存器单位电路A2中，第1时钟控制式反相器204，从输入侧为H电平的高阻抗状态变成导通状态，输出信号P2的输出变成L电平。
接着，在从此状态，第2X时钟信号XCK2变成L电平，第1X时钟信号XCK1变成H电平时，在移位寄存器单位电路A1中，第1传输门201，从高阻抗状态变成导通状态。同时，第2传输门202，从导通状态变成高阻抗状态。因此，输出信号P1的输出为H电平。
另一方面，在移位寄存器单位电路A2中，构成闩锁电路，输出信号P2的输出依然为L电平。另外，在移位寄存器单位电路A3中，输出信号P3的输出从H电平变成L电平。
综上所述，在移位寄存器单位电路A1～An中，输出信号P1～Pn从H电平跃迁到L电平的定时由第1传输门201从高阻抗状态变成导通状态的定时确定。
另外，输出信号P1～Pn从L电平跃迁到H电平的定时也由第1传输门201从高阻抗状态变成导通状态的定时确定。
<2-3-1：利用第1X时钟信号工作的传输门的结构>
构成上述移位寄存器单位电路A1～An的、在第1X时钟信号XCK1为H电平的场合工作的传输门的结构如下。
图4为利用第1X时钟信号XCK1工作的传输门的晶体管级的电路图。
此传输门由pMOS211及nMOS212构成。具体言之，pMOS211及nMOS212的源与输入端连接，pMOS211及nMOS212的漏与输出端连接。另外，由于此传输门是在第1X时钟信号XCK1变成H电平时工作，所以向pMOS211供给第1反相X时钟信号XCK1B，向nMOS212供给第1X时钟信号XCK1。
在此传输门中，不管输入的电平高低，pMOS211或nMOS212变成导通状态时，都变成导通状态。另外，不管输入的电平高低，pMOS211及nMOS212两者从变成高阻抗状态起，都变成高阻抗状态。
所以，在第1X时钟信号XCK1变成H电平时工作的传输门的工作有以下两种。
(3-1)通过利用第1反相X时钟信号XCK1B使pMOS211变成导通状态或利用第1X时钟信号XCK1使nMOS212变成导通状态，从高阻抗状态变成导通状态。
(3-2)通过利用第1反相X时钟信号XCK1B使pMOS211变成高阻抗状态并且利用第1X时钟信号XCK1使nMOS212变成高阻抗状态，从导通状态变成高阻抗状态。
<2-3-2：利用第2X时钟信号工作的传输门的结构>
图5为利用第2X时钟信号XCK2工作的传输门的晶体管级的电路图。
此传输门，与在第1X时钟信号XCK1为H电平场合工作的传输门的结构大致相同，由于是在第2X时钟信号XCK2变成H电平时工作，故向pMOS211供给第2反相X时钟信号XCK2B，而向nMOS212供给第2X时钟信号XCK2。
在第2X时钟信号XCK2变成H电平时工作的传输门的工作有以下两种。
(4-1)通过利用第2反相X时钟信号XCK2B使pMOS211变成导通状态或利用第2X时钟信号XCK2使nMOS212变成导通状态，从高阻抗状态变成导通状态。
(4-2)通过利用第2反相X时钟信号XCK2B使pMOS211变成高阻抗状态并且利用第2X时钟信号XCK2使nMOS212变成高阻抗状态，从导通状态变成高阻抗状态。
<2-3-3：时钟信号及反相时钟信号对输出信号的影响>
将利用上述反相时钟信号生成电路120生成的第1X时钟信号XCK1、第1反相X时钟信号XCK1B、第2X时钟信号XCK2及第2反相X时钟信号XCK2B供给数据线驱动电路200。
这些第1X时钟信号XCK1、第1反相X时钟信号XCK1B、第2X时钟信号XCK2及第2反相X时钟信号XCK2B，与上述时钟信号CK1、CK2及反相时钟信号CK1B、CK2B一样，在时钟信号XCK1、XCK2上升和反相时钟信号XCK1B、XCK2B的上升之间发生延时Td。另外，在时钟信号XCK1、XCK2下降和反相时钟信号XCK1B、XCK2B的下降之间也发生延时Td。此处，时钟信号XCK1、XCK2，变成H电平的期间互相不重叠。
图6为由正逻辑构成数据线驱动电路的场合的时序图。另外，在图6中，历来的双向移位寄存器100的时序图以双点划线表示。就是说，在移位寄存器单位电路A1～An中，第奇数号的移位寄存器单位电路A中，第1传输门201，利用第1X时钟信号XCK1变成H电平，从高阻抗状态变成导通状态。所以，第奇数号的输出信号P，在时刻T1A、T3A中，通过(3-1)利用第1X时钟信号XCK1使nMOS212变成导通状态，从L电平跃迁到H电平。
另一方面，在第奇数号的移位寄存器单位电路A中，第1传输门201，通过使第1X时钟信号XCK1变成H电平，从高阻抗状态变成导通状态。所以，第奇数号的输出信号P，在时刻T3A、T9A中，通过(3-1)利用第1X时钟信号XCK1使nMOS212变成导通状态，从H电平跃迁到L电平。
还有，在移位寄存器单位电路A1～An之中，在第偶数号的移位寄存器单位电路A中，第1传输门201，通过使第2X时钟信号XCK2变成H电平，输入侧从H电平的高阻抗状态变成导通状态。所以，第偶数号的输出信号P，在时刻T2A、T5A中，通过(4-1)利用第2X时钟信号XCK2使nMOS212变成导通状态，使输出信号P从L电平跃迁到H电平。
另一方面，在第偶数号的移位寄存器单位电路A中，第1传输门201，通过使第2X时钟信号XCK2变成H电平，使输入侧从L电平的高阻抗状态变成导通状态。所以，第偶数号的输出信号P，在时刻T5A、T10A中，通过(4-1)利用第2X时钟信号XCK2使nMOS212变成导通状态，从H电平跃迁到L电平。
因此，在由正逻辑构成数据线驱动电路的场合，输出信号P的脉冲宽度，变成Tp。
图7为由负逻辑构成数据线驱动电路的场合的时序图。
在移位寄存器单位电路A1～An中，第奇数号的移位寄存器单位电路A中，第1传输门201，利用第1X时钟信号XCK1变成H电平，从高阻抗状态变成导通状态。所以，第奇数号的输出信号P，在时刻T9B、T3B中，通过(3-1)利用第1X时钟信号XCK1使nMOS212变成导通状态，从H电平跃迁到L电平。
另一方面，在第奇数号的移位寄存器单位电路A中，第1传输门201，通过使第1X时钟信号XCK1变成H电平，从高阻抗状态变成导通状态。所以，第奇数号的输出信号P，在时刻T3B、T7B中，通过(3-1)利用第1X时钟信号XCK1使nMOS212变成导通状态，从L电平跃迁到H电平。
还有，在移位寄存器单位电路A1～An之中，在第偶数号的移位寄存器单位电路A中，第1传输门201，通过使第2X时钟信号XCK2变成H电平，从高阻抗状态变成导通状态。所以，第偶数号的输出信号P，在时刻T10B、T5B中，通过(4-1)利用第2X时钟信号XCK2使nMOS212变成导通状态，使输出信号P从H电平跃迁到L电平。
另一方面，在第偶数号的移位寄存器单位电路A中，第1传输门201，通过使第2X时钟信号XCK2变成H电平，从高阻抗状态变成导通状态。所以，第偶数号的输出信号P，在时刻T5B、T8B中，通过(4-1)利用第2X时钟信号XCK2使nMOS212变成导通状态，从L电平跃迁到H电平。
因此，在由负逻辑构成数据线驱动电路的场合，输出信号的脉冲宽度，变成Tp。
<2-4：扫描线驱动电路>
下面对扫描线驱动电路500予以说明。图8为示出扫描线驱动电路500的结构的框图。扫描线驱动电路500，具有Y移位寄存器502、电平移位器503及缓冲器504。
Y移位寄存器502，除了在供给第1Y时钟信号YCK1、第1反相Y时钟信号YCK1B、第2Y时钟信号YCK2及第2反相Y时钟信号YCK2B代替第1X时钟信号XCK1、第1反相X时钟信号XCK1B、第2X时钟信号XCK2及第2反相X时钟信号XCK2B这一点及移位寄存器单位电路的级数之外，与上述的数据线驱动电路200的结构相同。
电平移位器503，对Y移位寄存器502的各输出信号的电平进行移位使之变换为适于驱动扫描线2的电平。另外，缓冲器504，将电平移位器503的各输出信号变换为低阻抗，作为扫描信号Y1、Y2、...、Ym输出到各扫描线2。另外，在此扫描线驱动电路500中，也可以应用由负逻辑构成的电路作为Y移位寄存器502是自不待言的。
根据本实施方式，可以获得以下的效果。
无论是由正逻辑还是由负逻辑构成数据线驱动电路，输出信号P的脉冲宽度Tp都相同。因此，比如，在改变数据线驱动电路200的设计之际，不需要考虑输出信号P的脉冲宽度的变化，可以迅速进行设计作业。
另外，在构成移位寄存器单位电路A1～An的5个电路元件之中，两个传输门201、202，第1逻辑电路203，以及时钟控制式反相器204或时钟控制式反相器205工作。所以，消耗功率的电路元件是2个。所以，与历来的移位寄存器相比较，可以使功耗降低。
设置复位电路C，将从此复位电路C输出的复位信号R输入到第1逻辑电路203。结果，由于第1逻辑电路203，不管第1或第2传输门201、202输出的输入信号的电平的高低，在正逻辑的场合输出L电平的信号，而在负逻辑的场合输出H电平的信号，所以可以很容易使全部移位寄存器单位电路A的初始状态相同。
另外，因为使用传送方向控制信号DIR及反相传送方向控制信号DIRB，控制X传送开始脉冲STX的传送方向，所以，比如，不改变图像信号40R、40G、40B的供给顺序，也可以使液晶的显示图像左右上下翻转。
<2-5：液晶面板的结构例>
下面参照图9及图10对上述电结构的电光装置1的整体结构予以说明。其中，图9为示出电光装置1的结构的立体图，图10为沿着图9的A-A线的剖面图。液晶面板AA，具有形成有像素电极6等的玻璃、半导体等的元件基板151、及形成有共用电极158等的玻璃等的透明的对向基板152，在这些元件基板151及对向基板152的间隙中封入液晶155。
另外，沿着对向基板152的外周边设置用来封接元件基板151及对向基板152的间隙的密封部件154。此密封部件154，与元件基板151及对向基板152一起，形成封入液晶155的空间。在密封部件154中，为了保持元件基板151及对向基板152的间隔，混入衬垫153。另外，在密封部件154中，形成用于封入液晶155的开口部，此开口部在液晶155封入之后，利用封接部件156封接。
其中，作为元件基板151的对向面，是在密封部件154的外侧一边，形成上述数据线驱动电路200，驱动在Y方向上延伸的数据线3的结构。此外，成为在这一边形成多个连接电极157，输入来自定时发生电路300的各种信号及图像信号40R、40G、40B的结构。另外，在与这一边相邻的一边成为，形成扫描线驱动电路500，从两侧分别驱动在X方向上延伸的扫描线2的结构。另一方面，对向基板152的共用电极158，利用在其与元件基板151的粘接部分的四角之中至少一处设置的导通部件可以与元件基板151电导通。此外，在对向基板152上，相应于液晶面板AA的用途，比如，第一，设置排列成条带形状、马赛克形状、三角形形状等的滤色器；第二，比如，设置将铬、镍等金属材料及碳、钛等分散在光致抗蚀剂的树脂黑等的黑矩阵；第三，设置对液晶面板AA进行光照射的背光源，特别是，在用于色光调制的用途的场合，不形成滤色器而在对向基板152上设置黑矩阵。
此外，在元件基板151及对向基板152的对向面上，设置分别在预定方向上进行了摩擦处理的取向膜等，另一方面，在其各背面侧分别设置与取向方向相应的偏振片(图示中省略)。但是，作为液晶155，在使用在高分子中分散微小粒子的高分子分散型液晶时，因为不需要上述的取向膜、偏振片等等的结果，光的利用效率可以提高，在高辉度化低功耗化方面是有利的。另外，数据线驱动电路200、扫描线驱动电路500等的周边电路的一部分或全部，也可以不在元件基板151上形成，而是，比如，既可以采用将利用TAB(带自动键合)技术在膜上安装的驱动用IC芯片经在元件基板151的预定位置处所设置的各向异性导电膜而进行电连接及机械连接的结构，也可以采用利用COG(玻璃基芯片)技术，将驱动用IC芯片本身，经由各向异性导电膜与元件基板151的预定位置进行电连接及机械连接的结构。
<3：应用例>
在上述实施方式中，例示的是具有液晶的电光装置，但对于应用液晶以外的电光物质的电光装置本发明也适用。所谓电光物质，是由于供给电信号(电流信号或电压信号)使透射率、辉度这样的光学特性改变的物质。比如，使用有机EL(电致发光)及发光聚合物等OLED元件作为电光物质使用的显示面板、将包括着色了的液体和在该液体中分散的白色粒子的微胶囊作为电光物质使用的电泳显示面板、将对每个极性不同的区域分涂不同的颜色的扭曲球作为电光物质使用的扭曲球显示面板、将黑色墨粉作为电光物质使用的墨粉显示面板或将氦及氖等高压气体用作电光物质的等离子显示面板等各种电光装置也与上述实施方式一样可以使用本发明。
<4：电子设备>
下面对应用上述实施方式及应用例的电光装置1的电子设备予以说明。图11示出应用电光装置1的移动型个人计算机的结构。个人计算机2000具有作为显示单元的电光装置1和主体部分2010。在主体部分2010中设置有电源开关2001及键盘2002。此电光装置1，因为数据线驱动电路200的结构简化，可以以窄间距显示高清晰图像。
图12示出应用电光装置1的便携式电话机的结构。便携式电话机3000具有多个操作按钮3001、滚动按钮3002以及作为显示单元的电光装置1。通过操作滚动按钮3002，可以使显示的画面在电光装置1上滚动。图13示出应用电光装置1的便携式信息终端(PDA，个人数字助理)的结构。便携式信息终端4000具有多个操作按钮4001、电源开关4002以及作为显示单元的电光装置1。在操作电源开关4002时，可将地址簿及计划表各种信息在电光装置1上显示。
另外，作为应用电光装置1的电子设备，除了在图11～图13上所示出的之外，可以举出数字静止相机；液晶电视；取景器型、监视器直视型的磁带录像机；汽车导航装置；寻呼机；电子手册；台式电子计算器；文字处理机；工作站；电视电话；POS终端；具有触摸面板的设备等等。于是，作为这些各种电子设备的显示部，可以应用上述电光装置1。

Claims (3)

1.一种双向移位寄存器，其用于具有多条扫描线和多条数据线的电光装置的数据线驱动电路中，具有多级的向相应于传送方向控制信号的逻辑电平顺序选择上述数据线的方向传送开始脉冲的移位寄存器单位电路，该双向移位寄存器的特征在于：
上述移位寄存器单位电路具有：被供给时钟信号及使该时钟信号反相的反相时钟信号中的一方，与该一方同步地传送开始脉冲的第1传输门，
被供给上述时钟信号及反相时钟信号中的另一方，与该另一方同步地传送开始脉冲的第2传输门，
使通过上述第1及第2传输门所输入的上述开始脉冲反相输出的第1逻辑电路，以及
相应于传送方向控制信号的逻辑电平而互斥地变成有效的第1及第2时钟控制式反相器；
上述第1逻辑电路的输出端与上述第1及第2时钟控制式反相器的输入端连接，
上述第1及第2时钟控制式反相器的输出端经上述第1及第2传输门，与上述第1逻辑电路的输入端连接。
2.如权利要求1所述的双向移位寄存器，其特征在于：上述数据线驱动电路还具有输出复位信号的复位电路；
上述第1逻辑电路，是使通过上述第1或第2传输门所输入的上述开始脉冲和从上述复位电路所输入的上述复位信号分别反相而进行逻辑积运算的或非电路。
3.如权利要求1所述的双向移位寄存器，其特征在于：
上述数据线驱动电路还具有输出复位信号的复位电路；
上述第1逻辑电路，是使通过上述第1或第2传输门所输入的上述开始脉冲和从上述复位电路所输入的上述复位信号分别反相而进行逻辑和运算的与非电路。
CNB2006100023155A 2005-02-01 2006-01-24 双向移位寄存器 Expired - Fee Related CN100536030C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP024964/2005 2005-02-01
JP2005024964A JP4548133B2 (ja) 2005-02-01 2005-02-01 双方向シフトレジスタ

Publications (2)

Publication Number Publication Date
CN1825490A CN1825490A (zh) 2006-08-30
CN100536030C true CN100536030C (zh) 2009-09-02

Family

ID=36755985

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100023155A Expired - Fee Related CN100536030C (zh) 2005-02-01 2006-01-24 双向移位寄存器

Country Status (5)

Country Link
US (1) US7515134B2 (zh)
JP (1) JP4548133B2 (zh)
KR (1) KR100793507B1 (zh)
CN (1) CN100536030C (zh)
TW (1) TW200636669A (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4475128B2 (ja) * 2005-02-01 2010-06-09 セイコーエプソン株式会社 シフトレジスタ、その制御方法、電気光学装置及び電子機器
JP4782191B2 (ja) * 2006-03-23 2011-09-28 シャープ株式会社 表示装置およびその駆動方法
KR101056284B1 (ko) * 2009-10-22 2011-08-11 삼성모바일디스플레이주식회사 센서 스캔 드라이버 및 이를 구비한 터치 스크린 내장형 평판표시장치
JP5485811B2 (ja) * 2010-06-23 2014-05-07 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
CN102486936B (zh) * 2010-12-06 2014-10-08 上海华虹宏力半导体制造有限公司 设置寄存器初始状态的方法
CN103137057B (zh) * 2011-11-25 2016-06-22 群康科技(深圳)有限公司 影像显示系统与栅极驱动电路
CN103366658B (zh) * 2012-03-26 2016-05-04 群康科技(深圳)有限公司 移位暂存装置及显示系统
TWI460699B (zh) * 2012-04-06 2014-11-11 Innocom Tech Shenzhen Co Ltd 影像顯示系統與雙向移位暫存器電路
CN104392686B (zh) * 2014-10-21 2017-01-25 厦门天马微电子有限公司 移位寄存单元及驱动电路及显示装置
US9779784B2 (en) * 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
CN104537973A (zh) * 2014-12-29 2015-04-22 厦门天马微电子有限公司 一种移位寄存器、栅极驱动电路、阵列基板和显示面板
CN106887204A (zh) * 2017-04-11 2017-06-23 武汉华星光电技术有限公司 Goa驱动单元及goa驱动电路
KR102008287B1 (ko) * 2017-05-23 2019-08-07 고려대학교 산학협력단 양방향 선입 선출 메모리와 이를 이용하는 컨볼루션 연산 처리 장치
CN110517628B (zh) * 2019-08-30 2021-03-05 京东方科技集团股份有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
CN110619858B (zh) * 2019-10-29 2021-08-13 上海中航光电子有限公司 移位寄存器、栅极驱动电路和显示面板
CN113920911B (zh) * 2021-06-25 2022-07-12 惠科股份有限公司 显示面板的驱动电路及方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0390132U (zh) * 1989-12-27 1991-09-13
JP2646974B2 (ja) * 1993-11-11 1997-08-27 日本電気株式会社 走査回路およびその駆動方法
JPH1074062A (ja) 1996-08-30 1998-03-17 Sanyo Electric Co Ltd 双方向シフトレジスタ及び液晶表示装置
JPH11176186A (ja) * 1997-12-11 1999-07-02 Hitachi Ltd 双方向シフトレジスタ
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
JP3588007B2 (ja) 1999-05-14 2004-11-10 シャープ株式会社 双方向シフトレジスタ、および、それを用いた画像表示装置
KR100745406B1 (ko) * 2002-06-10 2007-08-02 삼성전자주식회사 양방향 쉬프트 기능을 가지는 비정질-실리콘 박막트랜지스터 게이트 구동 쉬프트 레지스터
KR100487439B1 (ko) * 2002-12-31 2005-05-03 엘지.필립스 엘시디 주식회사 평판표시장치의 양방향 구동 회로 및 구동 방법
JP4428245B2 (ja) * 2005-02-01 2010-03-10 セイコーエプソン株式会社 双方向シフトレジスタ、電気光学装置及び電子機器
JP4475128B2 (ja) * 2005-02-01 2010-06-09 セイコーエプソン株式会社 シフトレジスタ、その制御方法、電気光学装置及び電子機器

Also Published As

Publication number Publication date
US7515134B2 (en) 2009-04-07
KR20060088510A (ko) 2006-08-04
JP2006216091A (ja) 2006-08-17
CN1825490A (zh) 2006-08-30
JP4548133B2 (ja) 2010-09-22
TW200636669A (en) 2006-10-16
KR100793507B1 (ko) 2008-01-14
US20060170643A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
CN100536030C (zh) 双向移位寄存器
US8542184B2 (en) Driving device and driving method of electrophoretic display
JP5389507B2 (ja) 表示装置及び半導体装置
CN102654968B (zh) 移位寄存器、栅极驱动器及显示装置
JP5811129B2 (ja) 電気光学装置および電子機器
CN100511387C (zh) 移位寄存器、数据扫描线驱动电路、电光装置及电子设备
US20160012790A1 (en) Level shift circuit, array substrate and display device
JP2003347926A (ja) レベルシフト回路、表示装置および携帯端末
CN101276551A (zh) 电泳显示面板的驱动装置、驱动方法、电泳显示装置及电子设备
JP4016184B2 (ja) データ処理回路、表示装置および携帯端末
KR100429944B1 (ko) 전기 광학 패널의 구동방법, 그 데이터선 구동 회로, 전기광학 장치 및 전자기기
JP4984337B2 (ja) 表示パネルの駆動回路及び表示装置
KR20120063755A (ko) 액정표시장치
JP4007117B2 (ja) 出力制御回路、駆動回路、電気光学装置および電子機器
JP4016163B2 (ja) 液晶表示装置およびそのデータ線駆動回路
JP4665525B2 (ja) レベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
US20040201555A1 (en) Electro-optical panel, driving circuit and driving method for driving electro-optical panel, and electronic apparatus
KR20150072705A (ko) 액정표시장치
JP3942490B2 (ja) インターフェース回路およびそれを備えた電子装置
CN111462706B (zh) Goa电路、显示装置及电子设备
JP2011150306A (ja) 半導体処理装置
TWI394129B (zh) 顯示裝置
JP2008033298A (ja) 液晶装置、および電子機器
JP2006287198A (ja) 半導体回路、電気光学装置の駆動回路および電子機器
JP4111212B2 (ja) 駆動回路、電気光学装置、および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090902

Termination date: 20210124