CN110619858B - 移位寄存器、栅极驱动电路和显示面板 - Google Patents

Abstract

本发明公开了一种移位寄存器、栅极驱动电路和显示面板。该移位寄存器包括复位模块，复位模块的第一控制端与第一复位信号输入端电连接，复位模块的第二控制端与第二复位信号输入端电连接，复位模块的输入端与第二电源信号输入端电连接，复位模块的第一输出端与第一节点电连接，复位模块的第二输出端与扫描信号输出端电连接。在第三阶段，第一节点的电位为第二电平，复位模块的第一控制端和第二控制端的电位与复位模块的输入端的电位均为第二电平，因此复位模块的第一控制端、第二控制端、输入端、第一输出端和第二输出端的电位相等，从而可以避免复位模块产生漏电流，进而降低了移位寄存器的功耗。

Description

移位寄存器、栅极驱动电路和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及移位寄存器、栅极驱动电路和显示面板。

背景技术

液晶显示面板通常包括阵列基板、彩膜基板和设置于两者之间的液晶。阵列基板包括用于向液晶提供扫描信号的多个移位寄存器，当移位寄存器存在漏电流时，会使得移位寄存器的功耗增加，从而增加了液晶显示面板的功耗。

发明内容

本发明提供一种移位寄存器、栅极驱动电路和显示面板，以减小移位寄存器的漏电流，进而降低了移位寄存器的功耗。

第一方面，本发明实施例提供了一种移位寄存器，包括第一控制信号输入端、第二控制信号输入端、第一电位信号输入端、第二电位信号输入端、第一节点、第二节点、第一电源信号输入端、第二电源信号输入端、时钟信号输入端、第一复位信号输入端、第二复位信号输入端、扫描信号输出端、第一节点控制模块、分压模块、输出模块、第二节点控制模块、存储模块和复位模块；

所述第一节点控制模块包括第一控制端、第二控制端、第一输入端、第二输入端和输出端；所述第一节点控制模块的第一控制端与所述第一控制信号输入端电连接，所述第一节点控制模块的第二控制端与所述第二信号输入端电连接，所述第一节点控制模块的第一输入端与所述第一电位信号输入端电连接，所述第一节点控制模块的第二输入端与所述第二电位信号输入端电连接，所述第一节点控制模块的输出端与所述第一节点电连接；所述第一节点控制模块用于根据其第一控制端输入的信号控制其第一输入端与其输出端连通或根据其第二控制端输入的信号控制其第二输入端与其输出端连通；

所述分压模块包括第一输入端、第二输入端、控制端和输出端；所述第一输入端与所述第一电源信号输入端电连接，所述第二输入端与所述第二电源信号输入端电连接，所述分压模块的控制端与所述第一节点电连接，所述输出端与所述第二节点电连接；所述分压模块用于将所述第二节点的电压控制为所述第一电源信号输入端输入的第一电源信号与所述第二电源信号输入端输入的第二电源信号的分压；

所述输出模块包括第一控制端、第二控制端、第一输入端、第二输入端和输出端；所述输出模块的第一控制端与所述第一节点电连接，所述输出模块的第二控制端与所述第二节点电连接，所述输出模块的第一输入端与所述时钟信号输入端电连接，所述输出模块的第二输入端与所述第二电源信号输入端电连接，所述输出模块的输出端与所述扫描信号输出端电连接；所述输出模块用于根据所述第一节点的电位输出所述时钟信号输入端的信号，或根据所述第二节点的电位输出所述第二电源信号输入端的信号；

所述第二节点控制模块包括控制端、输入端、输出端；所述第二节点控制模块的输出端与所述第一节点电连接，所述第二节点控制模块的输入端与所述第二电源信号输入端电连接；所述第二节点控制的控制端与所述第二节点电连接，所述第二节点控制模块用于根据所述第二节点的电位控制所述第一节点的电位；

所述存储模块包括第一端和第二端，所述存储模块的第一端与所述第一节点电连接，所述存储模块的第二端与所述扫描信号输出端电连接；所述存储模块用于保持所述第一节点和所述扫描信号输出端的电位稳定；

所述复位模块包括第一控制端、第二控制端、输入端、第一输出端和第二输出端；所述复位模块的第一控制端与所述第一复位信号输入端电连接，所述复位模块的第二控制端与所述第二复位信号输入端电连接，所述复位模块的输入端与所述第二电源信号输入端电连接，所述复位模块的第一输出端与所述第一节点电连接，所述复位模块的第二输出端与所述扫描信号输出端电连接；所述复位模块用于对所述第一节点和所述扫描信号输出端复位。

第二方面，本发明实施例还提供了一种栅极驱动电路，包括级联的本发明任意实施例提供的移位寄存器；

第一级的移位寄存器的第一控制信号输入端与所述栅极驱动电路的起始信号输入端电连接，上一级的移位寄存器的扫描信号输出端与下一级的移位寄存器的第一控制信号输入端电连接，下一级的移位寄存器的扫描信号输出端与上一级的移位寄存器的第二控制信号输入端电连接。

第三方面，本发明实施例还提供了一种显示面板，包括本发明任意实施例提供的栅极驱动电路。

本发明实施例的技术方案，通过在移位寄存器中设置复位模块，并且复位模块的第一控制端与第一复位信号输入端电连接，复位模块的第二控制端与第二复位信号输入端电连接，复位模块的输入端与第二电源信号输入端电连接，复位模块的第一输出端与第一节点电连接，复位模块的第二输出端与扫描信号输出端电连接；复位模块用于对第一节点和扫描信号输出端复位。在第三阶段，第一节点的电位为第二电平，与第二电源信号输入端的第二电平信号电位相等，复位模块的第一控制端和第二控制端的电位与复位模块的输入端的电位相等，均为第二电平，因此复位模块在第三阶段时，复位模块的第一控制端、第二控制端、输入端、第一输出端和第二输出端的电位相等，从而可以避免复位模块产生漏电流，进而降低了移位寄存器的功耗。

附图说明

图1为一种移位寄存器的电路示意图；

图2为本发明实施例提供的一种移位寄存器的结构示意图；

图3为本发明实施例提供的另一种移位寄存器的电路示意图；

图4为本发明实施例提供的另一种移位寄存器的电路示意图；

图5为本发明实施例提供的另一种移位寄存器的电路示意图；

图6为图5示例的移位寄存器的电路示意图对应的一种时序图；

图7为本发明实施例提供的另一种移位寄存器的电路示意图；

图8为本发明实施例提供的另一种移位寄存器的电路示意图；

图9为本发明实施例提供的另一种移位寄存器的电路示意图；

图10为本发明实施例提供的一种栅极驱动电路的结构示意图；

图11为图10示例的栅极驱动电路对应的一种时序图；

图12为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为一种移位寄存器的电路示意图。如图1所示，移位寄存器包括复位晶体管M1，复位晶体管M1的栅极和第一极与复位信号输入端reset1电连接，第二极与第一输出晶体管M2和节点控制晶体管M3的栅极电连接，第一输出晶体管M2和节点控制晶体管M3的第一极与低电平信号输入端VGL1电连接，第一输出晶体管M2的第二极与移位寄存器的输出端GOUT1电连接，节点控制晶体管M3的第二极与第二输出晶体管M4的栅极电连接。在复位阶段，复位信号输入端reset1输入高电平，复位晶体管M1导通，控制第一输出晶体管M2和节点控制晶体管M3导通，第一输出晶体管M2将低电平信号输入端VGL1输入的低电平信号输出至移位寄存器的输出端GOUT1，从而实现对移位寄存器的输出端GOUT1复位。同时节点控制晶体管M3将电平信号输入端VGL1输入的低电平信号输出至第二输出晶体管M4的栅极，从而实现对第二输出晶体管M4的栅极复位。在移位寄存器工作过程中，复位阶段的时间比较短。在其他阶段时，复位信号为低电平，控制复位晶体管M1截止，此时复位晶体管M1的的栅极和第一极均为低电平信号。节点控制晶体管M3的第一极电位为低电平信号输入端VGL1输入的低电平信号的电位，复位晶体管M1的第二极的电位为节点控制晶体管M3的栅极和第一极的电位差，因此大于低电平信号输入端VGL1输入的低电平信号，即复位晶体管M1上的第一极和第二极之间存在电位差，形成漏电流，进而增加了移位寄存器的功耗。

图2为本发明实施例提供的一种移位寄存器的结构示意图。如图2所示，该移位寄存器包括第一控制信号输入端G1、第二控制信号输入端G2、第一电位信号输入端V1、第二电位信号输入端V2、第一节点P、第二节点Q、第一电源信号输入端VGH、第二电源信号输入端VGL、时钟信号输入端CLOCK、第一复位信号输入端R1、第二复位信号输入端R2、扫描信号输出端GOUT、第一节点控制模块110、分压模块120、输出模块130、第二节点控制模块140、存储模块150和复位模块160。第一节点控制模块110包括第一控制端ctrl1、第二控制端ctrl2、第一输入端in1、第二输入端in2和输出端out1；第一节点控制模块110的第一控制端ctrl1与第一控制信号输入端G1电连接，第一节点控制模块110的第二控制端ctrl2与第二信号输入端G2电连接，第一节点控制模块110的第一输入端in1与第一电位信号输入端V1电连接，第一节点控制模块110的第二输入端in2与第二电位信号输入端V2电连接，第一节点控制模块110的输出端out1与第一节点P电连接；第一节点控制模块110用于根据其第一控制端ctrl1输入的信号控制其第一输入端in1与其输出端out1连通或根据其第二控制端ctrl2输入的信号控制其第二输入端in2与其输出端out1连通。分压模块120包括第一输入端in3、第二输入端in4、控制端ctrl3和输出端out2；第一输入端in3与第一电源信号输入端VGH电连接，第二输入端in4与第二电源信号输入端VGL电连接，分压模块120的控制端ctrl3与第一节点P电连接，输出端out2与第二节点Q电连接；分压模块120用于将第二节点Q的电压控制为第一电源信号输入端VGH输入的第一电源信号与第二电源信号VGL输入端输入的第二电源信号的分压。输出模块130包括第一控制端ctrl4、第二控制端ctrl5、第一输入端in5、第二输入端in6和输出端out3；输出模块130的第一控制端ctrl4与第一节点P电连接，输出模块130的第二控制端ctrl5与第二节点Q电连接，输出模块130的第一输入端in5与时钟信号输入端CLOCK电连接，输出模块130的第二输入端in6与第二电源信号输入端VGL电连接，输出模块130的输出端out3与扫描信号输出端GOUT电连接；输出模块130用于根据第一节点P的电位输出时钟信号输入端CLOCK的信号，或根据第二节点Q的电位输出第二电源信号输入端VGL的信号。第二节点控制模块140包括控制端ctrl6、输入端in7和输出端out4；第二节点控制模块140的输出端out4与第一节点P电连接，第二节点控制模块140的输入端in7与第二电源信号输入端VGL电连接；第二节点控制140的控制端ctrl6与第二节点Q电连接，第二节点控制模块140用于根据第二节点Q的电位控制第一节点P的电位。存储模块150包括第一端A和第二端B，存储模块150的第一端A与第一节点P电连接，存储模块150的第二端B与扫描信号输出端GOUT电连接；存储模块150用于保持第一节点P和扫描信号输出端GOUT的电位稳定。复位模块160包括第一控制端ctrl7、第二控制端ctrl8、输入端in8、第一输出端out5和第二输出端out6；复位模块160的第一控制端ctrl7与第一复位信号输入端R1电连接，复位模块160的第二控制端ctrl8与第二复位信号输入端R2电连接，复位模块160的输入端in8与第二电源信号输入端VGL电连接，复位模块160的第一输出端out5与第一节点P电连接，复位模块160的第二输出端out6与扫描信号输出端GOUT电连接；复位模块160用于对第一节点P和扫描信号输出端GOUT复位。

具体地，移位寄存器的工作过程可以分为三个阶段。

在第一阶段时，第一复位信号输入端R1输入的第一复位信号为第一电平，复位模块160根据第一电平控制第一输出端out5输出第二电源信号输入端VGL的第二电平信号至第一节点P，对第一节点P进行复位。第二复位信号输入端R2输入的第二复位信号为第一电平，复位模块160根据第一电平控制第二输出端out6输出第二电源信号输入端VGL的第二电平信号至扫描信号输出端GOUT，对扫描信号输出端GOUT进行复位。示例性地，第一电平为高电平，第二电平为低电平。

在第二阶段，第一复位信号输入端R1输入的第一复位信号和第二复位输入端R2输入的第二复位信号均为第二电平，第一控制信号输入端G1输入第一电平信号，控制第一节点控制模块110的第一输入端in1与输出端out1之间连通，并输出第一电位信号输入端V1输入的第一电位信号至第一节点P。示例性地，第一电位信号可以为高电平。第一节点P通过输出模块130的第一控制端ctrl4控制输出模块130的扫描信号输出端GOUT输出时钟信号输入端CLOCK输入的时钟信号，从而实现移位寄存器输出扫描信号。

在第三阶段，第一复位信号输入端R1输入的第一复位信号和第二复位输入端R2输入的第二复位信号均为第二电平，第二控制信号输入端G2输入第一电平信号，控制第一节点控制模块110的第二输入端in2与输出端out1之间连通，并输出第二电位信号输入端V2输入的第二电位信号至第二节点P。示例性地，第二电位信号可以为低电平。第一节点P通过输出模块130的第二控制端ctrl5控制输出模块130的扫描信号输出端GOUT输出第二电源信号输入端VGL输入的第二电平信号，使得移位寄存器在输出扫描信号后保持低电平信号，从而实现与多级移位寄存器连接的显示面板的逐行扫描。

在上述的工作过程中，在第三阶段，第一节点P的电位为第二电平，与第二电源信号输入端VGL的第二电平信号电位相等，复位模块160的第一控制端ctrl7和第二控制端ctrl8的电位与复位模块160的输入端in8的电位相等，均为第二电平，因此复位模块160在第三阶段时，复位模块160的第一控制端ctrl7、第二控制端ctrl8、输入端in8、第一输出端out5和第二输出端out6的电位相等，从而可以避免复位模块160产生漏电流，进而降低了移位寄存器的功耗。

示例性地，图3为本发明实施例提供的另一种移位寄存器的电路示意图。如图3所示，复位模块160包括第一晶体管T1和第二晶体管T2。第一晶体管T1的栅极作为复位模块160的第一控制端ctrl7，第二晶体管T2的栅极作为复位模块160的第二控制端ctrl8，第一晶体管T1的第一极和第二晶体管T2的第一极作为复位模块160的输入端in8，第一晶体管T1的第二极作为复位模块160的第一输出端out5，第二晶体管T2的第二极作为复位模块160的第二输出端out6。

具体地，图3示例性地示出了第一晶体管T1和第二晶体管T2为N型晶体管。在第一阶段，第一复位信号输入端R1和第二复位信号输入端R2输入第一电平，控制第一晶体管T1和第二晶体管T2导通。第一晶体管T1将第二电源信号输入端VGL输入的第二电平输出至第一节点P，对第一节点P复位。第一节点P将第二电平传输至输出模块130的第一控制端ctrl4，可以实现对输出模块130的第一控制端ctrl4复位。同时第二晶体管T2将第二电源信号输入端VGL输入的第二电平输出至扫描信号输出端GOUT，对扫描信号输出端GOUT复位。在第三阶段，第一复位信号输入端R1和第二复位信号输入端R2输入第二电平，第一晶体管T1和第二晶体管T2截止。第一晶体管T1和第二晶体管T2的栅极电位为第一复位信号输入端R1和第二复位信号输入端R2输入的第二电平，第一晶体管T1和第二晶体管T2的第一极电位为第二电源信号输入端VGL输入的第二电平，第一晶体管T1和第二晶体管T2的栅极和第一极的电位相等。而且，第一节点P的电位为第二电位信号输入端V2输入的第二电平，即第一晶体管T1和第二晶体管T2的栅极、第一极和第二极的电位均相等，从而可以避免第一晶体管T1和第二晶体管T2在第三阶段形成漏电流。

图4为本发明实施例提供的另一种移位寄存器的电路示意图。如图4所示，第一晶体管T1和第二晶体管T2的沟道类型相同，第一晶体管T1的栅极和第二晶体管T2的栅极电连接，第一复位信号输入端和第二复位信号输入端为同一复位信号输入端R。

具体地，当第一晶体管T1和第二晶体管T2的沟道类型相同时，通过设置第一晶体管T1的栅极和第二晶体管T2的栅极电连接，使得第一晶体管T1的栅极和第二晶体管T2在同一信号下可以同时导通或截止。因此设置第一复位信号输入端和第二复位信号输入端为同一复位信号输入端R，复位信号输入端R可以通过复位信号同时控制第一晶体管T1和第二晶体管T2导通或截止，实现对第一节点P和扫描信号输出端GOUT复位。同时可以减少一个复位信号输入端和复位信号线的设置，从而可以减少移位寄存器的导线设置，减少移位寄存器的占用面积，降低成本。

图5为本发明实施例提供的另一种移位寄存器的电路示意图。如图5所示，移位寄存器的第一节点控制模块110包括第三晶体管T3和第四晶体管T4；第三晶体管T3的栅极作为第一节点控制模块110的第一控制端ctrl1，第四晶体管T4的栅极作为第一节点控制模块110的第二控制端ctrl2，第三晶体管T3的第一极与第四晶体管T4的第二极电连接，并作为第一节点控制模块110的输出端out1，第三晶体T3管的第二极作为第一节点控制模块110的第一输入端in1，第四晶体管T4的第一极作为第一节点控制模块110的第二输入端in2。

具体地，图5中示例性地示出了第三晶体管T3和第四晶体管T4为N型晶体管。当第一控制信号输入端G1为高电平时，第三晶体管T3导通，第一节点控制模块110输出第一电位信号输入端V1输入的第一电平信号。当第二控制信号输入端G2为高电平时，第四晶体管T4导通，第一节点控制模块110输出第二电位信号输入端V2输入的第二电平信号。从而可以实现对第一节点P的电位进行控制。

继续参考图5，分压模块包括第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8；第五晶体管T5的栅极和第一极，以及第六晶体管T6的第一极作为分压模块120的第一输入端in3，第五晶体管T5的第二极和第七晶体管T7的第一极与第六晶体管T6的栅极电连接，第六晶体管T6的第二极和第八晶体管T8的第一极电连接，并作为分压模块120的输出端out2，第七晶体管T7的栅极和第八晶体管T8的栅极电连接，并作为分压模块120的控制端ctrl3，第七晶体管T7的第二极和第八晶体管T8的第二极作为分压模块120的第二输入端in4。输出模块130包括第九晶体管T9和第十晶体管T10；第九晶体管T9的栅极作为输出模块130的第一控制端ctrl4，第九晶体管T9的第一极作为输出模块130的第一输入端in5，第九晶体管T9的第二极与第十晶体管T10的第一极电连接，并作为输出模块130的输出端out3电连接，第十晶体管T10的栅极作为输出模块130的第二控制端ctrl5，第十晶体管T10的第二极作为输出模块130的第二输入端in6。第二节点控制模块140包括第十一晶体管T11；第十一晶体管T11的栅极作为第二节点控制模块140的控制端ctrl6，第十一晶体管T11的第一极作为第二节点控制模块140的输入端in7，第十一晶体管T11的第二极作为第二节点控制模块140的输出端out4。

具体地，存储模块150可以为存储电容C1。存储电容C1的第一端作为存储模块150的第一端A，存储电容C1的第二端作为存储模块150的第二端B。图5中示例性地示出了第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10和第十一晶体管T11均为N型晶体管。图6为图5示例的移位寄存器的电路示意图对应的一种时序图。如图6所示，g1为第一控制信号输入端G1的时序信号，g2为第二控制信号输入端G2的时序信号，v1为第一电位信号输入端V1的时序信号，v2为第二电位信号输入端V2的时序信号，vgh为第一电源信号输入端VGH的时序信号，vgl为第二电源信号输入端VGL的时序信号，clock为时钟信号输入端CLOCK的时序信号，r1为第一复位信号输入端R1的时序信号，r2为第二复位信号输入端R2的时序信号，gout为扫描信号输出端GOUT的时序信号。以下具体说明移位寄存器的工作过程。

在第一阶段t1，r1和r2为高电平，第一晶体管T1和第二晶体管T2导通，对第一节点P和扫描信号输出端GOUT复位。

需要说明的是，在移位寄存器工作时，第一电源信号输入端VGH输入高电平，因此第五晶体管T5和第六晶体管T6为导通状态。同时第二节点Q的电位上升，达到开启第十晶体管T10和第十一晶体管T11的程度，使得第十晶体管T10和第十一晶体管T11导通，从而可以拉低第一节点P和扫描信号输入端GOUT。

第二阶段包括第一子阶段t21和第二子阶段t22，在第一子阶段t21，第一节点P输入第一电位信号输入端V1输入的第一电平，第三晶体管T3导通，输入第一电平至第一节点P。由于第一电平为高电平，第三晶体管T3向第一节点P的充电能力强于第十一晶体管T11的放电能力，因此第一节点P的电位逐渐升高，并控制第七晶体管T7和第八晶体管T8导通，此时第二节点Q的电位为第六晶体管T6和第八晶体管T8对第一电源信号输入端VGH的第一电平信号和第二电源信号输入端VGH的第二电平信号进行分压得到电位，因此可以避免在第二节点Q与第一电源信号输入端VGH间设置电容，并产生自举导致的交流耦合功耗，从而降低了移位寄存器的功耗。

另外，第七晶体管T7和第八晶体管T8导通时，第二节点Q的电位比较低，第十晶体管T10和第十一晶体管T11截止，第一节点P点电位为第一电平。当第三晶体管T3截止时，存储电容C1稳定第一节点P的电位，第九晶体管T9导通。

在第二子阶段t22，时钟信号输入端CLOCK输入时钟信号clock后，第九晶体管T9将时钟信号clock输出至扫描信号输出端GOUT，即扫描信号输出端GOUT输出扫描信号。

在第三阶段t3，第二控制信号输入端G2输入的第二控制信号g2为高电平，第四晶体管T4导通，第一节点控制模块110的输出端out1输出第二电位信号输入端V2输入的第二电位信号v2。第二电位信号v2为低电平，使得第一节点P的电位为低电平，第七晶体管T7、第八晶体管T8和第九晶体管T9截止，因此第二节点Q的电位上升，使得第十晶体管T10和第十一晶体管T11导通，因此第二电源信号输入端VGL输入的第二电平通过第十晶体管T10输出至扫描信号输出端GOUT，从而使得扫描信号输出端GOUT停止输出扫描信号。

当第二控制信号输入端G2输入的第二控制信号g2由高电平转变为低电平后，由于第二节点Q的电位保持不变，因此第一节点P的电位始终为低电位，进而保证在第一控制信号输入端G1输入的第一控制信号g1为高电平之前，扫描信号输出端GOUT始终输出低电平。

图7为本发明实施例提供的另一种移位寄存器的电路示意图。如图7所示，第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8的沟道类型相同，第一电位信号输入端V1复用为第一电源信号输入端。

具体地，当第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8的沟道类型相同时，第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8可以在同一电平信号下导通或截止。图7示例性示出了第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8的沟道类型均为N型，此时可以设置第一电位信号输入端V1复用为第一电源信号输入端，同样可以实现第五晶体管T5和第六晶体管T6处于导通状态，而且在第一阶段，第一电位信号输入端V1输入的第一电位信号控制第七晶体管T7和第八晶体管T8导通，从而实现了不仅能够使移位寄存器的正常工作，而且可以减少第一电源信号线的设置，从而减少了移位寄存器的导线设置，减少移位寄存器的占用面积，降低成本。

图8为本发明实施例提供的另一种移位寄存器的电路示意图。如图8所示，第二电位信号输入端V2复用为所述第二电源信号输入端，在第三阶段，第二电位信号输入端V2输入的第二电位信号为低电平，以及第二电源信号输入端为移位寄存器提供电源信号，不仅能够使移位寄存器的正常工作，而且可以减少第二电源信号线的设置，从而进一步地减少了移位寄存器的导线设置，减少移位寄存器的占用面积，降低成本。

图9为本发明实施例提供的另一种移位寄存器的电路示意图。如图9所示，复位模块160包括第一晶体管T1和第二晶体管T2。第一晶体管T1的栅极作为复位模块160的第一控制端ctrl7，第二晶体管T2的栅极作为复位模块160的第二控制端ctrl8，第一晶体管T1的第一极和第二晶体管T2的第一极作为复位模块160的输入端in8，第一晶体管T1的第二极作为复位模块160的第一输出端out5，第二晶体管T2的第二极作为复位模块160的第二输出端out6。分压模块包括第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8；第五晶体管T5的栅极和第一极，以及第六晶体管T6的第一极作为分压模块120的第一输入端in3，第五晶体管T5的第二极和第七晶体管T7的第一极与第六晶体管T6的栅极电连接，第六晶体管T6的第二极和第八晶体管T8的第一极电连接，并作为分压模块120的输出端out2，第七晶体管T7的栅极和第八晶体管T8的栅极电连接，并作为分压模块120的控制端ctrl3，第七晶体管T7的第二极和第八晶体管T8的第二极作为分压模块120的第二输入端in4。

第一晶体管T1和第二晶体管T2的沟道类型相同，第一晶体管T1的栅极和第二晶体管T2的栅极电连接，第一复位信号输入端和第二复位信号输入端为同一复位信号输入端R。第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8的沟道类型相同，第一电位信号输入端V1复用为第一电源信号输入端VGH。

具体地，第一复位信号输入端和第二复位信号输入端为同一复位信号输入端R，同时第一电位信号输入端V1复用为第一电源信号输入端VGH。不仅能够使移位寄存器的正常工作，而且可以减少第二电源信号线的设置，从而进一步地减少了移位寄存器的导线设置，减少移位寄存器的占用面积，降低成本。

继续参考图9，第一晶体管T1的沟道类型与第五晶体管T5的沟道类型相同。当第一晶体管T1和第五晶体管T5的沟道类型相同时，第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8的沟道类型均相同。例如，第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8的沟道类型均为N型晶体管时，此时第一电位信号输入端V1输入的信号可以为高电平，在复位阶段，第一复位信号输入端R输入的信号可以为高电平。

本发明实施例还提供一种栅极驱动电路。图10为本发明实施例提供的一种栅极驱动电路的结构示意图。如图10所示，栅极驱动电路包括多个级联的本发明任意实施例提供的移位寄存器。第一级的移位寄存器ASG1的第一控制信号输入端G1与栅极驱动电路的起始信号输入端STV电连接，上一级的移位寄存器的扫描信号输出端GOUT与下一级的移位寄存器的第一控制信号输入端G1电连接，下一级的移位寄存器的扫描信号输出端GOUT与上一级的移位寄存器的第二控制信号输入端G2电连接。

具体地，图10示例性地示出了栅极驱动电路包括n个级联的移位寄存器ASG1、ASG2、······、ASGn，n个级联的移位寄存器通过第一复位信号输入端R1和第二复位信号输入端R2输入的复位信号进行复位。然后第一级移位寄存器ASG1根据初始信号输入端STV开始进入第二阶段。当上一级的移位寄存器的扫描信号输出端输出扫描信号时，下一级的移位寄存器的第一控制信号输入端G1输入第一控制信号，控制下一级的移位寄存器开始第二阶段。当下一级的移位寄存器的扫描信号输出端GOUT输出扫描信号时，同时控制上一级的移位寄存器开始第三阶段，使上一级的移位寄存器的扫描信号输出端GOUT保持输出低电平，从而实现级联的移位寄存器顺序输出扫描信号。

示例性地，以第一级移位寄存器ASG1、第二级移位寄存器ASG2和第三级移位寄存器ASG3为例进行说明，图11为图10示例的栅极驱动电路对应的一种时序图。其中，stv为起始信号输入端STV的时序信号。

在第一阶段t11，第一复位信号输入端R1和第二复位信号输入端R2分别输入第一复位信号r1和第二复位信号r2，对所有级联的移位寄存器进行复位。在第二阶段t12，起始信号输入端STV输入起始信号stv至第一级移位寄存器ASG1的第一控制信号输入端G1，第一级移位寄存器ASG1进入工作阶段，在第三阶段t13，第一级移位寄存器ASG1的扫描信号输出端GOUT输出扫描信号gout1。第一级移位寄存器ASG1的扫描信号输出端GOUT输出扫描信号gout1至第一行的像素电路，驱动第一行的像素电路工作。同时第一级移位寄存器ASG1的扫描信号传输至第二级移位寄存器ASG2的第一控制信号输入端G1，使得第二级移位寄存器ASG2进入工作阶段，在第四阶段t14，第二级移位寄存器ASG2的扫描信号输出端GOUT输出扫描信号gout2。第二级移位寄存器ASG2的扫描信号输出端GOUT输出扫描信号gout2至第二行的像素电路，驱动第二行的像素电路工作。同时第二级移位寄存器ASG2输出的扫描信号gout2传输至第一级移位寄存器ASG1的第二控制信号输入端G2，使得第一级移位寄存器ASG1输出低电平，即第一级移位寄存器ASG1停止输出扫描信号gout1，保证了栅极驱动电路逐行输出扫描信号。同理，第二级移位寄存器ASG2的扫描信号输出端GOUT输出的扫描信号传输至第三级移位寄存器ASG3的第一控制信号输入端G1，使得第三级移位寄存器ASG3进入工作阶段。在第五阶段t15，第三级移位寄存器ASG3的扫描信号输出端GOUT输出扫描信号gout3，之后重复上述过程。

本实施例的技术方案，包括任一实施例提供的移位寄存器，因此具备任一实施例提供的移位寄存器的有益效果，此处不再赘述。

本发明实施例还提供一种显示面板。图12为本发明实施例提供的一种显示面板的结构示意图。如图12所示，该显示面板包括本发明任意实施例提供的栅极驱动电路。

具体地，显示面板还包括阵列排布的像素101和扫描信号线102，栅极驱动电路通过扫描信号线102与像素101电连接。如图10所示，移位寄存器扫描信号线102一一对应，并且通过扫描信号线102为一行像素101提供扫描信号。当级联的移位寄存器依次输出扫描信号时，显示面板中的像素101逐行被提供扫描信号。

本实施例的技术方案，包括任一实施例提供的栅极驱动电路，因此具备任一实施例提供的栅极驱动电路的有益效果，此处不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (15)

1.一种移位寄存器，其特征在于，包括第一控制信号输入端、第二控制信号输入端、第一电位信号输入端、第二电位信号输入端、第一节点、第二节点、第一电源信号输入端、第二电源信号输入端、时钟信号输入端、第一复位信号输入端、第二复位信号输入端、扫描信号输出端、第一节点控制模块、分压模块、输出模块、第二节点控制模块、存储模块和复位模块；

所述第一节点控制模块包括第一控制端、第二控制端、第一输入端、第二输入端和输出端；所述第一节点控制模块的第一控制端与所述第一控制信号输入端电连接，所述第一节点控制模块的第二控制端与所述第二控制信号输入端电连接，所述第一节点控制模块的第一输入端与所述第一电位信号输入端电连接，所述第一节点控制模块的第二输入端与所述第二电位信号输入端电连接，所述第一节点控制模块的输出端与所述第一节点电连接；所述第一节点控制模块用于根据其第一控制端输入的信号控制其第一输入端与其输出端连通或根据其第二控制端输入的信号控制其第二输入端与其输出端连通；

所述分压模块包括第一输入端、第二输入端、控制端和输出端；所述分压模块的 第一输入端与所述第一电源信号输入端电连接，所述分压模块的 第二输入端与所述第二电源信号输入端电连接，所述分压模块的控制端与所述第一节点电连接，所述分压模块的 输出端与所述第二节点电连接；所述分压模块还包括第六晶体管和第八晶体管，所述分压模块的 第一输入端包括第六晶体管的第一极，所述分压模块的 第二输入端包括所述第八晶体管的第二极，所述分压模块的 控制端包括所述第八晶体管的栅极，所述分压模块的 输出端包括所述第六晶体管的第二极和所述第八晶体管的第一极，所述分压模块用于将所述第二节点的电压控制为所述第一电源信号输入端输入的第一电源信号与所述第二电源信号输入端输入的第二电源信号的分压；所述第二节点的电压与所述第六晶体管和所述第八晶体管的导通程度、所述第一电源信号和所述第二电源信号相关；

所述输出模块包括第一控制端、第二控制端、第一输入端、第二输入端和输出端；所述输出模块的第一控制端与所述第一节点电连接，所述输出模块的第二控制端与所述第二节点电连接，所述输出模块的第一输入端与所述时钟信号输入端电连接，所述输出模块的第二输入端与所述第二电源信号输入端电连接，所述输出模块的输出端与所述扫描信号输出端电连接；所述输出模块用于根据所述第一节点的电位输出所述时钟信号输入端的信号，或根据所述第二节点的电位输出所述第二电源信号输入端的信号；

所述第二节点控制模块包括控制端、输入端、输出端；所述第二节点控制模块的输出端与所述第一节点电连接，所述第二节点控制模块的输入端与所述第二电源信号输入端电连接；所述第二节点控制的控制端与所述第二节点电连接，所述第二节点控制模块用于根据所述第二节点的电位控制所述第一节点的电位；

所述存储模块包括第一端和第二端，所述存储模块的第一端与所述第一节点电连接，所述存储模块的第二端与所述扫描信号输出端电连接；所述存储模块用于保持所述第一节点和所述扫描信号输出端的电位稳定；

所述复位模块包括第一控制端、第二控制端、输入端、第一输出端和第二输出端；所述复位模块的第一控制端与所述第一复位信号输入端电连接，所述复位模块的第二控制端与所述第二复位信号输入端电连接，所述复位模块的输入端与所述第二电源信号输入端电连接，所述复位模块的第一输出端与所述第一节点电连接，所述复位模块的第二输出端与所述扫描信号输出端电连接；所述复位模块用于对所述第一节点和所述扫描信号输出端复位。

2.根据权利要求1所述的移位寄存器，其特征在于，所述复位模块包括第一晶体管和第二晶体管；

所述第一晶体管的栅极作为所述复位模块的第一控制端，所述第二晶体管的栅极作为所述复位模块的第二控制端，所述第一晶体管的第一极和所述第二晶体管的第一极作为所述复位模块的输入端，所述第一晶体管的第二极作为所述复位模块的第一输出端，所述第二晶体管的第二极作为所述复位模块的第二输出端。

3.根据权利要求2所述的移位寄存器，其特征在于，所述第一晶体管和所述第二晶体管的沟道类型相同，所述第一晶体管的栅极和所述第二晶体管的栅极电连接，所述第一复位信号输入端和所述第二复位信号输入端为同一复位信号输入端。

4.根据权利要求1所述的移位寄存器，其特征在于，所述第一节点控制模块包括第三晶体管和第四晶体管；

所述第三晶体管的栅极作为所述第一节点控制模块的第一控制端，所述第四晶体管的栅极作为所述第一节点控制模块的第二控制端，所述第三晶体管的第一极与所述第四晶体管的第二极电连接，并作为所述第一节点控制模块的输出端，所述第三晶体管的第二极作为所述第一节点控制模块的第一输入端，所述第四晶体管的第一极作为所述第一节点控制模块的第二输入端。

5.根据权利要求4所述的移位寄存器，其特征在于，所述分压模块包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；

所述第五晶体管的栅极和第一极，以及第六晶体管的第一极作为所述分压模块的第一输入端，所述第五晶体管的第二极和所述第七晶体管的第一极与所述第六晶体管的栅极电连接，所述第六晶体管的第二极和所述第八晶体管的第一极电连接，并作为所述分压模块的输出端，所述第七晶体管的栅极和所述第八晶体管的栅极电连接，并作为所述分压模块的控制端，所述第七晶体管的第二极和所述第八晶体管的第二极作为所述分压模块的第二输入端。

6.根据权利要求5所述的移位寄存器，其特征在于，所述第五晶体管、第六晶体管、第七晶体管和第八晶体管的沟道类型相同，所述第一电位信号输入端复用为所述第一电源信号输入端。

7.根据权利要求6所述的移位寄存器，其特征在于，所述第二电位信号输入端复用为所述第二电源信号输入端。

8.根据权利要求5所述的移位寄存器，其特征在于，所述输出模块包括第九晶体管和第十晶体管；

所述第九晶体管的栅极作为所述输出模块的第一控制端，所述第九晶体管的第一极作为所述输出模块的第一输入端，所述第九晶体管的第二极与所述第十晶体管的第一极电连接，并作为所述输出模块的输出端电连接，所述第十晶体管的栅极作为所述输出模块的第二控制端，所述第十晶体管的第二极作为所述输出模块的第二输入端。

9.根据权利要求8所述的移位寄存器，其特征在于，所述第二节点控制模块包括第十一晶体管；

所述第十一晶体管的栅极作为所述第二节点控制模块的控制端，所述第十一晶体管的第一极作为所述第二节点控制模块的输入端，所述第十一晶体管的第二极作为所述第二节点控制模块的输出端。

10.根据权利要求9所述的移位寄存器，其特征在于，所述存储模块包括存储电容；

所述存储电容的第一端作为所述存储模块的第一端，所述存储电容的第二端作为所述存储模块的第二端。

11.根据权利要求2所述的移位寄存器，其特征在于，所述分压模块包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；

所述第五晶体管的栅极和第一极，以及第六晶体管的第一极作为所述分压模块的第一输入端，所述第五晶体管的第二极和所述第七晶体管的第一极与所述第六晶体管的栅极电连接，所述第六晶体管的第二极和所述第八晶体管的第一极电连接，并作为所述分压模块的输出端，所述第七晶体管的栅极和所述第八晶体管的栅极电连接，并作为所述分压模块的控制端，所述第七晶体管的第二极和所述第八晶体管的第二极作为所述分压模块的第二输入端。

12.根据权利要求11所述的移位寄存器，其特征在于，所述第一晶体管和所述第二晶体管的沟道类型相同，所述第一晶体管的栅极和所述第二晶体管的栅极电连接，所述第一复位信号输入端和所述第二复位信号输入端为同一复位信号输入端；

所述第五晶体管、第六晶体管、第七晶体管和第八晶体管的沟道类型相同，所述第一电位信号输入端复用为所述第一电源信号输入端。

13.根据权利要求12所述的移位寄存器，其特征在于，所述第一晶体管的沟道类型与所述第五晶体管的沟道类型相同。

14.一种栅极驱动电路，其特征在于，包括级联的权利要求1-13任一所述的移位寄存器；

第一级的移位寄存器的第一控制信号输入端与所述栅极驱动电路的起始信号输入端电连接，上一级的移位寄存器的扫描信号输出端与下一级的移位寄存器的第一控制信号输入端电连接，下一级的移位寄存器的扫描信号输出端与上一级的移位寄存器的第二控制信号输入端电连接。

15.一种显示面板，其特征在于，包括权利要求14所述的栅极驱动电路。

Images