CN103366658B - 移位暂存装置及显示系统 - Google Patents

Abstract

本发明公开了一种移位暂存装置，包括一第一移位暂存单元。一第一移位暂存单元包括，一第一逻辑单元、一第一控制单元以及一第一输出单元。第一逻辑单元根据一起始信号以及一第一设定信号，产生一第一控制信号以及一第二控制信号。在一第一期间，第一控制单元根据第一及第二控制信号，令一第一时脉信号更新第一设定信号。在第一期间，第一输出单元根据第一及第二控制信号，令一第二时脉信号更新一第一移位输出信号，并且第一输出单元根据第一及第二控制信号，令第一移位输出信号不等于第二时脉信号。本发明实施例的移位暂存装置及显示系统，可以降低寄生电容。

Description

移位暂存装置及显示系统

技术领域

本发明涉及一种移位暂存装置(shiftregisterapparatus)，特别是有关于一种可降低寄生电容的移位暂存装置。

背景技术

移位暂存器为常见的电路架构，其可将一串列数据以并列方式输出，故大多应用于显示技术中。以液晶显示器为例，通过移位暂存装置所产生的并列数据，便可依序使能多个水平扫描线。

发明内容

本发明提供一种移位暂存装置包括多个移位暂存器。每一移位暂存器包括一第一移位暂存单元。第一移位暂存单元包括，一第一逻辑单元、一第一控制单元以及一第一输出单元。第一逻辑单元根据一起始信号以及一第一设定信号，产生一第一控制信号以及一第二控制信号。在一第一期间，第一控制单元根据第一及第二控制信号，令一第一时脉信号更新第一设定信号。在第一期间，第一输出单元根据第一及第二控制信号，令一第二时脉信号更新第一输出单元输出的一第一移位输出信号。在一第二期间，根据第一及第二控制信号，令第一输出单元所输出的第一移位输出信号不等于第二时脉信号。

本发明实施例的移位暂存装置及显示系统，可以降低寄生电容。

为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1为本发明的移位暂存器的示意图。

图2及图3为本发明的移位暂存单元的一可能实施例。

图4为本发明的移位暂存单元的时序控制图。

图5为本发明的移位暂存单元的另一可能实施例。

图6为本发明的另一可能时序控制图。

图7为一显示系统的可能实施例。

附图标号：

100：移位暂存器；SR₁～SR_n：移位暂存单元；

IN：信号输入端；CK_A、CK_B：时脉输入端；

RESET：重置端；NEXT：信号输出端；

CLK1、CLK2：时脉信号；S_RES：重置信号；

SP：起始信号；210、310：逻辑单元；

220、320：控制单元；230、330：输出单元；

Sx1、Sx2：设定信号；IN1～IN4：控制信号；

VL：低参考位准；VH：高参考位准；

221、231、540、560：开关；

222、232、550、570：位准单元；

TG1、TG2：传输门；

211～213、510～530：逻辑门；

TP1～TP3、TN1～TN3、511、512：晶体管；

700：显示系统；710：输入单元；

730：显示面板；731：栅极驱动器；

733：数据驱动器；P₁₁～P_mn：像素；

G₁～G_n：栅极信号；D₁～D_m：数据信号。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。

图1为本发明的移位暂存装置的示意图。如图所示，移位暂存装置包括多个移位暂存器100。每一移位暂存器100包括多个移位暂存单元SR₁～SR_n。移位暂存单元SR₁～SR_n均具有四输入端(如信号输入端IN、时脉输入端CK_A、CK_B、重置端RESET)以及一输出端(如信号输出端NEXT)。在本实施例中，移位暂存单元SR₁～SR_n根据信号输入端IN、时脉输入端CK_A及CK_B所接收到的信号，产生一相对应的移位输出信号，如OUT(1)～OUT(N)。

信号输入端IN耦接上一移位暂存单元的信号输出端NEXT。举例而言，移位暂存单元SR₂的信号输入端IN耦接移位暂存单元SR₁的信号输出端NEXT。在本实施例中，移位暂存单元SR₁的信号输入端IN接收一起始信号SP。

信号输出端NEXT提供一移位输出信号给下一级移位暂存单元的信号输入端IN。举例而言，移位暂存单元SR₁的信号输出端NEXT提供移位输出信号OUT(1)予移位暂存单元SR₂，移位暂存单元SR₂的信号输出端NEXT提供移位输出信号OUT(2)给移位暂存单元SR₃。

在一可能实施例中，移位暂存器100可应用在一显示系统的栅极驱动器(gatedriver)之中，其可产生多个扫描信号，用以依序开启扫描线(scanline)，但并非用以限制本发明。在其它实施例中，移位暂存器100亦可应用于其它的电子产品中。

时脉输入端CK_A接收时脉信号CLK1或CLK2。时脉输入端CK_B接收时脉信号CLK2或CLK1。在本实施例中，奇数移位暂存单元(如SR₁、SR₃)的时脉输入端CK_A及CK_B分别接收时脉信号CLK1及CLK2，而偶数移位暂存单元(如SR₂)的时脉输入端CK_A及CK_B分别接收时脉信号CLK2及CLK1。

重置端RESET接收一重置信号S_RES，用以重置信号输出端NEXT的位准。在一可能实施例中，信号输出端NEXT的位准会被重置至一低位准，但并非用以本发明。在其它实施例中，信号输出端NEXT的位准可能会被重置至一高位准。

图2及图3为本发明的移位暂存单元的一可能实施例。由于每一移位暂存单元的内部电路架构均相似，故图2及图3分别显示移位暂存单元SR₁及SR₂。请先参考图2，移位暂存单元SR₁包括一逻辑单元210、一控制单元220以及一输出单元230。

逻辑单元210根据一起始信号SP以及一设定信号Sx1，产生控制信号IN1及IN2。控制单元220根据控制信号IN1及IN2，产生设定信号Sx1。输出单元230根据控制信号IN1及IN2，产生移位输出信号OUT(1)。

在本实施例中，在一第一期间，控制单元220将时脉信号CLK1作为设定信号Sx1，且在第一期间，逻辑单元210将控制信号IN1与IN2分别设定成低位准及高位准，藉此，输出单元230根据控制信号IN1及IN2，而令移位输出信号OUT(1)等于时脉信号CLK2。

在一第二期间，逻辑单元210将控制信号IN1及IN2分别设定为高位准以及低位准，藉此，输出单元230根据控制信号IN1及IN2，而令移位输出信号OUT(1)不等于时脉信号CLK2。

如图所示，逻辑单元210包括逻辑门211～213。在本实施例中，逻辑门211～213分别为非门(NOTgate)、或非门(NORgate)以及非门，但并非用以限制本发明。只要能够达到逻辑单元210的功能的逻辑电路，均可作为逻辑单元210。

如图所示，逻辑门211具有晶体管TP1以及TN1。晶体管TP1的栅极接收起始信号SP，其漏极或源极接收设定信号Sx1。在本实施例中，晶体管TP1为P型，故其源极接收设定信号Sx1。晶体管TN1串联晶体管TP1，并且栅极接收起始信号SP，其漏极耦接晶体管TP1的漏极，其源极接收低参考位准VL。

在本实施例中，逻辑门211由两晶体管所构成，用以根据起始信号SP，选择性地输出设定信号Sx1及低参考位准VL，但并非用以限制本发明。在其它实施例中，只要能够根据一输入信号(如SP)，选择性地输出设定信号Sx1及低参考位准VL的逻辑门，均可作为逻辑门211。

请参考图2，逻辑门212为一或非门，耦接晶体管TP1，用以接收逻辑门211的输出。另外，逻辑门212更接收一重置信号S_RES。逻辑门212根据逻辑门211的输出以及重置信号S_RES，产生控制信号IN2。逻辑门213耦接逻辑门212，用以产生控制信号IN1。在本实施例中，逻辑门213为一非门。

控制单元220包括开关221以及位准单元222。开关221根据控制信号IN1及IN2，将时脉信号CLK1作为设定信号Sx1。举例而言，当控制信号IN1与IN2分别为低位准及高位准时，开关221便将时脉信号CLK1作为设定信号Sx1。在本实施例中，开关221为一传输门(transmissiongate)TG1，但并非用以限制本发明。在其它实施例中，开关221可为一N型晶体管或是一P型晶体管。

位准单元222根据控制信号IN2，设定设定信号Sx1的位准。举例而言，当控制信号IN2为低位准时，位准单元222令设定信号Sx1的位准等于一高参考位准VH。在本实施例中，位准单元222为一P型晶体管TP2，其栅极接收控制信号IN2，其源极接收高参考位准VH，其漏极耦接晶体管TP1。

输出单元230包括开关231以及位准单元232。开关231根据控制信号IN1与IN2，用以将时脉信号CLK2作为移位输出信号OUT(1)。举例而言，当控制信号IN1与IN2分别为低位准与高位准时，开关230令时脉信号CLK2更新移位输出信号OUT(1)的位准。在本实施例中，移位输出信号OUT(1)的位准等于时脉信号CLK2，也就是移位输出信号OUT(1)跟随时脉信号CLK2。在本实施例中，开关231一传输门TG2，但并非用以限制本发明。在其它实施例中，开关231可为一N型晶体管或是一P型晶体管。

位准单元232根据控制信号IN1，设定移位输出信号OUT(1)的位准。举例而言，当控制信号IN1为高位准时，位准单元232令移位输出信号OUT(1)的位准等于一低参考位准VL。在本实施例中，位准单元232为一N型晶体管TN2，其栅极接收控制信号IN1，其漏极耦接开关231，其源极接收低参考位准VL。

在图3中，移位暂存单元SR₂包括一逻辑单元310、一控制单元320以及一输出单元330。逻辑单元310根据移位输出信号OUT(1)以及一设定信号Sx2，产生控制信号IN3及IN4。在本实施例中，逻辑单元310所接收的移位输出信号OUT(1)相同于图2所示的移位输出信号OUT(1)。控制单元320根据控制信号IN3及IN4，产生设定信号Sx2。输出单元330根据控制信号IN3及IN4，产生一移位输出信号OUT(2)。

在本实施例中，在一第三期间，控制单元320将时脉信号CLK2作为设定信号Sx2。此时，逻辑单元310将控制信号IN3与IN4分别设定为低位准以及高位准，藉此，输出单元330根据控制信号IN3及IN4，令移位输出信号OUT(2)等于时脉信号CLK1。在一第四期间，输出单元330根据控制信号IN3及IN4，令移位输出信号OUT(2)不等于时脉信号CLK1，此时控制信号IN3与IN4分别为高位准以及低位准。

图3不同于图2之处在于，图2的时脉输入端CK_A与CK_B分别接收时脉信号CLK1及CLK2，而图3的时脉输入端CK_A与CK_B分别接收时脉信号CLK2及CLK1。另外，在图2中，信号输入端IN接收起始信号SP，而图3中的信号输入端IN接收移位输出信号OUT(2)。由于图3的逻辑单元310、控制单元320以及输出单元330的内部架构与图2的逻辑单元210、控制单元220以及输出单元230相似，故不再赘述。

图4为本发明的移位暂存单元的时序控制图。由于每一移位暂存单元的控制方式均相同，故以下仅以移位暂存单元SR₁为例，说明移位暂存单元的动作方式(请配合图2)。在重置期间T_RES，重置信号S_RES为一高位准，用以重置移位暂存单元SR₁～SR_n。因此，控制信号IN1～IN4、INm、INn、移位输出信号OUT(1)～OUT(N)各自被重置成一相对应重置位准。举例而言，控制信号IN1被重置成一高位准，而控制信号IN2被重置成一低位准。

由于控制信号IN1及IN2的重置位准分别为高位准及低位准，因此，位准单元222令设定信号Sx1为高位准。在期间T₄₁₀，起始信号SP为低位准，故可导通晶体管TP1。因此，逻辑门212接收到一高位准，故控制信号IN1及IN2分别为高位准以及低位准。此时，控制信号IN1可导通位准单元232，因此，移位输出信号OUT(1)为低位准。

在期间T₄₂₀，由于起始信号SP为高位准，故可导通晶体管TN1。因此，逻辑门211输出低位准。由于重置信号S_RES亦为低位准，因此，控制信号IN1及IN2分别为低位准以及高位准，因而，导通开关221及231。此时，时脉信号CLK1更新设定信号Sx1，并且时脉信号CLK2更新移位输出信号OUT(1)。在一可能实施例中，设定信号Sx1跟随时脉信号CLK1，并且移位输出信号OUT(1)跟随时脉信号CLK2。

接着，请参考图3，当移位输出信号OUT(1)为高位准时，便可导通晶体管TN3，因此，在期间T₄₃₀，控制信号IN3及IN4分别为低位准及高位准。此时，时脉信号CLK1更新设定信号Sx2及移位输出信号OUT(2)。在一可能实施例中，设定信号Sx2及移位输出信号OUT(2)跟随时脉信号CLK1。

然而，在期间T₄₃₀，控制信号IN1及IN2分别为高位准以及低位准，因而，不导通开关221及231，故时脉信号CLK1不再更新设定信号Sx1，并且时脉信号CLK2不再更新移位输出信号OUT(1)。在一可能实施例中，设定信号Sx1不再跟随时脉信号CLK1，并且移位输出信号OUT(1)不再跟随时脉信号CLK2。因此，设定信号Sx1不等于时脉信号CLK1，并且移位输出信号OUT(1)不等于时脉信号CLK2。此时，设定信号Sx1等于高参考位准VH。在本实施例中，在期间T₄₃₀，位准单元232导通。因此，移位输出信号OUT(1)等于低参考位准VL。

在本实施例中，时脉信号CLK1的上升边缘440可开启移位暂存单元SR₁，使得时脉信号CLK2更新移位输出信号OUT(1)。在一可能实施例中，移位输出信号OUT(1)跟随时脉信号CLK2。另外，时脉信号CLK1的上升边缘450可关闭移位暂存单元SR₁，使得时脉信号CLK2不再更新移位输出信号OUT(1)。在一可能实施例中，移位输出信号OUT(1)不再跟随时脉信号CLK2。换句话说，移位输出信号OUT(1)不等于时脉信号CLK2。

同样地，时脉信号CLK2的上升边缘460可开启移位暂存单元SR₂，使得时脉信号CLK1更新移位输出信号OUT(2)。在一可能实施例中，移位输出信号OUT(2)跟随时脉信号CLK1。另外，时脉信号CLK2的上升边缘470可关闭移位暂存单元SR₂，使得时脉信号CLK1不再更新移位输出信号OUT(2)。在一可能实施例中，移位输出信号OUT(2)不再跟随时脉信号CLK1。换句话说，移位输出信号OUT(2)不等于时脉信号CLK1。

由于时脉信号CLK1或CLK2适当地更新移位输出信号OUT(1)～OUT(N)，故可产生移位的效果。另外，在一可能实施例中，时脉信号CLK1与CLK2为互补信号，也就是说，时脉信号CLK1与CLK2的频率相同，但位准相反。在本实施例中，时脉信号CLK1与CLK2的频率相同，但位准不一定相反。如图4所示，当时脉信号CLK1为低位准时，时脉信号CLK2也可能为低位准。

另外，在本实施例中，控制信号IN1～IN4可设定设定信号Sx1及Sx2的位准。举例而言，根据控制信号IN1及IN2，设定信号Sx1的位准可能等于时脉信号CLK1或高参考位准VH。因此，设定信号Sx1无关于移位输出信号OUT(1)，并且设定信号Sx2无关于移位输出信号OUT(2)。换句话说，设定信号Sx1及Sx2并不会受到移位输出信号OUT(1)或OUT(2)的影响。

图5为本发明的移位暂存单元的另一可能实施例。为方便说明，图5仅显示移位暂存单元SR₁的另一可能实施例。图5相似图2，不同之处在于晶体管的型态以及逻辑门510的种类。

在本实施例中，逻辑门510具有晶体管511与512。晶体管511及512分别为N型及P型。由于晶体管511为N型，故其源极接收设定信号Sx1。另外，逻辑门520为与非门。逻辑门530为一非门。开关540及560为一传输门，但并非用以限制本发明。在其它实施例中，开关540及560的至少一者为N型晶体管或是P型晶体管。

位准单元550用以将设定信号Sx1的位准设定在一低位准(如低参考位准VL)。位准单元570用以将移位输出信号OUT(1)的位准设定在一高位准(如高参考位准VH)。在本实施例中，位准单元550为一N型晶体管，其栅极接收控制信号IN2，其源极接收一低参考位准VL，其漏极耦接开关540。位准单元570为一P型晶体管，其栅极接收控制信号IN1，其漏极耦接开关560，其源极接收一高参考位准VH。

图6为本发明的另一可能时序控制图。当移位暂存单元的内部架构相似于图5时，就需要利用另一时序控制方式(与图4相反)，方能控制图5的移位暂存单元。图6显示第N-1、N、N+1个移位暂存单元所输出的移位输出信号OUT(N-1)、OUT(N)、OUT(N+1)。然而，由于图6的动作原理与图4相似，故不再赘述。

图7为本发明的移位暂存装置运用于一显示系统。本发明并不限定显示系统700的种类。举例而言，显示系统700为一平板电脑、一投影机、一电子书、一笔记本电脑、一手机、一数码相机、一个人数字助理、一桌上型电脑、一电视机、一车用显示器、一携带型DVD播放器、或是其他影像显示装置。

在本实施例中，显示系统700包括一输入单元710以及一显示面板730。输入单元710耦接显示面板730，用以提供输入信号至显示面板730，使显示面板730产生影像。

显示面板730包括一栅极驱动器731、一数据驱动器733以及像素P₁₁～P_mn。栅极驱动器731产生栅极信号G₁～G_n，用以驱动像素P₁₁～P_mn。在一可能实施例中，栅极驱动器731具有一移位暂存装置(如图1所示)，用以产生栅极信号G₁～G_n，但并非用以限制本发明。在其它实施例中，栅极驱动器731更具有一位准转换器(Levelshifter)，用以转换移位暂存装置的输出信号，并将转换后的结果作为栅极信号G₁～G_n。数据驱动器733产生数据信号D₁～D_m，用以驱动像素P₁₁～P_mn。像素P₁₁～P_mn根据栅极信号G₁～G_n接收数据信号D₁～D_m，再根据数据信号D₁～D_m，呈现影像。

除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外，除非明白表示，词汇在一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (14)

1.一种移位暂存装置，其特征在于，包括：

多个移位暂存器，每一移位暂存器，包括：

一第一移位暂存单元，包括：

一第一逻辑单元，根据一起始信号以及一第一设定信号，产生一第一控制信号以及一第二控制信号；

一第一控制单元，在一第一期间，根据所述第一及第二控制信号，令一第一时脉信号更新所述第一设定信号；以及

一第一输出单元，输出一第一移位输出信号，在所述第一期间，所述第一输出单元根据所述第一及第二控制信号，令一第二时脉信号更新所述第一移位输出信号，在一第二期间，所述第一输出单元根据所述第一及第二控制信号，令所述第一移位输出信号不等于所述第二时脉信号。

2.如权利要求1所述的移位暂存装置，其特征在于，当所述第一时脉信号为一高位准时，所述第二时脉信号为一低位准，当所述第一时脉信号为所述低位准时，所述第二时脉信号为所述高位准。

3.如权利要求1所述的移位暂存装置，其特征在于，所述第一设定信号无关于所述第一移位输出信号。

4.如权利要求1所述的移位暂存装置，其特征在于，所述第一逻辑单元包含一第一逻辑门，所述第一逻辑门具有一第一晶体管，所述第一晶体管的栅极接收所述起始信号，所述第一晶体管的漏极或源极接收所述第一设定信号。

5.如权利要求4所述的移位暂存装置，其特征在于，所述第一逻辑门更包括：

一第二晶体管，串联所述第一晶体管，并具有一栅极，用以接收所述起始信号。

6.如权利要求5所述的移位暂存装置，其特征在于，所述第一逻辑单元更包括：

一第二逻辑门，耦接所述第一晶体管，用以产生所述第二控制信号；以及

一第三逻辑门，耦接所述第二逻辑门，用以产生所述第一控制信号。

7.如权利要求6所述的移位暂存装置，其特征在于，所述第一控制单元包括：

一第一开关，用以将所述第一时脉信号作为所述第一设定信号；以及

一第一位准单元，用以设定所述第一设定信号的位准；

其中所述第一输出单元包括：

一第二开关，用以将所述第二时脉信号作为所述第一移位输出信号；以及

一第二位准单元，用以设定所述第一移位输出信号的位准。

8.如权利要求7所述的移位暂存装置，其特征在于，所述第一晶体管为一P型晶体管，所述第二晶体管为一N型晶体管，所述第二逻辑门为一或非门，所述第三逻辑门为一非门，所述第一及第二开关的至少一者为一传输门、一N型晶体管或是一P型晶体管，所述第一位准单元用以将所述第一设定信号的位准设定在一高位准，所述第二位准单元用以将所述第一移位输出信号的位准设定在一低位准。

9.如权利要求8所述的移位暂存装置，其特征在于，所述第一位准单元为一P型晶体管，其栅极接收所述第二控制信号，其源极接收一高参考位准，其漏极耦接所述第一开关；所述第二位准单元为一N型晶体管，其栅极接收所述第一控制信号，其源极接收一低参考位准，其漏极耦接所述第二开关。

10.如权利要求7所述的移位暂存装置，其特征在于，所述第一晶体管为一N型晶体管，所述第二晶体管为一P型晶体管，所述第二逻辑门为一与非门，所述第三逻辑门为一非门，所述第一及第二开关的至少一者为一传输门、一N型晶体管或是一P型晶体管，所述第一位准单元用以将所述第一设定信号的位准设定在一低位准，所述第二位准单元用以将所述第一移位输出信号的位准设定在一高位准。

11.如权利要求10所述的移位暂存装置，其特征在于，所述第一位准单元为一N型晶体管，其栅极接收所述第二控制信号，其源极接收一低参考位准，其漏极耦接所述第一开关；所述第二位准单元为一P型晶体管，其栅极接收所述第一控制信号，其漏极耦接所述第二开关，其源极接收一高参考位准。

12.如权利要求1所述的移位暂存装置，其特征在于，所述移位暂存器更包括：

一第二移位暂存单元，包括：

一第二逻辑单元，根据所述第一移位输出信号以及一第二设定信号，产生一第三控制信号以及一第四控制信号；

一第二控制单元，在一第三期间，根据所述第三及第四控制信号，令所述第二时脉信号更新所述第二设定信号；以及

一第二输出单元，输出一第二移位输出信号，在所述第三期间，所述第二输出单元根据所述第三及第四控制信号，令一第一时脉信号更新所述第二移位输出信号，在一第四期间，所述第二输出单元根据所述第三及第四控制信号，令所述第二移位输出信号不等于所述第一时脉信号。

13.一种显示系统，其特征在于，包括：

一显示面板，包括：

多个像素；

一栅极驱动器，包括如权利要求1所述的移位暂存装置，用以产生多个栅极信号给所述像素；

一数据驱动器，产生多个数据信号给所述像素；以及

一输入单元，耦接至所述显示面板，用以提供一输入信号至所述显示面板，使所述显示面板产生影像。

14.如权利要求13所述的显示系统，其特征在于，所述显示系统为一平板电脑、一投影机、一电子书、一笔记本电脑、一手机、一数码相机、一个人数字助理、一桌上型电脑、一电视机、一车用显示器、或一携带型DVD播放器。