CN100459107C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100459107C
CN100459107C CNB2006101622322A CN200610162232A CN100459107C CN 100459107 C CN100459107 C CN 100459107C CN B2006101622322 A CNB2006101622322 A CN B2006101622322A CN 200610162232 A CN200610162232 A CN 200610162232A CN 100459107 C CN100459107 C CN 100459107C
Authority
CN
China
Prior art keywords
protective film
diaphragm
insulating protective
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101622322A
Other languages
English (en)
Other versions
CN1979818A (zh
Inventor
金田哲弥
梅川真一
寺田浩二
高桥泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN1979818A publication Critical patent/CN1979818A/zh
Application granted granted Critical
Publication of CN100459107C publication Critical patent/CN100459107C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

本发明提供了一种半导体器件，所述半导体器件包括具有形成在其中的电路元件的半导体衬底和在所述半导体衬底上形成的绝缘保护膜。羟基(OH)被连接到所述保护膜的表面。结果使得所述保护膜的表面与水滴之间的接触角小于或等于40度。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求2005年12月6日提交的日本专利申请No.2005-352521的优先权，并通过引用将其内容结合在本申请中。
技术领域
本发明涉及半导体器件，该半导体器件包括具有形成于其中的电路元件的半导体衬底和在该半导体衬底上形成的保护膜。本发明还涉及这种半导体器件的制造方法。
背景技术
半导体器件通常包括具有电路元件的半导体衬底，该电路元件形成在所述半导体衬底内。通常，在半导体衬底上形成保护膜，以使电路元件与外部环境绝缘和/或使其受到保护。通常，例如聚酰亚胺的酰亚胺树脂被用于形成有机保护膜。另一方面，氧化硅、氮化硅、氧氮化硅、磷玻璃等被用于形成无机保护膜。形成保护膜的材料根据半导体器件的用途而变化。
众所周知，在半导体器件的制造过程、封装过程、运输过程和/或使用过程中，在保护膜的表面上和/或内部会积聚电荷。此现象是由多个原因所致。例如，在划片过程中与切割水接触导致电荷在保护膜表面和/或内部积聚。在焊料回流过程中暴露于干燥空气导致电荷在保护膜表面和/或内部积聚。此外，运输过程中与纸摩擦导致电荷在保护膜表面和/或内部积聚。上述原因导致负电荷在保护膜表面和/或内部积聚。当负电荷积聚在保护膜表面和/或内部时，受负电荷吸引的正电荷积聚在半导体衬底的表面部分。此现象破坏了半导体衬底内部的电荷平衡，因而产生例如半导体衬底内形成的电路元件击穿电压降低的问题。
日本特开专利公布No.1995-153921公开了一种在保护膜内形成导电层以释放保护膜内积聚的负电荷的技术。
发明内容
日本特开专利公布No.1995-153921公开的在保护膜内形成导电层的方法需要许多制造步骤，这必然导致制造成本的显著增加。
本发明的目的是教导一种更简单并且更方便的用于减少在保护膜表面和/或内部积聚的电荷量的技术。
根据本教导的一个方面，提供了一种通过处理保护膜表面来减少在保护膜表面和/或内部积聚的电荷量的方法。与在保护膜内形成导电层相比，处理保护膜表面可以以更简单且更方便的方式实施。因此，本发明的技术可在基本上不增加制造成本的条件下使积聚在保护膜表面和/或内部的电荷量减少。
本发明教导了两种处理保护膜表面以减少在保护膜表面和/或内部积聚的电荷量的技术。根据本教导的技术都采用独特的技术特征，即处理保护层表面。
根据本教导的一个方面，半导体器件包括具有形成在半导体衬底中的电路元件的半导体衬底和形成在半导体衬底上的保护膜。本教导的半导体器件的特征是，保护膜表面被处理，以使保护膜表面与水滴之间的接触角小于或等于40度。明确地讲，半导体器件的保护膜的表面被处理以使该表面变为亲水性。
用于此类半导体器件的保护膜通常是疏水性的(或憎防水的)。然而，本教导的半导体器件的保护膜的表面被处理成亲水性的，这使本教导的半导体器件的保护膜明显区别于现有技术。
本文所用术语“电路元件”是指配置或构成电路的功能元件。通常，电路元件包括开关元件、二极管元件、电阻元件等。
保护膜不需要形成在整个半导体衬底上。保护膜可以形成在半导体衬底的至少一部分上。例如，在电路元件需要引线键合的情况下，保护膜可以不形成在该电路元件的电极上。
通过处理保护膜表面以使该表面变为亲水性，可以达到这样一种状态：高密集度的水分子聚集在保护膜的表面。聚集在保护膜表面的水分子与积聚在保护膜表面的电荷相结合，从而电离水分子。以此方式，积聚在保护膜表面和/或内部的电荷作为电离的水分子被释放到外部。作为处理保护膜表面以使该表面变为亲水性的结果，在保护膜表面和/或内部积聚的电荷量被减少。
根据本教导的一个方面，优选的是，羟基被连接在保护膜的表面上。通过将羟基连接在保护膜的表面上，可以改变保护膜的表面性质，以使该表面变为亲水性。
根据本教导的另一个方面的半导体器件的特征是，保护膜的表面被处理，以使该保护膜表面变为粗糙表面。
通过处理保护膜表面以使该表面变粗糙，可以减小半导体器件运输过程中与纸或其它物体发生刮擦的保护膜表面的面积，从而减少在保护膜表面和/或内部积聚的电荷量。同时，通过处理保护膜表面以使该表面变粗糙，还增大了与气体和液体接触的表面面积。因此，在某些情况下，暴露于干燥空气中的表面面积的增大(例如，在焊料回流过程中)，可能导致积聚在保护膜表面和/或内部的电荷量也增加。但是，电荷的减少量(由于与纸或其它物体发生刮擦的保护膜表面的面积的减小而导致的减少)大于电荷的增加量(由于与气体和液体接触的表面面积的增大而导致的增加)。因此，通过处理保护膜的表面以使该表面变为粗糙表面，可以减少在保护膜表面和/或内部积聚的电荷总量。处理保护膜的表面以使该表面变为粗糙表面具有显著的积极效果。
根据本教导的一个方面，优选的是，保护膜的平均表面粗糙度(Ra)大于或等于8nm，并且其最大表面粗糙度(Rmax)大于或等于35nm。
如果保护膜的平均表面粗糙度(Ra)大于或等于8nm且其最大表面粗糙度(Rmax)大于或等于35nm，则可以显著减小在半导体器件运输过程中与纸或其它物体发生刮擦的保护膜表面的面积，从而减少在保护膜表面和/或内部积聚的电荷量。
如果保护膜的表面既是亲水性的又是粗糙的，则积聚在保护膜表面和/或内部的电荷量被显著减少。原因是：通过处理保护膜表面以使该表面亲水且粗糙，增大了积聚在保护膜表面的水分子与积聚在保护膜表面和/或内部的电荷相结合的概率。更明确地，促进了水分子与电荷之间的结合。结果，积聚在保护膜表面和/或内部的电荷作为电离的水分子被释放到外部，因而显著减少了在保护膜表面和/或内部积聚的电荷量。
根据本教导的一个方面，提供了制造半导体器件的新方法。制造半导体器件的方法包括在具有形成在其中的电路元件的半导体衬底上形成保护膜的步骤以及亲水化保护膜表面的步骤。
亲水化保护膜表面的步骤可以通过对保护膜表面进行醇处理来实施。通过对保护膜表面进行醇处理，羟基可被连接到保护膜的表面上。或者，可通过对保护膜表面进行氧化硅粉末处理来实施亲水化。通过用氧化硅粉末涂覆保护膜表面，羟基可被连接到保护膜的表面上。
根据本教导的一个方面的制造半导体器件的另一种方法包括在具有电路元件的半导体衬底上形成保护膜的步骤和粗糙化该保护膜表面的步骤。
粗糙化保护膜表面的步骤可以通过对保护膜表面使用惰性气体进行溅射处理来实施。通过用惰性气体溅射保护膜表面，可以物理损伤保护膜表面。结果，可使保护膜表面变粗糙。
上述对保护膜表面进行亲水化和粗糙化的步骤可以采用单一工艺来实施。在此情况下，制备半导体器件的方法包括在具有电路元件的半导体衬底上形成保护膜的步骤，以及用O2等离子体对保护膜表面进行等离子体处理的步骤。通过用O2等离子体对保护膜表面进行等离子体处理，保护膜表面被灰化，并且羟基被连接到保护膜的表面上。结果，保护膜表面变得既亲水又粗糙。
优选的是，保护膜包含聚酰亚胺、氧化硅或氮化硅。
上述材料通常用于形成保护膜。本发明十分适用于处理这些材料。
根据本教导的一个方面，积聚在保护膜表面和/或内部的电荷量可以通过处理保护膜表面以使该表面变为亲水性而减少。根据本教导的一个方面，积聚在保护膜表面和/或内部的电荷量可以通过处理保护膜表面以使该表面变粗糙而减少。处理保护膜表面的步骤并未明显增加制造成本。通过采用这种简单且方便的方法，本发明可以减少积聚在保护膜表面和/或内部的电荷量。
附图说明
图1为示出了根据第一实施方式的半导体器件的主要部分的简化剖视图；
图2为示出了根据第二实施方式的半导体器件的主要部分的简化剖视图；
图3为示出了根据第三实施方式的半导体器件的主要部分的简化剖视图；
图4示出了制造根据第三实施方式的半导体器件的工艺。
具体实施方式
实施本发明的优选特征如下所述。
第一特征
有机保护膜包含例如聚酰亚胺的酰亚胺树脂材料。用于亲水化有机保护膜表面的优选方法包括醇处理、氧化硅粉末处理和O2等离子体处理。用于粗糙化有机保护膜的优选方法包括惰性气体溅射处理和O2等离子体处理。
第二特征
无机保护膜包含氧化硅、氮化硅、氧氮化硅、磷玻璃等。用于亲水化无机保护膜表面的优选方法包括醇处理、氧化硅粉末处理和O2等离子体处理。用于粗糙化无机保护膜表面的优选方法包括惰性气体溅射处理和O2等离子体处理。
第三特征
用于醇处理的醇材料优选为IPA(异丙醇)、乙醇等。
第四特征
用于溅射处理的惰性气体优选为氩气(Ar)、氟(F)等。
第一代表性实施方式
图1为示出了半导体器件10的主要部分的简化剖视图。半导体器件10具有垂直场IGBT(绝缘栅双极晶体管，为电路元件的一个实例)。垂直场IGBT具有中心区11和周围区12。在和心区11内形成多个半导体开关结构。在周围区12内形成用于提高半导体器件10的击穿电压的半导体结构。图1示出了中心区11与周围区12之间的边界部分。中心区11朝向该图左侧延伸。
半导体器件10具有半导体衬底35和在半导体衬底35上形成的保护膜46。
半导体衬底35具有集电极区34、缓冲区36和半导体活性区38。集电极区34包含高浓度的p型杂质(通常为硼)。缓冲区36包含高浓度的n型杂质(通常为磷)。半导体活性区38包含低密度的n型杂质。在集电极区34的背表面形成集电极32。
周围区12内的半导体活性区38具有多个保护环22和外周半导体区42。
保护环22包含高浓度的p型杂质(通常为硼)。保护环22从半导体活性区38的表面向其深度延伸。半导体活性区38将保护环22彼此分离。当俯视时，保护环22形成围绕中心区11的外周的环。每个保护环22分别被电连接至每个保护环电极48。保护膜46使保护环电极48电绝缘。
外周半导体区42包含高浓度的n型杂质(通常为硼)。外周半导体区42被电连接至外周接触电极44。外周接触电极44被设定为与集电极32相同的电势。
中心区11的半导体活性区38具有主体(body)区62、主体接触区66、末端主体区68和发射极区64。
主体区62形成在中心区11的半导体活性区38的表面上，并且包含p型杂质(通常为硼)。主体接触区66形成在主体区64内部，并且包含高浓度的p型杂质(通常为硼)。主体区62经由主体接触区66被电连接至发射极52。末端主体区68形成在主体区62的末端部分上，并且包含高浓度的p型杂质(通常为硼)。末端主体区68可被认为是主体区62的一部分。末端主体区68覆盖了中心区11与周围区12之间的边界附近的栅电极56和栅绝缘膜58。末端主体区68减弱了易于在所述边界附近的栅电极56和栅绝缘膜58处集中的电场。
发射极区64形成在主体区62内，并且通过主体区62与半导体活性区38分隔开。发射极区64包含高浓度的n型杂质(通常为磷)。发射极区64被电连接至发射电极52。
多个栅电极56(其中每个均被栅绝缘膜58覆盖)形成在中心区11的半导体活性区38的表面上。栅电极56经由栅绝缘膜58面向主体区62，主体区62将发射极区64与半导体活性区38分隔开。栅电极56与发射电极52由绝缘膜54电绝缘。
在半导体衬底35的表面，保护膜46选择性地形成在相应于周围区12的部分。聚酰亚胺被用于形成保护膜46。更确切地说，半导体衬底35的表面覆盖有绝缘膜54，并且保护膜46被选择性地形成在绝缘膜54上。保护膜46可以直接接触半导体衬底35。保护膜46的厚度被调节为大约2-20μm。在相应于中心区11的部分不形成保护膜46。如下文将解释的，不形成保护膜46的部分被用于引线键合发射电极52。
如图1的简化图所示，羟基(OH)被连接在保护膜46的表面47上。羟基以化学稳定状态被连接在保护膜46的表面47上。由于聚酰亚胺具有疏水性，由其制成的保护膜46通常是疏水的。然而，在半导体器件10的情况下，通过在保护膜46的表面47上连接羟基，保护膜46的表面47的性质变为具有亲水性。不具有羟基的聚酰亚胺与水滴之间的接触角大于或等于60度，而具有连接其上的羟基的表面47与水滴之间的接触角小于或等于40度。通过在保护膜46的表面47上连接羟基，保护膜46的表面47的亲水性被提高。
通过处理保护膜46的表面47以使表面47变为亲水性，可以达到这样一种状态：高密集度的水分子倾向于聚集在保护膜46的表面47。聚集在保护膜46的表面47的水分子与积聚在保护膜46的表面47和/或内部的电荷相结合。以此方式，积聚在保护膜46的表面47和/或内部的电荷作为电离的水分子被释放到外部。结果，在保护膜46的表面47和/或内部积聚的电荷量被减少。
图1的虚线A示出了在半导体器件10被关断时的耗尽层的外边界。图1的虚线B示出了在保护膜46的表面47不形成羟基的情况下的耗尽层的外边界。虚线A和B的耗尽层的端面表明集电极32与发射电极52之间的电压差相等的情形。当半导体器件10关断时，耗尽层从中心区11的主体区62与半导体活性区38之间的pn结朝向周围区12的半导体活性区38延伸。结果，周围区12被耗尽，并且施加在半导体开关结构的电压可以从侧面被吸收。
如果在保护膜46的表面47不形成羟基，则在半导体器件10的制造过程、运输过程和封装过程中，大量负电荷积聚在保护膜46的表面47和/或内部。当大量负电荷积聚在保护膜46的表面47和/或内部时，受负电荷吸引的正电荷积聚在周围区12的半导体活性区38的表面部分。积聚的正电荷导致相邻的保护环22彼此变为电连接。因此，当保护膜46的表面47上不连接羟基时，耗尽层在周围区12内部扩展，即使是电压低的情况下(参见虚线B)。结果，高电压不能被吸收，这降低了IGBT的强度(击穿电压)。
另一方面，通过在保护膜46的表面47上形成羟基，在保护膜46的表面47和/或内部积聚的电荷量被减少。结果，周围区12的半导体活性区38的电荷平衡可以被保持。因此，防止了IGBT的击穿电压的下降。
第二代表性实施方式
图2为示出了半导体器件100的主要部分的简化剖视图。与第一实施方式相同的部件用相同的附图标记表示，并且省略其描述。
处理半导体100的保护膜146的表面147，以使表面147变为粗糙表面。保护膜146的表面147的平均表面粗糙度(Ra)被调节为大于或等于8nm，而且其最大表面粗糙度(Rmax)被调节为大于或等于35nm。通过涂布工艺形成的聚酰亚胺表面通常是平整的。此外，聚酰亚胺表面的平均表面粗糙度(Ra)小于或等于2nm，而且其最大表面粗糙度(Rmax)小于或等于8nm。另一方面，如下面将在制造方法中所解释的，保护膜146的表面147被处理，以使表面147的平均表面粗糙度(Ra)大于或等于8nm，并且其最大表面粗糙度(Rmax)大于或等于35nm。保护膜146的表面147可被看作是粗糙表面。
通过处理保护膜146的表面147以使表面147变粗糙，可以减小半导体器件100运输过程中与纸或其它物体发生刮擦的保护膜146的表面147的面积，从而减少保护膜146内部积聚的电荷量。同时，通过处理保护膜146的表面147以使表面147变粗糙，还增大了与气体和液体接触的表面147的面积。因此，在某些情况下，暴露于干燥空气中的表面147的面积的增大(例如，在焊料回流过程中)，可能导致积聚在保护膜146的表面147和/或内部的电荷量也增加。此外，在划片过程中与切割水接触的保护膜146的表面147的面积增加，也可能导致积聚在保护膜146的表面147和/或内部的电荷量增加。但是，电荷的减少量(由于与纸或其它物体发生刮擦的保护膜146的表面147的面积的减小而导致的减少)大于电荷的增加量(由于与气体和液体接触的表面147的面积的增大而导致的增加)。因此，通过处理保护膜146的表面147以使表面147变为粗糙表面，可以减少(在半导体器件的制造、运输和封装过程中)在保护膜146的表面147和/或内部积聚的电荷总量。
第三代表性实施方式
图3为示出了半导体器件200的主要部分的简化剖视图。与第一实施方式相同的部件用相同的附图标记表示，并且省略其描述。
半导体器件200的保护膜246的表面247被处理，以使羟基连接在表面247上，并使表面247变为粗糙表面。半导体器件200的保护膜246的表面247提供了亲水性以及粗糙度。利用根据第三实施方式的半导体器件200，积聚在保护膜246的表面247和/或内部的电荷量可以被显著减少。更明确地，通过处理保护膜246的表面247以使表面247既亲水又粗糙，增大了积聚在保护膜246的表面247的水分子与积聚在保护膜246的表面247和/或内部的电荷相结合的概率。这促进了水分子与电荷之间的结合。结果，积聚在保护膜246的表面247和/或内部的电荷作为电离的水分子被释放到外部，从而显著减少了在保护膜246的表面247和/或内部积聚的电荷量。
可以根据图4所述的工艺制造半导体器件200。
首先，在半导体衬底35内形成电路元件。在本实施方式中，在半导体衬底35内形成IGBT，所述IGBT在中心区11具有半导体开关结构并且在周围区12具有击穿电压增大结构。可以采用公知的制造方法来形成电路元件。
接下来，通过涂布工艺在半导体衬底35上形成由聚酰亚胺制成的保护膜246。将保护膜246的厚度调节为大约2-20μm。
接下来，将保护膜246的表面粗糙化。此粗糙化步骤可以通过使用氩气(Ar)的溅射处理来实施。通过用Ar溅射保护膜246的表面247，保护膜246的表面247被物理损伤。结果，保护膜246的表面247被粗糙化。
接下来，将保护膜246的表面247亲水化。亲水化步骤可以通过对保护膜246的表面247进行醇处理来实施。用于醇处理的优选的醇材料例如是IPA(异丙醇)。为了对保护膜246的表面247进行醇处理，可将半导体器件200浸渍在醇溶液中。或者，可将半导体器件200暴露于β醇中。或者，通过用氧化硅粉末涂覆保护膜246的表面247来实施亲水化步骤。在此情况下，优选的是，氧化硅粉末的粒子尺寸约为10-200nm。
对保护膜246的表面247进行亲水化步骤和粗糙化的步骤可以采用单一工艺来实施。为了用单一工艺来实施这些步骤，用O2等离子体对保护膜246的表面247进行等离子体处理。通过对保护膜246的表面247进行O2等离子体处理，保护膜246的表面247被灰化，并且羟基被连接到保护膜246的表面247上。以此方式，可以采用单一工艺来对保护膜246的表面247进行亲水化和粗糙化。
半导体器件200的保护膜的亲水化方法和粗糙化方法也可以用于第一实施方式的半导体器件10以及第二实施方式的半导体器件100。
上面详细描述了本发明的具体实施方式的实例。然而，所述的实施方式仅为实例，因而并不限制本发明权利要求的范围。在本发明的权利要求的范围内，可以对所述技术进行各种改进和调整。
另外，本说明书和/或附图中所述的技术特征独立地或者作为组合具备技术实用性，并且不受本申请提交时权利要求中所述的组合的限制。此外，本说明书或附图中所述的技术可以同时实现多个目的，并且实现那些使本发明具有技术实用性的目的中的任何一个。

Claims (15)

1.一种半导体器件，包括：
具有形成在其中的电路元件的半导体衬底；和
形成在所述半导体衬底上的绝缘保护膜，
其中，所述绝缘保护膜的表面能够暴露于空气中的水分子，
其中，所述绝缘保护膜的所述表面与水滴之间的接触角小于或等于40度。
2.如权利要求1的半导体器件，其中羟基被连接在所述绝缘保护膜的所述表面上。
3.如权利要求1或2的半导体器件，其中所述绝缘保护膜的所述表面为粗糙表面。
4.如权利要求3的半导体器件，其中所述绝缘保护膜的平均表面粗糙度Ra大于或等于8nm，且所述绝缘保护膜的最大表面粗糙度Rmax大于或等于35nm。
5.一种半导体器件，包括：
具有形成在其中的电路元件的半导体衬底；和
形成在所述半导体衬底上的绝缘保护膜，
其中，所述绝缘保护膜的表面能够暴露于空气中的水分子，
其中，所述绝缘保护膜的所述表面为粗糙表面。
6.如权利要求5的半导体器件，其中所述绝缘保护膜的平均表面粗糙度Ra大于或等于8nm，且所述绝缘保护膜的最大表面粗糙度Rmax大于或等于35nm。
7.如权利要求1或5的半导体器件，其中所述绝缘保护膜包含聚酰亚胺、氧化硅或氮化硅。
8.一种制造半导体器件的方法，包括：
在具有电路元件的半导体衬底上形成绝缘保护膜；和
亲水化所述绝缘保护膜的表面，
其中，所述绝缘保护膜的表面能够暴露于空气中的水分子。
9.如权利要求8的方法，其中所述亲水化步骤包括对所述绝缘保护膜的所述表面进行醇处理。
10.如权利要求8的方法，其中所述亲水化步骤包括对所述绝缘保护膜的所述表面进行氧化硅粉末处理。
11.如权利要求8所述的方法，其中所述亲水化步骤包括用O2等离子体对所述绝缘保护膜的所述表面进行等离子体处理。
12.一种制造半导体器件的方法，包括：
在具有电路元件的半导体衬底上形成绝缘保护膜；和
粗糙化所述绝缘保护膜的表面，
其中，所述绝缘保护膜的所述表面能够暴露于空气中的水分子。
13.如权利要求12的方法，其中所述粗糙化步骤包括用惰性气体对所述绝缘保护膜的所述表面进行溅射处理。
14.如权利要求12所述的方法，其中所述粗糙化步骤包括用O2等离子体对所述绝缘保护膜的所述表面进行等离子体处理。
15.如权利要求8-14中任何一项的方法，其中所述绝缘保护膜包括聚酰亚胺、氧化硅或氮化硅。
CNB2006101622322A 2005-12-06 2006-12-06 半导体器件及其制造方法 Expired - Fee Related CN100459107C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005352521A JP4422671B2 (ja) 2005-12-06 2005-12-06 半導体装置とその製造方法
JP2005352521 2005-12-06

Publications (2)

Publication Number Publication Date
CN1979818A CN1979818A (zh) 2007-06-13
CN100459107C true CN100459107C (zh) 2009-02-04

Family

ID=38056262

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101622322A Expired - Fee Related CN100459107C (zh) 2005-12-06 2006-12-06 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US7629672B2 (zh)
JP (1) JP4422671B2 (zh)
CN (1) CN100459107C (zh)
DE (1) DE102006057352B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332495A (zh) * 2013-07-22 2015-02-04 无锡华润上华半导体有限公司 一种绝缘栅双极晶体管及其制造方法
CN106531698A (zh) * 2015-09-11 2017-03-22 株式会社东芝 半导体装置
CN102881717B (zh) * 2012-10-22 2018-04-06 上海集成电路研发中心有限公司 一种高压器件的保护环结构及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535151B2 (ja) * 2008-03-19 2010-09-01 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5229288B2 (ja) * 2010-09-20 2013-07-03 株式会社デンソー 半導体装置およびその制御方法
CN104157685B (zh) * 2010-07-27 2018-01-16 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
JP5406171B2 (ja) * 2010-12-08 2014-02-05 ローム株式会社 ＳｉＣ半導体装置
CN102969343B (zh) * 2012-10-22 2017-06-23 上海集成电路研发中心有限公司 一种高压器件的保护环结构及其制造方法
CN103839797B (zh) * 2012-11-23 2017-11-21 中国科学院微电子研究所 一种igbt短路集电极结构的制备方法
JP5735611B2 (ja) * 2013-11-01 2015-06-17 ローム株式会社 ＳｉＣ半導体装置
JP2015170654A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体装置
CN104952920A (zh) * 2015-06-30 2015-09-30 淄博美林电子有限公司 一种沟槽式igbt芯片
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
JP6822056B2 (ja) * 2016-10-18 2021-01-27 富士電機株式会社 半導体装置およびモジュール型半導体装置
JP2022138939A (ja) * 2021-03-11 2022-09-26 株式会社東芝 半導体装置
JP2023037280A (ja) * 2021-09-03 2023-03-15 株式会社デンソー 半導体装置
WO2024100878A1 (ja) * 2022-11-11 2024-05-16 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063203A (en) * 1997-06-06 2000-05-16 Asm Japan K.K. Susceptor for plasma CVD equipment and process for producing the same
CN1406107A (zh) * 2001-09-20 2003-03-26 联华电子股份有限公司 一种改善有机低介电常数层附着力的表面处理方法
CN1467818A (zh) * 2002-06-27 2004-01-14 ��ʿͨ��ʽ���� 制造具有多层布线的半导体器件的方法
CN1479358A (zh) * 2002-08-26 2004-03-03 日月光半导体制造股份有限公司 具有静电防护的封装模具
CN1505124A (zh) * 2002-12-04 2004-06-16 三洋电机株式会社 电路装置的制造方法
US20050085082A1 (en) * 2003-10-21 2005-04-21 Dougan James N. Method of forming a low k dielectric in a semiconductor manufacturing process

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015322B1 (ko) 1993-07-23 1996-11-07 현대전자산업 주식회사 차폐용 플레이트를 갖는 반도체소자 제조방법
JP3851913B2 (ja) * 1995-04-28 2006-11-29 株式会社東芝 絶縁膜の製造方法
US5962581A (en) 1995-04-28 1999-10-05 Kabushiki Kaisha Toshiba Silicone polymer composition, method of forming a pattern and method of forming an insulating film
DE19851461C2 (de) * 1998-11-09 2003-07-31 Semikron Elektronik Gmbh Schnelle Leistungsdiode und Verfahren zu ihrer Passivierung
JP2001064416A (ja) * 1999-08-31 2001-03-13 Nippon Zeon Co Ltd ポリイミド膜及びその製造方法
US6713179B2 (en) * 2000-05-24 2004-03-30 Guardian Industries Corp. Hydrophilic DLC on substrate with UV exposure
JP4045731B2 (ja) * 2000-09-25 2008-02-13 株式会社日立製作所 薄膜半導体素子の製造方法
US6890605B2 (en) 2001-09-25 2005-05-10 Jsr Corporation Method of film formation, insulating film, and substrate for semiconductor
JP2003115485A (ja) * 2001-10-03 2003-04-18 Jsr Corp 膜形成方法、積層膜、絶縁膜ならびに半導体用基板
JP2004127933A (ja) * 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
WO2004026002A1 (en) 2002-09-11 2004-03-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and fabrication method of the same
JP2004158603A (ja) * 2002-11-06 2004-06-03 Toyota Central Res & Dev Lab Inc 半導体素子とその製造方法
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063203A (en) * 1997-06-06 2000-05-16 Asm Japan K.K. Susceptor for plasma CVD equipment and process for producing the same
CN1406107A (zh) * 2001-09-20 2003-03-26 联华电子股份有限公司 一种改善有机低介电常数层附着力的表面处理方法
CN1467818A (zh) * 2002-06-27 2004-01-14 ��ʿͨ��ʽ���� 制造具有多层布线的半导体器件的方法
CN1479358A (zh) * 2002-08-26 2004-03-03 日月光半导体制造股份有限公司 具有静电防护的封装模具
CN1505124A (zh) * 2002-12-04 2004-06-16 三洋电机株式会社 电路装置的制造方法
US20050085082A1 (en) * 2003-10-21 2005-04-21 Dougan James N. Method of forming a low k dielectric in a semiconductor manufacturing process

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
白炭黑的表面改性技术. 于欣伟等.广州大学学报（自然科学版），第1卷第6期. 2002
白炭黑的表面改性技术. 于欣伟等.广州大学学报（自然科学版），第1卷第6期. 2002 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881717B (zh) * 2012-10-22 2018-04-06 上海集成电路研发中心有限公司 一种高压器件的保护环结构及其制造方法
CN104332495A (zh) * 2013-07-22 2015-02-04 无锡华润上华半导体有限公司 一种绝缘栅双极晶体管及其制造方法
CN104332495B (zh) * 2013-07-22 2017-12-15 无锡华润上华科技有限公司 一种绝缘栅双极晶体管及其制造方法
CN106531698A (zh) * 2015-09-11 2017-03-22 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
JP4422671B2 (ja) 2010-02-24
DE102006057352A1 (de) 2007-06-14
JP2007158113A (ja) 2007-06-21
CN1979818A (zh) 2007-06-13
US20070126086A1 (en) 2007-06-07
DE102006057352B4 (de) 2012-02-09
US7629672B2 (en) 2009-12-08

Similar Documents

Publication Publication Date Title
CN100459107C (zh) 半导体器件及其制造方法
US7566944B2 (en) Package structure for optoelectronic device and fabrication method thereof
CN1036227C (zh) 用绝缘体附硅方法制造的动态随机存取存储器及制造方法
US7498636B2 (en) Semiconductor device and method of manufacturing the same
EP0859402A3 (en) Method of manufacturing a MOS electrode
JP5928481B2 (ja) 複合基板
JPH10294473A (ja) 面実装型半導体装置及びその製造方法
WO2010052816A1 (ja) 半導体装置
KR20160124796A (ko) 복합 기판
JP2007266044A (ja) 半導体装置の製造方法
EP1162666A3 (en) ESD resistant device
WO2006022287A1 (ja) サージ保護用半導体装置
JP6399270B1 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP2007012952A (ja) 半導体装置
US10825955B2 (en) Method for manufacturing light-emitting element
EP0693783A1 (en) Method for eliminating process antenna effect
WO2013187085A1 (ja) 固体撮像装置の製造方法及び固体撮像装置
JPH02310969A (ja) 半導体素子
CN117594644A (zh) 半导体器件及其形成方法
KR100699805B1 (ko) 자성체를 포함하는 전도성 볼을 이용한 볼 그리드 어레이패키지
JP2007081205A (ja) 半導体装置の製造方法
KR20000057748A (ko) 집적 회로 금속-산화물-금속 커패시터 및 반도체 장치
JP2000012778A (ja) 半導体集積回路の入力保護回路装置
JP2000307064A (ja) 半導体抵抗
JPS63306663A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200918

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20211206