JP2007081205A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007081205A JP2007081205A JP2005268121A JP2005268121A JP2007081205A JP 2007081205 A JP2007081205 A JP 2007081205A JP 2005268121 A JP2005268121 A JP 2005268121A JP 2005268121 A JP2005268121 A JP 2005268121A JP 2007081205 A JP2007081205 A JP 2007081205A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- hydrogen
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 ゲート電極15両側のシリコン層5にS/D19とを形成する工程と、S/D19とが形成されたシリコン層5上に層間絶縁膜21を形成する工程と、層間絶縁膜21を選択的にエッチングしてコンタクトホールh1〜h3を形成する工程と、コンタクトホールh1〜h3の底面にTiN/Ti膜23を形成する工程と、TiN/Ti膜23が形成されたSOI基板10に水素シンターを施す工程と、水素シンターの後でTiN/Ti膜23上にアルミニウムを含むメタル配線31を形成する工程と、を含む。長チャネルトランジスタについては、メタル配線31に悪影響を与えることなく、シリコン層5とゲート絶縁膜13との間の界面準位を低減できる。
【選択図】 図1
Description
S値=vg/log Id・・・(1)
vg:ゲート電圧
Id:ドレイン電流
S値を小さくするためには界面準位の低減が有効である。界面準位の低減には、通常、アルミニウム等からなるメタル配線(以下、「Al配線」という。)を形成した後で、水素、および水素含有雰囲気内における熱処理(即ち、水素シンター)によって、シリコンダングリンダボンドを水素で終端することが効果的であることがよく知られている。
本発明は、このような解決すべき問題に着目してなされたものであって、電極サイズが大きい場合でも、アルミニウムを含むメタル配線に変質、変形等の悪影響を与えることなく、界面準位を十分に低減できるようにした半導体装置の製造方法の提供を目的とする。
発明1の半導体装置の製造方法によれば、電極が長い大型素子(例えば、電極の長さが25μm以上のトランジスタや、キャパシタ)については、メタル配線に変質、変形等の悪影響を与えることなく、半導体層と絶縁膜との間の界面準位を低減することができる。また、電極が短い小型素子(例えば電極の長さが2μm以下のトランジスタや、キャパシタ)については、良い影響も悪い影響もない。従って、例えば、大型素子を含む半導体装置の電気特性を向上することができる。
このような構成であれば、例えば、半導体層とバリアメタルとの合金化も促進できるので、ゲート電極とメタル配線とのコンタクト抵抗、ソースとメタル配線とのコンタクト抵抗、又はドレインとメタル配線とのコンタクト抵抗をそれぞれ低減することが可能である。
このような構成であれば、メタル配線の酸化防止と、メタル配線上に形成される膜の濡れ性向上とを期待することができる。半導体装置の信頼性の向上に貢献することができる。
このような構成であれば、例えば、長チャネルトランジスタの場合でも、半導体層とゲート絶縁膜との間の界面準位を低減することができるので、例えば、SOI特有の急峻なサブスレッシュホールド特性を得ることができる。
(1)実施形態
図1(A)〜(C)は、本発明の実施形態に係る半導体装置の製造方法を示す工程図である。この実施形態では、SOI基板に電界効果型のトランジスタ100を形成する場合について説明する。
次に、図示しない酸化シリコン膜上に窒化シリコン膜をCVD法にて堆積させる。そして、フォトリソグラフィ法及びドライエッチング法により、この窒化シリコン膜をパターニングする。これにより、素子領域全体を覆い、且つ素子分離領域を露出させる窒化膜パターン(図示せず)をSOI基板10上に形成する。次に、この窒化膜パターンをマスクにして、シリコン層5を熱酸化してフィールド酸化膜11を形成し、素子分離する。図1(A)に示すように、フィールド酸化膜11の下側部分は埋め込み酸化層3に接触しており、このようなフィールド酸化膜11によって各々の素子領域は他の素子領域から電気的に分離された状態となる。
次に、メタル配線31が形成されたSOI基板10に第2の水素シンターを施す。この水素シンターでは、その処理温度が例えば400℃であり、その処理時間が例えば20分である。また、この水素シンターでは、処理ガスとして例えばH2とArとの混合ガスを使用する。処理ガスにおけるH2とArの混合比は、例えばH2:Ar=1:40である。このような水素シンター(400℃−20分)によって、メタル配線31の酸化を防止することができ、さらに、メタル配線31上に形成される膜(例えば、第2層間絶縁膜21又はパッシベーション膜)の濡れ性を向上することができる。それゆえ、メタル配線31を形成した後で、水素シンター(400℃−20分)を行わない場合と比べて、半導体装置の信頼性を向上することができる。
なお、この実施形態では、SOI基板に電界効果型のトランジスタ100を形成する場合について説明したが、本発明は、これに限られることはない。例えば、本発明の「基板」はバルクシリコン基板であっても良い。
(2)実験及びその結果
図3は、水素シンターの処理条件(内容及びそのタイミング)と、S値との関係を示す図である。図3の横軸は水素シンターの処理条件を示す。また、縦軸はS値を示す。
Claims (5)
- 基板表面の半導体層を熱酸化して絶縁膜を形成し、前記絶縁膜上に電極を形成して半導体装置を製造する方法であって、
前記電極が形成された前記基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜を選択的にエッチングして当該層間絶縁膜に前記電極に至るコンタクトホールを形成する工程と、
前記コンタクトホールが形成された前記基板に水素シンターを施す工程と、
前記水素シンターの後で前記電極上にアルミニウムを含むメタル配線を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 基板表面の半導体層を熱酸化してゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成して半導体装置を製造する方法であって、
前記ゲート電極両側の前記半導体層にソースとドレインとを形成する工程と、
前記ソースと前記ドレインとが形成された前記半導体層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜を選択的にエッチングして当該層間絶縁膜に前記ゲート電極、前記ソース又は前記ドレインの何れか一に至るコンタクトホールを形成する工程と、
前記コンタクトホールの底面にバリアメタルを形成する工程と、
前記バリアメタルが形成された前記基板に水素シンターを施す工程と、
前記水素シンターの後で前記バリアメタル上にアルミニウムを含むメタル配線を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記水素シンターは、580℃以上700℃以下の温度範囲内で行うことを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記水素シンターを第1の水素シンターとしたとき、
前記メタル配線を形成した後で前記基板に第2の水素シンターを施す工程、を含むことを特徴とする請求項1から請求項3の何れか一項に記載の半導体装置の製造方法。 - 前記基板は、半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層上に設けられた前記半導体層とからなるSOI基板であることを特徴とする請求項1から請求項4の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005268121A JP4424287B2 (ja) | 2005-09-15 | 2005-09-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005268121A JP4424287B2 (ja) | 2005-09-15 | 2005-09-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007081205A true JP2007081205A (ja) | 2007-03-29 |
JP4424287B2 JP4424287B2 (ja) | 2010-03-03 |
Family
ID=37941169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005268121A Expired - Fee Related JP4424287B2 (ja) | 2005-09-15 | 2005-09-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4424287B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9935235B2 (en) | 2016-05-02 | 2018-04-03 | Renesas Electronics Corporation | Method for manufacturing a semiconductor device |
-
2005
- 2005-09-15 JP JP2005268121A patent/JP4424287B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9935235B2 (en) | 2016-05-02 | 2018-04-03 | Renesas Electronics Corporation | Method for manufacturing a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4424287B2 (ja) | 2010-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5444282A (en) | Semiconductor device and a method of manufacturing thereof | |
US7479423B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US9281390B2 (en) | Structure and method for forming programmable high-K/metal gate memory device | |
US20190198616A1 (en) | Field effect transistor with reduced contact resistance | |
JP2010010215A (ja) | 半導体装置の製造方法 | |
JP4237448B2 (ja) | 半導体装置の製造方法 | |
JP4551795B2 (ja) | 半導体装置の製造方法 | |
TWI599041B (zh) | 具有底部閘極之金氧半場效電晶體功率元件及其製作方法 | |
TWI779568B (zh) | 碳化矽mosfet裝置的製造方法 | |
JPH05206451A (ja) | Mosfetおよびその製造方法 | |
JPH0283937A (ja) | 半導体装置およびその製造方法 | |
KR100414735B1 (ko) | 반도체소자 및 그 형성 방법 | |
JP2003298047A (ja) | 半導体装置及びその製造方法 | |
JP2615016B2 (ja) | Mos電界効果トランジスタの形成方法 | |
JP4424287B2 (ja) | 半導体装置の製造方法 | |
JP3484726B2 (ja) | 半導体装置およびその製造方法 | |
JP3191287B2 (ja) | 半導体装置およびその製造方法 | |
JP4619140B2 (ja) | Mos型電界効果トランジスタ及びその製造方法 | |
JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2004119884A (ja) | 半導体装置 | |
JP5185061B2 (ja) | Mis電界効果トランジスタ及び半導体基板の製造方法 | |
JPS63227059A (ja) | 半導体装置およびその製造方法 | |
US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
JP2663371B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
JP2008047820A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070405 |
|
A621 | Written request for application examination |
Effective date: 20070911 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20091130 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20121218 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20121218 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20131218 |
|
LAPS | Cancellation because of no payment of annual fees |