KR20000057748A - 집적 회로 금속-산화물-금속 커패시터 및 반도체 장치 - Google Patents
집적 회로 금속-산화물-금속 커패시터 및 반도체 장치 Download PDFInfo
- Publication number
- KR20000057748A KR20000057748A KR1020000001386A KR20000001386A KR20000057748A KR 20000057748 A KR20000057748 A KR 20000057748A KR 1020000001386 A KR1020000001386 A KR 1020000001386A KR 20000001386 A KR20000001386 A KR 20000001386A KR 20000057748 A KR20000057748 A KR 20000057748A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- capacitor
- barrier layer
- metal
- copper
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 50
- 239000010949 copper Substances 0.000 title claims abstract description 50
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 49
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 title claims abstract description 12
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Chemical compound O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 title claims description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 61
- 230000004888 barrier function Effects 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims description 26
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 7
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 229910000676 Si alloy Inorganic materials 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims 1
- 230000000593 degrading effect Effects 0.000 abstract description 3
- 229910052715 tantalum Inorganic materials 0.000 abstract 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract 3
- 238000000034 method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- CIYRLONPFMPRLH-UHFFFAOYSA-N copper tantalum Chemical compound [Cu].[Ta] CIYRLONPFMPRLH-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 제 1 전극, 제 1 전극 상에 형성된 5산화 탄탈층, 5산화 탄탈층 상에 형성된 제 1 장벽층, 및 제 1 장벽층 상에 형성된 제 2 구리 전극을 갖는 집적 회로 금속-산화물-금속("MOM") 커패시터를 제공하는 것이다. 한 실시예에 있어서, MOM 커패시터의 제 1 장벽층은 질화 탄탈이 된다.
Description
본 발명은 일반적으로 반도체 장치에 관한 것이며, 특히 구리-질화 탄탈-5산화 탄탈 스택을 갖는 금속-산화물-금속 커패시터 및 그 제조 방법에 관한 것이다.
본 출원은 1999년 1월 13일자로 Merchant 등에 의해 출원된 발명의 명칭 "Cu/TaN/Ta2O5를 사용하는 Mom 구조"의 U.S. 가출원, 발명자 케이스 번호 49-5-69-41을 청구한 것이며, 상기 케이스는 본 발명에 그 전체가 결합되어 있다.
반도체 칩의 경향은 증가되는 칩 성능에 대한 소비자 욕구를 만족시키기 위하여 반도체 칩에 더욱 많은 성분들을 결합시키는 것이다. 보다 작은 칩 사이즈와 결합된 증가된 패킹 밀도 및 칩 기능 및 성능에 대한 요구는 장치 및 상호접속 구조에 구리의 결합을 부분적으로 요구한다. 구리는 낮은 저항, 빠른 장치 및 양호한 전자이동을 제공하므로 특히 바람직하다. 또한, 레벨들의 수를 제한하고 금속들의 폭과 간격을 줄이기 위해 알루미늄 대신에 구리가 매력적인 대체품이 된다.
하지만, 구리를 사용하는 이점에도 불구하고, 구리는 그 자신만의 독특한 문제들을 제공한다. 한가지의 그러한 문제는 구리는 산화물 및 규소를 매우 빠르게 제거한다. 만일 차단되지 않는다면, 구리 원자들은 칩의 규소 영역에 도달할 수 있게 되어 장치들을 파손하고, 그에 따라 심각한 드리프트 문제 및 접합 누설을 야기한다. 구리가 규소 영역에 도달하는 것을 방지하고 장치를 파손하는 것을 방지하기 위하여, 구리를 포함하는 장치 내에 보호 방법이 취해져야만 한다. 이러한 문제는 금속-산화물-금속 커패시터의 경우에 특히 제기될 필요가 있다. 금속층들이 구리이고, 중심층이 5산화 탄탈과 같은 산화물 유전체라면, 구리는 산화 금속 표면에 유전체와 합해질 것이며, 커패시터를 열악하게 한다.
따라서, 종래 기술에 있어서 필요로 하는 것은 장치들을 열악하게 하지 않고서 금속-산화물-금속 커패시터의 구리층들을 분리시키는 방법이 된다.
도 1은 본 발명에 따라 구성된 금속-산화물-금속 (MOM) 커패시터를 도시한 도면.
도 2는 MOM 커패시터의 제 1 전극 및 제 2 전극 모두가 구리인 본 발명에 따른 실시예를 도시하는 도면.
도 3은 MOM 커패시터에 전기적으로 접속된 장치들 중 한 장치를 갖는 기판 상에 위치된 능동 소자를 갖는 반도체 장치를 도시하는 도면.
도 4는 반도체 웨이퍼 상의 집적 회로 MOM 커패시터를 제조하는 한 방법의 실시예를 도시하는 도면.
@ 도면의 주요 부분에 대한 부호의 설명 @
100 : MOM 커패시터 110 : 제 1 전극
120 : 유전체 산화물 층 130 : 보호 장벽층
140 : 제 2 전극
종래 기술의 상술한 결함을 처리하기 위하여, 본 발명은 제 1 전극, 제 1 전극 상에 형성된 5산화 탄탈층, 5산화 탄탈층 상에 형성된 제 1 장벽층, 및 제 1 장벽층 상에 형성된 제 2 구리 전극을 갖는 집적 회로 금속-산화물-금속("MOM") 커패시터를 제공하는 것이다. 한 실시예에 있어서, MOM 커패시터의 제 1 장벽층은 질화 탄탈이 된다.
넓은 범위에 있어서, 본 발명은 산화물층을 형성하는 5산화 탄탈 및 전극들 중 한 전극을 형성하는 구리를 갖는 MOM 커패시터를 제공하는 것이다. 구리 전극이 커패시터를 열악하게 하는 것을 방지하기 위하여, 본 발명은 5산화 탄탈층 및 구리 전극 사이에 형성되는 장벽층을 제공하는 것이다.
본 발명의 한 실시예에 있어서, MOM 커패시터는 제 1 전극 상에 형성된 제 2 장벽층을 갖는 구리 제 1 전극을 갖는다. 구리 제 1 전극을 갖는 MOM 커패시터의 또 다른 점은 질화 탄탈 제 2 장벽층을 제공한다. 또 다른 실시예에 있어서, MOM 커패시터는 제 1 전극 상에 형성된 제 2 장벽층을 갖는 티타늄 제 1 전극을 갖는다. 티타늄 제 1 전극을 갖는 MOM 커패시터의 또 다른 점에 있어서, 본 발명은 질화 티타늄 제 2 장벽층을 제공한다. 또 다른 실시예에 있어서, MOM 커패시터의 제 1 전극은 폴리실리콘으로 도핑된다. 알루미늄, 알루미늄/규소/구리 또는 알루미늄/구리로 이루어진 제 1 전극을 갖는 MOM 커패시터는 본 발명의 또 다른 실시예가 된다.
본 발명은 또한 능동 소자들 중 적어도 하나에 전기적으로 접속된 금속-산화물-금속 커패시터를 갖는 반도체 기판상에 위치된 능동 소자들을 구비하는 본 명세서에 기술될 반도체 장치를 제공한다. 커패시터는 반도체 기판 상에 형성된 제 1 전극, 제 1 전극 상에 형성된 5산화 탄탈층, 5산화 탄탈층 상에 형성된 제 1 장벽층 및 제 1 장벽층 상에 형성된 제 2 구리 전극을 갖는다.
상술한 점은 본 발명의 개설된 광범위하고 양호한 다른 특징들은 가지며, 당 기술 분야에 숙련된 사람들은 다음의 본 발명에 대한 상세한 설명으로부터 보다 용이하게 이해할 수 있을 것이다. 본 발명의 부가적인 특징들은 이후에 기술되며, 본 발명의 청구범위의 주체를 형성한다. 당 기술 분야에 숙련된 사람들은 본 발명의 동일 목적을 수행하기 위해 다른 구조들을 설계 또는 변경하는데 대한 기초로서 기술된 개념 및 특정 실시예를 용이하게 이용할 수 있을 것이다. 당 기술 분야에 숙련된 사람들은 또한 그러한 구성들이 그 광범위한 형태에서 본 발명의 정신 및 범위에 벗어나지 않는다는 것을 이해할 수 있을 것이다.
본 발명을 보다 완전하게 이해하기 위하여, 이제는 첨부된 도면을 참조하여 설명한다.
제 1 도를 참조하면, 본 발명에 따라 구성된 금속-산화물-금속 (MOM) 커패시터(100)의 예시적 실시예가 설명된다. MOM 커패시터(100)는 제 1 전극(110)을 가지며, 그 위에는 본 실시예에서는 5산화 탄탈인 유전체 산화물 층(120)이 형성된다. 본 실시예에 있어서, 제 2 전극(140)은 구리이며, 제 1 전극(110)은 유전체 산화물 층(120)을 통하여 확산되지 않는 금속이 된다. 제 1 전극(110) 및 유전체 산화물 층(120)은 물리적 증착(PVD) 또는 화학적 증착(CVD)과 같은 종래의 방법으로 증착된다.
상술한 바와 같이, 구리가 제 2 전극(140)으로서 이용되고 산화물 층(120)과 직접 접촉하고 있을 경우, 구리는 두 층들 사이의 계면에서 결합되어, 유전체 층(120)을 통하여 확산된다. 이러한 이유로, 5산화 탄탈 유전체 층(120)을 구리 제 2 전극(140)으로부터 분리하기 위하여 보호 장벽층(130)이 5산화 탄탈 유전체 층(120) 위에 형성된다. 장벽층(130)은 상술한 바와 같은 종래의 처리를 통하여 증착될 수 있다.
다양한 물질들이 장벽층(130)을 형성하는데 이용될 수 있지만, 본 발명에 있어서 특히 바람직한 예는 질화 탄탈 장벽층(130)이 된다. 이러한 구성으로서, 질화 탄탈 장벽층(130)은, 구리층(140)과 5산화 탄탈층(120)이 상기 장벽층이 없는 경우 두 층들 사이에 존재하게 될 계면에서 반응하여 MOM 커패시터(100)를 열화시키는 것을 방지한다.
도 2를 참조하면, MOM 커패시터(100)의 제 1 전극(110) 및 제 2 전극(140) 모두가 구리인 본 발명의 제 2 실시예를 도시한다. 전극들(110,140) 모두가 구리이기 때문에, 제 2 장벽층(210)이 구리 제 1 전극(110) 및 5산화 탄탈 유전체 층(120) 사이에 형성되어야 한다. 이러한 것은 상술한 바와 동일한 이유로 요구된다. 즉, 구리 제 1 전극(110)이 제 1 전극(110)과 산화 유전체(120) 사이의 계면에서 결합되는 것을 방지하기 위하여 장벽층(120)이 요구된다. 특히 본 발명의 양호한 실시예에 있어서는 질화 탄탈이 되는 제 2 장벽층(210)을 제공한다.
상술한 바와 같이, 본 발명은 5산화 탄탈 유전체 층(120) 및 구리 전극들(140,110)을 갖는 MOM 커패시터(100)를 제공한다. 전극들(140,110)로서 구리와 조합하여 산화물 층(120)으로서 5산화 탄탈과 같은 높은 K 물질을 사용하는 것은 더욱 효과적인 MOM 커패시터의 제조를 가능하게 한다. 장벽층(130 및 210)이 산화층(120) 및 구리 전극들(140,210) 사이에 삽입된다면 이러한 형태의 커패시터가 가능하게 된다.
장벽층들과 제 1 전극층(110)에 대해 다른 물질들을 포함하는 본 발명의 부가적인 실시예들이 설명된다. 도 2를 참조하면, 제 1 전극층(110)은 티타늄, 도핑된 폴리실리콘, 알루미늄, 알루미늄/실리콘/구리 합금 또는 알루미늄/구리 합금 과 같은 당 기술 분야에 숙련된 사람들에게 공지된 물질들로 이루어질 수 있다. 이들 예들에 있어서, 제 1 전극은 티타늄이며, 제 2 장벽층(210)은 질화 티타늄이 된다.
도 3을 참조하면, MOM 커패시터(100)에 전기적으로 접속된 능동 장치(310)를 갖는 통상적으로 형성된 반도체 장치의 단면도를 도시한다. 적절한 실시예에 있어서, 능동 장치(310)는 CMOS 트랜지스터, NMOS 트랜지스터 또는 PMOS 트랜지스터와 같은 트랜지스터가 된다. 당 기술 분야에 숙련된 사람들은 그러한 장치의 기능을 용이하게 이해할 수 있으므로 도시된 반도체 장치(300)의 동작 예는 요구되지 않는다. MOM 커패시터(100)는 유전체 기판(320) 상에 형성되며, 접촉 플러그(330)에 의해 능동 소자(310)에 전기적으로 접속된다.
이제 도 1 및 도 3과 관련하여 도 4를 참조하면, 도 3에 도시된 반도체 장치(300)의 유전체 기판(320) 상에 MOM 커패시터(100)를 제조하기 위한 한 가지 방법(400)의 흐름도가 도시된다. 그 방법(400)은 단계(410)에서 시작된다. 단계(420)에서, 제 1 유전체 층(110)은 유전체 기판(320) 상에 통상적으로 증착된다. 제 1 전극층(110)은 증착되어 접촉 플러그(330)와 접촉하며, 그에 따라 능동 소자(310)와 전기적으로 접속된다. 단계(430)에서, 유전체 산화물 층(120)이 제 1 전극(110) 상에 형성된다. 유전체 산화물 층(120)의 형성에 이어서, 단계(440)에서 장벽층(130)이 유전체 산화물 상에 형성된다. 제 2 전극이 구리이므로 본 특정 실시예에 있어서 장벽층(130)이 존재하게 된다. 단계(450)에서, 제 2 전극(140)이 장벽층(10) 상에 증착된다. 기술된 제조 방법의 실시예는 정지 단계(460)에서 종료된다.
당 기술 분야에 숙련된 사람들은 본 명세서에 기술된 본 발명의 다른 실시예들을 형성하는데 부가적인 단계들이 요구될 수 있다는 것을 이해할 수 있을 것이다. 예컨대, 구리가 제 1 전극층으로서 이용된다면, 구리 제 1 전극과 5산화 탄탈 산화물 층 사이의 보호 장벽을 제공하기 위해 제 2 장벽을 형성하는 단계가 요구된다.
당 기술 분야에 숙련된 사람들에 의해 공지된 바와 같이 물리적 증착 처리 또는 화학적 증착 처리를 이용하여 층들의 증착에 요구되는 다양한 단계들이 실행될 수 있다. 또한, 당 기술 분야에 숙련된 사람들은 MOM 커패시터가 접속될 수 있는 트랜지스터 장치를 어떻게 제조하는 지를 이해할 수 있을 것이다.
전술한 바에 기초하여, 본 발명은 집적 회로에 사용하기 위한 MOM 커패시터를 제공한다는 것이 명백하다. MOM 커패시터는 제 1 전극, 제 1 전극 상에 형성된 5산화 탄탈층, 5산화 탄탈층 상에 형성된 질화 탄탈인 제 1 장벽층, 및 제 1 장벽층 상에 형성된 제 2 구리 전극을 포함한다. 장벽층은 구리 전극이 5산화 탄탈층을 통하여 확산하여 커패시터를 열화시키는 것을 방지한다.
본 발명이 상세하게 기술되기는 하였으나, 당 기술 분야에 숙련된 사람들은 그 광범위한 형태에 있어 본 발명의 정신 및 범위로부터 벗어나지 않고서 다양한 변환, 대체 및 변경을 할 수 있다는 것을 이해할 수 있을 것이다.
본 발명은 제 1 전극, 제 1 전극 상에 형성된 5산화 탄탈층, 5산화 탄탈층 상에 형성된 제 1 장벽층, 및 제 1 장벽층 상에 형성된 제 2 구리 전극을 갖는 집적 회로 금속-산화물-금속("MOM") 커패시터를 제공하며, 장치들을 열악하게 하지 않고서 금속-산화물-금속 커패시터의 구리층들을 분리시키는 방법을 제공한다.
Claims (19)
- 집적 회로 금속-산화물-금속 커패시터에 있어서:제 1 전극;제 1 전극 상에 형성된 5산화 탄탈층;5산화 탄탈층 상에 형성된 제 1 장벽층; 및제 1 장벽층 상에 형성된 구리를 구비하는 제 2 전극을 포함하는 집적 회로 금속-산화물-금속 커패시터.
- 제 1 항에 있어서, 제 1 장벽층은 질화 탄탈인, 집적 회로 금속-산화물-금속 커패시터.
- 제 1 항에 있어서, 제 1 전극은 구리이며, 커패시터는 제 1 전극 상에 형성된 제 2 장벽층을 더 포함하는, 집적 회로 금속-산화물-금속 커패시터.
- 제 3 항에 있어서, 제 2 장벽층은 질화 탄탈인, 집적 회로 금속-산화물-금속 커패시터.
- 제 1 항에 있어서, 제 1 전극은 티타늄이며, 커패시터는 제 1 전극 상에 형성된 제 2 장벽층을 더 포함하는, 집적 회로 금속-산화물-금속 커패시터.
- 제 5 항에 있어서, 제 2 장벽층은 질화 티타늄인, 집적 회로 금속-산화물-금속 커패시터.
- 제 1 항에 있어서, 제 1 전극은 도핑된 폴리실리콘인, 집적 회로 금속-산화물-금속 커패시터.
- 제 1 항에 있어서, 제 1 전극은 알루미늄, 알루미늄/실리콘/구리 합금 또는 알루미늄/구리 합금인, 집적 회로 금속-산화물-금속 커패시터.
- 반도체 장치에 있어서:반도체 기판 상에 위치된 능동 소자들; 및능동 소자들 중 적어도 한 소자에 전기적으로 접속된 금속-산화물-금속 커패시터를 포함하며,상기 커패시터는:반도체 기판 상에 형성된 제 1 전극;제 1 전극 상에 형성된 5산화 탄탈층;5산화 탄탈층 상에 형성된 제 1 장벽층; 및제 1 장벽층 상에 형성된 구리를 구비하는 제 2 전극을 갖는, 반도체 장치.
- 제 9 항에 있어서, 커패시터의 제 1 장벽층은 질화 탄탈인, 반도체 장치.
- 제 9 항에 있어서, 반도체 기판은 유전체 물질인, 반도체 장치.
- 제 11 항에 있어서, 커패시터의 제 1 전극은 구리이며, 제 1 전극 상에 형성된 제 2 장벽층을 더 포함하는, 반도체 장치.
- 제 9 항에 있어서, 커패시터의 제 2 장벽층은 질화 탄탈인, 반도체 장치.
- 제 13 항에 있어서, 커패시터의 제 1 전극은 티타늄이며, 제 1 전극 상에 형성된 제 2 장벽층을 더 포함하는, 반도체 장치.
- 제 9 항에 있어서, 커패시터의 제 2 장벽층은 질화 티타늄인, 반도체 장치.
- 제 9 항에 있어서, 커패시터의 제 1 전극은 도핑된 폴리실리콘인, 반도체 장치.
- 제 9 항에 있어서, 커패시터의 제 1 전극은 알루미늄, 알루미늄/실리콘/구리 합금 또는 알루미늄/구리 합금인, 반도체 장치.
- 제 9 항에 있어서, 능동 소자들은 트랜지스터들인, 반도체 장치.
- 제 9 항에 있어서, 트랜지스터들은, CMOS, NMOS, PMOS, 및 바이폴라 소자들로 구성된 그룹으로부터 선택된 소자를 형성하는, 반도체 장치.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11568899P | 1999-01-13 | 1999-01-13 | |
| US60/115,688 | 1999-01-13 | ||
| US38715599A | 1999-08-31 | 1999-08-31 | |
| US9/387,155 | 1999-08-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000057748A true KR20000057748A (ko) | 2000-09-25 |
Family
ID=26813456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000001386A KR20000057748A (ko) | 1999-01-13 | 2000-01-12 | 집적 회로 금속-산화물-금속 커패시터 및 반도체 장치 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1020927A1 (ko) |
| JP (1) | JP2000208705A (ko) |
| KR (1) | KR20000057748A (ko) |
| SG (1) | SG109415A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479857B1 (en) * | 2000-03-02 | 2002-11-12 | Lsi Logic Corporation | Capacitor having a tantalum lower electrode and method of forming the same |
| CN103384313B (zh) * | 2012-05-01 | 2017-02-08 | 香港科技大学 | Cmos有源像素图像传感器及其校准方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222469A (ja) * | 1988-03-01 | 1989-09-05 | Fujitsu Ltd | 半導体記憶装置とその製造方法 |
| US5111355A (en) * | 1990-09-13 | 1992-05-05 | National Semiconductor Corp. | High value tantalum oxide capacitor |
| US5406447A (en) * | 1992-01-06 | 1995-04-11 | Nec Corporation | Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film |
| US6040616A (en) * | 1995-06-06 | 2000-03-21 | Lucent Technologies Inc. | Device and method of forming a metal to metal capacitor within an integrated circuit |
| US6143476A (en) * | 1997-12-12 | 2000-11-07 | Applied Materials Inc | Method for high temperature etching of patterned layers using an organic mask stack |
-
2000
- 2000-01-06 EP EP00300059A patent/EP1020927A1/en not_active Withdrawn
- 2000-01-10 SG SG200000094A patent/SG109415A1/en unknown
- 2000-01-12 KR KR1020000001386A patent/KR20000057748A/ko not_active Application Discontinuation
- 2000-01-13 JP JP4534A patent/JP2000208705A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP1020927A1 (en) | 2000-07-19 |
| SG109415A1 (en) | 2005-03-30 |
| JP2000208705A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6103621A (en) | Silicide process for mixed mode product with dual layer capacitor which is protected by a capacitor protective oxide during silicidation of FET device | |
| US7037772B2 (en) | Method of manufacturing an integrated circuit including capacitor with high permittivity capacitor dielectric | |
| CN103383933B (zh) | 半导体器件及其制造方法 | |
| US5614437A (en) | Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors | |
| US6436787B1 (en) | Method of forming crown-type MIM capacitor integrated with the CU damascene process | |
| US20150028450A1 (en) | Integrated circuit device including through-silicon via structure and decoupling capacitor and method of manufacturing the same | |
| US20090121322A1 (en) | Semiconductor chip and semiconductor device | |
| JP4520562B2 (ja) | Ｄｒａｍキャパシタを形成する方法、及びそれにより作製されたキャパシタ | |
| JPH10209375A (ja) | 半導体素子の薄膜キャパシタ製造方法 | |
| US6603166B2 (en) | Frontside contact on silicon-on-insulator substrate | |
| US8049263B2 (en) | Semiconductor device including metal-insulator-metal capacitor and method of manufacturing same | |
| US6239010B1 (en) | Method for manually manufacturing capacitor | |
| TWI763346B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| WO2002061802A9 (en) | Metal-to-metal antifuse structure and fabrication method | |
| KR101496550B1 (ko) | 상호연결 구조물을 형성하는 방법 | |
| JP2008218902A (ja) | 半導体装置およびその製造方法 | |
| JP2807226B2 (ja) | 半導体装置の製造方法 | |
| US11600565B2 (en) | Top via stack | |
| US7130182B2 (en) | Stacked capacitor and method for fabricating same | |
| KR20000057748A (ko) | 집적 회로 금속-산화물-금속 커패시터 및 반도체 장치 | |
| JP2008147300A (ja) | 半導体装置およびその製造方法 | |
| KR20010039853A (ko) | 반도체 웨이퍼 상에 집적 회로 금속 산화 금속 커패시터를 제조하는 방법 및 반도체 소자 제조 방법 | |
| JP2008131023A (ja) | 半導体装置およびその製造方法 | |
| US6417065B1 (en) | Method of fabricating a bottom electrode | |
| US8835292B2 (en) | Method of manufacturing semiconductor devices including replacement metal gate process incorporating a conductive dummy gate layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |