CN100414669C - 半导体薄膜器件及其制造方法和图像显示装置 - Google Patents

半导体薄膜器件及其制造方法和图像显示装置 Download PDF

Info

Publication number
CN100414669C
CN100414669C CNB021405921A CN02140592A CN100414669C CN 100414669 C CN100414669 C CN 100414669C CN B021405921 A CNB021405921 A CN B021405921A CN 02140592 A CN02140592 A CN 02140592A CN 100414669 C CN100414669 C CN 100414669C
Authority
CN
China
Prior art keywords
mentioned
thin film
semiconductive thin
district
film district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021405921A
Other languages
English (en)
Other versions
CN1462059A (zh
Inventor
波多野睦子
山口伸也
芝健夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1462059A publication Critical patent/CN1462059A/zh
Application granted granted Critical
Publication of CN100414669C publication Critical patent/CN100414669C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的课题是在绝缘性基片上控制粒界、粒径和结晶方位。解决方法是使用下述的半导体薄膜器件，其中，在变形点为600度以下的绝缘性的基片上形成的膜厚为200nm以下的半导体薄膜中，具有交替地将缺陷密度比1×1017cm-3小的第1半导体薄膜区和缺陷密度为1×1017cm-3以上的第2半导体薄膜区配置成条状的区域，上述第1半导体薄膜区的宽度比上述第2半导体薄膜区的宽度大。本发明的效果是可得到具有高品质的半导体薄膜的半导体薄膜器件。

Description

半导体薄膜器件及其制造方法和图像显示装置
(一)技术领域
本发明涉及具有半导体薄膜的半导体薄膜器件的制造方法，特别是涉及在用于图像显示装置等中有用的半导体薄膜器件及其制造方法和图像显示装置。
(二)背景技术
使用图10说明现有的利用脉冲激光的扫描进行的非晶硅薄膜的结晶化方法。图10是示出现有的最一般的利用受激准分子脉冲激光进行的结晶化方法。对在基片100上经基底膜101淀积的非晶硅膜102照射由在该基片上的宽度L为约几mm的线状的受激准分子激光构成的激光光束105，每隔1个至几个脉冲移动激光照射位置，对基片整体进行结晶化。在该现有的方法中，以无序的方式发生激光照射时的结晶核。而且，该结晶核的核发生的平均距离在通常的激光退火的条件下为0.5微米或其以下。因而，所得到的多晶硅膜103的粒径为0.5微米以下，而且大小不一致。
在国际专利公开公报WO9745827中，示出了以下的方法。即，如果将图10中示出的激光光束105的宽度L成形为0.5微米以下，一边每隔0.5微米以下移动该形状的激光光束105的位置、一边照射脉冲，则以最初形成的结晶粒为基本核心，在一个方向上进行结晶生长。所谓上述一个方向，指的是横方向、即与膜厚生长垂直的方向。
在特开2000-68520中，示出了以下的方法。即，该方法是通过以条状配置热传导率不同的下层膜作为非晶硅薄膜的基底膜、在照射受激准分子激光进行熔融结晶化时控制结晶核的生成位置的方法。与热传导率低的下层膜相接的温度高的区域的硅区的缺陷少，与热传导率高的下层膜相接的温度低的区域的硅区的缺陷多。
(三)发明内容
在上述现有的方法中，由于结晶生长所需要的时间为100ns以下，故所得到的结晶粒径为1微米以下，粒径的离散性大。此外，晶粒的配向是无序的，缺陷密度大，膜表面的粗糙度(roughness)也大。因而，不可能准确地控制大粒径的多晶硅的生长，或准确地控制粒径或粒界的位置。因此，粒界以无序的方式包含在沟道内。因而，难以提高TFT的器件特性、可靠性、器件间的均匀性。
由于在上述国际专利公开公报WO9745827中公开的技术中必须使光束直径收敛为几个微米以下，故损耗了激光的能量，而且照射激光的光学系统变得复杂。此外，由于激光脉冲间的移动距离为几个微米以下，故使基片整体完成结晶化需要较长的时间，难以实现高生产率、低成本。特别是，该方法不适用于大面积的基片。再者，微小距离的移动容易受到振动的影响，在成品率方面也存在问题。虽然所得到的半导体薄膜在与基片扫描方向对应的方向上引起结晶缺陷，但该粒界的方向性的控制性较差，难以提高TFT的器件特性、均匀性。再者，不能使沟道内成为无粒界的。
另一方面，在特开2000-68520中公开的技术中，虽然能部分地控制结晶核的位置，但难以确保在配置半导体薄膜器件方面充分的面积，不能提高器件性能。
本申请的发明的第1目的在于提供在玻璃等的绝缘体基片上能控制粒界、粒径、结晶方位的、应用降低了在结晶化的过程中产生的膜的粗糙度和结晶缺陷的高品质的半导体薄膜的半导体薄膜器件和图像显示装置。
本申请的发明的第2目的在于提供在玻璃等的绝缘体基片上能减少制造工序数并可容易地应用于大面积基片的、以高的生产率和低价格形成了高品质的半导体薄膜的半导体薄膜器件和图像显示装置的制造方法。
本申请的发明的第3目的在于提供在玻璃等的廉价的绝缘基片上以高性能、高可靠性工作、应用了器件间的均匀性良好的高特性的半导体薄膜器件的图像显示装置。
为了达到上述本发明的目的，本发明应用了以下示出的方法。
在应变点为600度以下的绝缘性基片上形成的膜厚为200nm以下的半导体薄膜中，至少在1个周期中交替地将缺陷密度比1×1017cm-3小的第1半导体薄膜区和缺陷密度为1×1017cm-3以上的第2半导体薄膜区配置成条状，通过使第1半导体薄膜区的宽度比上述第2半导体薄膜区的宽度大，使第1半导体薄膜区的膜厚比第2半导体薄膜区的膜厚薄，可提供作为目标的半导体薄膜器件。具体地说，在第1半导体薄膜区中配置了由经栅绝缘膜形成的栅电极、以规定间隔在上述半导体薄膜区中设置的源、漏和在上述源、漏间形成的沟道区构成的薄膜晶体管，或者至少配置沟道区，在上述第2半导体薄膜区中配置了电源线、接地线、布线等薄膜晶体管的沟道以外的部分。
本发明的制造方法通过下述的步骤来完成：在半导体薄膜上隔开一定的间隔配置多条具有对于激光光束来说成为防止反射膜的膜厚的带状的绝缘膜，将被上述绝缘膜覆盖的区域的激光光束的反射率R2和未被覆盖的区域的反射率R1设定为R2＜R1，而且，将被上述绝缘膜覆盖的区域的宽度设定为比未被覆盖的区域的宽度小，具有一边相对于激光光束使上述基片与上述带状的绝缘膜的长度方向大致平行地移动、一边照射上述激光光束以使第1半导体薄膜区的膜厚比第2半导体薄膜区的膜厚薄的工序。或者，通过下述的步骤来完成：在基片上以一定的间隔交替地配置多条宽度为W1和热传导率为K1的带状的绝缘膜1和宽度为W2和热传导率为K2的带状的绝缘膜2，再将热传导率的大小设定为K2＜K1且W2＜W1，层叠半导体薄膜，具有一边相对于激光光束使上述基片与上述带状的绝缘膜的长度方向大致平行地移动、一边照射上述激光光束以使第1半导体薄膜区的膜厚比第2半导体薄膜区的膜厚薄的工序。
再者，以自对准的工艺制造的背栅型或双栅型结构的半导体薄膜器件是达到上述目的有效的手段。
(四)附图说明
图1是本发明的半导体薄膜器件的概念图。
图2是制造第1实施例的半导体薄膜器件用的概念图。
图3是制造第2实施例的半导体薄膜器件用的概念图。
图4是制造第3实施例的半导体薄膜器件用的剖面图。
图5是说明本发明的半导体薄膜器件的制造方法用的剖面图。
图6是制造第4实施例的半导体薄膜器件用的剖面图。
图7是说明本发明的半导体薄膜器件的制造方法用的剖面图。
图8是本发明的图像显示装置的结构图。
图9是本发明的半导体薄膜器件的布局图。
图10是示出现有激光光束照射实例的斜视图。
(五)具体实施方式
以下，一边参照附图，一边说明本发明的实施例的半导体薄膜、半导体薄膜器件及其制造方法。
图1是说明半导体薄膜器件用的图。图1(a)是半导体薄膜的平面图。在应变点为600度以下的绝缘性基片100上形成的膜厚为200nm以下的半导体薄膜中，至少在1个周期以上交替地将缺陷密度比1×1017cm-3小的第1半导体薄膜区11和缺陷密度为1×1017cm-3以上的第2半导体薄膜区10配置成条状，第1半导体薄膜区11的宽度比第2半导体薄膜区10的宽度大。区域10对于区域11的缺陷密度的比为2以上。可利用图1(b)示出的原理得到这样的半导体薄膜。在对半导体薄膜102照射激光光束105来进行熔融结晶化的情况下，虽然一边使基片100相对于激光光束105相对地扫描一边进行照射，但在与扫描方向垂直的方向上，在半导体薄膜102中形成温度分布。在图中，高温区域12和低温区域13相当于温度分布。由此，由于低温区域13的凝固时间比高温区域12的凝固时间短，故从低温区域13开始进行结晶化，在箭头的方向上生长。此时，结晶粒界被移出到较晚地开始结晶化的高温区域12中。因而，在低温区域中形成缺陷密度比1×1017cm-3小的第1半导体薄膜区11，在高温区域中形成缺陷密度为1×1017cm-3以上的第2半导体薄膜区10，区域10对于区域11的缺陷密度的比为2以上，可交替地配置成条状。可根据激光的脉冲宽度和基片扫描速度来控制条状的长度。即，在1次扫描中可形成1μm以上至1m以下的长度的低缺陷高品质的半导体区。第1半导体区的宽度最好比栅宽大，为5μm以上。另一方面，第2半导体区的宽度越窄越好。在能以这种方式在半导体薄膜的平面内对含有低密度缺陷的区域和含有高密度缺陷的区域进行位置控制来形成的情况下，如图1(c)中所示，在薄膜晶体管400的布局中产生了限制。即，如果不在高密度缺陷区域中配置晶体管的沟道，则可得到高性能的半导体薄膜器件。401是沟道配置禁止区，在该区域中配置晶体管间的布线、电源线、接地线。在作为低密度缺陷区域的第1半导体区中，配置薄膜晶体管的沟道。通过形成激光光束的强度分布，可得到半导体薄膜内的温度分布。再者，可利用以下的实施例1至4中示出的方法来实现。
<实施例1>
图2是说明本发明的实施例1的半导体薄膜器件用的图。图2(a)(b)是示出了说明本申请的发明的第1实施例的半导体薄膜的制造方法用的工序的平面图。(c)是半导体薄膜的平面图。(d)是本申请的发明中使用的装置的概念图。
如图2(a)中所示，在绝缘性基片100上经下层膜101形成的非晶质或多晶构成的半导体薄膜上，隔开一定的间隔配置多条具有对于激光光束来说成为防止反射膜的膜厚的带状的绝缘膜130，将被上述绝缘膜覆盖的区域的激光光束的反射率R2和未被覆盖的区域的反射率R1设定为R2＜R1。希望将被上述绝缘膜覆盖的区域的宽度设定为比未被覆盖的区域的宽度小。一边相对于激光光束使上述基片与上述带状的防止反射膜的长度方向平行地移动、一边照射上述激光光束。希望激光的脉冲宽度为1μs以上。可在基片扫描中任意地变更激光脉冲宽度。被防止反射膜130覆盖的半导体区与未被覆盖的区域相比，其温度变高，引起结晶生长。如图2(b)中所示，可形成高密度缺陷区107和低密度缺陷区106。
如图2(c)中所示，配置了防止反射膜130的半导体区成为含有高密度缺陷的半导体区，反射率大的区域成为含有低密度缺陷的半导体区。这样，通过将对于激光光束的反射率不同的膜构图为条状，可对结晶性高的区域和低的区域进行位置控制来配置。
图2(d)是对图2中示出的绝缘性基片100上形成的非晶质或多晶的半导体薄膜照射激光光束、对半导体薄膜进行熔融再结晶化以形成半导体薄膜器件用的制造装置。该装置具备EO调制器201；偏振片202；由驱动器203构成的对激光光束的脉冲宽度和时间依存的形状和间隔进行调制的装置；光束整形单元204，利用由多个透镜构成的光学系统或衍射光学元件将从振荡源射出的激光光束的剖面整形为适当的形状；起到扫描功能的反射镜208；使激光光束成像的成像透镜系统207；以及与激光光束的照射同步地以规定的间距移动绝缘性基片205的装置。可从外部控制激光光束的脉冲宽度、时间依存的形状和脉冲间隔。也可在基片扫描中进行该控制。通过与激光光束的照射同步地以规定的速度移动绝缘性基片206或反射镜208，可使所希望的区域结晶化。希望激光的脉冲宽度为1μs以上。能以任意的位置、间隔形成任意大小的结晶区域。
根据本实施例，可在玻璃等的绝缘性基片上控制粒界、粒径和结晶方位，可形成降低了在结晶化的过程中产生的膜的粗糙度和结晶缺陷的高品质的半导体薄膜。低密度缺陷区106相对于基片100来说其主取向为{110}，而且，与连结上述源区152和漏区151的方向大致垂直的面的主取向为{100}。此外，构成沟道区108的多个结晶粒与结晶粒间由旋转角为75度以下的小倾角粒界构成。再者，沟道区12的表面凹凸比20nm小，其内部的拉伸应力为109dyn/cm2以上，所包含的结晶缺陷密度比1017cm-3小。此外，在包含沟道区12的该半导体层整体中包含的金属元素为1019cm-3以下。此外，在本实施例中，可减少制造工序数，可容易地应用于大面积基片，能以高的生产率和低价格形成高品质的半导体薄膜。再者，如果将在本实施例中示出的半导体薄膜应用于MIS型场效应晶体管，则场效应迁移率为约300cm2/V·s以上，可将阈值电压的离散性抑制为±0.2V以下，可得到以高性能、高可靠性工作的、器件间的均匀性良好的半导体薄膜器件。
<实施例2>
图3是说明本发明的实施例1的半导体薄膜器件用的图。图3(a)(b)是说明本申请的发明的第1实施例的半导体薄膜的制造方法用的剖面图。(c)是半导体薄膜的平面图。
如图3(a)中所示，在基片100上以一定的间隔交替地配置多条宽度为W1和热传导率为K1的带状的薄膜132和宽度为W2和热传导率为K2的带状的薄膜131。再将热传导率的大小设定为K2＜K1且W2＜W1。在形成了半导体薄膜102后，一边相对于激光光束105使上述基片100与上述带状的下层薄膜的长度方向平行地移动、一边照射激光光束105。希望激光的脉冲宽度为1μs以上。与热传导率高的下层膜132相接的半导体区的温度比与热传导率低的下层膜131相接的半导体区的温度低，从该处生长结晶，将结晶缺陷移出到与热传导率低的下层膜131相接且温度高的半导体区中。如图3(b)中所示，可形成高密度缺陷区107和低密度缺陷区106。
如图3(a)中所示，与热传导率低的下层膜131相接的半导体区成为含有高密度缺陷的半导体区，与热传导率高的下层膜132相接的半导体区成为含有低密度缺陷的半导体区。这样，通过将热传导率不同的膜构图为条状，可对结晶性好的区域和差的区域进行位置控制来配置。
根据本实施例，可在玻璃等的绝缘性基片上控制粒界、粒径和结晶方位，可形成降低了在结晶化的过程中产生的膜的粗糙度和结晶缺陷的高品质的半导体薄膜。低密度缺陷区106相对于基片100来说其主取向为{110}，而且，与连结上述源区152和漏区151的方向大致垂直的面的主取向为{100}。此外，构成沟道区108的多个结晶粒与结晶粒间由旋转角为75度以下的小倾角粒界构成。再者，沟道区12的表面凹凸比20nm小，其内部的拉伸应力为109dyn/cm2以上，所包含的结晶缺陷密度比1017cm-3小。此外，在包含沟道区12的该半导体层整体中包含的金属元素为1019cm-3以下。此外，在本实施例中，可减少制造工序数，可容易地应用于大面积基片，能以高的生产率和低价格形成高品质的半导体薄膜。再者，如果将在本实施例中示出的半导体薄膜应用于MIS型场效应晶体管，则场效应迁移率为约300cm2/V·s以上，可将阈值电压的离散性抑制为±0.2V以下，可得到以高性能、高可靠性工作的、器件间的均匀性良好的半导体薄膜器件。
<实施例3>
图4、5是说明本发明的实施例3的半导体薄膜器件用的图。图4是第3实施例的半导体薄膜器件的剖面图，图5是说明本申请的发明的半导体薄膜器件的制造方法用的剖面图。该半导体器件的结构是相对于沟道在基片一侧形成了栅的反交错(stagger)结构。在透明的未退火的玻璃等的非晶质基片100上经由SiN/SiO2这2层构成的基底层101设置底栅电极110，再经由SiO2构成的栅绝缘膜111，由沟道108、漏区151和源区152构成Si半导体薄膜，由该Si半导体薄膜构成半导体器件。作为底栅电极110的材料，可从其热传导率比基底层101和基片100的热传导率高的材料、具体地说，是热传导率比1W/ms大的材料中选择。Al、Cr、Tn、Ti、W、Mo等的金属及其合金或导电性好的多晶硅是所希望的。通过在半导体薄膜的下部配置这样的材料的底栅电极110，在激光结晶化中形成温度分布。即，由于在底栅电极110上的半导体区的温度比除此以外的半导体区的温度高，故以自对准的方式形成低缺陷密度的结晶区。因而，在结晶化时结晶缺陷被移出到源区152、漏区151中，在沟道区108中形成低缺陷、高品质的Si薄膜。
按照图5说明制造方法。如图5(a)中所示，利用溅射法在非晶质基片100上经由利用PECVD成膜的SiN/SiO2这2层构成的基底层101形成Al合金，制造底栅电极110。其次，在利用PECVD以膜厚为50nm形成了由SiO2构成的栅绝缘膜111后(图5(b))，利用PECVD法对膜厚为100nm的非晶质Si薄膜102进行成膜(图5(c))。对准备好该状态的基片照射上述的激光105(图5(d))。使用图2(d)中示出的装置进行了结晶化。基片100的扫描方向与垂直于纸面的方向相对应。希望激光的脉冲宽度为1μs以上。由于底栅电极110的热传导率高，故处于其上的半导体层的温度比其它区域的温度高，从该处开始结晶化，将结晶缺陷移出到高温区域中。由此，如图5(e)中所示，形成含有高密度缺陷的半导体区107和含有低密度缺陷的半导体区106。其次，如图5(f)中所示，在半导体薄膜的表面上涂敷了正型抗蚀剂后，通过从基片背面一侧照射光刻的光(图中的箭头)，复制以底栅电极110为掩模的形状，形成抗蚀剂150。如果以该抗蚀剂150为掩模进行杂质的离子注入，则相对于栅电极110以自对准的方式形成源区152、漏区151(图5(g))。利用以上的工序，可制造图5(h)中示出的反交错结构的半导体薄膜器件。
图4中的半导体薄膜器件的沟道区108的半导体薄膜相对于基片100，其主取向为{110}，而且，与连结上述源区152和漏区151的方向大致垂直的面的主取向为{100}。此外，构成沟道区108的多个结晶粒与结晶粒间由旋转角为75度以下的小倾角粒界构成。再者，沟道区12的表面凹凸比20nm小，其内部的拉伸应力为109dyn/cm2以上，所包含的结晶缺陷密度比1017cm-3小。此外，在包含沟道区108的该半导体层整体中包含的金属元素为1019cm-3以下。
根据本实施例，在玻璃等的绝缘体基片上，可相对于栅以自对准的方式在沟道区中形成低密度缺陷的半导体薄膜。此外，在本实施例中，可减少制造工序数，可容易地应用于大面积基片，能以高的生产率和低价格形成高品质的半导体薄膜。再者，如果将在本实施例中示出的半导体薄膜应用于MIS型场效应晶体管，则场效应迁移率为约300cm2/V·s以上，可将阈值电压的离散性抑制为±0.2V以下。即，按照本实施例，可得到以高性能、高可靠性工作的、器件间的均匀性良好的半导体薄膜器件。
<实施例4>
图6、7是说明本发明的实施例4的半导体薄膜器件用的图。图6是第4实施例的半导体薄膜器件的剖面图，图7是说明本申请的发明的半导体薄膜器件的制造方法用的剖面图。该半导体器件的结构是由相对于沟道在基片一侧形成的底栅电极110和在沟道上形成的顶栅电极109构成的双栅型结构的半导体薄膜器件。在透明的未退火的玻璃等的非晶质基片100上经由SiN/SiO2这2层构成的基底层101设置底栅电极110，再经由SiO2构成的第1栅绝缘膜111，设置由沟道108、漏区151和源区152构成的Si半导体薄膜，再在其上经第2栅绝缘膜115在沟道区108上连接了顶栅电极109。作为底栅电极110的材料，可从其热传导率比基底层101和基片100的热传导率高的材料、具体地说，是热传导率比1W/ms大的材料中选择。Al、Cr、Tn、Ti、W、Mo等的金属及其合金或导电性好的多晶硅是所希望的。通过在半导体薄膜的下部配置这样的材料的底栅电极110，在激光结晶化中形成温度分布。即，由于在底栅电极110上的半导体区的温度比除此以外的半导体区的温度低，故以自对准的方式形成低缺陷密度的结晶区。因而，在结晶化时结晶缺陷被移出到源区152、漏区151中，在沟道区108中形成低缺陷、高品质的Si薄膜。为了提高晶体管特性的性能和可靠性，双栅型结构是有效的。特别是，利用一方的栅可控制阈值电压。
按照图7说明制造方法。用在第3实施例中使用图5已说明的同样的工序中的图7(a)至(e)的步骤，构成相对于底栅电极110以自对准的方式形成的含有高密度缺陷的半导体区107和含有低密度缺陷的半导体区106。其次，如图7(f)(h)中所示，在对第2栅绝缘膜115进行了成膜后，在涂敷了负型的抗蚀剂后，通过从基片背面一侧照射光刻的光(图中的箭头)，复制以底栅电极110为掩模的形状，形成抗蚀剂140。其次，如图7(i)中所示，在抗蚀剂上对顶栅电极109的材料进行成膜，利用剥离(lift-off)工艺，除去抗蚀剂上的膜。由此，可实现相对于底栅电极110以自对准的方式形成顶栅电极109的结构。再者，如果以顶栅电极109为掩模进行杂质的离子注入，则相对于顶栅电极109以自对准的方式形成源区152、漏区151(图7(i))。利用以上的工序，可制造具备顶栅和底栅这两者的双栅型结构的半导体薄膜器件。
图6中的半导体薄膜器件的沟道区108的半导体薄膜相对于基片100的表面其主取向为{110}，而且，与连结上述源区152和漏区151的方向大致垂直的面的主取向为{100}。此外，构成沟道区108的多个结晶粒与结晶粒间由旋转角为75度以下的小倾角粒界构成。再者，沟道区12的表面凹凸比20nm小，其内部的拉伸应力为109dyn/cm2以上，所包含的结晶缺陷密度比1017cm-3小。此外，在包含沟道区108的该半导体层整体中包含的金属元素为1019cm-3以下。
根据本实施例，在玻璃等的绝缘体基片上，可相对于栅以自对准的方式在沟道区中形成低密度缺陷的半导体薄膜。此外，在本实施例中，可减少制造工序数，可容易地应用于大面积基片，能以高的生产率和低价格形成高品质的半导体薄膜。再者，本实施例中示出的MIS型场效应晶体管的场效应迁移率为约300cm2/V·s以上，可将阈值电压的离散性抑制为±0.2V以下。即，按照本实施例，可得到以高性能、高可靠性工作的、器件间的均匀性良好的半导体薄膜器件。
图8是与本申请的发明有关的图像显示装置的结构图。该装置设置在玻璃上，由下述部分构成：显示像素区300；在其周边配置的译码电路301；微处理器单元307；存储器单元308；通信单元306；作为信号线的驱动器的信号电极线移位寄存器电路302；信号电极线缓冲电路303；作为扫描侧的驱动器的扫描电极线移位寄存器电路304；以及扫描电极线缓冲电路305。上述部分分别由实施例1至4中示出的薄膜晶体管构成。将实施例1至4中示出的半导体区配置成低密度缺陷的半导体区和高密度缺陷的半导体区。因而，在构成电路的情况下，在低密度缺陷区中配置半导体薄膜器件的沟道区，在高密度缺陷区中配置布线等。在作为高密度缺陷区的沟道配置禁止区401中配置沟道。因而，图8中示出的各自的电路的布局在方向、排列的方法方面具有特征。例如，由于信号电极线缓冲电路303需要大电流，故必须用栅宽大的晶体管来构成。因此，晶体管的布局如图9(b)中所示，为了避开沟道配置禁止区401，将沟道宽度分割为多个。由此，沟道只由高品质的Si薄膜来构成，可构成高性能、高可靠性的电路。构成信号线的驱动器的信号电极线移位寄存器电路302和信号电极线缓冲电路303，如图9(a)中所示，在沟道配置禁止区401之间配置薄膜晶体管400，连结源与漏的方向与沟道配置禁止区401平行。另一方面，关于作为扫描侧的驱动器的扫描电极线移位寄存器电路304和扫描电极线缓冲电路305，虽然在沟道配置禁止区401之间配置薄膜晶体管400，但连结源与漏的方向与沟道配置禁止区401垂直。
再有，上述记载的半导体薄膜中的结晶缺陷数是由电特性或电子自旋共振(ESR)得到的不成对电子的定量的评价定义的值。
以上的4个实施例中示出的含有低密度缺陷的半导体区106、10和构成半导体薄膜器件的沟道区的半导体薄膜作为满足下述的条件的区域来定义。
·半导体单膜的空穴迁移率为50cm2/V·s以上、700cm2/V·s以下。
·半导体单膜的热传导率具有温度依存性，在某个温度处，显示出最大值。如果温度上升，则热传导率在一端上升，显示出最大值为50W/mK以上、100W/mK以下的值。在高温区域中，热传导率伴随温度上升而下降。热传导率是利用3欧米伽方法等进行评价、定义的值。
·由半导体薄膜的拉曼(raman)散射分光进行评价、定义的拉曼偏移为512cm-1以上、518cm-1以下。
·半导体膜的Al原子的浓度为1×1015以上、5×1018cm-2以下。再有，元素的浓度是利用SIMS(2次离子分析方法)检测的值。
·半导体膜的结晶粒界的∑值的分布中，在∑11中具有最大值，以高斯型方式分布。再有，∑值是利用电子线衍射法或EBSP(电子背散射衍射图形)法检测的值。
·半导体膜的光学常数的特征在于处于满足下述的条件的区域中。波长500nm的折射率n为2.0以上、4.0以下，而且，衰减系数k为0.3以上、1以下。再者，波长300nm的折射率n为3.0以上、4.0以下，而且，衰减系数k为3.5以上、4以下。再有，光学常数是利用分光椭圆计检测的值。
按照本发明，具有下述效果：能在玻璃等的绝缘性基片上控制粒界、粒径和结晶方位，可得到具有降低了在结晶化的过程中产生的膜的粗糙度和结晶缺陷的高品质的半导体薄膜的半导体薄膜器件和图像显示装置。

Claims (18)

1. 一种半导体薄膜器件，其特征在于：
在应变点为600度以下的绝缘基片上形成的膜厚为200nm以下的半导体薄膜中，具有交替地将缺陷密度小于1×1017cm-3的第1半导体薄膜区和缺陷密度为1×1017cm-3以上的第2半导体薄膜区配置成条状的区域，上述第1半导体薄膜区的宽度比上述第2半导体薄膜区的宽度大，上述第1半导体薄膜区的膜厚比上述第2半导体薄膜区的膜厚薄。
2. 如权利要求1所述的半导体薄膜器件，其特征在于：
上述第1半导体薄膜区相对于上述基片表面，具有{110}的主取向，相对于与上述基片和上述条状区为大致垂直的面，具有{100}的主取向。
3. 如权利要求1所述的半导体薄膜器件，其特征在于：
在上述第1半导体薄膜区中配置了隔着栅绝缘膜而形成的栅电极、以规定间隔在上述第1半导体薄膜区中设置的源、漏和在该源、漏间形成的沟道区构成的薄膜晶体管，在上述第2半导体薄膜区中配置了上述沟道以外的电源线、接地线等其它的布线。
4. 一种半导体薄膜器件的制造方法，所述半导体薄膜器件在应变点为600度以下的绝缘基片上形成有膜厚为200nm以下的半导体薄膜，该半导体薄膜具有交替地将缺陷密度小于1×1017cm-3的第1半导体薄膜区和缺陷密度为1×1017cm-3以上的第2半导体薄膜区配置成条状的区域，上述第1半导体薄膜区的宽度比上述第2半导体薄膜区的宽度大，上述第1半导体薄膜区的膜厚比上述第2半导体薄膜区的膜厚薄，其特征在于包括以下工序：
在上述基片上形成半导体薄膜；
在上述半导体薄膜上隔开大致一定的间距配置多条具有成为对于激光束的防止反射膜的膜厚的带状的绝缘膜；
将成为上述第1半导体薄膜区的未被上述绝缘膜所覆盖的区域的反射率R1和成为上述第2半导体薄膜的被上述绝缘膜所覆盖的区域的反射率R2设定为R2＜R1，并使上述第2半导体薄膜区的宽度小于上述第1半导体薄膜区的宽度；和
利用激光退火使上述半导体薄膜结晶化，一边使上述基片沿与上述带状的绝缘膜的长度方向大致平行的方向相对于上述激光束移动、一边照射上述激光束从而使上述第2半导体薄膜区的厚度大于上述第1半导体薄膜区的厚度。
5. 如权利要求4所述的半导体薄膜器件的制造方法，其特征在于：
上述激光退火的激光的脉冲宽度为1μs以上。
6. 如权利要求4所述的半导体薄膜器件的制造方法，其特征在于：
上述反射率R1的区域与缺陷密度小于1×1017cm-3的第1半导体薄膜区相对应，上述反射率R2的区域与缺陷密度为1×1017cm-3以上的第2半导体薄膜区相对应，在上述反射率R1的区域中配置了薄膜晶体管，在上述反射率R2的区域中配置了薄膜晶体管的沟道以外的电源布线、接地线等其它布线。
7. 如权利要求4所述的半导体薄膜器件的制造方法，其特征在于，还包括下述工序：
在上述基片上以一定的间隔交替地配置多条宽度W1和热传导率K1的带状的第1下层膜和宽度W2和热传导率K2的带状的第2下层膜；
将热传导率的大小设定为K2＜K1，将宽度设定为W2＜W1；
层叠半导体薄膜；以及
一边相对于激光光束使上述基片与上述热传导率不同的带状的下层膜的长度方向平行地移动、一边照射上述激光光束。
8. 如权利要求7所述的半导体薄膜器件的制造方法，其特征在于：
上述热传导率K1的区域与缺陷密度小于1×1017cm-3的第1半导体薄膜区相对应，上述热传导率K2的区域与缺陷密度为1×1017cm-3以上的第2半导体薄膜区相对应，在上述热传导率K1的区域中配置了薄膜晶体管，在上述热传导率K2的区域中配置了薄膜晶体管的沟道以外的电源布线、接地线等其它布线。
9. 如权利要求4所述的半导体薄膜器件的制造方法，其特征在于，
上述激光束的长度方向的能量强度的分布图形中包括在平面上交替地配置的光强度相对较强的部分和光强度相对较弱的部分，上述激光束的能量分布是在与结晶生长方向垂直的方向上配置的；
在上述激光退火工序中，一边使上述基片沿与上述激光束的长度方向垂直的方向相对于上述激光束移动、一边照射上述激光束。
10. 如权利要求9所述的半导体薄膜器件的制造方法，其特征在于：
上述激光退火的激光的脉冲宽度为1μs以上。
11. 如权利要求9所述的半导体薄膜器件的制造方法，其特征在于：
上述激光光束的能量强度弱的区域与缺陷密度小于1×1017cm-3的第1半导体薄膜区相对应，上述激光光束的能量强度强的区域与缺陷密度为1×1017cm-3以上的第2半导体薄膜区相对应，在上述激光光束的能量强度弱的区域中配置了薄膜晶体管，在上述激光光束的能量强度强的区域中配置了薄膜晶体管的沟道以外的电源布线、接地线等其它布线。
12. 一种半导体薄膜器件的制造方法，所述半导体薄膜器件在应变点为600度以下的绝缘基片上形成有膜厚为200nm以下的半导体薄膜，该半导体薄膜具有交替地将缺陷密度小于1×1017cm-3的第1半导体薄膜区和缺陷密度为1×1017cm-3以上的第2半导体薄膜区配置成条状的区域，上述第1半导体薄膜区的宽度比上述第2半导体薄膜区的宽度大，上述第1半导体薄膜区的膜厚比上述第2半导体薄膜区的膜厚薄，在上述基片上设置有底栅，且上述第1半导体薄膜区配置在上述底栅上，包括以下工序：
形成上述底栅、栅绝缘膜和半导体薄膜；
对应于上述底栅以自对准的方式配置源、漏区；
其特征在于：利用激光退火使上述半导体薄膜结晶化从而使上述第2半导体薄膜区的厚度大于上述第1半导体薄膜区的厚度；
以上述底栅为掩模从上述基片背面进行曝光来对抗蚀剂进行构图；和
以上述刻蚀剂为掩模进行离子注入。
13. 如权利要求12所述的半导体薄膜器件的制造方法，其特征在于：
上述激光退火的激光的脉冲宽度为1μs以上。
14. 一种半导体薄膜器件的制造方法，所述半导体薄膜器件在应变点为600度以下的绝缘基片上形成有膜厚为200nm以下的半导体薄膜，该半导体薄膜具有交替地将缺陷密度小于1×1017cm-3的第1半导体薄膜区和缺陷密度为1×1017cm-3以上的第2半导体薄膜区配置成条状的区域，上述第1半导体薄膜区的宽度比上述第2半导体薄膜区的宽度大，上述第1半导体薄膜区的膜厚比上述第2半导体薄膜区的膜厚薄，在上述基片上设置有底栅，且上述第1半导体薄膜区配置在上述底栅上，包括以下工序：
形成上述底栅、栅绝缘膜和半导体薄膜；
对应于上述底栅以自对准的方式配置源、漏区，并隔着上述第1半导体薄膜区在上述底栅的正上方自对准地形成顶栅；
其特征在于：利用激光退火使上述半导体薄膜结晶化从而使上述第2半导体薄膜区的厚度大于上述第1半导体薄膜区的厚度；
以上述底栅为掩模从上述基片背面进行曝光来对抗蚀剂进行构图；
以上述刻蚀剂为掩模进行离子注入；
形成第2栅绝缘膜，然后以上述底栅为掩模从上述基片背面进行曝光来对抗蚀剂进行构图来形成顶栅。
15. 如权利要求14所述的半导体薄膜器件的制造方法，其特征在于：
上述激光退火的激光的脉冲宽度为1μs以上。
16. 一种图像显示装置，其特征在于：
在应变点为600度以下的绝缘性基片上形成的膜厚为200nm以下的半导体薄膜中，具有交替地将缺陷密度小于1×1017cm-3的第1半导体薄膜区和缺陷密度为1×1017cm-3以上的第2半导体薄膜区配置成条状的区域，上述第1半导体薄膜区的宽度比上述第2半导体薄膜区的宽度大，上述第1半导体薄膜区的膜厚比上述第2半导体薄膜区的膜厚薄。
17. 如权利要求16所述的图像显示装置，其特征在于：
上述第1半导体薄膜区相对于上述基片表面，具有{110}的主取向，相对于与上述基片和上述条状区为大致垂直的面，具有{100}的主取向。
18. 如权利要求16所述的图像显示装置，其特征在于：
在上述第1半导体薄膜区中配置了隔着栅绝缘膜而形成的栅电极、以规定间隔在上述第1半导体薄膜区中设置的源、漏和在该源、漏间形成的沟道区构成的薄膜晶体管，在上述第2半导体薄膜区中配置了上述沟道以外的电源线、接地线等其它的布线。
CNB021405921A 2001-12-03 2002-07-10 半导体薄膜器件及其制造方法和图像显示装置 Expired - Fee Related CN100414669C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP368078/2001 2001-12-03
JP2001368078A JP2003168645A (ja) 2001-12-03 2001-12-03 半導体薄膜装置、その製造方法及び画像表示装置

Publications (2)

Publication Number Publication Date
CN1462059A CN1462059A (zh) 2003-12-17
CN100414669C true CN100414669C (zh) 2008-08-27

Family

ID=19177721

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021405921A Expired - Fee Related CN100414669C (zh) 2001-12-03 2002-07-10 半导体薄膜器件及其制造方法和图像显示装置

Country Status (5)

Country Link
US (2) US6872977B2 (zh)
JP (1) JP2003168645A (zh)
KR (1) KR100918337B1 (zh)
CN (1) CN100414669C (zh)
TW (1) TW544939B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
JP4116465B2 (ja) 2003-02-20 2008-07-09 株式会社日立製作所 パネル型表示装置とその製造方法および製造装置
JP4326477B2 (ja) * 2003-05-14 2009-09-09 シャープ株式会社 半導体薄膜の結晶化方法
JP4165305B2 (ja) * 2003-06-10 2008-10-15 ソニー株式会社 結晶質半導体材料の製造方法および半導体装置の製造方法
US6913649B2 (en) * 2003-06-23 2005-07-05 Sharp Laboratories Of America, Inc. System and method for forming single-crystal domains using crystal seeds
JP4942959B2 (ja) * 2004-07-30 2012-05-30 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法
JP2006100661A (ja) * 2004-09-30 2006-04-13 Sony Corp 薄膜半導体装置の製造方法
US9732416B1 (en) 2007-04-18 2017-08-15 Novellus Systems, Inc. Wafer chuck with aerodynamic design for turbulence reduction
KR20110059724A (ko) 2008-08-26 2011-06-03 어플라이드 머티어리얼스, 인코포레이티드 레이저 재료 제거 방법 및 장치
US8419964B2 (en) * 2008-08-27 2013-04-16 Novellus Systems, Inc. Apparatus and method for edge bevel removal of copper from silicon wafers
US8172646B2 (en) * 2009-02-27 2012-05-08 Novellus Systems, Inc. Magnetically actuated chuck for edge bevel removal
JP5500907B2 (ja) * 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
WO2011041267A2 (en) * 2009-09-29 2011-04-07 Applied Materials, Inc. Laser system for processing solar wafers in a carrier
CN107403840B (zh) * 2012-05-10 2021-05-11 株式会社半导体能源研究所 半导体装置
US9881788B2 (en) 2014-05-22 2018-01-30 Lam Research Corporation Back side deposition apparatus and applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058845A (ja) * 1998-08-12 2000-02-25 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔ装置およびその製造方法
US6087679A (en) * 1997-07-23 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
EP1049144A1 (en) * 1997-12-17 2000-11-02 Matsushita Electronics Corporation Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JP2008017335A (ja) * 2006-07-07 2008-01-24 Yamaha Corp Ｄ級増幅器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142120A (ja) * 1984-08-02 1986-02-28 Agency Of Ind Science & Technol レ−ザ光照射装置
JPS6236809A (ja) * 1985-08-10 1987-02-17 Fujitsu Ltd 単結晶成長方法
JPS62179112A (ja) * 1986-01-31 1987-08-06 Nec Corp Ｓｏｉ構造形成方法
JPS636828A (ja) * 1986-06-26 1988-01-12 Agency Of Ind Science & Technol 単結晶半導体薄膜の製造方法
JPH01261291A (ja) * 1988-04-13 1989-10-18 Agency Of Ind Science & Technol レーザアニール方法
JPH0513442A (ja) * 1991-07-03 1993-01-22 Ricoh Co Ltd 半導体基板
JPH0645355A (ja) * 1992-03-25 1994-02-18 Nec Corp 薄膜トランジスタの製造方法
JPH0697073A (ja) * 1992-09-11 1994-04-08 A G Technol Kk 多結晶シリコン層の形成方法及びそれを用いた多結晶シリコン薄膜トランジスタ
JP3637069B2 (ja) * 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07249591A (ja) 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JPH07335547A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2826982B2 (ja) * 1994-07-07 1998-11-18 エルジイ・セミコン・カンパニイ・リミテッド 結晶化方法及びこれを用いた薄膜トランジスタの製造方法
JP3545104B2 (ja) * 1994-10-17 2004-07-21 株式会社半導体エネルギー研究所 薄膜半導体の作製方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
JPH08288520A (ja) * 1995-04-20 1996-11-01 A G Technol Kk アクティブマトリックス基板の製造方法
JPH09237767A (ja) * 1996-02-29 1997-09-09 Sharp Corp 半導体装置の製造方法
JP3204986B2 (ja) 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP3734580B2 (ja) * 1996-10-30 2006-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000068520A (ja) * 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP4307635B2 (ja) * 1999-06-22 2009-08-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100352022C (zh) * 1999-12-10 2007-11-28 株式会社半导体能源研究所 半导体器件及其制造方法
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US6746901B2 (en) 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
US6489222B2 (en) 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087679A (en) * 1997-07-23 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
EP1049144A1 (en) * 1997-12-17 2000-11-02 Matsushita Electronics Corporation Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JP2000058845A (ja) * 1998-08-12 2000-02-25 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔ装置およびその製造方法
JP2008017335A (ja) * 2006-07-07 2008-01-24 Yamaha Corp Ｄ級増幅器

Also Published As

Publication number Publication date
KR100918337B1 (ko) 2009-09-22
CN1462059A (zh) 2003-12-17
KR20030047678A (ko) 2003-06-18
US20030104662A1 (en) 2003-06-05
JP2003168645A (ja) 2003-06-13
TW544939B (en) 2003-08-01
US6872977B2 (en) 2005-03-29
US7569439B2 (en) 2009-08-04
US20050127361A1 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
CN100414669C (zh) 半导体薄膜器件及其制造方法和图像显示装置
CN100409409C (zh) 半导体器件及其制造方法
KR100998777B1 (ko) 액티브 매트릭스 기판의 제조 방법 및 이것을 이용한 화상표시 장치
KR20010033202A (ko) 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법
US7153359B2 (en) Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
US20040192013A1 (en) Method for fabricating single crystal silicon film
US6452213B1 (en) Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same
US20060189052A1 (en) Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same
KR100577795B1 (ko) 다결정 실리콘막 형성방법
US6847069B2 (en) Thin-film semiconductor device, manufacturing method of the same and image display apparatus
US6025217A (en) Method of forming polycrystalline semiconductor thin film
KR100697497B1 (ko) 반도체 장치 및 그의 제조 방법
CN101038868B (zh) 结晶半导体薄膜的方法
US7803699B2 (en) Polysilicon thin film transistor and method of fabricating the same
KR100706136B1 (ko) 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치
JP2004179195A (ja) 半導体薄膜、半導体薄膜の形成方法、半導体装置およびディスプレイ装置。
CN100573886C (zh) 显示装置
CN100444321C (zh) 半导体薄膜的制造方法及图像显示装置
KR100803867B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
JP4278013B2 (ja) 薄膜素子の製造方法
KR100260697B1 (ko) 반도체 장치 및 그 제조 방법
CN101299412B (zh) 半导体器件及其制造方法
JP2005210019A (ja) 結晶質半導体膜の製造方法および結晶質半導体膜
JP2004140175A (ja) 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法
JP2004311488A (ja) 結晶質半導体薄膜の製造方法及びその方法により製造された結晶質半導体薄膜、並びに、その結晶質半導体薄膜を備えた半導体装置及びディスプレイ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI DISPLAY CO., LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20101012

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: CHIBA PREFECTURE, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20101012

Address after: Chiba County, Japan

Patentee after: Hitachi Displays, Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111130

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

TR01 Transfer of patent right

Effective date of registration: 20111130

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20031217

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Semiconductor film device and its manufacturing method and image displaying device

Granted publication date: 20080827

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080827

Termination date: 20190710

CF01 Termination of patent right due to non-payment of annual fee