CN100392148C - 用单晶片低压cvd淀积氧化硅和氮氧化物的方法 - Google Patents

用单晶片低压cvd淀积氧化硅和氮氧化物的方法 Download PDF

Info

Publication number
CN100392148C
CN100392148C CNB028261704A CN02826170A CN100392148C CN 100392148 C CN100392148 C CN 100392148C CN B028261704 A CNB028261704 A CN B028261704A CN 02826170 A CN02826170 A CN 02826170A CN 100392148 C CN100392148 C CN 100392148C
Authority
CN
China
Prior art keywords
source gas
gas
chamber
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028261704A
Other languages
English (en)
Other versions
CN1650043A (zh
Inventor
J·A·苏布拉默尼
横田义高
R·S·耶尔
L·罗
A·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1650043A publication Critical patent/CN1650043A/zh
Application granted granted Critical
Publication of CN100392148C publication Critical patent/CN100392148C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开一种氧化物和氮氧化物膜及其制造方法。该氧化物或氮氧化物膜生长在位于淀积室中的衬底上。硅源气体(或硅源气体与氮化源气体)和氧化源气体在淀积室中利用热能源被分解。在衬底上形成氧化硅(或氮氧化硅)膜，其中淀积室的总压力保持在50托到350托的范围内，其中在淀积工艺期间，硅源气体(或硅源气体与氮化源气体)和氧化源气体的流量比在1∶50到1∶10000范围内。

Description

用单晶片低压CVD淀积氧化硅和氮氧化物的方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及氧化硅膜的中温淀积和高温淀积以及这些氧化物膜的制造方法。
背景技术
在制造集成电路如微处理器和存储器时已经广泛地使用了化学汽相淀积(CVD)的SiO2膜和它们的二元和三元硅酸盐(一般指氧化物膜)。这些膜被用做多晶硅和金属层之间、多层金属系统中的金属层之间的绝缘膜、作为扩散源、作为扩散和注入掩模、作为间隔器和作为最后钝化层。可接受的淀积氧化物膜工艺提供均匀的厚度和成分、低微粒和化学污染、对衬底的良好的粘接性以及高制造产量。
这些膜是使用公知技术如CVD形成的。低压化学汽相淀积(LPCVD)是CVD工艺的一种特殊情况，通常用于介电质膜淀积的前端生产线(FEOL)。在CVD工艺中，将给定的成分和流速的反应气体和稀释载体气体引入到反应室中。气体物质向衬底移动，并且反应物被吸收到衬底上。原子经历迁移和膜形成化学反应并在衬底上淀积膜(例如氧化硅)。反应的气体副产物从反应室被除去。驱动反应的能量可由几种方法来供给，例如热、光和射频、催化剂或等离子体。常规CVD系统通常含有气体源、气体馈送线、质流控制器、反应室、用于加热将在其上淀积膜的衬底的方法、以及温度传感器。常规LPCVD系统与CVD系统相似，除了温度是用于源气体反应的初级驱动器(primary driver)之外。
用于在衬底上形成中温淀积氧化物膜(MTO)和高温淀积氧化物膜(HTO)的现有技术系统的状态利用了在图1A中所示的批量型LPCVD系统。这幅图示出了作为热壁炉系统的批量型LPCVD 100，它包括三区电阻炉112、石英反应管102、气体入口104、压力传感器106、和晶片船108。多个硅晶片110垂直地定位在晶片船108上，用于淀积。晶片被围绕管子102的电阻加热线圈辐射加热。使用质流控制器将反应气体计量到管子102的一端(气体入口104)。反应副产物从管子102的另一端排出(例如经过排气泵)。
现有技术系统的状态存在所谓的“耗尽效应”的缺陷。耗尽效应减小气相浓度，因为反应物被晶片表面上的反应所消耗。因此，入口104附近的晶片暴露在更高浓度的反应气体中。因此对于靠近入口104放置的晶片来说，淀积速度较大。结果，对于每批中的晶片和一批与另一批的晶片来说难以获得均匀的厚度。
发明内容
描述一种用于形成氧化硅膜或氮氧化硅膜的工艺。通过热低压化学汽相淀积工艺生长膜。该工艺可在单晶片冷壁反应器中进行，在该反应器中，在淀积室中使用热能量源分解硅源气体和氧化源气体，从而形成膜。该膜是利用50-350托之间的总压力和分别利用硅源气体流与氧化源气体流的1∶50到1∶10000的流量比形成的。该工艺利用在20埃()每分钟到2000埃每分钟之间的淀积速度能形成具有小于100埃和大于1000埃的厚度的膜。
描述了一种形成氮氧化硅膜的方法，包括：将衬底放在淀积室中并获得在400℃到800℃之间的处理温度和在50托到350托之间的处理压力；在获得所述处理温度和所述处理压力之后，使氧化源气体流入所述淀积室中；混合硅源气体与氮化源气体；使所述混合气体在所述淀积室外流动直到所述混合气体达到恒定流速；以所述恒定流速将所述混合气体导入所述淀积室；用热能源，在所述淀积室中，分解所述硅源气体、所述氮化源气体、和所述氧化源气体；在所述衬底上形成所述氮氧化硅膜，其中所述硅源气体和所述氧化源气体的流量比在1∶50到1∶10000之间；终止所述混合气体流入所述淀积室，同时保持所述淀积室中的所述氧化源气体流动；终止所述氧化源气体的流动；和用清洗气体净化所述淀积室。
附图说明
下面借助例子示出了本发明，但是附图不限制本发明，附图中的相同参考标记表示相同的元件，其中：
图1是表示现有技术的典型LPCVD系统图；
图2表示如何形成氧化硅膜的本发明的示例性方法的工艺流程图；
图3表示本发明的示例性退火工艺的工艺流程图；
图4表示示例性热低压化学汽相淀积处理室的侧剖视图，该处理室包括在“晶片处理”位置上的电阻加热器，并用于形成本发明的氧化硅膜；
图5表示在“晶片负载”位置上的与图4相似的侧剖视图；
图6表示在“晶片分离”位置上的与图4相似的侧剖视图；
图7表示在衬底上形成氧化硅膜的示例性反应步骤；
图8表示在衬底上形成氮氧化硅膜的示例性反应步骤；
图9表示包括用于淀积氧化物膜和对具有淀积在其上的氧化物膜的衬底进行退火的多个室的示例性系统；
图10A、10B、10C、10D、10E和10F表示根据本发明中所述的一些示例性方法制造的ONO间隔器；
图10G、10H和10I表示根据本发明中所述的一些示例性方法制造的示例性闪烁存储器(flash memory device)；
图11表示对根据本发明形成的氮氧化硅的光学性能的淀积时间和厚度影响；
图12表示对根据本发明形成的氮氧化硅的光学性能的压力影响；
图13表示硅源气体和氮化物源气体的流量比对根据本发明形成的氮氧化硅的光学性能的影响；
图14表示氧化物源气体与硅源气体的流量比对根据本发明形成的氧化硅的阶梯覆盖率(step coverage)的影响；
图15表示加热器温度对根据本发明形成的氧化硅膜的阶梯覆盖率的影响。
表1示出制造氧化硅膜的示例性参数。
具体实施方式
本发明是形成低温、中温和高温氧化硅、或者氮氧化硅膜的一种新方法。在下面的说明中，为了解释性的目的，列出了许多特殊细节，以便提供对本发明的全面理解。然而，对于本领域普通技术人员来说显然可以在没有这些特殊细节的情况下实施本发明。在其它情况下，为了防止使本发明模糊不清而没有描述特殊设备结构和方法。下面的说明和附图部是为了说明本发明的并不用于限制本发明。
下面的段落描述一种淀积低温、中温和高温膜(例如氧化硅和氮氧化硅)的新方法。低温膜是利用从300℃到600℃范围内的淀积温度形成的；中温膜是利用从600℃到800℃范围内的淀积温度形成的；高温膜是利用从800℃到900℃范围内的淀积温度形成的。热低压化学汽相淀积(LPCVD)工艺用于形成氧化硅膜或氮氧化硅膜。该工艺可在单晶片冷壁反应室中进行，其中使用淀积室中的热能量源分解硅源气体和氧化物源气体以形成氧化物膜。硅源气体与氧化物源气体的流量比分别为1∶50到1∶10000。淀积室中的总压力为50到350托，同时形成氧化硅膜。该工艺能形成具有小于100埃或大于1000埃、优选在10埃到3000埃之间的厚度的氧化硅膜，并利用了在20埃每分钟到2000埃每分钟之间的淀积速度。具有被淀积的氧化物膜的衬底任选地使用优选为相同氧化物源气体的快速热退火工艺进行退火。根据本发明的形成膜的方法可集成为形成氧化物-氮化物(ON)间隔器、氧化物-氮化物-氧化物(ONO)间隔器、用于闪烁存储器栅极的ONO叠置体(stack)或衬里氧化物沟槽，或者MOS晶体管中的侧壁间隔器，这些只是列举的一些例子。
图2示出本发明用于形成氧化硅膜的示例性方法200的工艺流程图。如流程图200的步骤202所示，第一步是将其上将要形成氧化硅膜的衬底300放在淀积反应器中。衬底300放在适于淀积本发明的氧化硅膜的热LPCVD反应器中。合适的热LPCVD设备的例子是图4-6中所示的电阻加热LPCVD反应器。其它合适的淀积反应器包括由应用材料公司制造的OxZgen TM反应器。在讨论淀积工艺之前，这里首先描述一种示例性的热LPCVD设备400。
图4、5和6示出可用于实施本发明的热低压化学汽相淀积室的不同侧剖视图(例如晶片装载位置和晶片分离位置)。图4表示在“晶片处理”位置中处理室主体445的内部。图5表示在“晶片分离”位置中处理室的相同视图。图6示出在“晶片装载”位置中处理室的相同侧剖视图。为了说明，描述的处理室大约为5-6公升范围内。
图4、5和6示出限定反应腔室490的室主体445，其中在反应腔室490中使处理气体或反应气体热分解，从而在衬底300上形成氧化硅膜。在一个实施例中，室主体445由铝构成，并且具有通道455，用于将水(或水和乙二醇的混合物)在通道中抽送以冷却反应室445。水通道使该设备400成为“冷壁”反应室。室主体445也由能使室中的压力保持在0-350托的材料构成。
位于室主体445中的是腔室490、室盖430、分配口420、气体混合器421、面板(或簇射头)425、阻挡板424、加热器槽405和电阻加热器480。加热器槽405位于电阻加热器480上，并进一步由传动轴465支撑。加热器槽405具有足以支撑衬底300如半导体晶片(如图中的虚线所示)的表面区域。在一个例子中，加热器槽405是用于衬底300的衬底固定器。显然，在淀积期间，加热器槽405也加热升温衬底300。室主体445还安装升降机组件460、升降杆495和升降板475。升降板475位于腔室490的底部。升降杆495穿过加热器槽405的表面中的多个穿通开口、通孔、或孔伸出和缩回，从而将衬底300提升离开加热器槽405。在升降杆495缩回时，衬底300可从室主体445移出。室主体445还接收转移叶片(transfer blade)441，该转移叶片是用于通过开口440将衬底300插入的自动机构。转移叶片441位于升降杆495的头部的下面(图5)。
室主体445安装升降机组件460。升降机组件460利于衬底300移进和移出腔室490。升降机组件460使加热器480在下方位置移动(例如下降)，如图5所示，用于将衬底300插入腔室490和从腔室490中取出。例如由自动转移机构将衬底300通过入口440放入室中，其中该自动转移机构将衬底300防在加热器槽405上。自动转移机构包括在支撑衬底300的升降杆495的头部下面的通过开口440插入衬底的转移叶片441。接着，升降机组件460使加热器480和升降板475移动(例如下降)到“晶片装载”位置。然后升降机组件460使加热器480和升降杆495移动，以便升降杆495伸出穿过加热器槽405的表面中的穿通开口或通孔。升降杆495以悬臂方式从加热器槽405的下表面伸展(例如下降)。然后升降杆495接触位于腔室490的底部的升降板475。在装载衬底300时，加热器480下降，从而加热器槽405的表面位于入口440的下面，如图6所示，由此可将衬底300放入腔室490中。一旦装载完毕，入口440封闭，加热器480通过升降机组件460在上方应(例如向上)的方向向面板425前进，其中升降机组件460例如是步进电机。当晶片201距离面板425的距离短(例如400-700密耳)时，前进停止(见图4)。如图5所示，在一个实施例中，在该点，升降板475保持在晶片处理位置(例如与图4所示的板的位置相同)上。当衬底300放在腔室490中时，加热器槽405和加热器480将衬底300加热到用于淀积工艺的所期望的处理温度。
首先可通过与加热器槽405分开而从腔室490中取出衬底300(例如，完成淀积后)。自动机构的转移叶片441通过支撑衬底300的升降杆495的头部下面的开口440插入。接着，升降机组件460使加热器和升降板475移动(例如下降)到“晶片装载”位置。通过在下位方向移动升降板475，升降杆495也在下位方向移动，直到被处理晶片的表面接触转移叶片为止。然后，例如通过取出衬底300的自动转移机构将被处理衬底300通过入口440取出，并将衬底转移到下一处理(例如冷却)步骤。
对于下一衬底300可重复上述过程。一种合适的升降机组件460的详细说明在授予美国加利福尼亚州的Santa Clara的应用材料有限公司的美国专利No.5772773中有描述。
用于在腔室490中进行膜淀积的温度由电阻加热器480控制。电阻加热器480包括第一加热元件450和第二加热元件457。第二加热元件457形成在位于第一加热元件450下方的位置(相对于图中的加热器槽的表面)上的加热器槽405的主体平面中。第一加热元件450和第二加热元件457分别耦合到电源端子(未示出)上。电源端子作为导电引线在下方位方向穿过穿通传动轴465的纵向延伸开口延伸到电源，该电源提供给加热器槽405的表面加热所需要的能量。
热LPCVD设备400还包括温度指示器(未示出)，用于控制腔室490内的处理温度。可设置温度指示器以便它方便地提供加热器槽405表面(或加热器槽405上的晶片表面)的温度数据。还应该注意到，如图4所示，在加热器480的剖视图中存在热电偶470。热电偶470延伸穿过穿通传动轴465的纵向延伸开口并到达恰好位于加热器槽405的上方或顶表面之下的位置上。
室主体445还耦合到气体输送系统上，该气体输送系统向腔室490输送反应气体、稳定气体或清洗气体。在一个例子中，该气体输送系统包括气体面板系统401，该气体面板系统容纳四组歧管(manifold)，歧管401a-d，每组歧管包括用于各种气体源向腔室490中注入气体的气体管道(例如管道1-11)。气体源通过各种气缸或容器和气体管道(未示出)被输送到气体面板系统401。每组歧管包括控制进入腔室490的气体流量的质流控制器(MFC)。
歧管401a气动控制在淀积工艺之后注入到腔室490中的清洗气体。例如，在淀积工艺之后或运行之间，用从歧管401释放的清洗气体净化腔室490，歧管401a还包括将清洗气体(例如氩、三氟化氮和N2)引入到腔室490中的排气管道A。
歧管401b气动控制在淀积期间被注入到腔室490中的硅源气体。硅源气体的例子包括硅烷、乙硅烷、甲基硅烷和卤代硅烷。硅源气体有时通过载体气体(例如氮气、氢气、氦、氩和氙)被运送进腔室490中。因此，存在向歧管401b输送不同气体的几个气体管道。歧管401b还包括排气管道B和排气管道C，其中管道B使硅源气体偏离腔室490到达前部管道，而管道C向腔室490中注入硅源气体。当硅源气体被载体气体承载时，这两种气体已经在歧管401b中混合并且它们一起经过排气管道C排出。
偏离气体管道(排气管道B)和载体气体帮助确保硅源气体均匀分布到衬底300上，以淀积。此外，偏离硅源气体可防止腔室490中的硅源气体的分压出现波动并保持硅源气体中的恒定流。将硅源气体偏离腔室490还确保该气体流在被注入到腔室490中之前达到恒定流速。这将保证淀积的氧化硅膜的厚度均匀。
歧管401c气动控制在淀积期间注入到腔室490中的氧化源气体。歧管401a还包括将氧化源气体(例如含氮氧化物、臭氧、和四乙氧基硅烷(TEOS))引入到腔室490中的排气管道D。而且，包括排气管道E的歧管401d气动控制在淀积期间进入腔室490底部的底部净化气体(例如氮气)。
腔室445也耦合到压力调节器(未示出)上。压力调节器建立和保持腔室490中的压力。在一个实施例中，例如，这种压力调节器作为Baratron压力调节器在本领域是公知的。本发明的Baratron压力调节器将压力保持在50-350托的水平。在优选实施例中，Baratron压力调节器将压力保持在200托。
腔室490还耦合到将气体排放到腔室外部的气体排放系统。气体排放系统包括将残余处理气体从腔室490泵送(例如真空泵出)到位于室主体445一侧的收集容器中的泵送板(pumping plate)485。泵送板485产生两个流动区，从而产生气体流图形，该气体流图形在衬底表面产生均匀硅层。在一个实施例中，真空泵出口431与泵432耦合，泵432设置在腔室490的外部。在这个例子中，泵出口431提供泵送通道4140(在图4-6中的通道414下方)内的真空压力，从而使反应剂和净化气体通过真空泵出口431被排出腔室490。泵430也使硅源气体从排气管道B排出，在需要时将硅源气体排出腔室490。
在另一例子中，真空泵出口431耦合到排放管道(discharge conduit)433。排放管道433将反应气体、净化气体和残余气体从腔室490排出。通过通道4140排放气体的流速优选由沿着管道433设置的节流阀434控制。
腔室490还包括监控腔室490内的处理压力的传感器(未示出)。在一个例子中，排放管道433的横截面面积可改变，以便进一步利于控制腔室490内的处理压力。优选地，耦合到室主体455的控制器或处理器900从传感器接收表示腔室压力的信号并相应地调整节流阀434，以保持腔室490内的压力在期望的水平。用于本发明的合适的节流阀在由Murdoch提出的和授予应用材料公司的美国专利No.5000225中进行描述，这里引证该申请供参考。
选择用于腔室490中的部件的材料必须能使暴露部件适应本发明的高温处理。用于形成氧化硅膜的本发明的热LPCVD处理可包括将腔室490内的温度加热到800℃高温或甚至更高。这种材料还与处理气体和其它化学物质如可能被引入腔室490中的清洗化学物质兼容。在一个实施例中，加热器480的暴露表面可由各种材料构成，只要该材料可与该工艺兼容即可。例如，加热器槽405和加热器480的传动轴465可由相同的氮化铝材料构成。作为选择，加热器槽405的表面可由高导热氮化铝材料(对于140W/mK的传导率，95％数量级的纯度)构成，而传动轴465由低导热氮化铝构成。加热器480的加热器槽405通常通过扩散焊接或钎焊连接到传动轴465上，因为这种耦合同样能承受腔室490的环境。
此外，图4还示出加热器480的一部分的剖面图，包括加热器槽405的主体的横截面和传动轴465的横截面。在这个附图中，图4示出具有形成在其中的两个加热元件即第一加热元件450和第二加热元件457的加热器槽405的主体。每个加热元件(例如加热元件450和加热元件457)由热膨胀性能与加热器槽的材料相同的材料制造。合适的材料包括钼(Mo)。每个加热元件包括线圈结构的钼材料薄层。
回到图2，步骤203显示形成本发明的氧化硅膜的下一步骤，这是为了获得淀积工艺的所期望的处理温度和压力。应该指出的是，在衬底300被放在腔室490中之前，如上所述，腔室490可以已经达到期望的处理温度和压力。然而，将衬底300放入腔室490中的加热器槽405上之后，在淀积工艺开始获得最佳结果之前，腔室490和加热器槽405必须能获得平衡(例如达到期望的处理温度和压力)。在一个示例性实施例中，限定获得期望的压力和温度需要的时间为10秒。在步骤203期间，在腔室490内的温度和压力达到稳定的同时，载体气体也被注入到腔室490中。载体气体可以通过上述歧管401a输送。载体气体的例子包括氮气、氦气、氢气、氙气和氩气。在一个实施例中，载体气体以500-10000sccm的流速被输送到腔室490中。
用于淀积氧化物膜的期望的处理温度在400℃到900℃范围内。在优选实施例中，腔室490保持处理温度足以将衬底300加热到300-700℃。在另一实施例中，加热器槽405的温度在400℃到900℃之间，并且优选在700℃，以便将衬底300加热到期望的处理温度。期望的处理温度根据正在形成的膜的类型、用于形成膜的反应气体和用于淀积工艺的期望的压力而改变。
使用温度指示器获得关于加热器槽405表面或者加热器槽405上的衬底300表面的温度的数据。显然在热LPCVD反应器400中，衬底300(通常为晶片)的温度可以约为20-30℃，这比加热器槽405的测量温度更低。在一个示例性实施例中，处理温度是以从加热器槽405测量的温度为基础的。
淀积工艺的所期望压力由腔室490内的总压力表示。在一个示例性实施例中，在整个淀积工艺期间期望的压力在50托到350托的范围内，优选为200托。在一个实施例中，腔室被抽真空到50-350托的压力，优选为200托。
优选的是，在实现压力和温度稳定化的同时，稳定气体如N2、He、Ar、或其组合被馈送到腔室490中。在一个例子中，歧管401a以500-10000sccm的流速向腔室490中释放稳定气体。
在优选实施例中，包括系统控制软件的处理器控制器900可控制和调整腔室490中的处理温度和压力。在此实施例中，处理器控制器通过将加热器的温度升高到700到740℃之间来调整温度，同时以所期望的流速向腔室490中馈送稳定气体(例如N2、He或Ar)。此外，处理器控制器还可以按照需要调整腔室490中的处理压力。
当获得了期望的温度和压力时，衬底300已经准备用于淀积。在优选实施例中，用氧化源气体预处理衬底300。图2中的工艺200的步骤204显示了预处理步骤，其中在进行氧化物膜淀积之前，将氧化源气体(例如含氮氧化物、臭氧和四乙氧基硅烷(TEOS)馈送到腔室490中，时间为3-10秒。在一个例子中，在预处理步骤204期间，以500-1500sccm的流速将氧化源气体输送到室主体445中，同时腔室490内的总压力保持在200托。在另一例子中，以4000sccm的高流速将氧化源气体馈送到室主体445中，尤其对于淀积厚氧化物膜。在工艺200的预处理步骤204期间，输送到腔室490中的氧化源气体的流速根据淀积的氧化物膜来选择。
仍在工艺200的预处理步骤204期间，硅源气体(例如硅源气体离开歧管401b)开始流动。在优选实施例中，硅源气体已经与载体气体如氮气混合。硅源气体的流速设定在将硅源气体注入到腔室490中用于淀积的所期望的流速。然而，在预处理步骤204期间，排气管道B打开，同时排气管道C关闭，从而硅源气体从室主体445、尤其是腔室490偏离。硅源气体被偏离到真空泵出口431。硅源气体偏离腔室490使硅源气体能在淀积开始之前，达到恒定的期望的流速。优选地，在要开始淀积之前，硅源气体达到1sccm到2sccm之间的恒定流速。在可选实施例中，例如，在期望淀积较厚氧化物膜时，其它流速也是所期望的，在将要开始淀积之前流速必须达到4sccm的恒定流速。
仍然在预处理步骤204期间，首先从歧管401a将氧化源气体释放到排气管道A中并通过气体分配点420进入腔室490，其中气体分配点420位于腔室盖430的顶表面上。在一个实施例中，腔室盖430容纳气体混合器421。在那个例子中，氧化源气体在被注入到腔室490中之前也必须经过气体混合器421。氧化源气体然后经过阻挡板424，以在与衬底300的表面面积相一致的面积上进行分布。此后，氧化源气体经过多孔面板425分布，在该图中，面板425位于腔室490内的电阻加热器480和加热器槽405的上面。在本实施例中，阻挡板424与面板425的组合产生反应气体在衬底(例如晶片)300上的均匀分布。
当如在步骤204中那样已经对淀积部位进行了预处理，下一步骤是淀积氧化物膜。上述的讨论和下面的讨论主要集中在氧化硅膜的形成上，但是，本发明不限于氧化硅膜的形成。例如，如下面明显看出的，本发明也可适用于形成氮氧化硅膜。步骤206显示在工艺流程图200中的淀积步骤。当准备淀积时，由气体面板401控制的反应气体(例如硅源气体和氧化(如果是氮氧化，则为氮化)源全体)经过混合器421、气体分配端口420、经过阻挡板424、和多孔面板425流入腔室490中。此时，排气管道B关闭以在步骤204期间以已经达到的期望的流速经过排气管道C向腔室490中输送硅源气体。
在优选实施例中，硅源气体与载体气体在歧管401b中混合。示例性的载体气体包括氢气、氮气、氦、氙、或氩。优选载体气体是因为流入腔室490中的硅源气体的量很小，因此载体气体将使硅源气体在衬底300的均匀分布最大化。在此实施例中，载体气体的流速在5000sccm到10000sccm之间，而硅源气体的流速在1sccm到2sccm之间。利用流速保持在5000sccm到10000sccm的载体气体，硅源气体的流速也可以高达20sccm。如上所述，在从排气管道B或管道C排出之前，载体气体和硅源气体已经在歧管401b中混合。
硅源气体和氧化源气体各自首先经过分开的排气管道进入腔室490中。硅源气体首先经过排气管道C(注意此时，排气管道B已经关闭)离开歧管401b。氧化源气体首先经过排气管道D离开歧管401c。在优选实施例中，每种源气体的所期望的流速分别被监视和保持。在优选实施例中，在进入分布点420和极限地为腔室490之前，硅源气体和氧化源气体都以各自的所期望的流速进入气体混合器421。在硅源气体和氧化源气体进入腔室490之前，气体混合器421将它们混合。气体混合器421的使用显著改进了氧化硅膜的厚度非均匀性。在另一实施例中，气体混合器421位于腔室盖430内，以便气体混合器尽可能地靠近衬底300。在此实施例中，硅和氧化源气体的混合物立即被释放在衬底300上。
硅源气体和氧化(如果进行氮氧化，则还有氮化)源气体的流量比分别为1∶50到1∶10000。在优选实施例中，硅源气体的流速在1sccm和2sccm之间，氧化源气体的流速在500sccm和1500sccm之间。在另一实施例中，硅源气体的流速可以高达20sccm，并且氧化源气体的流速可以高达4000sccm。因此，腔室490中的氧化源气体的量远远大于硅源气体。
从分布点421开始，反应气体(例如硅源气体和氧化(如果进行氮氧化，则还有氮化)源气体)然后经过阻挡板424，以在与衬底300的表面面积相一致的面积上进行分布。之后，反应气体通过多孔面板425分布，在这个图中，多孔面板425位于电阻加热器480和加热器槽405的上面。如上所述，在此实施例中，阻挡板424与面板425的组合是为使反应气体在衬底例如晶片上的均匀分布。
在一个实施例中，室主体490内部和衬底300上的温度保持在预定水平，足以热分解反应气体，以便它们在衬底300上形成氧化硅膜。在优选实施例中，衬底300的温度为700℃，该温度是通过使加热器槽405和加热器480加热升温衬底300获得的。
利用注入到腔室490内的反应气体，同时保持期望的温度和压力恒定不变，反应气体热分解；硅和氧中间反应并在衬底300的表面上形成氧化硅膜。根据所期望的氧化硅膜的厚度、处理温度和压力，以及所有反应气体的流速，淀积工艺可能需要30秒到90秒时间。因此可通过淀积时间控制氧化硅膜的厚度。(见表1，显示在某些处理参数下，各种厚度的氧化硅膜的示例性淀积时间)。这里应该注意到，不需要外部激励源如等离子体、光子或催化剂以利于反应气体的分解速度。
在淀积期间，腔室490被有效地分成两个区，第一腔室区是位于加热器槽405的上表面上方的区域，第二腔室区是位于加热器槽405的下表面的下面的区域。通常期望将氧化硅膜的形成限制在第一区。在淀积期间，惰性底部净化气体(例如氮气、氩气、或氦气)被引入到第二腔室区中，从而阻止在该区中形成膜。底部净化气体可以从歧管401d释放并注入到腔室490的底部。
在优选实施例中，当淀积完成时，利用在图2中所示工艺200的步骤208中所述的氧化源气体(例如含氮氧化物)对具有淀积的氧化硅膜的衬底300进行后处理。与预处理步骤204一样，输送气体管道即排气管道B关闭，从而停止硅源气体流入腔室490。在这个实施例中，只有氧化源气体在10秒时间内被注入到腔室490中用于后处理。后处理终止(terminate)在衬底300上的未反应的含氮氧化物部位。后处理还使氧化硅膜的膜厚非均匀性和表面粗糙度最小化。但是，后处理不是必须的，利用上述方法仍然可以实现良好的氧化硅膜。输送硅源气体保持恒定流速并且避免必须再建立硅源气体的所期望的流速，即使有多个衬底要处理。因此，从一次处理运行到下依次处理可以很容易地获得硅源气体的一致量。
当淀积完成时，腔室490可被净化，如在工艺流程200的步骤210中所示。净化是通过在预定时间内向腔室490中流入例如惰性气体如氮气来实现的。净化可以通过从歧管401a向腔室490中释放氮气来实现。净化还可意味着利用清洗气体清洗腔室490。清洗气体也可从歧管401a释放到腔室490内。如果后续处理是必须的，在偏离硅源气体流的同时，应该进行净化。
完成淀积时，根据上述机理，具有淀积在其上的氧化硅膜的衬底300与加热器槽405的表面分开。
改变工艺参数如硅源气体和/或氧化源气体的流速可以形成具有可调节的蚀刻速度的氧化硅膜。改变工艺参数如硅源气体和/或氧化源气体的流量比、淀积时间、淀积温度、和淀积压力能形成具有可调节阶梯覆盖率(物理覆盖率)和保形性(图形上的电气和物理均匀性)的氧化硅膜。例如参见图14，其中示出在淀积工艺期间增加二氧化氮与硅烷(N2O∶SiH4)的流量比可增加形成的氧化硅膜的阶梯覆盖率。关于另一例子，参见图15，其中示出提高淀积工艺的温度可提高形成的氧化硅膜的阶梯覆盖率。
图3示出本发明的另一示例性方法300的工艺流程图。在优选实施例中，淀积之后的下一步骤是对具有淀积在其上的氧化硅膜的衬底进行退火(见图3，步骤302)。退火步骤不是对所有氧化物膜都必须的。但是退火可以改进得到的膜，如通过与没有进行退火相比具有优异蚀刻性能所证实的。根据本实施例，对衬底进行退火是通过使用由应用材料有限公司制造的RTP系统进行快速热处理来实现的。通过在15-120秒的时间内将淀积的膜加热到800-1200℃的温度，在RTP室中对淀积的膜进行退火，如步骤304中所述。
在优选方法中，使用的退火源气体与用于淀积的源气体相同，例如，如果含氮氧化物用做氧化源气体，则含氮氧化物用做退火源气体。这种方式没有向氧化硅膜中引入新的化学物质。其它退火源气体包括氧气、氮气、氩气和臭氧。在一个例子中，在900℃下，在含氮氧化物中将氧化硅膜在RTPTM室中退火60秒钟。
根据上述示例性方法形成的氧化硅膜具有从20埃每分钟到2000埃每分钟的生长速度。氧化硅膜还具有从10埃到3000埃的厚度。氧化硅膜具有约129埃每分钟(在60秒内在100∶1HF中的湿蚀刻)的湿蚀刻速度。作为选择，当在含氮氧化物中在RTPTM室中进行退火时，氧化硅膜具有约77埃每分钟(在120秒内在100∶1HF中的湿蚀刻)的湿蚀刻速度。如果不退火，氧化硅膜的蚀刻速度大约为211埃每分钟。利用上述方法形成的氧化硅膜的其它性能包括具有低于1.2％(49个点，3mmEE，1σ)的非均匀性、从30埃每分钟到2000埃每分钟的可控制生长速度、在1.43到1.47范围内的可调折射率和极低的粒子相加性(adders)的氧化物膜。
图7概括了利用上述方法形成的氧化硅膜的淀积物。方框702中的硅源气体与方框704中的载体气体混合，在载体706中形成硅源气体。载体706中的硅源气体可以与氧化源气体708混合，产生反应气体混合物710。硅源气体与氧化源气体的流量比为1∶50到1∶10000的范围内。反应气体710在淀积室中的衬底上热分解，如上所述，并且形成氧化硅膜，如方框712和714所示。
表1示出了用于形成从60埃到1000埃的各种厚度的氧化硅膜的示例性参数。应该理解这些参数可修改，以产生具有其它厚度如从10埃到3000埃范围内的氧化硅膜。第1项表示正在形成的氧化硅膜的厚度，例如60埃的氧化硅膜；第2项表示在淀积之前用于预处理衬底300的参数；第3项表示淀积参数；第4项表示后处理参数；以及，第5项表示净化参数。在每个项目中，所列举的条件包括处理时间、工艺温度、工艺压力、和在淀积中使用的气体流速。为了说明，为形成60埃的氧化硅膜，在处理期间，将500sccm的含氮氧化物(N2O)馈送到腔室490中；将与5000sccm氮气(N2)载体气体混合的1sccm的硅烷(SiH4)偏离腔室490。预处理10秒之后，氮气载体中的硅烷气体以与预处理相同的速度(例如硅烷的速度为1sccm，氮气的速度为5000sccm)注入到腔室490中。所有其它参数保持相同。四十秒的时间可以形成(淀积)60埃厚的氧化硅膜。淀积之后，再次将硅烷和氮气载体气体从腔室偏离，同时N2O以500sccm的速度继续流入腔室中，时间为10秒。这被称为后处理。如果需要净化，则使载体气体继续流入腔室中。在任何时候，惰性气体如氮气也以4000sccm的速度引入到腔室490的底部，用于防止在加热器底部的淀积。
上述方法还可以用于淀积其它硅膜，如氮氧化硅膜。图8示出形成氮氧化硅膜的示例性工艺，其中硅源气体802与载体气体804(例如，氢气、氮气、氩气、氙气和氦气)以及氮化源气体805(例如，氨气(NH3)和肼(N2H4))混合。然后氮化源气体(806)中的硅源气体与氧化源气体808混合形成反应气体810。硅源气体可以是硅烷、乙硅烷或卤代硅烷。氧化源气体可以是氧气、臭氧、TEOS或含氮氧化物。
在一个实施例中，将要淀积氮氧化硅膜的衬底放在腔室490中。然后，腔室490可以获得期望的处理温度和压力，如上所述。在一个例子中，所期望的处理温度在400℃到800℃范围内，处理压力在50托到350托范围内。
然后，用源气体预处理衬底，这与上述工艺200的步骤204相同。在一个例子中，将氧化源气体例如含氮氧化物以期望的流速馈送到腔室490中。一个示例性的期望流速在500sccm到1500sccm之间。与上述氧化硅膜的淀积工艺相似，在预处理步骤期间，将硅源气体偏离腔室490。此硅源气体的偏离速度设定在用于淀积的所期望的流速，以便在淀积之前，允许硅源气体达到其所期望的流速并保持恒定的期望的流速。在一个例子中，硅源气体的期望流速在1sccm到2sccm的范围内。预处理通常持续3-10秒。
完成预处理后，衬底已经准备淀积氮氧化硅。通过具有用于偏离气体管道关闭的排气管道B而将硅源气体注入到腔室490中。此时，硅源气体已经达到了其恒定的期望的流速。与形成氧化硅膜的方法相似，硅源气体加上NH3或N2H4和氧化源气体在作为混合物被注入到腔室490之前，在混合器421中被混合。反应气体810具有硅源气体与氧化(或氮化)源气体流量比从1∶50到1∶10000。
在腔室490内，这些源气体被热分解在衬底上形成氮氧化硅膜。而且，没有外部激励源，如等离子体、光子或催化剂。然后淀积工艺可以根据为氧化硅膜所述的方法而完成。
淀积压力、温度和反应气体的流速和浓度被选择以便以30埃每分钟到3000埃每分钟之间的速度淀积氮氧化硅膜，其中优选50-100埃每分钟。氮氧化硅膜的优选生长速度是60埃每分钟。与氧化硅膜的淀积相似，根据温度、压力、和浓度和/或反应气体的比例，可以通过改变淀积时间来控制膜的厚度。
与氧化硅膜的淀积相似，改变工艺参数如硅源气体、氮化源气体和/或氧化源气体的流量比可以形成具有可调节蚀刻速度的氮氧化硅膜膜。改变工艺参数如硅源气体、氮化源气体、氧化源气体的流量比、淀积温度、和/或淀积压力可以形成具有可调阶梯覆盖率(物理覆盖率)和保形性(图形上的电气和物理均匀性)的氮氧化硅膜。
而且，改变工艺参数如硅源气体、氮化源气体、氧化源气体的流量比、淀积温度和/或淀积压力能形成具有可调光学性能(例如折射率和消光系数)的氮氧化硅膜。与常规炉系统(例如LPCVD系统100)或等离子体CVD系统不同，它们都是被限制在低淀积压力，本发明的实施例不限于低压力或温度。例如，在炉子系统中，提高压力将引起不期望的气体相反应。此外，在淀积工艺期间，被引入到淀积室中的硅源气体和氧化源气体可以很容易地被控制改变和/或细调。
在一个示例性实施例中，控制厚度的淀积时间用于调整膜的光学性能，如下式表示：[折射率＝n(λ)+ik(λ)]。其中“n”表示折射率；“i”表示虚复数；“k”表示消光系数；以及λ表示波长。如可以看到的，调节“n”和/或“k”将导致折射率的值不同。如图11中的线1122所示，随着厚度(由线1126表示)增大，折射率(由线1122表示)也增大。同样，如图11的线1104所示，随着厚度(由线1126表示)增大，消光系数(由线1124表示)也增大。厚度的增大是通过淀积时间来控制的，例如180秒的淀积时间可提供160埃的厚度，600秒的淀积时间提供860埃的厚度。
在另一示例性实施例中，使用淀积压力调节膜的光学性能。如图12的线1202所示，随着压力(由线1206表示)增大，折射率(由线1202表示)减小。相反，如图12的线1204所示，随着压力(由线1206表示)增大，消光系数(由线1204表示)也增大。压力的增大也能控制厚度，例如，100托的压力提供568埃的厚度，200托的厚度提供835埃的厚度。
在又一示例性实施例中，使用氮化源气体与硅源气体的流量比调节膜的光学性能。如图13的线1302所示，随着流量比(由线1306表示)增大，折射率(由线1302表示)也增大。相反，如图13的线1304所示，随着流量比(由线1306表示)增大，消光系数(由线1304表示)减小。流量比的增大也控制氮氧化硅的厚度，例如125(NH3∶SiH4)的流量比提供835埃的厚度，250(NH3∶SiH4)的流量比提供453埃的厚度。因此，氮氧化硅膜的厚度可以是光学性能的一种表示。
图9示出包括几个处理室的示例性成组工具1100。成组工具1100包括氧化硅淀积室1102、RTP室1104和氮氧化硅淀积室1106。每个氧化硅淀积室1102和氮氧化硅淀积室1106都与上述LPCVD淀积室400非常相似。成组工具1100还包括具有晶片输送装置(handler)(例如机械手)1009的转移室1108，该晶片输送装置1009耦合到自动臂(robotic arm)1012上，而自动臂1012耦合到转移叶片(未示出)。转移叶片与上述图5中的转移叶片441相似。转移叶片用于将晶片放在上述一个室中。转移室1108还耦合到负载锁定系统(load locksystem)1110，该负载锁定系统储存将要被处理的晶片。在一个例子中，机械手从负载锁定系统1110取出衬底(例如晶片)并将其放在适当的室中，这取决于工艺规定(process protocol)。转移室1108通常设定在减压状态。成组工具1100也设定在一定的压力下，一旦晶片处于负载锁定系统1110中，每个室内的操作条件不会不受影响。当包括多个处理时，例如，淀积氧化硅层、淀积氮化硅层、淀积氧化硅层、然后退火衬底，可使用成组工具1100将衬底从一个室向下一个室移动，以进行每个淀积步骤。例如，为了淀积氧化硅膜和在淀积之后对衬底进行退火，晶片输送装置1009将衬底从负载锁定系统1110中取出，将该衬底放在室1102中，以淀积氧化硅膜。然后晶片输送装置1009将衬底从室1102中取出并将衬底放室1104中进行退火。
上述方法用于制造具有多个硅膜的器件。这种应用包括例如用于晶体管中的闪烁存储器栅极的ONO(氧化硅/氮化硅/氧化硅)叠置体、ONO间隔器、衬里氧化物沟槽、和MOS晶体管中的侧壁间隔器的制造。
ONO叠置体作为用做电子器件如晶体管或电容器中的绝缘层的多晶硅间介质层(interpoly dielectric layer)是公知的。所有多个硅膜可以“原位”形成或在相同室(即腔室490)中形成。通过这种方式，在一个膜上淀积另一个膜之前，硅膜不暴露于氧化环境或污染物中，由此可以实现膜之间的洁净界面。作为选择，例如，可以通过利用图9中所述的成组工具1100形成这些膜。
上述方法可用于形成电子器件的间隔器，如图10A-10F所示。该电子器件包括具有形成在其上的栅极介质层1002的衬底300，如图10A和10B所示。衬底300可以是单晶硅，单晶半导体晶片或用于形成半导体器件的任何其它衬底。在这些类型的器件中，衬底300将通常包括隔离区(未示出)，如LOCOS或浅沟槽隔离(STI)区，以便隔离形成在衬底300(未示出)中的单独的晶体管。STI区可使用上述示例性的方法形成。在一个例子中，电子器件是晶体管，衬底300可用适于p型晶体管或n型晶体管的杂质掺杂。栅极介质1002可由用于半导体器件的任何合适的绝缘材料制成，如二氧化硅、氮氧化硅或氮化硅。栅极介质1002可利用本领域中常用的热氧化阱而淀积在衬底300上。
接着，如图10C所示，栅电极膜1003如多晶硅被覆盖地淀积(blanket deposit)在栅极介质1002上。然后，如图10D所示，使用公知的光刻和蚀刻技术将这些膜构图成栅电极1003和栅极介质1002。如果需要的话，此时，可使用公知的掺杂技术如离子注入形成源/漏延伸或顶端区1005。图10E示出上述方法如何应用于形成电子器件的间隔器。在此例中，层1004是根据上述方法淀积(经覆盖淀积)的氧化硅或氮氧化硅膜。层1006是氮化硅膜，它也是根据上述方法淀积的。而且，层1008是根据上述方法淀积的另一氧化硅膜或氮氧化硅膜。每个层都使用上述成组工具1100形成在不同的室中形成或在一个室中原位形成。氧化硅层1004和1008可利用硅源气体(例如硅烷、乙硅烷和甲基硅烷)和氧化源气体(例如含氮氧化物)作为反应气体而形成。氮化硅层1006可利用硅源气体(例如硅烷、乙硅烷和甲基硅烷)和氮化源气体如氨来形成。不需要氧化源气体。所有层1004、1006和1008构成ONO叠置体1010。根据本发明形成的ONO叠置体1010在每层中可具有不同的厚度，这取决于应用。根据温度、压力、和浓度和/或反应气体的比例，可通过改变淀积时间来控制每个膜的厚度。第一氧化硅层1004和第二二氧化硅层1008分别可以是高温膜、中温、低温膜或其任何组合膜。接着，使用常规方法对ONO叠置体1010进行各向异性蚀刻，从而生成间隔器1010，如图10F所示。然后使用间隔器1010隔开注入物，从而形成高掺杂和/或深源/漏区1022。
图10G表示使用本发明的某方法制成的示例性闪烁存储器。在该图中，衬底300包括栅极介质层1002和栅电极1003，该栅电极1003有时被称为浮栅电极。栅极介质层1002和栅电极1003是使用用于前述例子(图10A-10F所讨论的)的相同方法形成的。然后如上所述那样覆盖地淀积ONO叠置体1010。此外，在ONO叠置体上淀积控制电极1012(例如通过化学汽相淀积)，如图10H所示。最后，使用掩模、蚀刻和掺杂方法形成闪烁存储器，如图10I所示。
本发明的另一应用涉及一种器件，该器件包括在同一衬底上的多个不同类型的小电子器件。一个这样的例子是包括p型和n型晶体管的互补型金属氧化物半导体(CMOS)器件。
本发明能够以低热预算进行氧化物膜的淀积。上述膜的热预算比使用现有技术的常规炉子系统100淀积的膜的热预算低一个数量级。与需要两小时的曝光淀积的常规炉子系统100相比，本发明的方法能够在非常短的曝光时间内，如1-2分钟实现单个低温、中温和高温膜的淀积。此外，本发明实现了在比现有技术的常规炉子系统100高很多的总压力下进行低温、中温或高温的淀积，其中在现有技术的常规炉子系统100中提高压力将导致不期望的气相反应和反应产物。因此本发明允许以快速和有效的方式进行氧化硅膜的热淀积而不需要外部激励源，如UV辐射、催化剂或等离子体激励。
本发明还产生不同晶片之间的均匀厚度和膜性能。由于在每次淀积之后对淀积室进行净化，以除去残余反应气体，因此反应气体是新鲜的和不变的。不存在像常规炉子系统100那样的耗尽效应。
此外，硅源气体的偏离确保了反应浓度中的可重复性。在晶片淀积期间偏离硅源气体保证了氧化物膜厚度将是均匀的，同时防止硅源气体流中产生任何波动。这就可以使用非常少量的硅源气体，同时不影响这种气体源在淀积室中的分压，总之，保证了不同晶片之间的厚度均匀性。
返回参见图4所示的LPCVD设备400，该设备400包括处理器/控制器900和存储器902，如硬盘驱动器。处理器/控制器900包括单板(SBC)模拟和数字输入/输出板、接口板和步进电机控制器板。
处理器/控制器900控制LPCVD室的所有行为。该系统控制器执行系统控制软件，该系统控制软件是储存在计算机可读介质如存储器902中的计算机程序。计算机程序包括表示定时、混合气体、室压力、加热器温度、电源、加热器槽位置和本发明的氧化硅膜或多膜淀积工艺的其它参数的多组指令。该计算机程序代码可以以任何常规计算机可读编程语言如68000汇编语言、C、C++、Pascal、Fortran或其它语言来写。用于执行工艺气体混合、压力控制和加热器控制的子程序被储存在存储器902中。而且，被储存在存储器902中的是工艺参数，如用于形成具有从20埃/分钟到2000埃/分钟范围内的生长速度的低温、中温或高温膜所需的处理气体流速和成分、温度、和压力，其中硅源气体和氧化源气体使用热能源在淀积室中被分解，其中淀积处理的总压力为50-350托，并且所述硅源气体和所述氧化源气体的比例在1∶50到1∶10000(硅源气体比氧化源气体)的范围内，如上所述。因此，根据本发明的实施例，LPCVD室490包括在存储器902中的指令和工艺参数，用于：提供被混合到腔室490中的硅源气体和氧化剂(oxidizer)气体，其中硅源气体任选地随者载体气体一起被释放到腔室490中，其中氧化源气体的量基本上大于硅源气体的量(50∶1到10000∶1)；用于将加热器槽405加热到300-900℃之间的温度；用于在腔室490内，产生在50-350托之间的压力，从而可通过热化学汽相淀积在衬底上淀积氧化硅膜/氮氧化硅膜。
因此，前面已经描述了低温、中温和高温硅膜及它们的制造方法。

Claims (5)

1.一种形成氮氧化硅膜的方法，包括：
将衬底放在淀积室中并获得在400℃到800℃之间的处理温度和在50托到350托之间的处理压力；
在获得所述处理温度和所述处理压力之后，使氧化源气体流入所述淀积室中；
混合硅源气体与氮化源气体；
使所述混合气体在所述淀积室外流动直到所述混合气体达到恒定流速；
以所述恒定流速将所述混合气体导入所述淀积室；
用热能源，在所述淀积室中，分解所述硅源气体、所述氮化源气体、和所述氧化源气体；
在所述衬底上形成所述氮氧化硅膜，其中所述硅源气体和所述氧化源气体的流量比在1∶50到1∶10000之间；
终止所述混合气体流入所述淀积室，同时保持所述淀积室中的所述氧化源气体流动；
终止所述氧化源气体的流动；和
用清洗气体净化所述淀积室。
2.根据权利要求1所述的方法，其中所述硅源气体选自硅烷、乙硅烷、甲基硅烷和卤代硅烷之一。
3.根据权利要求1所述的方法，还包括：在所述氮氧化硅膜的所述形成之前，将所述硅源气体和所述氮化源气体与所述氧化源气体混合。
4.根据权利要求1所述的方法，其中所述氧化源气体选自含氮氧化物、臭氧和TEOS之一。
5.根据权利要求1所述的方法，其中所述氮化源气体选自铵源气体、氨、和肼之一。
CNB028261704A 2001-12-28 2002-12-19 用单晶片低压cvd淀积氧化硅和氮氧化物的方法 Expired - Fee Related CN100392148C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/041,026 US6713127B2 (en) 2001-12-28 2001-12-28 Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
US10/041,026 2001-12-28

Publications (2)

Publication Number Publication Date
CN1650043A CN1650043A (zh) 2005-08-03
CN100392148C true CN100392148C (zh) 2008-06-04

Family

ID=21914312

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028261704A Expired - Fee Related CN100392148C (zh) 2001-12-28 2002-12-19 用单晶片低压cvd淀积氧化硅和氮氧化物的方法

Country Status (8)

Country Link
US (1) US6713127B2 (zh)
EP (1) EP1470264B1 (zh)
JP (1) JP4408699B2 (zh)
KR (2) KR101002445B1 (zh)
CN (1) CN100392148C (zh)
AU (1) AU2002360700A1 (zh)
DE (1) DE60231008D1 (zh)
WO (1) WO2003057942A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127763A1 (en) * 2000-12-28 2002-09-12 Mohamed Arafa Sidewall spacers and methods of making same
US6709928B1 (en) * 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
JP3886424B2 (ja) * 2001-08-28 2007-02-28 鹿児島日本電気株式会社 基板処理装置及び方法
US7094707B1 (en) * 2002-05-13 2006-08-22 Cypress Semiconductor Corporation Method of forming nitrided oxide in a hot wall single wafer furnace
TW200424343A (en) * 2002-09-05 2004-11-16 Asml Us Inc Low temperature deposition of silicon based thin films by single-wafer hot-wall rapid thermal chemical vapor deposition
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7456116B2 (en) * 2002-09-19 2008-11-25 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
JP4034197B2 (ja) * 2003-01-31 2008-01-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100505064B1 (ko) * 2003-05-06 2005-07-29 삼성전자주식회사 반도체 소자의 산화방법 및 이를 이용한 산화막 형성방법
US7202186B2 (en) * 2003-07-31 2007-04-10 Tokyo Electron Limited Method of forming uniform ultra-thin oxynitride layers
KR101246499B1 (ko) * 2003-08-25 2013-03-25 가부시키가이샤 알박 산화물 박막 제조 방법 및 그 제조 장치
US20050186339A1 (en) * 2004-02-20 2005-08-25 Applied Materials, Inc., A Delaware Corporation Methods and apparatuses promoting adhesion of dielectric barrier film to copper
DE102004015174A1 (de) * 2004-03-27 2005-10-13 Aixtron Ag Verfahren zum Abscheiden von insbesondere Metalloxiden mittels nicht kontinuierlicher Precursorinjektion
KR20050115634A (ko) * 2004-06-04 2005-12-08 삼성전자주식회사 플라즈마 강화 화학기상증착설비를 이용한 화학기상증착방법
KR20060012703A (ko) * 2004-08-04 2006-02-09 주식회사 유진테크 반도체 기판상에 싱글 챔버식 화학 기상 증착를 이용한 열산화막 증착장치 및 그 증착방법
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
JP4613587B2 (ja) * 2004-08-11 2011-01-19 株式会社明電舎 酸化膜形成方法とその装置
JP2006140408A (ja) * 2004-11-15 2006-06-01 Sharp Corp 半導体装置のトレンチ素子分離方法
US7361567B2 (en) * 2005-01-26 2008-04-22 Freescale Semiconductor, Inc. Non-volatile nanocrystal memory and method therefor
US7338894B2 (en) * 2005-01-26 2008-03-04 Freescale Semiconductor, Inc. Semiconductor device having nitridated oxide layer and method therefor
KR100625945B1 (ko) * 2005-06-30 2006-09-18 매그나칩 반도체 유한회사 씨모스 이미지 센서의 포토다이오드 제조 방법
US7294581B2 (en) * 2005-10-17 2007-11-13 Applied Materials, Inc. Method for fabricating silicon nitride spacer structures
US7416995B2 (en) * 2005-11-12 2008-08-26 Applied Materials, Inc. Method for fabricating controlled stress silicon nitride films
US7465669B2 (en) * 2005-11-12 2008-12-16 Applied Materials, Inc. Method of fabricating a silicon nitride stack
KR100668745B1 (ko) * 2005-12-29 2007-01-29 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 형성 방법
US7767588B2 (en) * 2006-02-28 2010-08-03 Freescale Semiconductor, Inc. Method for forming a deposited oxide layer
US8440049B2 (en) * 2006-05-03 2013-05-14 Applied Materials, Inc. Apparatus for etching high aspect ratio features
US8475625B2 (en) * 2006-05-03 2013-07-02 Applied Materials, Inc. Apparatus for etching high aspect ratio features
US7445984B2 (en) 2006-07-25 2008-11-04 Freescale Semiconductor, Inc. Method for removing nanoclusters from selected regions
US7432158B1 (en) 2006-07-25 2008-10-07 Freescale Semiconductor, Inc. Method for retaining nanocluster size and electrical characteristics during processing
US8119477B2 (en) * 2006-08-31 2012-02-21 Spansion Llc Memory system with protection layer to cover the memory gate stack and methods for forming same
KR100800377B1 (ko) * 2006-09-07 2008-02-01 삼성전자주식회사 화학기상증착설비
US20080119059A1 (en) * 2006-11-20 2008-05-22 Smith Jacob W Low thermal budget chemical vapor deposition processing
US8030114B2 (en) * 2007-01-31 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure to reduce dark current in image sensors
US8283261B2 (en) * 2007-05-25 2012-10-09 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US20090061608A1 (en) * 2007-08-29 2009-03-05 Merchant Tushar P Method of forming a semiconductor device having a silicon dioxide layer
KR100929741B1 (ko) 2007-11-20 2009-12-03 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
KR101478189B1 (ko) * 2007-11-19 2015-01-02 삼성전자주식회사 이미지 센서의 제조 방법
US7898852B1 (en) 2007-12-27 2011-03-01 Cypress Semiconductor Corporation Trapped-charge non-volatile memory with uniform multilevel programming
US8066895B2 (en) * 2008-02-28 2011-11-29 Applied Materials, Inc. Method to control uniformity using tri-zone showerhead
US8088683B2 (en) * 2008-03-31 2012-01-03 Cypress Semiconductor Corporation Sequential deposition and anneal of a dielectic layer in a charge trapping memory device
US20100178758A1 (en) * 2009-01-15 2010-07-15 Macronix International Co., Ltd. Methods for fabricating dielectric layer and non-volatile memory
WO2011106860A1 (en) 2010-03-01 2011-09-09 Group Iv Semiconductor, Inc. Deposition of thin film dielectrics and light emitting nano-layer structures
CN102011105B (zh) * 2010-10-12 2014-06-04 上海宏力半导体制造有限公司 低压淀积氧化硅工艺方法
KR101288130B1 (ko) * 2011-07-13 2013-07-19 삼성디스플레이 주식회사 기상 증착 장치, 기상 증착 방법 및 유기 발광 표시 장치 제조 방법
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
JP5922542B2 (ja) 2012-09-19 2016-05-24 東京エレクトロン株式会社 積層膜の形成方法およびその形成装置
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
WO2018052471A1 (en) * 2016-09-14 2018-03-22 Applied Materials, Inc. A degassing chamber for arsenic related processes
WO2021097022A1 (en) * 2019-11-12 2021-05-20 Applied Materials, Inc. Silyl pseudohalides for silicon containing films
CN113496869A (zh) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 一种外延基底用硅晶片之背面膜层及制造方法
CN115513103A (zh) * 2022-11-23 2022-12-23 西安奕斯伟材料科技有限公司 用于对硅片进行背封的设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442700A (en) * 1965-12-27 1969-05-06 Matsushita Electronics Corp Method for the deposition of silica films
CN1240841A (zh) * 1998-06-15 2000-01-12 西门子公司 高密度等离子体化学气相沉积制造介电防反射涂层的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217375A (en) * 1977-08-30 1980-08-12 Bell Telephone Laboratories, Incorporated Deposition of doped silicon oxide films
JPH01260833A (ja) * 1988-04-11 1989-10-18 Fujitsu Ltd 絶縁膜の気相成長方法
US5387557A (en) * 1991-10-23 1995-02-07 F. T. L. Co., Ltd. Method for manufacturing semiconductor devices using heat-treatment vertical reactor with temperature zones
US5648175A (en) * 1996-02-14 1997-07-15 Applied Materials, Inc. Chemical vapor deposition reactor system and integrated circuit
US5709772A (en) * 1996-03-29 1998-01-20 Applied Materials, Inc. Non-plasma halogenated gas flow to prevent metal residues
US5849644A (en) * 1996-08-13 1998-12-15 Micron Technology, Inc. Semiconductor processing methods of chemical vapor depositing SiO2 on a substrate
US6258170B1 (en) * 1997-09-11 2001-07-10 Applied Materials, Inc. Vaporization and deposition apparatus
US6185839B1 (en) * 1998-05-28 2001-02-13 Applied Materials, Inc. Semiconductor process chamber having improved gas distributor
US5976991A (en) * 1998-06-11 1999-11-02 Air Products And Chemicals, Inc. Deposition of silicon dioxide and silicon oxynitride using bis(tertiarybutylamino) silane
US6465044B1 (en) * 1999-07-09 2002-10-15 Silicon Valley Group, Thermal Systems Llp Chemical vapor deposition of silicon oxide films using alkylsiloxane oligomers with ozone
JP2001319886A (ja) * 2000-05-08 2001-11-16 Tokyo Electron Ltd 熱処理装置及びその方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442700A (en) * 1965-12-27 1969-05-06 Matsushita Electronics Corp Method for the deposition of silica films
CN1240841A (zh) * 1998-06-15 2000-01-12 西门子公司 高密度等离子体化学气相沉积制造介电防反射涂层的方法

Also Published As

Publication number Publication date
EP1470264A4 (en) 2007-05-16
JP4408699B2 (ja) 2010-02-03
US6713127B2 (en) 2004-03-30
CN1650043A (zh) 2005-08-03
JP2005514782A (ja) 2005-05-19
EP1470264A1 (en) 2004-10-27
KR101002445B1 (ko) 2010-12-17
DE60231008D1 (de) 2009-03-12
EP1470264B1 (en) 2009-01-21
KR100990012B1 (ko) 2010-10-26
KR20090107094A (ko) 2009-10-12
US20030138562A1 (en) 2003-07-24
AU2002360700A1 (en) 2003-07-24
KR20040073520A (ko) 2004-08-19
WO2003057942A1 (en) 2003-07-17

Similar Documents

Publication Publication Date Title
CN100392148C (zh) 用单晶片低压cvd淀积氧化硅和氮氧化物的方法
US6884464B2 (en) Methods for forming silicon comprising films using hexachlorodisilane in a single-wafer deposion chamber
CN100364056C (zh) 半导体集成电路器件的制造方法
US7629270B2 (en) Remote plasma activated nitridation
US7129187B2 (en) Low-temperature plasma-enhanced chemical vapor deposition of silicon-nitrogen-containing films
US6544900B2 (en) In situ dielectric stacks
US7629267B2 (en) High stress nitride film and method for formation thereof
JP3055123B2 (ja) 酸素含有ケイ素化合物膜の成長方法
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US20030124873A1 (en) Method of annealing an oxide film
US20060159847A1 (en) Method and apparatus for low temperature dielectric deposition using monomolecular precursors
CN101014730A (zh) 用于形成多组分介电膜的系统和方法
US7335266B2 (en) Method of forming a controlled and uniform lightly phosphorous doped silicon film
WO2007044145A2 (en) Method and apparatus for the low temperature deposition of doped silicon nitride films
CN101436533A (zh) 使用搀杂物和具有受控晶体结构的多层硅薄膜来调整多晶硅薄膜和周围层的应力
US20220275510A1 (en) Thermal atomic layer deposition of silicon-containing films
CN1989270A (zh) 利用单晶圆腔室沉积纳米晶体硅
US20060216953A1 (en) Method of forming film and film forming apparatus
WO2022196339A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
WO2002001615A2 (en) Crystal structure control of polycrystalline silicon in a single wafer chamber
WO2013052145A1 (en) In-situ hydroxylation apparatus
US20040182309A1 (en) Low temperature deposition of silicon based thin films by single-wafer hot-wall rapid thermal chemical vapor deposition

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080604

Termination date: 20131219