JP4408699B2 - オキシナイトライド堆積方法 - Google Patents

オキシナイトライド堆積方法 Download PDF

Info

Publication number
JP4408699B2
JP4408699B2 JP2003558232A JP2003558232A JP4408699B2 JP 4408699 B2 JP4408699 B2 JP 4408699B2 JP 2003558232 A JP2003558232 A JP 2003558232A JP 2003558232 A JP2003558232 A JP 2003558232A JP 4408699 B2 JP4408699 B2 JP 4408699B2
Authority
JP
Japan
Prior art keywords
source gas
gas
chamber
silicon
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003558232A
Other languages
English (en)
Other versions
JP2005514782A (ja
Inventor
ジャナルダナン， アナンド サブラモニー，
ヨシタカ ヨコタ，
ラマセシャン， サリャナラヤナン イエール，
リー ルオ，
アイファ チェン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2005514782A publication Critical patent/JP2005514782A/ja
Application granted granted Critical
Publication of JP4408699B2 publication Critical patent/JP4408699B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

発明の背景
１．発明の分野
[0001]本発明は、半導体集積回路製造の分野に係り、より詳細には、シリコン酸化物膜の中間温度堆積及び高温度堆積、並びにこれら酸化物膜の製造方法に係る。
２．関連技術の説明
[0002]化学蒸気堆積（ＣＶＤ）されたＳｉＯ２膜、並びにそれらの二元及び三元シリケート（一般に酸化物膜と称される）は、マイクロプロセッサやメモリのような集積回路の製造に広く利用されている。これらの膜は、ポリシリコンと金属層との間の絶縁材、多レベル金属系統における金属層間の絶縁材、拡散ソース、拡散及びインプランテーションのマスク、スペーサ、及び最終不活性化層として使用される。受け入れられる堆積酸化物膜プロセスは、厚み及び組成が均一で、粒子及び化学的汚染が少なく、基板への付着が良好で、且つ製造スループットが高いものである。
[0003]これらの膜は、ＣＶＤのような良く知られた技術を使用して形成される。低圧化学蒸気堆積（ＬＰＣＶＤ）は、ＣＶＤプロセスの特殊なケースで、通常、フロントエンドオブライン（ＦＥＯＬ）誘電体膜堆積に使用される。ＣＶＤプロセスでは、所与の組成及び流量の反応ガス及び希釈担体ガスが反応チャンバーに導入される。ガス種が基板へと移動し、反応物が基板に吸着される。原子は、移動及び膜形成化学反応を受け、基板に膜（例えば、酸化シリコン）が堆積される。ガス状の反応副産物は、反応チャンバーから除去される。反応を推進するためのエネルギーは、例えば、熱、光及び高周波、触媒又はプラズマのような多数の方法によって供給することができる。従来のＣＶＤシステムは、通常、ガスソース、ガス供給ライン、マスフローコントローラ、反応チャンバー、膜を堆積すべき基板を加熱する方法、及び温度センサを含む。従来のＬＰＣＶＤシステムは、ソースガスを反応させるための主たる推進源が温度である以外、ＣＶＤシステムと同様である。
[0004]中間温度堆積の酸化物膜（ＭＴＯ）及び高温度堆積の酸化物膜（ＨＴＯ）を基板上に形成するための現状のシステムは、図１Ａに示すバッチ型ＬＰＣＶＤシステムを使用している。この図は、３ゾーンの抵抗炉１１２と、石英反応管１０２と、ガス入口１０４と、ガスセンサ１０６と、ウェハボート１０８とを含む高温壁炉システムであるバッチ型ＬＰＣＶＤシステム１００を示している。ウェハボート１０８には堆積処理のために複数のシリコンウェハ１１０が垂直に配置される。これらウェハは、管１０２を取り囲む抵抗加熱コイルにより放射加熱される。反応ガスは、マスフローコントローラを使用して管１０２の一端（ガス入口１０４）へ計測供給される。反応副産物は、管１０２の他端から（例えば、排気ポンプにより）ポンピング除去される。
[0005]現状システムは、「枯渇作用」と称する欠点で悩まされている。枯渇作用は、ウェハ表面上の反応により反応物が消費されるときに気相濃度を減少させる。従って、入口１０４付近のウェハは、高濃度の反応ガスに曝される。従って、入口１０４付近に配置されたウェハは、堆積率が高くなる。その結果、１つのバッチ内でも且つバッチごとにもウェハに均一な厚みを得ることが困難となる。
発明の概要
[0006]酸化シリコン膜又はシリコンオキシナイトライド膜を形成するプロセスについて説明する。この膜は、熱低圧化学蒸気堆積プロセスにより成長される。このプロセスは、シリコンソースガス及び酸化ソースガスを堆積チャンバー内で熱エネルギー源を使用して分解して膜を形成する単一ウェハ低温壁炉において実行することができる。全圧力が５０から３５０Torrで、シリコンソースガスの流量対酸化ソースガスの流量の流量比が１：５０から１：１００００の状態で膜が形成される。このプロセスは、厚みが１００Åより小さく且つ１０００Åより大きい膜を、２０Å／分から２０００Å／分の堆積率で形成することができる。
[0007]同様の要素が同じ参照番号で示された添付図面を参照して本発明を一例として説明するが、本発明はこれに限定されるものではない。
本発明の詳細な説明
[0025]本発明は、低温度、中間温度及び高温度の酸化シリコン膜又はシリコンオキシナイトライド膜を形成する新規な方法に関する。本発明を完全に理解するために、以下、説明上、多数の特定の細部について述べる。しかしながら、当業者であれば、本発明は、これら特定の細部を伴わずに実施できることが明らかであろう。他の例においては、本発明を不明確にしないために特定の装置構造及び方法は説明しない。以下の説明及び添付図面は、本発明を例示するものであって、本発明を限定するものではない。
[0026]低温度、中間温度又は高温度の膜（例えば、酸化シリコン及びシリコンオキシナイトライド膜）を堆積するための新規な方法を以下に説明する。低温度の膜は、３００℃から６００℃の堆積温度範囲で形成され、中間温度の膜は、６００℃から８００℃の堆積温度範囲で形成され、更に、高温度の膜は、８００℃から９００℃の堆積温度範囲で形成される。熱低圧化学蒸気堆積（ＬＰＣＶＤ）プロセスを使用して、酸化シリコン膜又はシリコンオキシナイトライド膜を形成する。このプロセスは、シリコンソースガス及び酸化ソースガスを堆積チャンバー内で熱エネルギーソースを使用して分解し、酸化物膜を形成するような単一ウェハ低温壁炉において実行することができる。シリコンソースガス対酸化ソースガスの流量比は、シリコンソースガス対酸化ソースガスで各々１：５０から１：１００００の範囲である。堆積チャンバー内の全圧力は、酸化シリコン膜の形成中に５０から３５０Torrの範囲である。このプロセスは、厚みが１００Åより小さく又は１０００Åより大きく、好ましくは、１０Åから３０００Åの酸化シリコン膜を、２０Å／分から２０００Å／分の堆積率で形成することができる。酸化物膜が堆積された基板は、任意であるが、好ましくは同じ酸化ソースガスを使用する急速熱アニールプロセスを用いてアニールされる。本発明による成膜方法は、幾つか例を挙げると、酸化物−窒化物（ＯＮ）スペーサ、酸化物−窒化物−酸化物（ＯＮＯ）スペーサ、フラッシュメモリゲートのためのＯＮＯスタック、又はライナー酸化物トレンチ、或いはＭＯＳトランジスタにおける側壁スペーサを形成するように一体化することができる。
[0027]図２は、本発明の酸化シリコン膜を形成するための例示的方法２００のプロセスフローを示す。このフローチャート２００のステップ２０２に示すように、第１ステップは、酸化シリコン膜を形成すべき基板３００を堆積炉に配置することである。基板３００は、本発明の酸化シリコン膜を堆積するのに適した熱ＬＰＣＶＤ炉に配置される。適当な熱ＬＰＣＶＤ装置の一例は、図４−６に示された抵抗加熱式ＬＰＣＶＤ炉である。他の適当な堆積炉は、アプライド・マテリアルズ社により製造されたＯｘＺｇｅｎ（登録商標）炉を含む。堆積プロセスを説明する前に、熱ＬＰＣＶＤ装置４００の一例をここに説明する。
[0028]図４、図５及び図６は、本発明を実施するのに使用できる熱低圧化学蒸気堆積チャンバーの異なる側面断面図である（例えば、ウェハロード位置及びウェハ分離位置）。図４は、「ウェハ処理」位置においてプロセスチャンバー本体４４５の内部を示す図である。図５は、「ウェハ分離」位置におけるチャンバーの同じ図である。図６は、「ウェハロード」位置におけるチャンバーの同じ側面断面図である。説明上、約５−６リッターの範囲のチャンバーについて述べる。
[0029]図４、図５及び図６は、プロセスガス又は反応ガスを熱分解して基板３００に酸化シリコン膜を形成する反応チャンバー４９０を画成するチャンバー本体４４５を示す。このチャンバー本体４４５は、一実施形態では、アルミニウムで形成され、冷却チャンバー４４５へ水（又は水とエチレングリコールの混合物）をポンピングするための通路４５５を有している。水の通路により、装置４００を「低温壁」炉チャンバーとすることができる。又、チャンバー本体４４５は、チャンバー内の圧力を０から３５０Torrに維持できるようにする材料でも構成される。
[0030]チャンバー本体４４５に常駐するのは、チャンバー４９０と、チャンバー蓋４３０と、分配口４２０と、ガスミクサ４２１と、フェースプレート（又はシャワーヘッド）４２５と、ブロッカープレート４２４と、ヒータポケット４０５と、抵抗ヒータ４８０である。ヒータポケット４０５は、抵抗ヒータ４８０に対して配置され、シャフト４６５によって更に支持される。ヒータポケット４０５は、半導体ウェハ（破線で示す）のような基板３００を支持するに充分な表面積を有する。一実施例では、ヒータポケット４０５は、基板３００のための基板ホルダである。明らかなように、ヒータポケット４０５も、堆積中に基板３００を加熱する。チャンバー本体４４５は、リフターアセンブリ４６０と、リフトピン４９５と、リフトプレート４７５も収容する。リフトプレート４７５は、チャンバー４９０のベースに配置される。リフトピン４９５は、ヒータポケット４０５の表面に形成された複数の貫通開口、貫通ボア、又はホールを経て延びたり引っ込んだりして、基板３００をヒータポケット４０５から持ち上げる。リフトピン４９５が引っ込むと、基板３００をチャンバー本体４４５から除去することができる。チャンバー本体４４５は、更に、開口４４０を経て基板３００を挿入するのに使用されるロボットメカニズムである移送ブレード４４１を受け入れる。この移送ブレード４４１は、リフトピン４９５のヘッドの下に配置される（図５を参照）。
[0031]チャンバー本体４４５は、リフターアセンブリ４６０を収容する。リフターアセンブリ４６０は、チャンバー４９０に入れたり出したりする基板３００の移動を容易にする。リフターアセンブリ４６０は、基板３００をチャンバー４９０に挿入したり取り出したりするために、ヒータ４８０を図５に示す下方の（例えば下げられた）位置に進ませる。基板３００は、例えば、これをヒータポケット４０５に配置するロボット移送メカニズムにより、入口４４０を経てチャンバーに入れられる。ロボット移送メカニズムは、基板３００を支持するリフトピン４９５のヘッドの下に、開口４４０を経て基板を挿入する移送ブレード４４１を備えている。次いで、リフターアセンブリ４６０は、ヒータ４８０及びリフトプレート４７５を「ウェハロード」位置へ移動する（例えば下げる）。次いで、リフターアセンブリ４６０は、ヒータポケット４０５の表面の開口又はボアを経てリフトピン４９５が延びるようにヒータ４８０及びリフトピン４９５を移動する。リフトピン４９５は、ヒータポケット４０５の下部の面（例えば下面）から片持梁形態で延びる。次いで、リフトピン４９５は、チャンバー４９０のベースに配置されたリフトプレート４７５に接触する。基板３００がロードされるときには、ヒータ４８０が下げられ、ヒータポケット４０５の表面は、図６に示すように入口４４０より下となり、基板３００をチャンバー４９０に入れることができる。ロードされると、入口４４０はシールされ、ヒータ４８０は、例えば、ステッパモータであるリフターアセンブリ４６０によりフェースプレート４２５に向けて上部方向（例えばアップ方向）に前進される。この前進は、ウェハ２０１がフェースプレート４２５から短い距離（例えば４００−７００ミル）に達すると停止される（図４を参照）。図５に示すように、一実施形態では、この点において、リフトプレート４７５は、ウェハ処理位置（例えば、図４に示すように、プレートと同じ位置）に留まる。基板３００がチャンバー４９０に配置されると、ヒータポケット４０５及びヒータ４８０は、基板３００を堆積プロセスに対する所望の処理温度に加熱する。
[0032]基板３００は、先ず、ヒータポケット４０５の表面から分離することによりチャンバー４９０から取り出すことができる（例えば堆積の完了時に）。ロボットメカニズムの移送ブレード４４１が、基板３００を支持するリフトピン４９５のヘッドの下で開口４４０に挿入される。次いで、リフターアセンブリ４６０がヒータ４８０及びリフトプレート４７５を「ウェハロード」位置へ移動する（例えば下げる）。リフトプレート４７５を下方に移動することにより、リフトピン４９５も下方に移動され、やがて、処理されたウェハの表面が移送ブレードに接触する。処理された基板３００は、次いで、例えば、基板３００を取り出してそれを次の処理ステップ（例えば冷却）へ移送するロボット移送メカニズムにより、入口ポート４４０を経て取り出される。
[0033]上述したメカニズムは、後続基板３００に対して繰り返されてもよい。１つの適当なリフターアセンブリ４６０が、カリフォルニア州サンタクララのアプライド・マテリアルズ社に譲渡された米国特許第５，７７２，７７３号に詳細に説明されている。
[0034]チャンバー４９０内の膜堆積のための温度は、抵抗ヒータ４８０により制御される。抵抗ヒータ４８０は、第１加熱素子４５０及び第２加熱素子４５７を含む。第２加熱素子４５７は、第１加熱素子４５０に対して（図中のヒータポケットの表面に対して）下方に位置するヒータポケット４０５の本体の平面内に形成される。第１加熱素子４５０及び第２加熱素子４５７は、電源端子（図示せず）に別々に接続される。電源端子は、シャフト４６５を経て長手方向に延びる開口を通して、ヒータポケット４０５の表面を加熱するに要するエネルギーを供給する電源まで、導電性リードとして下方に延びる。
[0035]又、熱ＬＰＣＶＤ装置４００は、チャンバー４９０内の処理温度を監視するための温度インジケータ（図示せず）も備えている。この温度インジケータは、ヒータポケット４０５の表面（又はヒータポケット４０５上のウェハの表面）の温度に関するデータを与えるのが便利である。図４に示すヒータ４８０の断面において注目すべきは、サーモカップル４７０の存在である。このサーモカップル４７０は、シャフト４６５の長手方向に延びる開口を経て、ヒータポケット４０５の上面又は頂面のすぐ下の点まで延びる。
[0036]チャンバー本体４４５は、更に、反応ガス、安定化ガス又は清掃ガスをチャンバー４９０へ分配するガス分配システムに結合される。一実施例では、ガス分配システムは、４つのマニホールド、即ちマニホールド４０１ａ、マニホールド４０１ｂ、マニホールド４０１ｃ及びマニホールド４０１ｄを収容するガスパネルシステム４０１を備え、各マニホールドは、チャンバー４９０へ注入される種々のガスソースのためのガスライン（例えば、ライン１から１１）で構成される。ガスソースは、種々のガスシリンダー又はコンテナ及びガスライン（図示せず）を経てガスパネルシステム４０１へ供給される。各マニホールドは、チャンバー４０９へのガスの流量を制御するマスフローコントローラ（ＭＦＣ）を備えている。
[0037]マニホールド４０１ａは、堆積プロセス後にチャンバー４９０へ注入される清掃ガスを空気圧で制御する。例えば、堆積プロセスの後、又は運転と運転との間に、マニホールド４０１から解放された清掃ガスでチャンバー４９０がパージされる。又、マニホールド４０１ａは、清掃ガス（例えば、アルゴン、三フッ化窒素、及びＮ２）をチャンバー４９０に向ける出口ラインＡも含む。
[0038]マニホールド４０１ｂは、堆積中にチャンバー４９０へ注入されるシリコンソースガスを空気圧で制御する。シリコンソースガスは、例えば、シラン、ジシラン、メチルシラン、及びハロゲン化シランである。シリコンソースガスは、時には、担体ガス（例えば、窒素、水素、ヘリウム、アルゴン及びキセノン）によりチャンバー４９０へ送り込まれる。ここでは、異なるガスをマニホールド４０１ｂへ供給する多数のガスラインがある。又、マニホールド４０１ｂは、出口ラインＢ及び出口ラインＣも備え、出口ラインＢは、シリコンソースガスをチャンバー４９０から前方ラインへ転向し、出口ラインＣは、シリコンソースガスをチャンバー４９０へ注入する。シリコンソースガスが担体ガスにより搬送されるときには、これら２つのガスがマニホールド４０１ｂ内で予め混合され、一緒に出口ラインＣから出る。
[0039]転向ガスライン（出口ラインＢ）及び担体ガスは、堆積のために基板３００にシリコンソースガスを均一に分布するよう確保する上で助けとなる。更に、シリコンソースガスを転向することは、チャンバー４９０におけるシリコンソースガスの分圧の変動を防止し、シリコンソースガスの一定の流量を維持する。又、チャンバー４９０からシリコンソースガスを転向することは、チャンバー４９０に注入される前に流量が一定の流量に達するように確保する。これは、堆積された酸化シリコン膜に均一の厚みを確保する。
[0040]マニホールド４０１ｃは、堆積中にチャンバー４９０へ注入される酸化ソースガスを空気圧で制御する。マニホールド４０１ａは、酸化ソースガス（例えば、亜酸化窒素、オゾン、及びテトラエトキシシラン（ＴＥＯＳ））をチャンバー４９０に向ける出口ラインＤも含む。出口ラインＥを含むマニホールド４０１ｄは、堆積中にチャンバー４９０の下部へ入れられる下部パージガス（例えば、窒素）を空気圧で制御する。
[0041]チャンバー４４５は、１つ又は複数の圧力レギュレータ（図示せず）にも結合される。この圧力レギュレータは、チャンバー４９０内に圧力を確立して維持する。一実施形態では、このような圧力レギュレータは、この分野で、例えば、バラトロン(baratron)圧力レギュレータ（１つ又は複数）として知られている。本発明のバラトロン圧力レギュレータは、圧力を５０−３５０Torrの範囲のレベルに維持する。好ましい実施形態では、バラトロン圧力レギュレータは、圧力を２００Torrに維持する。
[0042]チャンバー４９０は、ガス排出システムにも結合され、これにより、チャンバーからガスがポンピング除去される。ガス排出システムは、チャンバー４９０からチャンバー本体４４５の側にある収集容器（例えば、真空ポンプ出口４３１）へ残留プロセスガスをポンピングするポンピングプレート４８５を備えている。このポンピングプレート４８５は、２つの流れ領域を形成して、基板上に均一なシリコン層を形成するガス流パターンを生じさせる。一実施例では、真空ポンプ出口４３１が、チャンバー４９０の外部に配置されたポンプ４３２に結合される。この実施例では、ポンプ出口４３１は、ポンピングチャンネル４１４０（図４−６のチャンネル４１４の下）内に真空圧力を与え、チャンバー４９０から真空ポンプ出口４３１を経て反応ガス及びパージガスを引き出す。又、ポンプ４３０は、出口ガスラインＢからシリコンソースガスを引き出し、必要なときにチャンバー４９０から離れるようにシリコンソースガスを転向させる。
[0043]別の実施例では、真空ポンプ出口４３１が放出コンジット４３３に結合される。この放出コンジット４３３は、反応ガス、パージガス及び残留ガスをチャンバー４９０から放出させる。チャンネル４１４０を通る放出ガスの流量は、コンジット４３３に沿って配置されたスロットルバルブ４３４により制御されるのが好ましい。
[0044]又、チャンバー４９０は、チャンバー４９０内の処理圧力を監視するセンサ（図示せず）も備えている。一実施例では、チャンバー４９０内の処理圧力の制御を更に容易にするために、放出コンジット４３３の断面積が変えられる。好ましくは、チャンバー本体４５５に結合されたコントローラ又はプロセッサ９００が、チャンバー圧力を指示するセンサからの信号を受信し、チャンバー４９０内に所望の圧力を維持するようにスロットルバルブ４３４を適宜に調整する。本発明に使用するのに適したスロットルバルブが、マルドッチ氏に発行されて、アプライド・マテリアルズ社に譲渡された米国特許第５，０００，２２５号に説明されている。これは、参考としてここに援用する。
[0045]チャンバー４９０のコンポーネントの材料は、露出したコンポーネントが本発明の高温処理に適合しなければならないように選択される。酸化シリコン膜を形成するための本発明の熱ＬＰＣＶＤ処理は、８００℃又はそれ以上の高さまでの加熱温度をチャンバー４９０内に含むことがある。このような材料は、プロセスガス及び他の化学物質、例えば、チャンバー４９０に導入されることのある清掃用化学物質にも適合しなければならない。一実施形態では、ヒータ４８０の露出面は、プロセスに適合し得るものであれば、種々の材料で構成されてもよい。例えば、ヒータ４８０のヒータポケット４０５及びシャフト４６５は、同様の窒化アルミニウム材料で構成されてもよい。或いは又、ヒータポケット４０５の表面は、高熱伝導性の窒化アルミニウム材料（純度が９５％程度で、熱伝導率が１４０Ｗ／ｍＫ）で構成されてもよく、一方、シャフト４６５は、低熱伝導性の窒化アルミニウムで構成されてもよい。ヒータ４８０のヒータポケット４０５は、通常、拡散ボンディング又はろう付けによりシャフト４６５に接合される。というのは、このような結合は、チャンバー４９０の環境に同様に耐えるからである。
[0046]更に、図４は、ヒータ４８０の一部分の断面も示しており、これは、ヒータポケット４０５の本体の断面及びシャフト４６５の断面を含む。図４は、更に、２つの加熱素子、即ち第１加熱素子４５０及び第２加熱素子４５７が形成されたヒータポケット４０５の本体をも示している。各加熱素子（例えば、加熱素子４５０及び加熱素子４５７）は、ヒータポケットの材料と同様の熱膨張特性をもつ材料で作られる。適当な材料は、モリブデン（Ｍｏ）を含む。各加熱素子は、モリブデン材料の薄膜をコイル形状で含む。
[0047]さしあたり、図２に戻ると、ステップ２０３は、本発明の酸化シリコン膜の形成における次のステップであって、堆積プロセスに対する所望の処理温度及び圧力を得るためのステップを示している。上述したように基板３００をチャンバー４９０に配置する前に、チャンバー４９０が所望の処理温度及び圧力に既に到達しているかもしれないことに注意されたい。しかしながら、基板３００がチャンバー４９０に入れられてヒータポケット４０５に乗せられた後に、チャンバー４９０及びヒータポケット４０５は、最適な結果を得るためには、堆積プロセスを開始できる前に平衡に達することが許されねばならない（例えば、所望の処理温度及び圧力に到達する）。一実施形態では、所望の圧力及び温度を得るために１０秒が割り当てられる。又、ステップ２０３中にチャンバー４９０の温度及び圧力が安定化される間に、チャンバー４９０には担体ガスも注入される。担体ガスは、上述したマニホールド４０１ａを通して供給することができる。担体ガスは、例えば、窒素、ヘリウム、水素、キセノン及びアルゴンを含む。一実施形態では、担体ガスは、５００ｓｃｃｍから１００００ｓｃｃｍの流量範囲でチャンバー４９０へ供給される。
[0048]酸化物膜を堆積するための所望の処理温度は、４００℃から９００℃の範囲である。好ましい実施形態では、チャンバー４９０は、基板３００を７００℃に加熱するに充分な処理温度を維持する。別の実施形態では、ヒータポケット４０５の温度が４００℃から９００℃であり、好ましくは、７００℃であって、基板３００が所望の処理温度に加熱される。所望の処理温度は、形成される膜の形式、膜を形成するのに使用される反応ガス、及び堆積プロセスに対する所望の圧力に基づいて変化する。
[0049]ヒータポケット４０５の表面、或いはヒータポケット４０５上の基板３００の表面の温度に関するデータを得るために温度インジケータが使用される。熱ＬＰＣＶＤ炉４００では、基板３００（通常、ウェハ）の温度は、ヒータポケット４０５の測定温度より約２０−３０°低くてもよい。一実施形態では、処理温度は、ヒータポケット４０５から測定された温度に基づく。
[0050]堆積プロセスに対する所望の圧力は、チャンバー４９０内の全圧力で指示される。一実施形態では、所望の圧力は、５０Torrから３５０Torrの範囲であり、好ましくは、堆積プロセス全体にわたって２００Torrである。一実施形態では、チャンバーは、５０−３５０Torrの圧力に排気されるが、２００Torrが好ましい。
[0051]Ｎ２、Ｈｅ、Ａｒ又はその組み合わせのような安定化ガスがチャンバー４９０へ供給され、圧力及び温度の安定化を達成するのが好ましい。一実施例では、マニホールド４０１ａは、安定化ガスを、５００ｓｃｃｍから１００００ｓｃｃｍの範囲の流量でチャンバー４９０へ解放する。
[0052]好ましい実施形態では、システム制御ソフトウェアを含むプロセッサコントローラ９００は、チャンバー４９０の処理温度及び圧力を制御及び調整することができる。この実施形態では、プロセッサコントローラは、安定化ガス（例えば、Ｎ２、Ｈｅ又はＡｒ）が所望の流量でチャンバー４９０へ供給される間にヒータの温度を７００−７４０℃に上昇させることにより温度を調整する。更に、プロセッサコントローラは、必要に応じてチャンバー４９０の処理圧力を調整してもよい。
[0053]所望の温度及び圧力が得られると、基板３００は、ここで、堆積の準備ができる。好ましい実施形態では、基板３００は、酸化ソースガスで前処理される。図２のプロセス２００のステップ２０４は、酸化物膜を堆積する前に、酸化ソースガス（例えば、亜酸化窒素、オゾン、及びテトラエトキシシラン（ＴＥＯＳ））が、３−１０秒間、チャンバー４９０に供給されるような前処理ステップを示す。一実施例では、前処理ステップ２０４の間に、酸化ソースガスが５００−１５００ｓｃｃｍの流量でチャンバー本体４４５へ供給される一方、チャンバー４９０の全圧力が２００Torrに維持される。別の実施例では、特に、厚い酸化物膜を形成する場合に、酸化ソースガスが、４０００ｓｃｃｍ程の高い流量でチャンバー本体４４５に供給される。プロセス２００の前処理ステップ２０４の間にチャンバー４９０へ供給される酸化ソースガスの流量は、酸化物膜の堆積に対して選択された流量である。
[0054]又、プロセス２００の前処理ステップ２０４中に、シリコンソースガスが流れ始める（例えば、シリコンソースガスがマニホールド４０１ｂを出る）。好ましい実施形態では、シリコンソースガスは、窒素のような担体ガスと予め混合されている。シリコンソースガスの流量は、シリコンソースガスを堆積のためにチャンバー４９０に注入すべき所望の流量にセットされる。しかしながら、前処理ステップ２０４中には、出口ラインＢが開く一方、出口ラインＣが閉じ、シリコンソースガスは、チャンバー本体４４５、特に、チャンバー４９０から離れるように転向される。シリコンソースガスは、真空ポンプ出口４３１へと転向される。チャンバー４９０からシリコンソースガスを転向することにより、シリコンソースガスは、堆積を開始する前に所望の一定の流量に到達することができる。シリコンソースガスは、堆積を開始する前に１ｓｃｃｍから２ｓｃｃｍの一定流量に到達するのが好ましい。別の実施形態では、他の流量が望まれることがあり、例えば、厚い酸化物膜が望まれる場合には、堆積を開始する前に流量が４ｓｃｃｍの一定流量に達することが必要である。
[0055]更に、前処理ステップ２０４の間に、酸化ソースガスは、先ず、マニホールド４０１ａから出口ラインＡへ解放され、チャンバー蓋４３０の上面に配置されたガス分配点４２０を経てチャンバー４９０に入る。一実施例では、チャンバー蓋４３０がガスミクサ４２１を収容する。この実施例では、酸化ソースガスは、チャンバー４９０へ注入される前にガスミクサ４２１も通過しなければならない。酸化ソースガスは、次いで、ブロッカープレート４２４を通り、基板３００の表面域に一致するエリアに分散される。その後、酸化ソースガスは、この図では、チャンバー４９０内の抵抗ヒータ４８０及びヒータポケット４０５の上に配置された孔付きフェースプレート４２５を経て分散される。この実施形態におけるブロッカープレート４２４とフェースプレート４２５との組み合わせは、基板３００（例えば、ウェハ）に反応ガスを均一に分散させる。
[0056]ステップ２０４のように堆積場所が前処理されると、次のステップは、酸化シリコン膜を堆積することである。上記説明及び以下の説明では、酸化シリコン膜の形成に焦点を向けるが、本発明は、酸化シリコン膜に限定されない。例えば、以下で明らかとなるように、本発明は、シリコンオキシナイトライド膜を形成することもできる。ステップ２０６は、プロセスフロー２００における堆積ステップを示す。堆積の準備ができると、ガスパネル４０１により制御される反応ガス（例えば、シリコンソースガス及び酸化（及びオキシナイトライドの場合は窒化）ソースガス）が、ミクサ４２１、ガス分配口４２０、ブロッカープレート４２４、及び孔付きフェースプレート４２５を経てチャンバー４９０へ流れ込む。この点において、出口ラインＢが遮断され、シリコンソースガスは、ステップ２０４中に既に達成された所望の流量で出口ラインＣを経てチャンバー４９０へ向けられる。
[0057]好ましい実施形態では、シリコンソースガスは、マニホールド４０１ｂにおいて担体ガスと混合される。担体ガスは、例えば、水素、窒素、ヘリウム、キセノン又はアルゴンを含む。担体ガスが好ましいのは、チャンバー４９０へ流れ込むシリコンソースガスの量が少なく、従って、担体ガスが基板３００上でのシリコンソースガスの均一な分散を最大にするからである。この実施形態では、担体ガスは、５０００ｓｃｃｍから１００００ｓｃｃｍの流量であり、一方、シリコンソースガスは、１ｓｃｃｍから２ｓｃｃｍの流量である。又、シリコンソースガスの流量を２０ｓｃｃｍ程の高さに上げ、担体ガスを５０００ｓｃｃｍから１００００ｓｃｃｍの流量に維持することもできる。上述したように、担体ガス及びシリコンソースガスは、出口ラインＢ又はラインＣを出る前にマニホールド４０１ｂにおいて予め混合される。堆積のために、シリコンソースガス及び担体ガスの混合物は、出口ラインＣからマニホールド４０１ｂを出る。
[0058]シリコンソースガス及び酸化ソースガスは、先ず、別々の出口ラインを経てチャンバー４９０へ各々入る。シリコンソースガスは、先ず、出口ガスラインＣを経てマニホールド４０１ｂを出る（この点において、出口ガスラインＢは既に遮断されていることに注意されたい）。酸化ソースガスは、先ず、出口ガスラインＤを経てマニホールド４０１ｃを出る。好ましい実施形態では、各ソースガスの所望の流量が別々に監視され、維持される。好ましい実施形態では、シリコンソースガス及び酸化ソースガスの両方が、それら各々の所望の流量でガスミクサ４２１に入り、その後、分配点４２０へ入り、最終的に、チャンバー４９０へ入る。ガスミクサ４２１は、シリコンソースガス及び酸化ソースガスを混合し、その後、これらは、チャンバー４９０へ注入される。ガスミクサ４２１の使用は、酸化シリコン膜の厚みの非均一性を著しく改善する。別の実施形態では、ガスミクサ４２１は、これをできるだけ基板３００に接近させるように、チャンバー蓋４３０に配置される。この実施形態では、シリコンソースガス及び酸化ソースガスの混合物は、基板３００の真上で解放される。
[0059]シリコンソースガス及び酸化（及びオキシナイトライドの場合は窒化）ソースガスの流量比は、各々、１：５０から１：１００００の範囲である。好ましい実施形態では、シリコンソースガスの流量が１ｓｃｃｍから２ｓｃｃｍであり、酸化ソースガスの流量が５００ｓｃｃｍから１５００ｓｃｃｍである。別の実施形態では、シリコンソースガスの流量が２０ｓｃｃｍ程度であり、酸化ソースガスの流量が４０００ｓｃｃｍ程度である。従って、チャンバー４９０にはシリコンソースガスよりも相当に多量の酸化ソースガスがある。
[0060]分配点４２１から、反応ガス（例えば、シリコンソースガス及び酸化（及びオキシナイトライドの場合は窒化）ソースガス）がブロッカープレート４２４を通して、基板３００の表面域に一致するエリアに分散される。その後、反応ガスは、この図では、抵抗ヒータ４８０及びヒータポケット４０５の上に配置された孔付きフェースプレート４２５を経て分散される。上述したように、この実施形態におけるブロッカープレート４２４とフェースプレート４２５との組み合わせは、基板３００、例えば、ウェハに反応ガスを均一に分散させる。
[0061]一実施形態では、チャンバー本体４９０内及び基板３００の温度は、反応ガスを熱的に分解して基板３００に酸化シリコン膜を形成するに充分な所定のレベルに維持される。好ましい実施形態では、基板３００は、７００℃の温度にされ、これは、基板３００を加熱するヒータポケット４０５及びヒータ４８０をもつことにより得られる。
[0062]所望の温度及び圧力が一定に維持される間にチャンバー４９０に反応ガスが注入される状態で、反応ガスが熱的に分解され、即ちシリコン及び酸素媒介物が反応して、基板３００の表面に酸化シリコン膜を形成する。酸化シリコン膜の所望厚み、処理温度及び圧力、並びに全ての反応ガスの流量に基づいて、堆積プロセスは、３０秒から９０秒を必要とし得る。従って、酸化シリコン膜の厚みは、堆積時間によって制御することができる。（ある処理パラメータのもとで種々の厚みの酸化シリコン膜に対する堆積時間の例については、テーブル１を参照されたい。）反応ガスの分解速度を促進するのに必要なプラズマ、光子又は触媒作用のような外部励起源はここでは存在しないことに注意されたい。
Figure 0004408699
[0063]堆積の間に、チャンバー４９０は、２つのゾーン、即ちヒータポケット４０５の上面より上のゾーンである第１チャンバーゾーンと、ヒータポケット４０５の下面より下のゾーンである第２チャンバーゾーンとに効果的に分割される。一般に、酸化シリコン膜の形成を第１ゾーンに限定するのが望ましい。又、堆積中に、不活性な下部パージガス（例えば、窒素、アルゴン又はヘリウム）を第２チャンバーゾーンに導入して、該ゾーンにおける膜の形成を禁止する。この下部パージガスは、マニホールド４０１ｄから解放して、チャンバー４９０の下側へ注入することができる。
[0064]好ましい実施形態では、堆積が完了すると、酸化シリコン膜が堆積された基板３００が、図２に示すプロセス２００のステップ２０８に述べるように、酸化ソースガス（例えば、亜酸化窒素）で後処理される。前処理ステップ２０４と同様に、転向ガスライン即ち出口ガスラインＢがターンバックされ、チャンバー４９０へのシリコンソースガスの流れが停止される。この実施形態では、酸化ソースガスだけが、後処理のために約１０秒間チャンバー４９０へ供給される。後処理は、基板３００上の反応しなかった亜酸化窒素の場所を終了させる。又、後処理は、酸化シリコン膜に対する膜厚の非均一性及び表面の粗面性を最小にする。しかしながら、後処理は必要でなく、上述した方法でも良好な酸化シリコン膜を得ることができる。シリコンソースガスを転向することで、一定の流量が維持されると共に、処理されるべき基板が多数ある場合にシリコンソースガスに対して所望の流量を再確立する必要性が回避される。従って、あるプロセス運転から次のプロセス運転へ一貫した量のシリコンソースガスを容易に得ることができる。
[0065]堆積が完了すると、プロセスフロー２００のステップ２１０に示すようにチャンバー４９０をパージすることができる。パージは、例えば、窒素のような不活性ガスをチャンバー４９０へ所定時間中流すことにより行われる。パージは、マニホールド４０１ａからチャンバー４９０へ窒素を解放することにより行われてもよい。又、パージは、清掃ガスでチャンバー４９０を清掃することを意味してもよい。清掃ガスは、マニホールド４０１ａからチャンバー４９０へ解放することもできる。その後の処理が必要な場合には、シリコンソースガスの流れが転向される間にパージを行わねばならない。
[0066]堆積が完了すると、酸化シリコン膜が堆積した基板３００は、上述したメカニズムによりヒータポケット４０５の表面から分離される。
[0067]シリコンソースガス及び／又は酸化ソースガスの流量比のようなプロセスパラメータを変えることで、調整可能なエッチング率を有する酸化シリコン膜を形成することができる。シリコンソースガス及び／又は酸化ソースガスの流量比、堆積時間、堆積温度、及び堆積圧力のようなプロセスパラメータを変えることで、調整可能なステップカバレージ（物理的カバレージ）及び適合性（パターンに対する電気的及び物理的な均一性）を有する酸化シリコン膜を形成することができる。例えば、堆積プロセス中にＮ２Ｏ：ＳｉＨ４の流量比を高くすると、形成される酸化シリコン膜のステップカバレージが増加することを示した図１４を参照されたい。別の実施例として、体積プロセスの温度を高くすると、形成される酸化シリコン膜のステップカバレージが増加することを示した図１５を参照されたい。
[0068]図３は、本発明の別の例示的方法３００のプロセスフローを示す。好ましい実施形態では、堆積後の次のステップは、酸化シリコン膜が堆積した基板をアニールすることである（図３のステップ３０２を参照）。アニールステップは、全ての酸化物膜に必要とされるのではない。しかしながら、アニールは、アニールを行わない場合に比して上部エッチング特性により明らかなように、得られる膜を改善し得る。本実施形態により基板をアニールすることは、アプライド・マテリアルズ社により製造されたＲＴＰシステムを使用した迅速熱処理により達成される。堆積された膜は、ＲＴＰチャンバーにおいて、ステップ３０４に示すように、１５から１２０秒間、８００℃から１２００℃の範囲の温度まで加熱することによりアニールされる。
[0069]好ましい方法では、使用するアニールソースガスは、堆積に使用されるものと同じソースガスであり、例えば、亜酸化窒素が酸化ソースガスとして使用される場合には、亜酸化窒素がアニールソースガスとしても使用される。このように、酸化シリコン膜には新たな化学物質が導入されない。他のアニールソースガスは、酸素、窒素、アルゴン、及びオゾンを含む。一実施例では、酸化シリコン膜は、ＲＴＰ（登録商標）チャンバーにおいて亜酸化窒素中で９００℃に６０秒間アニールされる。
[0070]上述した例示的方法により形成される酸化シリコン膜は、成長率が２０Å／分から２０００Å／分の範囲である。又、酸化シリコン膜は、厚みが１０Åから３０００Åの範囲である。酸化シリコン膜は、湿式エッチング率が約１２９Å／分である（１００：１ＨＦで６０秒間の湿式エッチング）。或いは又、ＲＴＰ（登録商標）チャンバーにおいて亜酸化窒素中でアニールしたときに、酸化シリコン膜は、湿式エッチング率が約７７Å／分である（１００：１ＨＦで１２０秒間の湿式エッチング）。アニールを行なわない状態では、酸化シリコン膜の湿式エッチング率は、約２１１Å／分である。上述した方法のもとで形成される酸化シリコン膜の他の特性は、酸化物膜の非均一性が１．２％（４９ポイント、３ｍｍＥＥ、１σ）未満であり、制御可能な成長率が３０Å／分から２０００Å／分の範囲であり、同調可能な屈折率が１．４３から１．４７の範囲であり、且つ粒子追加が著しく低いことを含む。
[0071]図７は、上述した方法のもとで形成される酸化シリコン膜の堆積の概要を示す。ボックス７０２のシリコンソースガスは、ボックス７０４の担体ガスと混合され、担体におけるシリコンソースガス７０６を形成する。担体におけるシリコンソースガス７０６は、酸化ソースガス７０８と混合することが許されて、反応ガスの混合物７１０が形成される。シリコンソースガス対酸化ソースガスの流量比は、１：５０から１：１００００の範囲である。反応ガス７１０は、上述したように、堆積チャンバーにおいて基板上で熱分解され、ボックス７１２及び７１４に示すように酸化シリコン膜が形成される。
[0072]テーブル１は、６０Åから１０００Åの範囲の種々の厚みの酸化シリコン膜を形成するのに使用される例示的パラメータを示す。これらのパラメータは、１０Åから３０００Åの範囲の厚みのような他の厚みをもつ酸化シリコン膜を形成するように変更できることが明らかであろう。セクション１は、形成される酸化シリコン膜の厚み、例えば、６０Å酸化シリコン膜を指示する。セクション２は、堆積を行なう前の基板３００の前処理のためのパラメータを指示する。セクション３は、堆積パラメータを指示する。セクション４は、後処理パラメータを処理する。更に、セクション５は、パージパラメータを指示する。各セクション内では、リストされた条件は、処理時間、処理温度、処理圧力、及び堆積に使用されるガスの流量を含む。説明上、６０Åの酸化シリコン膜を形成するために、前処理中に、５００ｓｃｃｍの亜酸化窒素（Ｎ２Ｏ）がチャンバー４９０へ供給され、５０００ｓｃｃｍの窒素（Ｎ２）担体ガスと混合された１ｓｃｃｍのシラン（ＳｉＨ４）がチャンバー４９０から離れるように転向される。１０秒の前処理後に、窒素担体におけるシランガスが、前処理と同じ流量（例えば、シランが１ｓｃｃｍで、窒素が５０００ｓｃｃｍ）でチャンバー４９０へ注入される。他の全てのパラメータは、同じに保たれる。酸化シリコン膜を形成（堆積）して、厚み６０Åの膜を得るために、４０秒が許される。堆積の後に、シラン及び窒素担体は、もう一度、チャンバーから離れるように転向されるが、Ｎ２Ｏは、５００ｓｃｃｍで１０秒間チャンバーへ流し込み続ける。これは、後処理と称される。パージが必要な場合には、担体ガスをチャンバーへ流し込み続ける。ヒータの下側での堆積を防止するために、窒素のような不活性ガスが、常時、チャンバー４９０の下側に４０００ｓｃｃｍで導入される。
[0073]又、上述した方法は、シリコンオキシナイトライド膜のような他のシリコン膜を堆積するのにも使用できる。図８は、シリコンオキシナイトライド膜を形成する例示的プロセスを示すもので、シリコンソースガス８０２が担体ガス８０４（例えば、水素、窒素、アルゴン、キセノン、及びヘリウム）及び窒化ソースガス８０５（例えば、アンモニア（ＮＨ３）及びヒドラジン（Ｎ２Ｈ４））と混合される。窒化ソースガスにおけるシリコンソースガス（８０６）は、次いで、酸化ソースガス８０８と混合され、反応ガス８１０を形成する。シリコンソースガスは、シラン、ジシラン、又はハロゲン化シランでよい。酸化ソースガスは、酸素、オゾン、ＴＥＯＳ、又は亜酸化窒素でよい。
[0074]一実施形態では、シリコンオキシナイトライド膜を堆積すべき基板がチャンバー４９０内に入れられる。チャンバー４９０は、次いで、上述したような所望の処理温度及び圧力を得ることが許される。一実施例において、所望の処理温度は、４００℃から８００℃の範囲であり、処理圧力は、５０Torrから３５０Torrの範囲である。
[0075]次いで、基板は、上述したプロセス２００のステップ２０４と同様に、ソースガスで前処理される。一実施例では、酸化ソースガス、例えば、亜酸化窒素が所望の流量でチャンバー４９０に供給される。所望の流量の一例は、５００ｓｃｃｍから１５００ｓｃｃｍの流量である。上述した酸化シリコン膜に対する堆積プロセスと同様に、前処理ステップ中に、シリコンソースガスは、チャンバー４９０から離れるように転向される。シリコンソースガスのこの転向は、シリコンソースガスが所望の流量に達するのを許すと共に、堆積前に所望の一定の流量を維持するように、堆積のための所望の流量にセットされる。一実施例では、シリコンソースガスの所望の流量は、１ｓｃｃｍから２ｓｃｃｍの範囲である。前処理は、通常、３−１０秒続く。
[0076]前処理が完了すると、基板は、シリコンオキシナイトライドを堆積する準備ができる。シリコンソースガスは、転向ガスラインのための出口ガスラインＢを遮断することによりチャンバー４９０へ注入される。このとき、シリコンソースガスは、その所望の一定の流量を既に達成している。酸化シリコン膜を形成するための方法と同様に、シリコンソースガスと、ＮＨ３又はＮ２Ｈ４と、酸化ソースガスとがミクサ４２１において混合された後に、混合物としてチャンバー４９０へ注入される。反応ガス８１０は、シリコンソースガス対酸化（又は窒化）ソースガスの流量比が１：５０から１：１００００の範囲である。
[0077]チャンバー４９０内で、これらのソースガスが熱分解されて、基板上にシリコンオキシナイトライド膜を形成する。この場合も、プラズマ、光子又は触媒のような外部励起源は存在しない。次いで、酸化シリコン膜について説明した方法に基づいて堆積プロセスを完了することができる。
[0078]堆積圧力、温度、並びに反応ガスの流量及び濃度は、シリコンオキシナイトライド膜が３０Å／分から３０００Å／分の割合で堆積されるように選択されるが、５０−１００Å／分が好ましい。シリコンオキシナイトライド膜の好ましい成長率は、６０Å／分である。酸化シリコン膜の堆積と同様に、温度、圧力及び濃度、及び／又は反応ガスの比に基づいて、堆積時間を変えることにより膜の厚みを制御することができる。
[0079]酸化シリコン膜の堆積と同様に、シリコンソースガス、窒化ソースガス及び／又は酸化ソースガスの流量比のようなプロセスパラメータを変えることで、調整可能なエッチング率を有するシリコンオキシナイトライド膜を形成することができる。シリコンソースガス、窒化ソースガス、酸化ソースガスの流量比、堆積温度、及び／又は堆積圧力のようなプロセスパラメータを変えることで、調整可能なステップカバレージ（物理的カバレージ）及び適合性（パターンに対する電気的及び物理的な均一性）を有するシリコンオキシナイトライド膜を形成することができる。
[0080]又、シリコンソースガス、窒化ソースガス、酸化ソースガスの流量比、堆積温度、及び／又は堆積圧力のようなプロセスパラメータを変えることで、調整可能な光学特性（例えば、屈折率及び吸光係数）を有するシリコンオキシナイトライド膜を形成することができる。どちらも低い堆積圧力に限定された従来の炉システム（例えば、ＬＰＣＶＤシステム１００）又はプラズマＣＶＤシステムとは異なり、本発明の実施形態は、低圧力又は低温度に限定されない。例えば、炉システムでは、圧力が上昇すると、望ましからぬ気相反応が生じる。更に、堆積チャンバーへ導入されるシリコンソースガス及び酸化ソースガスは、堆積プロセス中に容易に制御、変更及び／又は微同調することができる。
[0081]一実施形態では、厚みを制御する堆積時間は、式［屈折率＝ｎ（λ）＋ｉｋ（λ）］で表わされる膜の光学特性を調整するのに使用される。但し、「ｎ」は、屈折率であり、「ｉ」は、虚数の複素数であり、「ｋ」は、吸光係数であり、「λ」は、波長である。明らかなように、「ｎ」及び／又は「ｋ」を調整すると、屈折率に対して異なる値が得られる。図１１の線１１２２で示されたように、厚み（線１１２６で示す）が増加すると、屈折率（線１１２２で示す）が高くなる。同様に、図１１の線１１０４で示されたように、厚み（線１１２６で示す）が増加すると、吸光係数（線１１２４で示す）が高くなる。厚みの増加は、堆積時間により制御され、例えば、１８０秒の堆積時間は、１６０Åの厚みを与え、６００秒の堆積時間は、８６０Åの厚みを与える。
[0082]別の実施形態では、堆積圧力を使用して膜の光学的特性が調整される。図１２の線１２０２で示されたように、圧力（線１２０６で示す）が高くなると、屈折率（線１２０２で示す）が下がる。逆に、図１２の線１２０４で示されたように、圧力（線１２０６で示す）が高くなると、吸光係数（線１２０４で示す）が高くなる。圧力の上昇は、厚みも制御し、例えば、１００Torrの圧力は、５６８Åの厚みを与え、２００Torrの圧力は、８３５Åの厚みを与える。
[0083]更に別の実施形態では、窒化ソースガス対シリコンソースガスの流量比を使用して膜の光学的特性が調整される。図１３の線１３０２で示されたように、流量比（線１３０６で示す）が高くなると、屈折率（線１３０２で示す）が高くなる。逆に、図１３の線１３０４で示されたように、流量比（線１３０６で示す）が高くなると、吸光係数（線１３０４で示す）が下がる。又、流量比の上昇は、シリコンオキシナイトライドの厚みも制御し、例えば、流量比１２５（ＮＨ３：ＳｉＨ４）は、８３５Åの厚みを与え、流量比２５０（ＮＨ３：ＳｉＨ４）は、４５３Åの厚みを与える。従って、シリコンオキシナイトライド膜の厚みは、光学的特性を指示することができる。
[0084]図９は、多数の処理チャンバーを備えた例示的なクラスターツール１１００を示す。このクラスターツール１１００は、酸化シリコン堆積チャンバー１１０２と、ＲＴＰチャンバー１１０４と、シリコンオキシナイトライド堆積チャンバー１１０６とを備えている。酸化シリコン堆積チャンバー１１０２及びシリコンオキシナイトライド堆積チャンバー１１０６の各々は、上述した熱ＬＰＣＶＤ堆積チャンバー４００に非常に良く似ている。又、クラスターツール１１００は、ウェハハンドラー１００９（例えば、ロボット）を有する移送チャンバー１１０８も備え、ウェハハンドラーは、ロボットアーム１０１２に結合され、これは、移送ブレード（図示せず）に結合される。移送ブレードは、図５に示された移送ブレード４４１と同様である。移送ブレードは、上記チャンバーの１つにウェハを入れるのに使用される。移送チャンバー１１０８は、処理されるべきウェハ基板を保管するロードロックシステム１１１０に更に結合される。一実施例において、ロボットは、基板（例えば、ウェハ）をロードロックシステム１１１０から取り出し、プロセスプロトコルに基づいて適当なチャンバーにそれを入れる。移送チャンバー１１０８は、通常、低い圧力にセットされる。又、クラスターツール１１００は、ウェハがロードロックシステム１１１０にいったん入れられると、各チャンバー内の運転状態に影響が及ばない圧力にセットされる。例えば、酸化シリコン層を堆積し、窒化シリコン層を堆積し、酸化シリコン層を堆積し、次いで、基板をアニールするといった多数の処理を伴うときには、クラスターツール１１００は、各堆積ステップに対して基板をあるチャンバーから次のチャンバーへ移動するのに使用できる。例えば、酸化シリコン膜を堆積し、堆積後に基板をアニールするために、ウェハハンドラー１００９は、ロードロック１１１０から基板を取り出し、チャンバー１１０２に基板を入れて、酸化シリコン膜を堆積する。次いで、ウェハハンドラー１００９は、チャンバー１１０２から基板を取り出し、チャンバー１１０４に基板を入れて、アニールを行なう。
[0085]上述した方法は、多数のシリコン膜を有するデバイスを製造するのに使用される。このような用途は、例えば、トランジスタのフラッシュメモリゲートのためのＯＮＯ（酸化シリコン／窒化シリコン／酸化シリコン）スタック、ＯＮＯスペーサ、ライナー酸化物トレンチ、及びＭＯＳトランジスタの側壁スペーサの製造を含む。
[0086]ＯＮＯスタックは、トランジスタやキャパシタのような電子デバイスにおいて絶縁層として働くポリ間(interpoly)誘電体層として知られている。多数のシリコン膜を全て「その場で」即ち同じチャンバー（即ちチャンバー４９０）で形成することができる。このようにして、シリコン膜は、ある膜を別の膜の上に堆積する前に酸化雰囲気や汚染に曝されることはなく、従って、膜と膜との間にきれいな界面を得ることができる。或いは又、例えば、図９に示すクラスターツール１１００を使用することにより多数のチャンバーにおいて膜を形成することもできる。
[0087]上述した方法を使用して、図１０Ａ−１０Ｆに示す電子デバイスのスペーサを形成することができる。この電子デバイスは、図１０Ａ及び１０Ｂに示すように、ゲート誘電体層１００２が形成された基板３００を備えている。この基板３００は、単結晶シリコンでもよいし、単結晶半導体ウェハでもよいし、又は半導体デバイスの製造に使用される他の基板でもよい。これら形式のデバイスにおいて、基板３００は、通常、基板３００に形成される個々のトランジスタ（図示せず）を分離するために、ＬＯＣＯＳのような分離領域（図示せず）、又は浅いトレンチ分離（ＳＴＩ）領域を含む。ＳＴＩ領域は、上記で例示した方法を用いて形成することができる。電子デバイスがトランジスタである一実施例では、ｐ型トランジスタ又はｎ型トランジスタのいずれかに適した不純物で基板３００をドープすることができる。ゲート誘電体１００２は、二酸化シリコン、シリコンオキシナイトライド又は窒化酸化物のような、半導体デバイスに適したいかなる絶縁材で形成することもできる。ゲート誘電体１００２は、この技術で良く実施されている熱酸化により基板３００上に堆積することができる。
[0088]次いで、図１０Ｃに示すように、ポリシリコンのようなゲート電極膜１００３がゲート誘電体１００２の上にブランケット堆積される。次いで、図１０Ｄに示すように、良く知られたホトリソグラフィー及びエッチング技術を使用して、膜をゲート電極１００３及びゲート誘電体１００２へとパターン化する。もし所望であれば、このとき、イオンインプランテーションのような良く知られたドーピング技術を使用して、ソース／ドレイン延長部又は先端領域１００５を形成することができる。図１０Ｅは、上記方法をいかに適用して電子デバイスのためのスペーサを形成するか示している。この実施例では、層１００４は、上述した方法に基づいて堆積された（ブランケット堆積により）酸化シリコン又はシリコンオキシナイトライド膜である。層１００６は、これも上述した方法に基づいて堆積された窒化シリコン膜である。更に、層１００８は、上述した方法に基づいて堆積された別の酸化シリコン又はシリコンオキシナイトライド膜である。各層は、上述したクラスターツール１１００を使用して個別のチャンバーで形成することもできるし、又は１つのチャンバーにおいてその場で形成することもできる。酸化シリコン層１００４及び１００８は、シリコンソースガス（例えば、シラン、ジシラン及びメチルシラン）及び酸化ソースガス（例えば、亜酸化窒素）を反応ガスとして用いて形成することができる。窒化シリコン層１００６は、シリコンソースガス（例えば、シラン、ジシラン及びメチルシラン）、及びアンモニアのような窒化ソースガスで形成することができる。酸化ソースガスは、必要でない。全ての層１００４、１００６及び１００８で、ＯＮＯスタック１０１０が構成される。本発明により形成されたＯＮＯスタック１０１０は、用途に応じて各層の厚みが異なってもよい。温度、圧力、並びに反応ガスの濃度及び／又は比に基づいて、堆積時間を変えることにより各膜の厚みを制御することができる。第１の酸化シリコン層１００４及び第２の二酸化シリコン層１００８は、各々、高温度膜、中間温度膜、低温度膜又はその組み合わせでもよい。次いで、図１０Ｆに示すように、従来の方法を使用してＯＮＯスタック１０１０を異方性エッチングして、スペーサ１０１０を形成することができる。このスペーサ１０１０を使用して、インプラントを離間させ、高いドーピング及び／又は深いソース／ドレイン領域１０２２を形成することができる。
[0089]図１０Ｇは、本発明の方法を使用して形成された例示的なフラッシュメモリを示す。この図では、基板３００は、ゲート誘電体層１００２と、時々フローティングゲート電極とも称されるゲート電極１００３とを備えている。ゲート誘電体層１００２及びゲート電極１００３は、上記実施例（図１０Ａ−１０Ｆの説明）に使用した同じ方法を用いて形成される。次いで、ＯＮＯスタック１０１０が上述したようにブランケット堆積される。更に、図１０Ｈに示すように、このＯＮＯスタック上に制御電極１０１２が堆積される（例えば、化学蒸気堆積により）。最後に、図１０Ｉに示すように、マスキング、エッチング及びドーピング方法を使用して、フラッシュメモリデバイスが形成される。
[0090]本発明の別の用途は、多数の異なる形式の小型電子装置を同じ基板内に含むデバイスに係る。その一例は、ｐ型及びｎ型の両トランジスタを含む相補的金属酸化物半導体（ＣＭＯＳ）デバイスである。
[0091]本発明は、酸化物膜の堆積に対して低い熱履歴を可能にする。上述した膜の熱履歴は、従来技術の従来型炉システム１００を使用して堆積される膜より大きさが小さい。本発明の方法は、堆積のために２、３時間の露出を必要とする従来型炉システム１００に比して、単一の低温度、中間温度及び高温度膜を１−２分の非常に短い露出時間で堆積することができる。更に、本発明は、圧力上昇が望ましからぬ気相反応及び反応性生物を生じた従来技術の従来型炉システム１００よりも相当に高い全圧力で低温度、中間温度又は高温度膜を堆積することができる。従って、本発明は、ＵＶ放射、触媒又はプラズマ励起のような外部励起源を必要とせずに迅速且つ効率的に酸化シリコン膜を熱堆積するのを許す。
[0092]又、本発明は、ウェハごとに均一な厚み及び膜特性を形成する。残留反応ガスを除去するために各堆積の後に堆積チャンバーがパージされるので、反応ガスは新鮮で且つ一定である。従来型炉システム１００で観察される枯渇作用は存在しない。
[0093]更に、シリコンソースガスの転向は、反応物濃度の再現性を保証する。ウェハ堆積とウェハ堆積との間でシリコンソースガスを転向することは、シリコンソースガスの流量の変動を防止しながら、酸化物膜の厚みが均一となることを保証する。これは、堆積チャンバーにおけるこのガスソースの分圧を妥協せずに非常に少量のシリコンソースガスを使用できるようにし、全体として、あるウェハと別のウェハとの間に厚みの均一性を保証する。
[0094]図４に示されたＬＰＣＶＤ装置４００へ説明を戻すと、この装置４００は、プロセッサ／コントローラ９００と、メモリ９０２、例えば、ハードディスクドライブとを備えている。プロセッサ／コントローラ９００は、単一ボード（ＳＢＣ）のアナログ及びデジタル入力／出力ボードと、インターフェイスボードと、ステッパモータコントローラボードとを備えている。プロセッサ／コントローラ９００は、ＬＰＣＶＤチャンバーの全ての活動を制御する。システムコントローラは、メモリ９０２のようなコンピュータ読み取り可能な媒体に記憶されたコンピュータプログラムであるシステム制御ソフトウェアを実行する。コンピュータプログラムは、タイミング、ガスの混合、チャンバー圧力、ヒータ温度、電源、ヒータポケットの位置、及び本発明の酸化シリコン膜又は多膜堆積プロセスの他のパラメータを指令する１組の命令を備えている。コンピュータプログラムコードは、従来のコンピュータ読み取り可能なプログラミング言語、例えば、６８０００アセンブリ言語、Ｃ、Ｃ＋＋、パスカル、フォートラン又は他の言語で書き込むことができる。プロセスガスの混合、圧力制御及びヒータ制御を実行するためのサブルーチンは、メモリ９０２内に記憶される。又、メモリ９０２に記憶されているのは、シリコンソースガス及び酸化ソースガスが堆積チャンバーにおいて熱エネルギーソースを使用して分解され、堆積プロセスの全圧力が５０から３５０Torrの範囲であり、且つ上記シリコンソースガス及び上記酸化ソースガスの比が上述したように１：５０から１：１００００（シリコンソースガス対酸化ソースガス）の範囲であるようにして、成長率が２０Ａ／分から２０００Ａ／分の範囲の低温度、中間温度又は高温度の膜を形成するに必要なプロセスガス流量及び組成、温度並びに圧力といったプロセスパラメータである。従って、本発明のＬＰＣＶＤチャンバー４９０の一実施形態によれば、シリコンソースガス及び酸化ガス混合物をチャンバー４９０に提供し、シリコンソースガスは、任意であるが、担体ガスと共にチャンバー４９０へ解放され、酸化ソースガスの量はシリコンソースガスの量より実質的に多く（５０：１から１００００：１）、次いで、ヒータポケット４０５を３００−９００℃の温度に加熱し、更に、チャンバー４９０内に５０−３５０Torrの圧力を発生して、酸化シリコン膜／シリコンオキシナイトライドを熱化学蒸気堆積により基板に堆積できるようにするための命令及びプロセスパラメータがメモリ９０２に含まれる。
[0095]従って、低温度、中間温度及び高温度シリコン膜、並びにそれらの製造方法が説明された。
従来のＬＰＣＶＤシステムを例示する図である。 酸化シリコン膜をいかに形成するかについて本発明の方法を例示するプロセスフローチャートである。 本発明のアニールプロセスを例示するプロセスフローチャートである。 本発明の酸化シリコン膜を形成するのに使用できる「ウェハ処理」位置において抵抗性ヒータを備えた熱低圧化学蒸気堆積処理チャンバーを例示する側面断面図である。 図４と同様の側面断面図で、「ウェハロード」位置において示した図である。 図４と同様の側面断面図で、「ウェハ分離」位置において示した図である。 基板上に酸化シリコン膜を形成する反応ステップを例示する図である。 基板上にシリコンオキシナイトライド膜を形成する反応ステップを例示する図である。 酸化物膜を堆積すると共に、酸化物膜が堆積された基板をアニールする多数のチャンバーを備えたシステムを例示する図である。 本発明で説明される例示的方法のいずれかに基づくＯＮＯスペーサの製造を示す図である。 本発明で説明される例示的方法のいずれかに基づくＯＮＯスペーサの製造を示す図である。 本発明で説明される例示的方法のいずれかに基づくＯＮＯスペーサの製造を示す図である。 本発明で説明される例示的方法のいずれかに基づくＯＮＯスペーサの製造を示す図である。 本発明で説明される例示的方法のいずれかに基づくＯＮＯスペーサの製造を示す図である。 本発明で説明される例示的方法のいずれかに基づくＯＮＯスペーサの製造を示す図である。 本発明で説明される例示的方法のいずれかに基づくフラッシュメモリデバイスの製造を例示する図である。 本発明で説明される例示的方法のいずれかに基づくフラッシュメモリデバイスの製造を例示する図である。 本発明で説明される例示的方法のいずれかに基づくフラッシュメモリデバイスの製造を例示する図である。 本発明により形成されたシリコンオキシナイトライドの光学特性に対する堆積時間及び厚みの作用を示す図である。 本発明により形成されたシリコンオキシナイトライドの光学特性に対する圧力の作用を示す図である。 本発明により形成されたシリコンオキシナイトライドの光学特性に対するシリコンソースガス及び窒化ソースガスの流量比の作用を示す図である。 本発明により形成された酸化シリコン膜のステップカバレージに対する酸化ソースガス対シリコンソースガスの流量比の作用を示す図である。 本発明により形成された酸化シリコン膜のステップカバレージに対するヒータ温度の作用を示す図である。
テーブル１
酸化シリコン膜を形成するためのパラメータを例示する。
符号の説明
３００…基板、４００…熱ＬＰＣＶＤ装置、４０１…ガスパネルシステム、４０１ａ、４０１ｂ、４０１ｃ、４０１ｄ…マニホールド、４０５…ヒータポケット、４２０…分配口、４２１…ガスミクサ、４２４…ブロッカープレート、４２５…フェースプレート、４３０…チャンバー蓋、４３１…真空ポンプ出口、４３２…ポンプ、４３３…放出コンジット、４３４…スロットルバルブ、４４０…開口、４４１…移送ブレード、４４５…プロセスチャンバー本体、４５０…第１加熱素子、４５５…通路、４５７…第２加熱素子、４６０…リフターアセンブリ、４６５…シャフト、４７０…サーモカップル、４７５…リフトプレート、４８０…抵抗性ヒータ、４８５…ポンピングプレート、４９０…反応チャンバー、４９５…リフトピン

Claims (5)

  1. シリコンオキシナイトライド膜を形成する方法であって、
    基板を堆積チャンバー内に配置して、所望の処理温度及び所望の処理圧力を得るステップと、
    前記所望の処理温度及び前記所望の処理圧力が得られた後に酸化ソースガスを前記堆積チャンバーへ第１の所望の流量で第１の所定時間中流し込むステップと、
    前記シリコンオキシナイトライド膜を形成する前に、マニホールドから第１のガスラインを通じて真空ポンプ出口まで第２の所望の流量で前記シリコンソースガスを流し込むことにより、前記第２の所望の流量で前記シリコンソースガスを前記堆積チャンバーから離れるように転向させるステップと、
    前記第１ガスラインを遮断し、前記堆積チャンバーと前記マニホールドとを接続する第２ガスラインを開くことにより前記転向させるステップを停止するステップと、
    前記転向させるステップを停止した後、前記マニホールドから前記シリコンソースガスを前記第２の所望の流量で前記第２ガスラインを通じて前記堆積チャンバーへ流し込むステップと、
    熱エネルギー源を使用して前記堆積チャンバー内で前記シリコンソースガス及び前記酸化ソースガスを分解するステップと、
    前記所望の処理圧力が５０から３５０Torrであり、前記所望の処理温度が４００℃から８００℃であり、且つ前記シリコンソースガス及び前記酸化ソースガスの流量比が１：５０から１：１００００となるようにして前記基板上に前記シリコンオキシナイトライド膜を形成するステップであって、前記シリコンソースガスは窒化ソースガスと混合される、前記ステップと、
    前記堆積チャンバー内への前記シリコンソースガスを止めるが、前記堆積チャンバーへの前記酸化ソースガスを流し込むステップは第２の所定時間中維持するステップと、
    前記堆積チャンバーを清掃ガスでパージするステップと、
    を備えた方法。
  2. 前記シリコンソースガスは、シラン、ジシラン、メチルシラン及びハロゲン化シランより成るグループから選択される、請求項１に記載の方法。
  3. 前記シリコンオキシナイトライド膜の前記形成の前に前記シリコンソースガスを前記酸化ソースガスと混合するステップを更に備えた、請求項１に記載の方法。
  4. 前記酸化ソースガスは、亜酸化窒素、オゾン及びＴＥＯＳより成るグループから選択される、請求項１に記載の方法。
  5. 前記窒素ソースガスは、アンモニウムソースガス、アンモニア及びヒドラジンより成るグループから選択される、請求項１に記載の方法。
JP2003558232A 2001-12-28 2002-12-19 オキシナイトライド堆積方法 Expired - Fee Related JP4408699B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/041,026 US6713127B2 (en) 2001-12-28 2001-12-28 Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
PCT/US2002/040867 WO2003057942A1 (en) 2001-12-28 2002-12-19 Methods for silicon oxide and oxynitride deposition using single wafer low pressure cvd

Publications (2)

Publication Number Publication Date
JP2005514782A JP2005514782A (ja) 2005-05-19
JP4408699B2 true JP4408699B2 (ja) 2010-02-03

Family

ID=21914312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003558232A Expired - Fee Related JP4408699B2 (ja) 2001-12-28 2002-12-19 オキシナイトライド堆積方法

Country Status (8)

Country Link
US (1) US6713127B2 (ja)
EP (1) EP1470264B1 (ja)
JP (1) JP4408699B2 (ja)
KR (2) KR100990012B1 (ja)
CN (1) CN100392148C (ja)
AU (1) AU2002360700A1 (ja)
DE (1) DE60231008D1 (ja)
WO (1) WO2003057942A1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127763A1 (en) * 2000-12-28 2002-09-12 Mohamed Arafa Sidewall spacers and methods of making same
US6709928B1 (en) * 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
JP3886424B2 (ja) * 2001-08-28 2007-02-28 鹿児島日本電気株式会社 基板処理装置及び方法
US7094707B1 (en) * 2002-05-13 2006-08-22 Cypress Semiconductor Corporation Method of forming nitrided oxide in a hot wall single wafer furnace
TW200424343A (en) * 2002-09-05 2004-11-16 Asml Us Inc Low temperature deposition of silicon based thin films by single-wafer hot-wall rapid thermal chemical vapor deposition
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7456116B2 (en) 2002-09-19 2008-11-25 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
JP4034197B2 (ja) * 2003-01-31 2008-01-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100505064B1 (ko) * 2003-05-06 2005-07-29 삼성전자주식회사 반도체 소자의 산화방법 및 이를 이용한 산화막 형성방법
US7202186B2 (en) * 2003-07-31 2007-04-10 Tokyo Electron Limited Method of forming uniform ultra-thin oxynitride layers
JP4628954B2 (ja) * 2003-08-25 2011-02-09 株式会社アルバック 酸化物薄膜製造方法
US20050186339A1 (en) * 2004-02-20 2005-08-25 Applied Materials, Inc., A Delaware Corporation Methods and apparatuses promoting adhesion of dielectric barrier film to copper
DE102004015174A1 (de) * 2004-03-27 2005-10-13 Aixtron Ag Verfahren zum Abscheiden von insbesondere Metalloxiden mittels nicht kontinuierlicher Precursorinjektion
KR20050115634A (ko) * 2004-06-04 2005-12-08 삼성전자주식회사 플라즈마 강화 화학기상증착설비를 이용한 화학기상증착방법
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
KR20060012703A (ko) * 2004-08-04 2006-02-09 주식회사 유진테크 반도체 기판상에 싱글 챔버식 화학 기상 증착를 이용한 열산화막 증착장치 및 그 증착방법
JP4613587B2 (ja) * 2004-08-11 2011-01-19 株式会社明電舎 酸化膜形成方法とその装置
JP2006140408A (ja) * 2004-11-15 2006-06-01 Sharp Corp 半導体装置のトレンチ素子分離方法
US7361567B2 (en) * 2005-01-26 2008-04-22 Freescale Semiconductor, Inc. Non-volatile nanocrystal memory and method therefor
US7338894B2 (en) * 2005-01-26 2008-03-04 Freescale Semiconductor, Inc. Semiconductor device having nitridated oxide layer and method therefor
KR100625945B1 (ko) * 2005-06-30 2006-09-18 매그나칩 반도체 유한회사 씨모스 이미지 센서의 포토다이오드 제조 방법
US7294581B2 (en) * 2005-10-17 2007-11-13 Applied Materials, Inc. Method for fabricating silicon nitride spacer structures
US7465669B2 (en) * 2005-11-12 2008-12-16 Applied Materials, Inc. Method of fabricating a silicon nitride stack
US7416995B2 (en) * 2005-11-12 2008-08-26 Applied Materials, Inc. Method for fabricating controlled stress silicon nitride films
KR100668745B1 (ko) * 2005-12-29 2007-01-29 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 형성 방법
US7767588B2 (en) * 2006-02-28 2010-08-03 Freescale Semiconductor, Inc. Method for forming a deposited oxide layer
US8440049B2 (en) * 2006-05-03 2013-05-14 Applied Materials, Inc. Apparatus for etching high aspect ratio features
US8475625B2 (en) * 2006-05-03 2013-07-02 Applied Materials, Inc. Apparatus for etching high aspect ratio features
US7432158B1 (en) 2006-07-25 2008-10-07 Freescale Semiconductor, Inc. Method for retaining nanocluster size and electrical characteristics during processing
US7445984B2 (en) 2006-07-25 2008-11-04 Freescale Semiconductor, Inc. Method for removing nanoclusters from selected regions
US8119477B2 (en) * 2006-08-31 2012-02-21 Spansion Llc Memory system with protection layer to cover the memory gate stack and methods for forming same
KR100800377B1 (ko) * 2006-09-07 2008-02-01 삼성전자주식회사 화학기상증착설비
US20080119059A1 (en) * 2006-11-20 2008-05-22 Smith Jacob W Low thermal budget chemical vapor deposition processing
US8030114B2 (en) * 2007-01-31 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure to reduce dark current in image sensors
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8283261B2 (en) * 2007-05-25 2012-10-09 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US20090061608A1 (en) * 2007-08-29 2009-03-05 Merchant Tushar P Method of forming a semiconductor device having a silicon dioxide layer
KR100929741B1 (ko) 2007-11-20 2009-12-03 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
KR101478189B1 (ko) * 2007-11-19 2015-01-02 삼성전자주식회사 이미지 센서의 제조 방법
US7898852B1 (en) 2007-12-27 2011-03-01 Cypress Semiconductor Corporation Trapped-charge non-volatile memory with uniform multilevel programming
US8066895B2 (en) * 2008-02-28 2011-11-29 Applied Materials, Inc. Method to control uniformity using tri-zone showerhead
US8088683B2 (en) * 2008-03-31 2012-01-03 Cypress Semiconductor Corporation Sequential deposition and anneal of a dielectic layer in a charge trapping memory device
US20100178758A1 (en) * 2009-01-15 2010-07-15 Macronix International Co., Ltd. Methods for fabricating dielectric layer and non-volatile memory
US9064693B2 (en) 2010-03-01 2015-06-23 Kirsteen Mgmt. Group Llc Deposition of thin film dielectrics and light emitting nano-layer structures
CN102011105B (zh) * 2010-10-12 2014-06-04 上海宏力半导体制造有限公司 低压淀积氧化硅工艺方法
KR101288130B1 (ko) * 2011-07-13 2013-07-19 삼성디스플레이 주식회사 기상 증착 장치, 기상 증착 방법 및 유기 발광 표시 장치 제조 방법
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
JP5922542B2 (ja) 2012-09-19 2016-05-24 東京エレクトロン株式会社 積層膜の形成方法およびその形成装置
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
WO2018052471A1 (en) * 2016-09-14 2018-03-22 Applied Materials, Inc. A degassing chamber for arsenic related processes
US11932940B2 (en) 2019-11-12 2024-03-19 Applied Materials, Inc. Silyl pseudohalides for silicon containing films
CN113496869A (zh) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 一种外延基底用硅晶片之背面膜层及制造方法
CN115513103A (zh) * 2022-11-23 2022-12-23 西安奕斯伟材料科技有限公司 用于对硅片进行背封的设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1151746A (en) * 1965-12-27 1969-05-14 Matsushita Electronics Corp A method for the Deposition of Silica Films
US4217375A (en) * 1977-08-30 1980-08-12 Bell Telephone Laboratories, Incorporated Deposition of doped silicon oxide films
JPH01260833A (ja) * 1988-04-11 1989-10-18 Fujitsu Ltd 絶縁膜の気相成長方法
US5387557A (en) * 1991-10-23 1995-02-07 F. T. L. Co., Ltd. Method for manufacturing semiconductor devices using heat-treatment vertical reactor with temperature zones
US5648175A (en) * 1996-02-14 1997-07-15 Applied Materials, Inc. Chemical vapor deposition reactor system and integrated circuit
US5709772A (en) * 1996-03-29 1998-01-20 Applied Materials, Inc. Non-plasma halogenated gas flow to prevent metal residues
US5849644A (en) * 1996-08-13 1998-12-15 Micron Technology, Inc. Semiconductor processing methods of chemical vapor depositing SiO2 on a substrate
US6258170B1 (en) * 1997-09-11 2001-07-10 Applied Materials, Inc. Vaporization and deposition apparatus
US6185839B1 (en) * 1998-05-28 2001-02-13 Applied Materials, Inc. Semiconductor process chamber having improved gas distributor
US5976991A (en) * 1998-06-11 1999-11-02 Air Products And Chemicals, Inc. Deposition of silicon dioxide and silicon oxynitride using bis(tertiarybutylamino) silane
US6060132A (en) * 1998-06-15 2000-05-09 Siemens Aktiengesellschaft High density plasma CVD process for making dielectric anti-reflective coatings
US6465044B1 (en) * 1999-07-09 2002-10-15 Silicon Valley Group, Thermal Systems Llp Chemical vapor deposition of silicon oxide films using alkylsiloxane oligomers with ozone
JP2001319886A (ja) * 2000-05-08 2001-11-16 Tokyo Electron Ltd 熱処理装置及びその方法

Also Published As

Publication number Publication date
AU2002360700A1 (en) 2003-07-24
EP1470264A4 (en) 2007-05-16
KR101002445B1 (ko) 2010-12-17
KR20040073520A (ko) 2004-08-19
US20030138562A1 (en) 2003-07-24
US6713127B2 (en) 2004-03-30
WO2003057942A1 (en) 2003-07-17
EP1470264A1 (en) 2004-10-27
KR20090107094A (ko) 2009-10-12
KR100990012B1 (ko) 2010-10-26
DE60231008D1 (de) 2009-03-12
CN100392148C (zh) 2008-06-04
EP1470264B1 (en) 2009-01-21
CN1650043A (zh) 2005-08-03
JP2005514782A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
JP4408699B2 (ja) オキシナイトライド堆積方法
US6884464B2 (en) Methods for forming silicon comprising films using hexachlorodisilane in a single-wafer deposion chamber
US7955646B2 (en) Elimination of flow and pressure gradients in low utilization processes
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
US20030124873A1 (en) Method of annealing an oxide film
US20030124818A1 (en) Method and apparatus for forming silicon containing films
US7335266B2 (en) Method of forming a controlled and uniform lightly phosphorous doped silicon film
JP4863296B2 (ja) 半導体装置の製造方法
US20100029094A1 (en) Method and Apparatus for Forming a High Quality Low Temperature Silicon Nitride Layer
US20020173127A1 (en) Doped silicon deposition process in resistively heated single wafer chamber
US8318614B2 (en) Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma apparatus
US6991999B2 (en) Bi-layer silicon film and method of fabrication
JP2006511946A (ja) 高品質の低温窒化シリコン膜を形成するための方法及び装置
US20120201959A1 (en) In-Situ Hydroxylation System
US20070287271A1 (en) Deposition of nano-crystal silicon using a single wafer chamber
US6726955B1 (en) Method of controlling the crystal structure of polycrystalline silicon
US20130087099A1 (en) In-Situ Hydroxylation Apparatus
US20080119059A1 (en) Low thermal budget chemical vapor deposition processing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees