CN102011105B - 低压淀积氧化硅工艺方法 - Google Patents

低压淀积氧化硅工艺方法 Download PDF

Info

Publication number
CN102011105B
CN102011105B CN201010504697.8A CN201010504697A CN102011105B CN 102011105 B CN102011105 B CN 102011105B CN 201010504697 A CN201010504697 A CN 201010504697A CN 102011105 B CN102011105 B CN 102011105B
Authority
CN
China
Prior art keywords
low pressure
depositing silica
lower temperature
reaction chamber
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010504697.8A
Other languages
English (en)
Other versions
CN102011105A (zh
Inventor
王硕
许忠义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010504697.8A priority Critical patent/CN102011105B/zh
Publication of CN102011105A publication Critical patent/CN102011105A/zh
Application granted granted Critical
Publication of CN102011105B publication Critical patent/CN102011105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种低压淀积氧化硅工艺方法，所述方法包括：固定晶圆，并置入反应腔；向反应腔输送反应气体；调节反应腔加热装置上控温区的上温度点和下控温区的下温度点，所述上温度点和下温度点的调节方式为将上温度点和下温度点同步上调或降低相同的温度；氧化硅膜的分步淀积，所述分步淀积是在反应腔的上温度点下降到下温度点的过程中执行；重复执行分步淀积，完成氧化硅膜淀积。本发明通过调节反应腔的上控温区的上温度点和同步调节下控温区的下温度点，并在上温度点下降到下温度点的过程中，进行氧化硅膜分步淀积，不仅能极大的改善氧化硅膜淀积的均匀度，提高产品品质，而且该工艺方法操作简单，又能满足芯片制造商对不同膜厚的需求。

Description

低压淀积氧化硅工艺方法
技术领域
本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种低压淀积氧化硅工艺方法。
背景技术
通常，制造半导体器件的方法主要包括生成薄膜和在薄膜上形成图案。用于制造半导体器件的薄膜根据需要可分为绝缘薄膜、电介质薄膜、导电薄膜、平面薄膜和钝化薄膜等。淀积薄膜的方法有物理淀积、真空淀积、化学气相淀积(CVD)和溅射淀积等。其中，化学气相淀积是最常用的方法。
化学气相淀积方法生成薄膜，就是在基片上形成材料气体，基片上或气体中产生的粒子散布在基片的表面，原子经历迁移和膜形成化学反应进而淀积成膜(例如氧化硅)。最常用的化学气相淀积设备有常压化学气相淀积(APCVD)设备、低压化学气相淀积(LPCVD)设备以及等离子体增强化学气相淀积(PECVD)设备等。低压化学气相淀积设备的低压化学淀积方法较常压化学气相淀积方法，改进了分步覆盖，而且淀积生成的薄膜厚度均匀。
但是，在现有的低压淀积氧化硅(LPTEOS)工艺实现中，低压化学气相淀积设备由已写入有预设程式的软件控制。具体而言，如图5所示，即采用实时温度自适控制的方法，通过软件控制淀积室不同区段的第一温度点51、第二温度点52、第三温度点53和第四温度点54。分步淀积过程中，在第三温度点53降温到第四温度点54的过程中，便开始低压淀积氧化硅工艺。上述分步淀积过程依次循环执行3次，每次淀积膜厚1000埃。由于软件的程式已经写入，且固定设置第一温度点51、第二温度点52、第三温度点53和第四温度点54，因而必然导致在低压淀积氧化硅的工艺过程中，需相应地调整低压化学气相淀积设备的二十多项参数，以控制上述四个不同的温度点，使得现有低压淀积氧化硅工艺协调难度大，效率低，并且不能满足芯片制造商对不同膜厚淀积的需求。同时，所述用于控制低压化学气相淀积设备的软件价格昂贵，进而限制了低压化学气相淀积设备的使用范围。
针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明低压淀积氧化硅工艺方法。
发明内容
本发明是针对现有技术中，低压淀积氧化硅的工艺协调难度大，效率低，并且不能满足芯片制造商对不同膜厚淀积的需求，以及用于控制低压化学气相淀积设备的软件价格昂贵，成本高等缺陷，提供一种低压淀积氧化硅工艺方法。
为了解决上述问题，本发明提供一种低压淀积氧化硅工艺方法，所述方法包括：固定晶圆，并置入反应腔；向反应腔输送反应气体；调节反应腔加热装置上控温区的上温度点和下控温区的下温度点，所述上温度点和下温度点的调节方式为将上温度点和下温度点同步上调或降低相同的温度；氧化硅膜的分步淀积，所述分步淀积是在反应腔的上温度点下降到下温度点的过程中执行；重复执行分步淀积，完成氧化硅膜淀积。
可选的，所述加热装置为电阻加热装置。
可选的，所述反应腔为具有不同区段的立式炉管。所述立式炉管的各不同区段的上温度点和下温度点具有相同的差值。
可选的，所述上控温区的温度范围为680～710℃。
可选的，所述下控温区的温度范围为660～685℃。
可选的，所述反应气体包括硅源气体和氧化源气体。所述硅源气体包括但不限于硅烷、乙硅烷、甲基硅烷和卤代硅烷。所述氧化源气体包括但不限于氮氧化物、臭氧、氧气和四乙基甲硅烷。
可选的，所述完成氧化硅膜淀积的淀积时间为9～12分钟。
可选的，所述重复执行分步淀积的次数为3次或3次以上。
可选的，所述重复执行分步淀积的次数为5次。
可选的，所述分步淀积生成的氧化硅膜的厚度为600埃。
可选的，所述完成氧化硅膜淀积的淀积时间为10分钟33秒。
综上所述，本发明通过调节反应腔的上控温区的上温度点和同步调节下控温区的下温度点，并在上温度点下降到下温度点的过程中，进行氧化硅膜分步淀积，不仅能极大的改善氧化硅膜淀积的均匀度，提高产品品质，而且该工艺方法操作简单，又能满足芯片制造商对不同膜厚的需求。
附图说明
图1是本发明低压淀积氧化硅工艺方法的实现装置的结构示意图；
图2是本发明低压淀积氧化硅工艺方法的流程图；
图3是本发明低压淀积氧化硅工艺方法的控温淀积过程图；
图4(a)是采用现有技术所获得的氧化硅膜均匀度的示意图。
图4(b)是采用本发明低压淀积氧化硅工艺方法所获取的氧化硅膜均匀度的示意图；
图5是现有技术低压淀积氧化硅工艺方法的控温淀积过程图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
请参阅图1，图1为低压淀积氧化硅工艺实现装置1的结构示意图。所述低压淀积氧化硅工艺实现装置1包括气体控制体系11、反应腔12、真空泵13以及用以连通所述气体控制体系11、反应腔12、真空泵13的管线14。
其中，所述气体控制体系11用以向反应腔12输送反应气体、稳定气体或清洗气体。所述反应气体包括硅源气体和氧化源气体。硅源气体包括但不限于硅烷、乙硅烷、甲基硅烷和卤代硅烷。氧化源气体包括但不限于氮氧化物、臭氧、氧气和四乙基甲硅烷(TEOS)。硅源气体和氧化物源气体的流量通过流量计(未图示)控制。在本实施例中，真空泵13为机械真空泵。反应腔12为立式炉管。低压淀积氧化硅工艺需要在低压反应腔12中进行。反应腔12为该工艺提供没有污染气体的工艺条件。反应腔12的低压真空环境通过真空泵13获得。
请继续参阅图1，所述低压淀积氧化硅工艺实现装置1用于形成氧化硅膜。该工艺是使用反应腔12中的热能源分解由气体控制系统11输送到反应腔12内的反应气体以形成氧化物膜。所述用于反应腔12中进行氧化硅膜淀积的热能源由加热装置(未图示)控制。在本实施例中，加热装置为电阻加热装置。所述加热装置具有上控温区121和下控温区122。其中，所述上控温区121的温度范围为680～710℃。所述下控温区122的温度范围为660～685℃。
请参阅图2，并结合参阅图1与图3，图2所示为低压淀积氧化硅工艺2的流程图。图3为低压淀积氧化硅工艺2的控温淀积过程图。所述低压淀积氧化硅工艺2的流程包括以下步骤：
执行步骤S21：将晶圆3固定在晶舟(未图示)上，并置入反应腔12。
执行步骤S22：通过气体控制体系11向反应腔12输送反应气体。反应气体在与晶圆3的表面面积相一致的面积上进行分布。
执行步骤S23：反应腔12的加热装置温度调控。具体而言，即根据氧化硅膜厚的要求，调控加热装置的上控温区121和下控温区122的温度，使反应腔12的不同区段具有预期的温度设置。具体而言，即使上控温区121具有上温度点1211，下控温区具有下温度点1221。
执行步骤S24：氧化硅膜的分步淀积。分步淀积过程中，在反应腔12的上控温区121的上温度点1211下降到下控温区122的下温度点1221的过程中，反应腔12内部和晶圆3上的温度控制在预定水平，足以热分解反应气体，便开始在晶圆3上淀积形成氧化硅膜。其中，在分步淀积过程中，反应腔12的各个不同区段，其上控温区121的上温度点1211和下控温区122的下温度点1221具有相同的差值。同时，根据氧化硅膜淀积的厚度要求，可相应地将上温度点1211和下温度点1221同步上调或降低相同的温度。
执行步骤S25：氧化硅膜的淀积。依次重复执行步骤S24，重复执行的次数为3次或3次以上，淀积时间为9～12分钟。在本实施例中，优选的重复执行次数为5次，淀积时间为10分33秒，每次淀积氧化硅膜厚为600埃。
利用注入到反应腔内的反应气体，同时保持期望的温度和压力恒定不变，反应气体热分解，硅和氧中间反应并在晶圆3的表面上形成氧化硅膜。根据所期望的氧化硅膜的厚度、压力，以及所有反应气体的流速，可相应地调控加热装置的上控温区121的上温度点1211和下控温区122的下温度点1221以控制氧化硅膜的厚度。
请参阅图4(a)、图4(b)，图4(a)所示为采用现有技术所获得的氧化硅膜均匀度的示意图。图4(b)所示为采用上述低压淀积氧化硅工艺2的流程所获取的氧化硅膜均匀度的示意图。明显地，采用本实施例低压淀积氧化硅工艺2的流程所获取的氧化硅膜均匀度得到了很大的改善。具体而言，均匀度从1.5％改善到了0.9％。在本实施例中，将氧化硅膜淀积进行5次分步淀积，在获得相同膜厚的同时，使得反应气体能够充分的反应，并均一的淀积在晶圆3表面。
综上所述，本发明通过调节反应腔12的上控温区121的上温度点1211和同步调节下控温区122的下温度点1221，并在上温度点1211下降到下温度点1221的过程中，进行氧化硅膜分步淀积，不仅能极大的改善氧化硅膜淀积的均匀度，提高产品品质，而且该工艺方法操作简单，又能满足芯片制造商对不同膜厚的需求。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims (14)

1.一种低压淀积氧化硅工艺方法，其特征在于：所述方法包括：
固定晶圆，并置入反应腔；
向反应腔输送反应气体；
调节反应腔加热装置上控温区的上温度点和下控温区的下温度点，所述上温度点和下温度点的调节方式为将上温度点和下温度点同步上调或降低相同的温度；
氧化硅膜的分步淀积，所述分步淀积是在反应腔的上温度点下降到下温度点的过程中执行；
重复执行分步淀积，完成氧化硅膜淀积。
2.如权利要求1所述的低压淀积氧化硅工艺方法，其特征在于：所述加热装置为电阻加热装置。
3.如权利要求1所述的低压淀积氧化硅工艺方法，其特征在于：所述反应腔为具有不同区段的立式炉管。
4.如权利要求3所述的低压淀积氧化硅工艺方法，其特征在于：所述立式炉管的各不同区段的上温度点和下温度点具有相同的差值。
5.如权利要求1所述的低压淀积氧化硅工艺方法，其特征在于：所述上控温区的温度范围为680～710℃。
6.如权利要求1所述的低压淀积氧化硅工艺方法，其特征在于：所述下控温区的温度范围为660～685℃。
7.如权利要求1所述的低压淀积氧化硅工艺方法，其特征在于：所述反应气体包括硅源气体和氧化源气体。
8.如权利要求7所述的低压淀积氧化硅工艺方法，其特征在于：所述硅源气体包括硅烷、乙硅烷、甲基硅烷和卤代硅烷。
9.如权利要求7所述的低压淀积氧化硅工艺方法，其特征在于：所述氧化源气体包括氮氧化物、臭氧、氧气和四乙基甲硅烷。
10.如权利要求1所述的低压淀积氧化硅工艺方法，其特征在于：所述完成氧化硅膜淀积的淀积时间为9～12分钟。
11.如权利要求1所述的低压淀积氧化硅工艺方法，其特征在于：所述重复执行分步淀积的次数为3次或3次以上。
12.如权利要求11所述的低压淀积氧化硅工艺方法，其特征在于：所述重复执行分步淀积的次数为5次。
13.如权利要求12所述的低压淀积氧化硅工艺方法，其特征在于：所述分步淀积生成的氧化硅膜的厚度为600埃。
14.如权利要求13所述的低压淀积氧化硅工艺方法，其特征在于：所述完成氧化硅膜淀积的淀积时间为10分钟33秒。
CN201010504697.8A 2010-10-12 2010-10-12 低压淀积氧化硅工艺方法 Active CN102011105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010504697.8A CN102011105B (zh) 2010-10-12 2010-10-12 低压淀积氧化硅工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010504697.8A CN102011105B (zh) 2010-10-12 2010-10-12 低压淀积氧化硅工艺方法

Publications (2)

Publication Number Publication Date
CN102011105A CN102011105A (zh) 2011-04-13
CN102011105B true CN102011105B (zh) 2014-06-04

Family

ID=43841430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010504697.8A Active CN102011105B (zh) 2010-10-12 2010-10-12 低压淀积氧化硅工艺方法

Country Status (1)

Country Link
CN (1) CN102011105B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104561928A (zh) * 2014-12-24 2015-04-29 浙江大学 一种在玻璃基底上沉积二氧化硅薄膜的方法
CN110331387A (zh) * 2019-08-05 2019-10-15 德淮半导体有限公司 一种化学气相沉积工艺
CN113363134A (zh) * 2020-03-05 2021-09-07 上海新微技术研发中心有限公司 沉积氧化硅薄膜的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2058731A (en) * 1979-09-12 1981-04-15 Philips Electronic Associated Method of making semiconductor devices
CN1104264A (zh) * 1994-09-02 1995-06-28 复旦大学 热壁密装低温低压淀积二氧化硅薄膜技术
EP0935284A1 (en) * 1998-01-29 1999-08-11 Chul-Ju Hwang CVD of silicon containing film using Si2H6
CN1239155A (zh) * 1998-06-11 1999-12-22 气体产品与化学公司 使用二(叔丁基氨基)硅烷淀积二氧化硅和氧氮化硅
US6429152B1 (en) * 2001-06-21 2002-08-06 United Microelectronics Corp. Method of forming a thin film on a semiconductor wafer
CN1650043A (zh) * 2001-12-28 2005-08-03 应用材料有限公司 用单晶片低压cvd淀积氧化硅和氮氧化物的方法
CN101023517A (zh) * 2004-09-16 2007-08-22 S.O.I.泰克绝缘体硅技术公司 制造二氧化硅层的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2058731A (en) * 1979-09-12 1981-04-15 Philips Electronic Associated Method of making semiconductor devices
CN1104264A (zh) * 1994-09-02 1995-06-28 复旦大学 热壁密装低温低压淀积二氧化硅薄膜技术
EP0935284A1 (en) * 1998-01-29 1999-08-11 Chul-Ju Hwang CVD of silicon containing film using Si2H6
CN1239155A (zh) * 1998-06-11 1999-12-22 气体产品与化学公司 使用二(叔丁基氨基)硅烷淀积二氧化硅和氧氮化硅
US6429152B1 (en) * 2001-06-21 2002-08-06 United Microelectronics Corp. Method of forming a thin film on a semiconductor wafer
CN1650043A (zh) * 2001-12-28 2005-08-03 应用材料有限公司 用单晶片低压cvd淀积氧化硅和氮氧化物的方法
CN101023517A (zh) * 2004-09-16 2007-08-22 S.O.I.泰克绝缘体硅技术公司 制造二氧化硅层的方法

Also Published As

Publication number Publication date
CN102011105A (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
KR102510157B1 (ko) 반도체 패터닝 애플리케이션들을 위한 도핑된 ald 막들
JP7022537B2 (ja) プラズマ支援および熱原子層堆積プロセスによる窒化膜形成
US10020188B2 (en) Method for depositing ALD films using halide-based precursors
KR102542125B1 (ko) 촉매 제어를 사용한 실리콘 옥사이드 상의 실리콘 나이트라이드의 선택적 증착
TWI714534B (zh) 原子層沉積所形成的氮化矽膜之特徵部內溼蝕刻速率的均勻降低用方法及設備
US9472397B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI547587B (zh) 平滑之含矽膜
CN103225071A (zh) 用于沉积无氯保形SiN 膜的方法
US20150037970A1 (en) Silicon Film Forming Method, Thin Film Forming Method and Cross-Sectional Shape Control Method
CN106169420A (zh) 用于调节薄膜中的残余应力的方法
US10903070B2 (en) Asymmetric wafer bow compensation by chemical vapor deposition
US20140106577A1 (en) Method and apparatus of forming silicon nitride film
CN102011105B (zh) 低压淀积氧化硅工艺方法
US9388491B2 (en) Method for deposition of conformal films with catalysis assisted low temperature CVD
KR20180012216A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US20230032481A1 (en) Station-to-station control of backside bow compensation deposition
KR20200030451A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN109778141A (zh) 多晶硅薄膜的沉积方法
WO2021087132A1 (en) Methods to enable seamless high quality gapfill
CN101393854A (zh) 薄膜的形成方法
KR20130057231A (ko) 기판 온도 제어 방법 및 이를 이용한 기판 처리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140515

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140515

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai