JP3055123B2 - 酸素含有ケイ素化合物膜の成長方法 - Google Patents

酸素含有ケイ素化合物膜の成長方法

Info

Publication number
JP3055123B2
JP3055123B2 JP11163791A JP16379199A JP3055123B2 JP 3055123 B2 JP3055123 B2 JP 3055123B2 JP 11163791 A JP11163791 A JP 11163791A JP 16379199 A JP16379199 A JP 16379199A JP 3055123 B2 JP3055123 B2 JP 3055123B2
Authority
JP
Japan
Prior art keywords
substrate
silicon
silane
zone
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11163791A
Other languages
English (en)
Other versions
JP2000077403A (ja
Inventor
クマー ラクスマン ラビ
アレン ロバーツ デビッド
ケネス ホッチバーグ アーサー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Products and Chemicals Inc
Original Assignee
Air Products and Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Products and Chemicals Inc filed Critical Air Products and Chemicals Inc
Publication of JP2000077403A publication Critical patent/JP2000077403A/ja
Application granted granted Critical
Publication of JP3055123B2 publication Critical patent/JP3055123B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、新しい有機ケイ素
源物質のビス（ｔｅｒｔ−ブチルアミノ）シランを使用
する二酸化ケイ素膜及び酸窒化ケイ素膜の化学気相成長
の分野に関する。それは、同じ有機ケイ素源、温度及び
圧力を使用し、単純に反応物ガスを変更することによ
り、種々の誘電体の成長を可能にする。
【０００２】
【従来の技術及び発明が解決しようとする課題】半導体
装置の製作では、化学的に不活性な誘電体材料の薄い不
活性層（ｐａｓｓｉｖｅ ｌａｙｅｒ）、例えば二酸化
ケイ素膜、酸窒化ケイ素膜及び窒化ケイ素膜等、が不可
欠である。これらの誘電体膜の薄い層は、拡散マスク、
酸化バリヤ、トレンチ分離材料、高絶縁破壊電圧の金属
間誘電材料として、またパッシベーション層として機能
する。
【０００３】二酸化ケイ素及び酸窒化ケイ素成長法のた
めの現在の半導体産業の標準は、＞４００℃の高温壁型
反応器（ｈｏｔ ｗａｌｌ ｒｅａｃｔｏｒ）での低圧
化学気相成長によっている。
【０００４】多数のシリコンウエーハ上への二酸化ケイ
素の成長（堆積）は、４００℃より高い温度でシランと
酸素を使用して、８００℃より高い温度でジクロロシラ
ンとＮ2 Ｏにより、また６５０℃より高い温度でテトラ
エトキシシランにより、なされている。酸窒化ケイ素の
成長（堆積）は、７５０℃より高い温度でジクロロシラ
ン、Ｎ2 Ｏ及びＮＨ3 を使用して行われている。Ｇｒａ
ｙ Ｅ．ＭｃＧｕｉｒｅ編Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
ａｎｄ Ｐｒｏｃｅｓｓ ｔｅｃｈｎｏｌｏｇｙ ｈ
ａｎｄｂｏｏｋ， Ｎｏｙｅｓ Ｐｕｂｌｉｃａｔｉｏ
ｎ， ＮｅｗＪｅｒｓｅｙ， ｐｐ２８９−３０１
（１９８８）、及びＳｉｌｉｃｏｎ Ｐｒｏｃｅｓｓｉ
ｎｇ ｆｏｒ ｔｈｅ ＶＬＳＩ ＥＲＡ， Ｗｏｌ
ｆ， Ｓｔａｎｌｅｙ， ａｎｄ Ｔａｌｂｅｒｔ，
Ｒｉｃｈａｒｄ Ｎ．， Ｌａｔｔｉｃｅ Ｐｒｅｓ
ｓ， Ｓｕｎｓｅｔ Ｂｅａｃｈ， Ｃａｌｉｆｏｒｎ
ｉａ，ｐｐ２０−２２， ３２７−３３０ （１９９
０）参照。
【０００５】最良の膜特性を得るために、より高い成長
温度が一般に使用される。これらの方法にはいくつかの
欠点があり、それらのうちの一部は次のとおりである。 ｉ）シランとジクロロシランは自然発火性の有毒な圧縮
ガスである。 ｉｉ）ジクロロシランを用いる酸化物の成長（堆積）は
非常に高い温度を必要とし、そして成長速度が非常に遅
い。膜は塩素を含有することがあり、著しいパーティク
ル汚染の問題がある。 ｉｉｉ）シランを使って形成した膜は緻密でなく、吸湿
性である。
【０００６】この方法は、使用に適した成長膜の均一性
を得るために高価な「ケージ付きボート（ｃａｇｅｄ
ｂｏａｔ）」を必要とする。また、酸素対シラン比の小
さなずれが、著しいパーティクル汚染を生じさせる不均
一な反応を生じさせることがある。
【０００７】Ａ．Ｋ．Ｈｏｃｈｂｅｒｇ ａｎｄ Ｄ．
Ｌ．Ｏ’Ｍｅａｒａ， Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙ
ｍｐ．Ｐｒｏｃ．， Ｖｏｌ．２０４， ｐｐ５０９−
５１４（１９９１）は、ＬＰＣＶＤにより、ジエチルシ
ランをアンモニア及び酸化窒素とともに使用して窒化ケ
イ素及び酸窒化ケイ素を成長することを報告している。
この成長は、６５０〜７００℃の温度範囲で行われた。
使用に適した成長速度は６５０℃より高い温度で得ら
れ、そして成長速度はより低い温度では４Å（０．４ｎ
ｍ）／ｍｉｎ未満に低下する。ＬＰＣＶＤ法では、直接
のＳｉ−Ｃ結合を含む前駆物質が膜における炭素汚染を
もたらすことになる。炭素なしの成長は、５：１より大
きいＮＨ3 対前駆物質比を必要とする。より低いアンモ
ニア濃度では、膜は炭素を含むことが分かった。ジエチ
ルシラン＋アンモニアの方法は一般に、ウエーハの均一
性を向上させるのに覆い付きのボートを必要とする。
【０００８】特開平６−１３２２８４号公報には、アン
モニア又は窒素の存在下でのプラズマ支援化学気相成長
及び熱化学気相成長により、一般式（Ｒ1 Ｒ2 Ｎ）n Ｓ
ｉＨ 4-n （この式のＲ1 とＲ2 はＨ−、ＣＨ3 −、Ｃ2
Ｈ5 −、Ｃ3 Ｈ7 −、Ｃ4 Ｈ 9 −である）のオルガノシ
ランを使用する窒化ケイ素の成長（堆積）が記載されて
いる。これに記載された前駆物質は、第三アミンであ
り、本発明の場合のようにＮＨ結合を含んではいない。
成長の実験は、８０〜１００Ｔｏｒｒ（１０．７〜１
３．３ｋＰａ）の高圧において４００℃の単一ウエーハ
反応器で行われた。これらの膜におけるＳｉ：Ｎ比は
０．９（Ｓｉ3 Ｎ4 膜のＳｉ：Ｎ比は０．７５）であっ
て、成長した膜中に水素が含まれていた。ブチル基はイ
ソブチルの形である。
【０００９】１９９７年１０月２日に出願された米国特
許第０８／９４２９９６号明細書には、アンモニアと式
（ｔ−Ｃ4 Ｈ9 ＮＨ）2 ＳｉＨ2 のシランを使用する、
基材上への窒化ケイ素の低圧化学気相成長法が開示され
ている。
【００１０】米国特許第５２３４８６９号明細書とＲ．
Ｇ．Ｇｏｒｄｏｎ ａｎｄ Ｄ．Ｍ．Ｈｏｆｆｍａｎ，
Ｃｈｅｍ．Ｍａｔｅｒ．，Ｖｏｌ．２，ｐｐ４８２−４
８４（１９９０）には、テトラキス（ジメチルアミノ）
シランといったようなアミノシラン類に含まれる炭素の
量を減らす別の試みが開示されている。成長の温度は３
００〜１０００℃の範囲にあり、圧力は１ｍＴｏｒｒ〜
１０Ｔｏｒｒ（０．１３Ｐａ〜１．３ｋＰａ）の範囲に
ある。直接のＳｉ−Ｎ結合が存在し、Ｓｉ−Ｃ結合が存
在しないことは、膜中の炭素濃度をより低くすると期待
された。ところが、この部類の前駆物質にあっては次の
とおり三つの主要な不都合がある。
【００１１】１）それらはＮ−メチル基を含有してお
り、メチル基はＣＶＤ処理の間にシリコン表面へたやす
く移動しそして膜を炭素で汚染しやすい。炭素の量を減
らすためには、この方法は高温（＞７００）と高アンモ
ニア比（＞１０：１）を必要とする。アンモニア比が高
くなると、反応物が欠乏するため成長速度は劇的に低下
する。 ２）それらはＮＨ結合を含まず、且つそれらは第二シラ
ンを包含しない。 ３）より低い温度では、成長速度と均一性は非常に不十
分（＞５％）である。
【００１２】従来技術は、＞５５０℃の温度、大きな成
長速度、そして少ない水素及び炭素の汚染で、二酸化ケ
イ素膜又は酸窒化ケイ素膜又は窒化ケイ素膜を製造しよ
うとしてきた。ところが、従来技術は、これらの目標を
１種のケイ素前駆物質を用いるのと同時に達成すること
に成功してはいない。
【００１３】
【課題を解決するための手段】本発明は、従来技術のこ
れらの問題を、二酸化ケイ素と酸窒化ケイ素（そしてま
た窒化ケイ素）の生成のために単一の前駆物質を使用し
て克服したものであり、これは、以下においてもっと詳
しく説明するように、プラズマ成長の問題を回避し、低
温条件（＜６００℃）で有効に作用し、Ｓｉ−Ｃ結合を
回避して得られた膜の炭素汚染を減らし、水素の汚染が
少なく、また塩素の汚染も回避し、そして製作可能であ
るバッチ炉（ウエーハ１００枚又はそれ以上）あるいは
単一ウエーハ炉において低圧（２０ｍＴｏｒｒ〜２Ｔｏ
ｒｒ（２．７〜２７０Ｐａ））及び大気圧までの圧力で
有効に作用する。
【００１４】本発明は、二酸化ケイ素及び酸窒化ケイ素
からなる群より選ばれた酸素含有ケイ素化合物の膜を基
材上に成長させるための方法であり、高温でビス（ｔｅ
ｒｔ−ブチルアミノ）シランを、当該ケイ素化合物が二
酸化ケイ素である場合には酸素、オゾン及びそれらの混
合物からなる群より選ばれる反応物ガスと反応させ、当
該ケイ素化合物が酸窒化ケイ素である場合には酸化窒
素、アンモニア及びそれらの混合物からなる群より選ば
れる反応物ガスと反応させることにより、当該酸素含有
ケイ素化合物を成長させるための方法である。
【００１５】二酸化ケイ素の膜を形成するためには、ビ
ス（ｔｅｒｔ−ブチルアミノ）シラン及びＯ2 又はＯ3
を高温、好ましくは５００〜８００℃で、反応管内で反
応させる。酸窒化ケイ素の膜を形成するためには、ビス
（ｔｅｒｔ−ブチルアミノ）シラン及びＮ2 Ｏ、ＮＯ2
又はＮＯを、ＮＨ3 とともにあるいはＮＨ3 なしに、高
温、好ましくは５００〜８００℃で、反応管内で反応さ
せる。所望のＯ／Ｎ比を得るための膜の組成は、実験の
説明に示されるように反応物ガス混合物の比を変えるこ
とで容易に達成することができる。
【００１６】好ましくは、圧力はおよそ２０ｍＴｏｒｒ
（２．７Ｐａ）から１気圧（１０１ｋＰａ）までの範囲
内である。
【００１７】好ましくは、反応物ガスのＯ2 、Ｏ3 、Ｎ
2 Ｏ、ＮＯ、ＮＯ2 、ＮＨ3 又はこれらのガスの混合物
のビス（ｔｅｒｔ−ブチルアミノ）シラン（ＢＴＢＡ
Ｓ）に対するモル比はおよそ１：１より大きい。
【００１８】好ましくは、基材はシリコン（ケイ素）で
ある。
【００１９】好ましくは、基材は電子デバイスである。
【００２０】あるいは、基材はフラットパネルディスプ
レイである。
【００２１】好ましい態様では、本発明は下記の工程
ａ）〜ｄ）を含む、反応帯域における二酸化ケイ素の化
学気相成長法である。 ａ）基材を当該帯域においておよそ５００〜８００℃の
範囲の温度に加熱する工程。 ｂ）当該基材を当該帯域においておよそ２０ｍＴｏｒｒ
（２．７Ｐａ）から１気圧（１０１ｋＰａ）までの範囲
の圧力で維持する工程。 ｃ）当該帯域へＯ2 の反応物ガスと式（ｔ−Ｃ4 Ｈ9 Ｎ
Ｈ）2 ＳｉＨ2 のシランとを導入し、当該反応物ガスを
当該シランと反応させる工程。 ｄ）当該基材上に二酸化ケイ素の膜を成長させるのに十
分なだけａ）〜ｃ）の条件を維持する工程。
【００２２】別の態様においては、本発明は、下記の工
程ａ）〜ｄ）を含む、反応帯域における酸窒化ケイ素の
化学気相成長法である。 ａ）基材を当該帯域においておよそ５００〜８００℃の
範囲の温度に加熱する工程。 ｂ）当該基材を当該帯域においておよそ２０ｍＴｏｒｒ
（２．７Ｐａ）から１気圧（１０１ｋＰａ）までの範囲
の圧力で維持する工程。 ｃ）当該帯域へ、Ｎ2 Ｏ、ＮＯ、ＮＯ2 及びそれらの混
合物、アンモニアからなる群より選ばれる反応ガスと、
式（ｔ−Ｃ4 Ｈ9 ＮＨ）2 ＳｉＨ2 のシランを導入し、
当該反応ガスを当該シランと反応させる工程。 ｄ）当該基材上に酸窒化ケイ素の膜を成長させるのに十
分なだけａ）〜ｃ）の条件を維持する工程。
【００２３】更に別の態様において、本発明は、下記の
工程ａ）〜ｅ）を含む、二酸化ケイ素、酸窒化ケイ素及
び窒化ケイ素からなる群より選ばれるケイ素化合物の積
重体の基材上への反応帯域における化学気相成長法であ
る。 ａ）基材を当該帯域においておよそ５００〜８００℃の
範囲の温度に加熱する工程。 ｂ）当該基材を当該帯域においておよそ２０ｍＴｏｒｒ
（２．７Ｐａ）から１気圧（１０１ｋＰａ）までの範囲
の圧力で維持する工程。 ｃ）当該帯域へ式（ｔ−Ｃ4 Ｈ9 ＮＨ）2 ＳｉＨ2 のシ
ランを導入する工程。 ｄ）当該帯域へ、ケイ素を含有しそして酸素、窒素及び
それらの混合物のうちの１種以上を含有しているケイ素
化合物の膜の多重積重層であって、各積重層が異なる量
の酸素、窒素及びそれらの混合物を有することができる
多重積重層を成長させるのに適切な、Ｏ2 、Ｏ3 、Ｎ2
Ｏ、ＮＯ、ＮＯ2 、ＮＨ3 及びそれらの混合物からなる
群より選ばれる変動する量の反応物ガスを導入し、当該
反応物ガスを上記のシランと反応させる工程。 ｅ）当該基材上に当該ケイ素化合物の膜の多重積重層を
成長させるのに十分なだけａ）〜ｄ）の条件を維持する
工程。
【００２４】
【発明の実施の形態】超大規模集積回路（ＶＬＳＩ）デ
バイスの製造では非常に様々な「薄膜」が使われてい
る。これらの成長（堆積）させた薄膜は、金属、半導
体、又は絶縁体の膜であることができる。これらの膜
は、低圧化学気相成長（ＬＰＣＶＤ）を使用して気相か
ら熱的に成長又は堆積させることができる。ＶＬＳＩテ
クノロジーは、マイクロプロセッサ及びランダムアクセ
スメモリの両方のデバイス製造における様々な用途向け
に非常に薄い絶縁体を必要とする。二酸化ケイ素は、成
長（堆積）が容易なこととＳｉＯ2 ／Ｓｉ界面での優れ
た特性のために、誘電材料として主に使用されている。
窒化ケイ素には二酸化ケイ素を上回るその他の利点があ
り、これらの一部にはＳｉ3 Ｎ4 の、不純物とドーパン
トに抗する拡散バリヤ、高い絶縁破壊電圧、そして優れ
た機械的特性と固有の不活性、が含まれる。ＭＮＯＳデ
バイスにおける電荷の輸送は、窒化ケイ素の成長より先
に酸窒化ケイ素の薄層を成長させるか、又は窒化ケイ素
の代わりに酸窒化ケイ素を使うことにより、減らすこと
ができる。
【００２５】ＶＬＳＩの製造では、厳格な化学的、構造
的、プロセス的及び電気的な要件の一式を満足すること
が必要である。膜の純度、厚さ、均一性及び成長速度
は、デバイスにおけるサブミクロンの形状・構造の製作
を容易にするための厳しく管理されるパラメータの一部
である。成長プロセスを８５０℃より低い温度で行うこ
とができる場合には、デバイスの製作と性能において主
要な利点となる。６００℃未満の同じ温度において、酸
素と窒素の濃度が変動する誘電体の積重体を、大きなウ
エーハ表面と大きなウエーハバッチにわたり、使用に適
した膜の均一性で成長させるためのケイ素源材料の報告
はない。安全な、信頼性のある低温誘電体源材料には、
他のテクノロジー、例えばフラットパネルディスプレイ
装置、その他の電子及び非電子基材又は化合物半導体デ
バイスの製作における用途がある。
【００２６】本発明は、同一の思いもよらない低温で均
一性の優れた二酸化ケイ素と酸窒化ケイ素を成長させる
部類のアミノシランとしてのビス（ｔｅｒｔ−ブチルア
ミノ）シランに関する。
【００２７】ビス（ｔｅｒｔ−ブチルアミノ）シラン
（ＢＴＢＡＳ）は次に掲げる式を有する。 （ｔ−Ｃ4 Ｈ9 ＮＨ）2 Ｓｉ（Ｈ）2
【００２８】成長した膜は均一性が優れており、塩化ア
ンモニウムと塩素の汚染がない。配位子を含有する類似
のアミノシラン類、例えばｎ−ブチルアミンやテトラキ
ス（ジメチルアミノ）シランなどは、ＬＰＣＶＤあるい
はほかの方法でそのような低温では炭素のない膜を成長
させず、膜の均一性はより十分でない。
【００２９】ビス（ｔｅｒｔ−ブチルアミノ）シランの
著しい利点は、ビス（ｔｅｒｔ−ブチルアミノ）シラン
におけるｔｅｒｔ−ブチルアミン配位子の固有の性質に
ありとすることができる。ビス（ｔｅｒｔ−ブチルアミ
ノ）シランの熱分解の際に、ｔｅｒｔ−ブチルアミン配
位子はイソブチレンとしてたやすく除くことができる。
イソブチレンは非常に安定な、良好な離脱基であり、従
って成長中の膜を汚染しない。ジアルキルアミノシラン
類との比較において、ｔｅｒｔ−ブチルアミノ基はｔｅ
ｒｔ−ブチルアミノ基に窒素−水素（Ｎ−Ｈ）結合が存
在するため、ジアルキルアミン類よりも塩基性である。
Ｎ−Ｈ結合の存在することは、不安定なβ−ヒドリドが
移動してジアミノシランを生成するのとｔｅｒｔ−ブチ
ル基がイソブチレンとして離脱するのを促進することが
できる。
【００３０】ビス（ｔｅｒｔ−ブチルアミノ）シランの
そのほかの利点は、次のとおり要約することができる。 １）それは、４０〜４５℃で蒸気圧が７．５Ｔｏｒｒ
（１ｋＰａ）の不自然発火性、揮発性の安定な液体であ
る。 ２）それは、前駆物質において塩素がない。ジクロロシ
ランのＳｉ−Ｃｌ結合は窒化ケイ素の成長の際に、管の
後方の端部に堆積して頻繁なクリーニングを必要とする
塩化アンモニウムを生成させることになる。 ３）前駆物質が直接のＳｉ−Ｃ結合を含まず、得られる
酸化ケイ素膜と酸窒化ケイ素膜は炭素含有量が非常に少
ない。 ４）ｔｅｒｔ−ブチルアミノ配位子は良好な離脱基とし
て挙動してイソブチレンを生成し、熱分解中にたやすく
除かれる。これは、一部は、Ｎ−Ｈ結合を有する化合物
のためであると考えられる。この追加の利点は、成長し
た膜を汚染することなく全ての炭素をきれいに除去する
のを助ける。 ５）ＢＴＢＡＳにおける立体的なかさばりは、均一性を
より大きくすることになる基材表面上での分子の移動性
の増大を助ける。
【００３１】ビス（ｔｅｒｔ−ブチルアミノ）シラン化
合物はまた、モノ、トリあるいはテトラキス（ｔｅｒｔ
−ブチルアミノ）類似体よりも望ましいものであるが、
これは、モノ類似体は不安定であり、トリ置換類似体に
は重大な受渡し（ｄｅｌｉｖｅｒｙ）の問題があり、テ
トラキス（ｔｅｒｔ−ブチルアミノ）シラン類似体は蒸
気圧がはるかに低く、単一のケイ素原子にある配位子の
立体的なかさばりのため容易に合成することができず、
従って工業的な利用には不適当だからである。先に検討
したＮ−Ｈ結合の性質は、他のアルキルアミノシランと
比較した場合における追加の利点である。
【００３２】二酸化ケイ素の膜を形成するためには、ビ
ス（ｔｅｒｔ−ブチルアミノ）シランとＯ2 、Ｏ3 又は
混合物を、高温、好ましくは５００〜８００℃で、反応
管内で反応させる。酸窒化ケイ素の膜を形成するために
は、ビス（ｔｅｒｔ−ブチルアミノ）シランとＮ2 Ｏ、
ＮＯ2 又はＮＯにＮＨ3 を加えて、高温、好ましくは５
００〜８００℃で、反応管内で反応させる。酸窒化ケイ
素におけるＯ／Ｎ比は、反応物ガスの比率を所望のよう
に変更することにより変えることができる。驚くべきこ
とに、ジクロロシランとＮ2 Ｏを使用しての酸化物の生
成と対照的に、二酸化ケイ素はこれらの低い温度ではＢ
ＴＢＡＳにＮＯ又はＮ2 Ｏを加えることでは生成されな
い。
【００３３】各層が、特定の１又は２以上の層について
の二酸化ケイ素の形での全てがケイ素と酸素から、特定
の１又は２以上の層についての酸窒化ケイ素の形での様
々なケイ素、酸素及び窒素濃度を通して、特定の１又は
２以上の層についての窒化ケイ素の形でのケイ素と窒素
に至るまで、層ごとに変わる酸素と窒素の可能性ある別
々の濃度を有する、ケイ素化合物の膜の積重層を、最終
的に成長させた膜を構成する積重体の各層に対しＢＴＢ
ＡＳと反応するＯ2 、Ｏ3 、Ｎ2 Ｏ、ＮＯ、ＮＯ2 、Ｎ
Ｈ3 及び混合物の反応物ガスの濃度を変えるだけで、成
長させることができる。
【００３４】ＣＶＤ法は、ａ）気相プロセスとｂ）表面
反応プロセスとに分類することができる。気相の現象は
ガスが基材に突き当たる速度である。これは、流動して
いるガスのバルク領域と基材の表面とを切り離す境界層
をガスが横切る速度によりモデル化される。このような
輸送プロセスは気相拡散により起こり、そしてそれはガ
スの拡散率と境界層を横切る濃度勾配とに比例する。い
くつかの表面プロセスは、ガスが高温の表面に到達する
場合に重要であることがあるが、表面反応は、一般に、
頻度因子、活性化エネルギー及び温度の関数である速度
において進行する熱的に活性化される現象によりモデル
化することができる。
【００３５】反応は、表面で、あるいはウエーハ表面の
非常に近くで起きて、要求に応じ二酸化ケイ素又は酸窒
化ケイ素の薄膜を成長させることができる。反応が気相
で起きる（均質反応）場合には、二酸化ケイ素又は酸窒
化ケイ素のクラスターが生成される。反応がウエ−ハ表
面近くで起きる場合には、得られる膜は均一性が優れた
ものとなる。このように、ＣＶＤの適用にとって一つの
重要な要件は、気相反応よりも不均質反応の方が有利と
なる度合いである。
【００３６】表面反応の速度は、温度を上昇させるとと
もに上昇する。所定の表面反応については、温度は、反
応速度が反応物種が表面に到達する速度を超えるように
十分高く上がることがある。そのような場合には、反応
は、反応物のガスが物質移動により基材へ供給される速
度よりも速く進行することはできない。これは、物質移
動制限の成長プロセスと称される。もっと低い温度で
は、表面反応速度は低下し、そして結局は、反応物の濃
度は表面反応プロセスによりそれらが消費される速度を
上回る。そのような条件下では、成長速度は反応速度に
制限される。このように、高温では成長は通常物質移動
に制限され、一方、より低温ではそれは表面反応速度に
制限される。実際のプロセスにおいては、成長条件がこ
れらの成長様式の一方から他方へと移る温度は、反応の
活性化エネルギーと、反応器内でのガスの流動状態とに
依存する。こうして、プロセス条件を推定すること、あ
るいは一方の圧力領域又は温度領域からもう一方への結
果を推定することは、困難である。
【００３７】反応速度制限の条件下で行われるプロセス
では、プロセスの温度が重要なパラメーターである。す
なわち、反応器の全体を通し均一な成長速度は一定の反
応速度を維持する条件を必要とする。これは、ウエーハ
全面のどこにおいても温度が一定でなければならないこ
とを意味する。他方で、そのような条件下では、反応物
の濃度は成長速度を制限しないので、反応物が表面に到
達する速度は重要ではない。このように、ウエーハ表面
の全ての位置に対して等しいフラックスの反応物を供給
するよう反応器を設計することはそれほど重要ではな
い。ＬＰＣＶＤ反応器においては、ウエーハを垂直に、
且つ間隔を非常に接近させて、積み重ねることがあるこ
とを認識すべきであるが、これは、そのような系が反応
速度制限の様式においてうまく働くからである。この理
由は次のとおりである。すなわち、１Ｔｏｒｒ（１３３
Ｐａ）ほどのＬＰＣＶＤ反応器の低圧下では、ガス種の
拡散率は大気圧でのそれよりも１０００倍増大し、そし
てこれは、境界層すなわち反応物が拡散しなくてはなら
ない距離は圧力の平方根未満ずつ増大するという事実に
より、部分的に相殺されるだけだからである。正味の効
果は、反応物の基材表面への及び副生物の基材表面から
の輸送が１桁以上増大し、従って速度制限工程は表面反
応であるということである。
【００３８】ビス（ｔｅｒｔ−ブチルアミノ）シランに
ｔｅｒｔ−ブチル基が存在することが、表面反応の進行
を助けるようであり、それゆえ成長した膜は、より低い
温度でも、そのほかの方法と比べると優れた均一性を有
する。これらの膜は、下記で説明するように、ＬＰＣＶ
Ｄ高温壁型反応器を使って成長させた。
【００３９】低圧化学気相成長（ＬＰＣＶＤ）法は、２
０ｍＴｏｒｒ〜２Ｔｏｒｒ（２．７Ｐａ〜０．２７ｋＰ
ａ）の圧力範囲で行われる化学反応を伴う。この化学気
相成長（ＣＶＤ）法は、所定の温度、圧力及び反応物比
での、次の一連の工程で説明することができる。 １）反応物を反応室へ導入し、そして必要なら、不活性
ガスで希釈してもよい。 ２）反応物を基材まで拡散させる。 ３）反応物を基材へ吸着させ、吸着した分子を移動させ
る。 ４）基材上で化学反応を行わせ、この反応の気体の副生
物を脱着させ、成長膜から離脱させる。これらの反応は
いくつかの方法により、例えば熱によりあるいは光子に
より、開始させる。ＬＰＣＶＤ法では熱エネルギーを利
用する。
【００４０】ＶＬＳＩ製造におけるＬＰＣＶＤ用には、
水平管高温壁型反応器が最も広く使用される。それら
は、ポリ−Ｓｉ、窒化ケイ素、そして未ドープの又はド
ープした二酸化ケイ素膜を成長させるのに用いられる。
これらの反応器は経済的であり、処理量が大きく、成長
膜が均一であり、そして大きな径のウエーハ（６”〜１
２”（約１５〜３０ｃｍ））を収容することができるの
で、専らこれらの反応器が使用される。それらの主な不
都合は、直径１５０ｍｍより大きいウエーハの全面にわ
たる熱的均一性が不十分なことと、自動化がむずかしい
ことである。
【００４１】垂直流の等温ＬＰＣＶＤ反応器も、二酸化
ケイ素の成長用に用いることができる。これらの反応器
は、水平反応器よりも容易に自動化され、そして大きな
径のウエーハの一方から他方までの温度をより均一にす
る。
【００４２】反応器内に低圧状態を生じさせるために
は、適切な真空装置が必要である。本発明のための実験
用の真空装置は、回転翼ポンプ／ルーツブロワーの組み
合わせと種々のコールドトラップとからなっていた。反
応器の圧力は、スロットル弁コントローラーへのキャパ
シタンスマノメーターフィードバックにより制御され
る。反応器への装填は、直径１００ｍｍのシリコンウエ
ーハ８０枚を９ｍｍ間隔にして標準の拡散ボートでもっ
て行った。ボートは、ウエーハの中心が反応管の中心よ
りわずかに上になるように、そりの上に配置した。これ
により、ボートとそりにより引き起こされるコンダクタ
ンスの制約を補償することによってウエーハのへりの周
りに均一なコンダクタンスが生じる。提示したデータに
ついての装填ウエーハの一方から他方にかけての温度の
均一性は、内部の多接点の熱電対で測定して±１℃であ
った。装填ウエーハに沿っての成長の均一性は、温度の
傾斜により改善される。
【００４３】発明者らの成長実験は、水平管反応器で行
ったが、この前駆物質を用いての成長は垂直管反応器で
も行うことができる。前駆物質は装填扉の近くの開放口
を通して供給した。二酸化ケイ素用の反応物ガスＯ2 又
はＯ3 、あるいは酸窒化ケイ素用のＮ2 Ｏ、ＮＯ又はＮ
Ｏ2 及びＮＨ3 も、炉の扉の近くの口から独立に供給し
た。
【００４４】ビス（ｔｅｒｔ−ブチルアミノ）シラン前
駆物質を使用してシリコンウエーハ上に実質的に純粋な
薄い二酸化ケイ素膜と酸窒化ケイ素膜を成長させる方法
の本発明を、実験により実証した。ビス（ｔｅｒｔ−ブ
チルアミノ）シランは、取り扱うのがシラン及びジクロ
ロシランより安全な、不自然発火性の、揮発性液体であ
る。この成長法は、低圧から大気圧まで、好ましくは２
０ｍＴｏｒｒ〜２Ｔｏｒｒ（２．７Ｐａ〜０．２７ｋＰ
ａ）、そして高温、好ましくは５００〜８００℃の温度
範囲で、ビス（ｔｅｒｔ−ブチルアミノ）シランからの
蒸気と、二酸化ケイ素用にはＯ2 又はＯ3 、あるいは酸
窒化ケイ素用にはＮ2 Ｏ、ＮＯ又はＮ2Ｏ及びＮＨ3 の
反応物ガスを使って、行われる。随意に、不活性ガス希
釈剤、例えば窒素又はアルゴンの如きものを使って希釈
し、反応の速度を制御することができる。上述の反応物
ガスの、ビス（ｔｅｒｔ−ブチルアミノ）シランに対す
るモル供給比は、好ましくは１：１より大きい。
【００４５】
【実施例】［例１］この方法は、２５０ｍＴｏｒｒ（３
３Ｐａ）の反応器圧力でのビス（ｔｅｒｔ−ブチルアミ
ノ）シランと酸素との反応を伴う。この前駆物質と酸素
を加熱した反応器（５５０〜６２５℃）へ扉のところで
導入する。これらの反応物は、排気したチャンバーへウ
エーハの全面をおおうように流す。ケイ素源に対する酸
素の比を１．６：１〜２：１の範囲に保つ。二酸化ケイ
素の連続膜をシリコンウエーハの表面に成長させる。こ
れらの膜は集積回路の製造に適している。典型的な実験
は１５０ｍｍの高温壁ＬＰＣＶＤ水平管反応器で行った
が、装置の構成は重要ではない。この方法は、石英の反
応器に７５〜１００枚のシリコンウエーハを入れ、系を
排気し、ウエーハを成長を行わせる所望の温度にするこ
とを必要とする。この反応に必要とされるエネルギーは
単純な抵抗加熱により供給することができる。とは言
え、単純な抵抗加熱は、装置がそれほど高価でなく、そ
してプラズマ反応器にしばしばつきものの放射による膜
の損傷を回避するので、有利なものである。
【００４６】これらのフィルムは、赤外分光測定法と屈
折率で特徴づけられる。ＦＴ−ＩＲスペクトルは、熱的
に成長させた二酸化ケイ素膜、及びその他の既知の酸化
物前駆物質、例えばジクロロシラン＋Ｎ2 Ｏ、テトラエ
トキシシラン、及びジエチルシランから成長させた二酸
化ケイ素膜と一致する。１０５０ｃｍ-1の近くに強い非
対称のＳｉ−Ｏ−Ｓｉストレッチバンドがあり、８１０
ｃｍ-1の近くにより弱いＳｉ−Ｏ−Ｓｉの対称のストレ
ッチがある。これらの膜についての屈折率を６３２．４
ｎｍで楕円偏光法により測定して、屈折率はこれらの膜
については１．４６から１．５０までの範囲であった。
炭素に関連するバンドはない。図１は、酸化ケイ素の成
長速度の温度依存性を示しており、成長速度の１Å／ｍ
ｉｎは０．１ｎｍ／ｍｉｎに相当する。ＢＴＢＡＳは５
５スタンダード立法センチメートル／分（ｓｃｃｍ）の
速度で流し、酸素は９０及び１２０ｓｃｃｍで流した。
酸素の流量を異にすることに関連する膜成長速度、屈折
率、あるいは吸収バンドの有意の違いはなかった。これ
は、この方法が非常に揺るぎがないこと（変数のわずか
な変動によって変化しないこと）を示している。
【００４７】［例２］この方法は、６００℃及び５００
ｍＴｏｒｒ（６７Ｐａ）の反応器圧力での、ビス（ｔｅ
ｒｔ−ブチルアミノ）シランとＮ2 Ｏ及びＮＨ3 との反
応を伴う。これらの前駆物質と反応物を、例１における
ように、加熱した反応器へ導入する。６０ｓｃｃｍのＢ
ＴＢＡＳを種々の量のＮ2 Ｏ及びＮＨ3 とともに使用し
て、膜の特性を窒化ケイ素から種々の酸窒化ケイ素に至
るまで変えることができた。これは図２に正規化したＦ
ＴＩＲスペクトルでもって示される。ここでの百分率は
Ｎ2 Ｏ＋ＮＨ3 の混合物（合計の体積流量２００ｓｃｃ
ｍ）中のＮ2 Ｏのものである。平均の成長速度は２０か
ら２９オングストローム（２．０から２．９ｎｍ）／ｍ
ｉｎまで変化し、より速い速度はＮ2 Ｏの割合がより高
いところで得られた。図３に、反応物を変えることの大
きな効果を示す。温度と圧力は、これらの成長の間６０
０℃と５００ｍＴｏｒｒ（６７Ｐａ）に維持した。この
とき、膜の屈折率はほぼ２．０（窒化ケイ素）から１．
４６（酸化ケイ素）まで変化した。これは、固定した温
度と圧力において単一の反応器でもって、酸化物、窒化
物、そして酸窒化物の誘電体積重体を成長させることが
できることを示している。
【００４８】ビス（ｔｅｒｔ−ブチルアミノ）シラン
は、酸化ケイ素あるいは酸窒化ケイ素、そしてまた窒化
ケイ素を成長させる上での特性と性能に優れていること
が示された。大きな成長速度が、Ｎ−Ｈ結合を有する化
学物質、すなわちビス（ｔｅｒｔ−ブチルアミノ）シラ
ンを使って得られる。成長膜中における最少の炭素不純
物は、直接のＳｉ−Ｃ結合を持たない化学物質、すなわ
ちビス（ｔｅｒｔ−ブチルアミノ）シランを使って得ら
れる。最も均一な成長は、ｔｅｒｔ−ブチル基を有する
化学物質、すなわちビス（ｔｅｒｔ−ブチルアミノ）シ
ランを使って得られる。この基準に照らして、ビス（ｔ
ｅｒｔ−ブチルアミノ）シランは思いがけなく優れた酸
化ケイ素及び酸窒化ケイ素前駆物質でもあり、窒化ケイ
素前駆物質でもある。
【００４９】本発明は、好ましい態様に関して説明され
ているが、本発明の完全な範囲は特許請求の範囲の記載
から確認されるべきである。
【図面の簡単な説明】
【図１】ビス（ｔｅｒｔ−ブチルアミノ）シランと酸素
を使用しての酸化ケイ素の成長速度の温度依存性を示す
グラフである。
【図２】Ｎ2 Ｏ対ＮＨ3 比を変更する効果を示す酸窒化
ケイ素のＦＴＩＲスペクトルである。
【図３】反応ガスＮＨ3 及びＮ2 Ｏ、そしてまたＯ2 の
関数として表した屈折率の変化のグラフである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビッド アレン ロバーツ アメリカ合衆国，カリフォルニア 92046，エスコンディド，エルフィン フォレスト ロード 20020 (72)発明者 アーサー ケネス ホッチバーグ アメリカ合衆国，カリフォルニア 92075，サラナ ビーチ，サンタ クエ タ 1037 (56)参考文献 特開 平11−172439（ＪＰ，Ａ) 特開 平６−132276（ＪＰ，Ａ) 特開 平６−132284（ＪＰ，Ａ) 米国特許5976991（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/318 ＩＮＳＰＥＣ（ＤＩＡＬＯＧ) ＪＩＣＳＴファイル（ＪＯＩＳ) ＷＰＩ／Ｌ（ＱＵＥＳＴＥＬ)

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 二酸化ケイ素及び酸窒化ケイ素からなる
    群より選ばれる酸素含有ケイ素化合物の膜を基材上に成
    長させるための方法であって、ビス（ｔｅｒｔ−ブチル
    アミノ）シランを、当該ケイ素化合物が二酸化ケイ素で
    ある場合には酸素、オゾン及びそれらの混合物からなる
    群より選ばれ、あるいは当該ケイ素化合物が酸窒化ケイ
    素である場合には酸化窒素、アンモニア及びそれらの混
    合物からなる群より選ばれる反応物ガスと、高温で反応
    させて当該酸素含有ケイ素化合物の膜を成長させる、酸
    素含有ケイ素化合物膜の成長方法。
  2. 【請求項２】 前記基材の温度がおよそ５００〜８００
    ℃の範囲にある、請求項１記載の方法。
  3. 【請求項３】 前記圧力がおよそ２０ｍＴｏｒｒ（２．
    ７Ｐａ）から１気圧（１０１ｋＰａ）までの範囲にあ
    る、請求項１又は２記載の方法。
  4. 【請求項４】 反応物ガスのシランに対するモル比がお
    よそ１：１より大きい、請求項１から３までのいずれか
    一つに記載の方法。
  5. 【請求項５】 前記基材がシリコンである、請求項１か
    ら４までのいずれか一つに記載の方法。
  6. 【請求項６】 前記基材が電子デバイスである、請求項
    １から４までのいずれか一つに記載の方法。
  7. 【請求項７】 前記基材がフラットパネルディスプレイ
    である、請求項１から４までのいずれか一つに記載の方
    法。
  8. 【請求項８】 下記の工程ａ）〜ｄ）を含む、反応帯域
    において基材上に二酸化ケイ素を化学気相成長させる方
    法。 ａ）当該基材を当該帯域においておよそ５００〜８００
    ℃の範囲の温度に加熱する工程 ｂ）当該基材を当該帯域においておよそ２０ｍＴｏｒｒ
    （２．７Ｐａ）から１気圧（１０１ｋＰａ）までの範囲
    の圧力で維持する工程 ｃ）当該帯域へＯ2 の反応物ガスと式（ｔ−Ｃ4 Ｈ9 Ｎ
    Ｈ）2 ＳｉＨ2 のシランとを導入し、当該反応物ガスを
    当該シランと反応させる工程 ｄ）当該基材上に二酸化ケイ素の膜を成長させるのに十
    分なだけａ）〜ｃ）の条件を維持する工程
  9. 【請求項９】 下記の工程ａ）〜ｄ）を含む、反応帯域
    において基材上に酸窒化ケイ素を化学気相成長させる方
    法。 ａ）当該基材を当該帯域においておよそ５００〜８００
    ℃の範囲の温度に加熱する工程 ｂ）当該基材を当該帯域においておよそ２０ｍＴｏｒｒ
    （２．７Ｐａ）から１気圧（１０１ｋＰａ）までの範囲
    の圧力で維持する工程 ｃ）当該帯域へ、Ｎ2 Ｏ、ＮＯ、ＮＯ2 及びそれらの混
    合物、アンモニアからなる群より選ばれる反応物ガスと
    式（ｔ−Ｃ4 Ｈ9 ＮＨ）2 ＳｉＨ2 のシランを導入し、
    当該反応物ガスを当該シランと反応させる工程 ｄ）当該基材上に酸窒化ケイ素の膜を成長させるのに十
    分なだけａ）〜ｃ）の条件を維持する工程
  10. 【請求項１０】 下記の工程ａ）〜ｅ）を含む、二酸化
    ケイ素、酸窒化ケイ素及び窒化ケイ素からなる群より選
    ばれるケイ素化合物の積重体を反応帯域において基材上
    に化学気相成長させる方法。 ａ）当該基材を当該帯域においておよそ５００〜８００
    ℃の範囲の温度に加熱する工程 ｂ）当該基材を当該帯域においておよそ２０ｍＴｏｒｒ
    （２．７Ｐａ）から１気圧（１０１ｋＰａ）までの範囲
    の圧力で維持する工程 ｃ）当該帯域へ式（ｔ−Ｃ4 Ｈ9 ＮＨ）2 ＳｉＨ2 のシ
    ランを導入する工程 ｄ）当該帯域へ、ケイ素を含有しそして酸素、窒素及び
    それらの混合物のうちの１種以上を含有しているケイ素
    化合物の膜の多重積重層であって、各積重層が異なる量
    の酸素、窒素及びそれらの混合物を有することができる
    多重積重層を成長させるのに適切な、Ｏ2 、Ｏ3 、Ｎ2
    Ｏ、ＮＯ、ＮＯ2 、ＮＨ3 及びそれらの混合物からなる
    群より選ばれる変動する量の反応物ガスを導入し、当該
    反応物ガスを上記のシランと反応させる工程 ｅ）当該基材上に当該ケイ素化合物の膜の多重積重層を
    成長させるのに十分なだけａ）〜ｄ）の条件を維持する
    工程
JP11163791A 1998-06-11 1999-06-10 酸素含有ケイ素化合物膜の成長方法 Expired - Lifetime JP3055123B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/095818 1998-06-11
US09/095,818 US5976991A (en) 1998-06-11 1998-06-11 Deposition of silicon dioxide and silicon oxynitride using bis(tertiarybutylamino) silane

Publications (2)

Publication Number Publication Date
JP2000077403A JP2000077403A (ja) 2000-03-14
JP3055123B2 true JP3055123B2 (ja) 2000-06-26

Family

ID=22253723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11163791A Expired - Lifetime JP3055123B2 (ja) 1998-06-11 1999-06-10 酸素含有ケイ素化合物膜の成長方法

Country Status (9)

Country Link
US (1) US5976991A (ja)
EP (1) EP0964441B1 (ja)
JP (1) JP3055123B2 (ja)
KR (1) KR100323628B1 (ja)
CN (1) CN1138872C (ja)
DE (1) DE69901367T2 (ja)
IL (1) IL130310A (ja)
SG (1) SG71928A1 (ja)
TW (1) TW498109B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461507B1 (en) 1998-09-17 2002-10-08 Ishigaki Company Limited Continuous squeeze-dewatering device

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235650B1 (en) * 1997-12-29 2001-05-22 Vanguard International Semiconductor Corporation Method for improved semiconductor device reliability
US6063666A (en) * 1998-06-16 2000-05-16 Advanced Micro Devices, Inc. RTCVD oxide and N2 O anneal for top oxide of ONO film
US6251802B1 (en) 1998-10-19 2001-06-26 Micron Technology, Inc. Methods of forming carbon-containing layers
US6462371B1 (en) 1998-11-24 2002-10-08 Micron Technology Inc. Films doped with carbon for use in integrated circuit technology
US6303520B1 (en) * 1998-12-15 2001-10-16 Mattson Technology, Inc. Silicon oxynitride film
JP3819660B2 (ja) * 2000-02-15 2006-09-13 株式会社日立国際電気 半導体装置の製造方法および半導体製造装置
US6518626B1 (en) * 2000-02-22 2003-02-11 Micron Technology, Inc. Method of forming low dielectric silicon oxynitride spacer films highly selective of etchants
US6515350B1 (en) * 2000-02-22 2003-02-04 Micron Technology, Inc. Protective conformal silicon nitride films and spacers
US6429149B1 (en) 2000-02-23 2002-08-06 International Business Machines Corporation Low temperature LPCVD PSG/BPSG process
US6486015B1 (en) * 2000-04-25 2002-11-26 Infineon Technologies Ag Low temperature carbon rich oxy-nitride for improved RIE selectivity
CN100442454C (zh) * 2000-09-19 2008-12-10 马特森技术公司 形成介电薄膜的方法
US6534388B1 (en) * 2000-09-27 2003-03-18 Chartered Semiconductor Manufacturing Ltd. Method to reduce variation in LDD series resistance
DE10051382A1 (de) * 2000-10-17 2002-05-02 Texas Instruments Deutschland Verfahren zum Herstellen eines Stapels aus einer Si¶3¶N¶4¶-Schicht und einer darüberliegenden Si0¶2¶-Schicht auf einem Halbleitersubstrat
EP1199743A3 (en) * 2000-10-17 2004-06-30 Texas Instruments Deutschland Gmbh Method of fabricating a stack consisting of a layer of Si3N4 topped by a layer of SiO2 on a semiconductor substrate
US6500772B2 (en) * 2001-01-08 2002-12-31 International Business Machines Corporation Methods and materials for depositing films on semiconductor substrates
US7005392B2 (en) * 2001-03-30 2006-02-28 Advanced Technology Materials, Inc. Source reagent compositions for CVD formation of gate dielectric thin films using amide precursors and method of using same
US7084080B2 (en) * 2001-03-30 2006-08-01 Advanced Technology Materials, Inc. Silicon source reagent compositions, and method of making and using same for microelectronic device structure
US20020182342A1 (en) * 2001-04-13 2002-12-05 Luc Ouellet Optical quality silica films
JP4897159B2 (ja) * 2001-08-03 2012-03-14 株式会社日立国際電気 半導体装置の製造方法
US6670255B2 (en) * 2001-09-27 2003-12-30 International Business Machines Corporation Method of fabricating lateral diodes and bipolar transistors
JP4021653B2 (ja) * 2001-11-30 2007-12-12 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード Ｃｖｄ法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
US6713127B2 (en) * 2001-12-28 2004-03-30 Applied Materials, Inc. Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
JP2005534179A (ja) * 2002-07-19 2005-11-10 アヴィザ テクノロジー インコーポレイテッド アミノシランとオゾンを用いる低温誘電体蒸着法
WO2004017383A2 (en) * 2002-08-18 2004-02-26 Aviza Technology, Inc. Low termperature deposition of silicon oxides and oxynitrides
TW200424343A (en) * 2002-09-05 2004-11-16 Asml Us Inc Low temperature deposition of silicon based thin films by single-wafer hot-wall rapid thermal chemical vapor deposition
JP4358492B2 (ja) * 2002-09-25 2009-11-04 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 熱化学気相成長法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
JP2004153066A (ja) 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
US6963006B2 (en) * 2003-01-15 2005-11-08 Air Products And Chemicals, Inc. Process for the production and purification of bis(tertiary-butylamino)silane
US7122222B2 (en) * 2003-01-23 2006-10-17 Air Products And Chemicals, Inc. Precursors for depositing silicon containing films and processes thereof
JP4954448B2 (ja) * 2003-04-05 2012-06-13 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 有機金属化合物
US7163860B1 (en) 2003-05-06 2007-01-16 Spansion Llc Method of formation of gate stack spacer and charge storage materials having reduced hydrogen content in charge trapping dielectric flash memory device
JP3811697B2 (ja) * 2003-11-19 2006-08-23 松下電器産業株式会社 半導体装置の製造方法
JP4187252B2 (ja) 2004-01-06 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US20050181633A1 (en) * 2004-02-17 2005-08-18 Hochberg Arthur K. Precursors for depositing silicon-containing films and processes thereof
US7049200B2 (en) * 2004-05-25 2006-05-23 Applied Materials Inc. Method for forming a low thermal budget spacer
US20050287747A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
US20060062913A1 (en) * 2004-09-17 2006-03-23 Yun-Ren Wang Process for depositing btbas-based silicon nitride films
US20060182885A1 (en) * 2005-02-14 2006-08-17 Xinjian Lei Preparation of metal silicon nitride films via cyclic deposition
US7875556B2 (en) 2005-05-16 2011-01-25 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride and silicon nitride films
US7248758B2 (en) * 2005-06-08 2007-07-24 Verizon Business Global Llc Hitless tunable filter
JP2006351694A (ja) * 2005-06-14 2006-12-28 Fujitsu Ltd 半導体装置およびその製造方法
US20070154637A1 (en) * 2005-12-19 2007-07-05 Rohm And Haas Electronic Materials Llc Organometallic composition
JP5524443B2 (ja) * 2006-03-24 2014-06-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US20070262399A1 (en) * 2006-05-10 2007-11-15 Gilbert Dewey Sealing spacer to reduce or eliminate lateral oxidation of a high-k gate dielectric
US8530361B2 (en) 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
US8318966B2 (en) * 2006-06-23 2012-11-27 Praxair Technology, Inc. Organometallic compounds
US7956207B2 (en) * 2006-09-28 2011-06-07 Praxair Technology, Inc. Heteroleptic organometallic compounds
US20080124946A1 (en) * 2006-11-28 2008-05-29 Air Products And Chemicals, Inc. Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
US7678422B2 (en) * 2006-12-13 2010-03-16 Air Products And Chemicals, Inc. Cyclic chemical vapor deposition of metal-silicon containing films
US20080145978A1 (en) * 2006-12-18 2008-06-19 Air Liquide Electronics U.S. Lp Deposition of silicon germanium nitrogen precursors for strain engineering
US7750173B2 (en) 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
US20080207007A1 (en) 2007-02-27 2008-08-28 Air Products And Chemicals, Inc. Plasma Enhanced Cyclic Chemical Vapor Deposition of Silicon-Containing Films
JP2008283051A (ja) * 2007-05-11 2008-11-20 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
KR100956210B1 (ko) * 2007-06-19 2010-05-04 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 금속 실리콘 질화물 박막의 플라즈마 강화 사이클릭증착방법
US20090130414A1 (en) * 2007-11-08 2009-05-21 Air Products And Chemicals, Inc. Preparation of A Metal-containing Film Via ALD or CVD Processes
US8298628B2 (en) 2008-06-02 2012-10-30 Air Products And Chemicals, Inc. Low temperature deposition of silicon-containing films
US8058138B2 (en) * 2008-07-17 2011-11-15 Micron Technology, Inc. Gap processing
US8148249B2 (en) * 2008-09-12 2012-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabricating high-k metal gate devices
WO2010065874A2 (en) 2008-12-05 2010-06-10 Atmi High concentration nitrogen-containing germanium telluride based memory devices and processes of making
WO2011119175A1 (en) 2010-03-26 2011-09-29 Advanced Technology Materials, Inc. Germanium antimony telluride materials and devices incorporating same
WO2011146913A2 (en) 2010-05-21 2011-11-24 Advanced Technology Materials, Inc. Germanium antimony telluride materials and devices incorporating same
CN102011105B (zh) * 2010-10-12 2014-06-04 上海宏力半导体制造有限公司 低压淀积氧化硅工艺方法
US8460753B2 (en) * 2010-12-09 2013-06-11 Air Products And Chemicals, Inc. Methods for depositing silicon dioxide or silicon oxide films using aminovinylsilanes
US20140227512A1 (en) * 2011-09-30 2014-08-14 Arkema Inc. Deposition of silicon oxide by atmospheric pressure chemical vapor deposition
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
CN104498895B (zh) * 2014-12-23 2017-02-22 国家纳米科学中心 一种超薄氮氧化硅膜材料及其制备方法和用途
KR20190114874A (ko) 2018-03-30 2019-10-10 에스케이트리켐 주식회사 실리콘 박막 형성용 전구체 및 이를 이용한 실리콘 함유 박막 형성 방법 및 상기 실리콘 함유 박막을 포함하는 반도체 소자.
CN110459462B (zh) * 2019-08-08 2022-02-15 武汉新芯集成电路制造有限公司 半导体器件的形成方法
KR20210041809A (ko) 2019-10-08 2021-04-16 에스케이트리켐 주식회사 실리콘 박막 형성용 전구체 및 이를 이용한 실리콘 박막 형성 방법 및 상기 실리콘 박막을 포함하는 반도체 소자.
CN111816556B (zh) * 2020-06-03 2024-01-23 中国科学院微电子研究所 晶体管及制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992306A (en) * 1990-02-01 1991-02-12 Air Products Abd Chemicals, Inc. Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources
JP2637265B2 (ja) * 1990-06-28 1997-08-06 株式会社東芝 窒化珪素膜の形成方法
JPH04151839A (ja) * 1990-10-16 1992-05-25 Kawasaki Steel Corp シリコンオキシナイトライド膜の製造方法
US5459108A (en) * 1992-10-06 1995-10-17 Sharp Kabushiki Kaisha Normal pressure CVD process for manufacture of a semiconductor device through reaction of a nitrogen containing organic source with ozone
JPH06132284A (ja) * 1992-10-22 1994-05-13 Kawasaki Steel Corp 半導体装置の保護膜形成方法
US5874368A (en) * 1997-10-02 1999-02-23 Air Products And Chemicals, Inc. Silicon nitride from bis(tertiarybutylamino)silane

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461507B1 (en) 1998-09-17 2002-10-08 Ishigaki Company Limited Continuous squeeze-dewatering device

Also Published As

Publication number Publication date
EP0964441B1 (en) 2002-05-02
KR100323628B1 (ko) 2002-02-07
KR20000005967A (ko) 2000-01-25
DE69901367D1 (de) 2002-06-06
TW498109B (en) 2002-08-11
JP2000077403A (ja) 2000-03-14
IL130310A0 (en) 2000-06-01
US5976991A (en) 1999-11-02
CN1138872C (zh) 2004-02-18
EP0964441A3 (en) 2000-03-15
DE69901367T2 (de) 2002-08-29
CN1239155A (zh) 1999-12-22
EP0964441A2 (en) 1999-12-15
SG71928A1 (en) 2000-04-18
IL130310A (en) 2003-01-12

Similar Documents

Publication Publication Date Title
JP3055123B2 (ja) 酸素含有ケイ素化合物膜の成長方法
US5874368A (en) Silicon nitride from bis(tertiarybutylamino)silane
US7288145B2 (en) Precursors for depositing silicon containing films
US5744196A (en) Low temperature deposition of silicon dioxide using organosilanes
US7084076B2 (en) Method for forming silicon dioxide film using siloxane
JP3602072B2 (ja) ヘキサクロロジシランおよびアンモニアを用いた原子層蒸着によるシリコン含有固体薄膜の製造方法
KR101353739B1 (ko) 유기아미노실란 전구체로부터 산화규소 막을 형성시키는 방법
US20050181633A1 (en) Precursors for depositing silicon-containing films and processes thereof
US7651953B2 (en) Method to form ultra high quality silicon-containing compound layers
EP1630249A2 (en) Process for chemical vapor deposition of silicon nitride.
US20070031598A1 (en) Method for depositing silicon-containing films
US20070160774A1 (en) Method for producing silicon nitride films and silicon oxynitride films by chemical vapor deposition
JP2010147485A5 (ja) アミノシラン、シリコン含有膜の形成用前駆体、シリコン含有膜の形成用組成物
JP2005534179A (ja) アミノシランとオゾンを用いる低温誘電体蒸着法
JP2004260192A (ja) シロキサン化合物を利用した二酸化シリコン膜の形成方法
KR20040077462A (ko) 실록산 화합물을 이용한 이산화실리콘막 형성 방법
JP2004179196A (ja) 化学気相成長法によるシリコン窒化物系絶縁膜の製造方法および製造装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3055123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080414

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term