KR100323628B1 - 비스(ｔ-부틸아미노)실란을 사용하여 이산화규소 및 옥시질화규소를 침착시키는 방법 - Google Patents

비스(ｔ-부틸아미노)실란을 사용하여 이산화규소 및 옥시질화규소를 침착시키는 방법 Download PDF

Info

Publication number
KR100323628B1
KR100323628B1 KR1019990020902A KR19990020902A KR100323628B1 KR 100323628 B1 KR100323628 B1 KR 100323628B1 KR 1019990020902 A KR1019990020902 A KR 1019990020902A KR 19990020902 A KR19990020902 A KR 19990020902A KR 100323628 B1 KR100323628 B1 KR 100323628B1
Authority
KR
South Korea
Prior art keywords
silicon
substrate
silane
reaction zone
reaction
Prior art date
Application number
KR1019990020902A
Other languages
English (en)
Other versions
KR20000005967A (ko
Inventor
락스만라비쿠마
로버츠데이비드앨린
호크버그아더케네스
Original Assignee
마쉬 윌리엄 에프
에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쉬 윌리엄 에프, 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 filed Critical 마쉬 윌리엄 에프
Publication of KR20000005967A publication Critical patent/KR20000005967A/ko
Application granted granted Critical
Publication of KR100323628B1 publication Critical patent/KR100323628B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 반응 가스인 O2, O3, N2O, NO, NO2, NH3와 식 (t-C4H9NH)2SiH2의 실란으로부터 이산화규소 및 옥시질화규소를 화학 증착시키는 방법에 관한 것이다. 이 방법에 의하면, 반응물인 O2, O3, N2O, NO, NO2, NH3은 변화시키는 한편, (t-C4H9NH)2SiH2는 일정하게 공급함으로써 질화규소 내지 산화규소의 규소 함유 유전 물질로 된 적재층을 연속적으로 침착시킬 수 있다(동일한 압력 및 온도 하에). 이로써 제조된 필름은 반도체 분야 및 관련 분야에 사용하기 적합하다.

Description

비스(ｔ-부틸아미노)실란을 사용하여 이산화규소 및 옥시질화규소를 침착시키는 방법{DEPOSITION OF SILICON DIOXIDE AND SILICON OXYNITRIDE USING BIS(TERTIARYBUTYLAMINO)SILANE}
본 발명은, 신규한 유기 규소 원료물질인 비스(t-부틸아미노)실란(BTBAS)을 사용하여 이산화규소 및 옥시질화규소를 화학적으로 증착시키는 방법에 관한 것이다. 이 방법을 이용하면, 동일한 유기 규소 원료, 온도 및 압력 하에서 단순히 반응 가스를 변화시킴으로써 각기 다른 유전 물질을 침착시킬 수 있다.
반도체 장치의 조립시에는, 화학적 불활성 유전 물질(예, 이산화규소, 옥시질화규소 및 질화규소 필름)로 구성된 얇은 부동화층이 필수적이다. 이러한 유전 필름으로 구성된 얇은 층은 확산 마스크, 산화 차단체, 구형(溝形) 분리체, 높은 유전 파괴 전압을 가진 금속간 유전 물질 및 부동화층으로 작용한다.
현재 반도체 산업 분야에서 이용되고 있는 이산화규소 및 옥시질화규소의 성장 방법은 > 400℃의 고온벽 반응기를 사용하는 저압 화학 증착법이다.
다수의 규소 와퍼 상에 이산화규소를 침착시키는 과정은, 400℃ 이상에서는 실란 및 산소를 사용하여, 800℃ 이상에서는 디클로로실란 및 N2O를 사용하여, 그리고 650℃ 이상에서는 테트라에톡시실란을 사용하여 실시해왔다. 옥시질화규소의 침착 과정은 750℃ 이상에서 디클로로실란, N2O 및 NH3를 사용하여 실시하였다 {문헌 [Semiconductor and Process technology handbook,Gary E. McGuire 편집, Noyes Publication, New Jersey, (1998), pp 289-301] 및 문헌 [Silicon Processing for the VLSI ERA,Wolf, Stanley, and Talbert, Richard N., Lattice Press, Sunset Beach, California(1990), pp 20-22, 327-330] 참조}.
최고의 필름 특성을 얻고자 하는 경우에는 통상 보다 높은 침착 온도를 이용한다. 이러한 공정에는 몇가지 단점이 있는데, 이 중 몇가지 예를 들면, i) 실란 및 디클로로실란이 자연성(自燃性) 및 독성을 가진 압축 가스인 점, ii) 디클로로실란을 사용하여 산화물을 침착시키는 경우, 매우 높은 온도 및 매우 낮은 침착 속도가 요구되고, 생성된 필름이 염소를 함유할 수 있으므로 유의적인 입자 오염 문제가 유발된다는 점, iii) 실란을 사용하여 형성시킨 필름은 조밀하지 않고 흡습성을 갖는다는 점이 있다. 이러한 공정에서 침착 필름의 균일성을 가용(可用) 수준으로 달성하기 위해서는 고가의 '케이지형 보트'를 사용해야 한다. 또한, 산소/실란 비에 조금만 편차가 생겨도, 유의적인 입자 오염을 야기시키는 균질한 반응이 발행할 수도 있다.
에이 케이 호크버그 및 디 엘 오미라의 문헌 [Mat. Res. Soc. Symp. Proc.,Vol. 204, (1991), pp 509-514]에는, 암모니아 및 오산화이질산과 함께 디에틸실란을 사용하여 LPCVD를 통해 질화규소 및 옥시질화규소를 침착시키는 방법이 보고되어 있다. 이 침착 과정은 650∼700℃에서 수행하였다. 가용적 침착 속도는 650℃ 이상의 온도에서 얻어지며, 이보다 낮은 온도에서는 침착 속도가 4 Å/분 이하로 저하된다. LPCVD 공정에서, Si-C의 직접 탄소 결합을 포함하는 전구물을 사용하는 경우 필름이 탄소로 오염된다. 무탄소 침착을 위해서는, NH3대 전구물의 비가 5:1 이상이어야 한다. 암모니아 농도가 이보다 낮으면, 필름이 탄소를 함유하게 되는 것으로 밝혀졌다. 디에틸실란과 암모니아를 함께 사용하는 공정에는 통상 와퍼의 균일성을 향상시키기 위해 커버형 보트를 사용해야 한다.
일본 특허 제6-132284호에는, 암모니아 또는 질소의 존재 하에 플라스마 개질 화학 증착법 및 열화학 증착법을 통해 식 (R1R2N)nSiH4-n(식 중, R1및 R2는 H-, CH3-, C2H5-, C3H7-, C4H9-)의 유기 실란을 사용하여 질화규소를 침착시키는 방법이 기재되어 있다. 이 특허에 기재된 전구물은 t-아민이며, 본 발명의 경우와 같이 NH 결합을 함유하고 있지 않다. 침착 실험은 400℃ 및 80∼100 토르의 고압 하에 단일 와퍼 반응기 내에서 실시하였다. 이들 침착 필름의 Si:N 비는 0.9이고(Si3N4필름 중의 Si:N 비는 0.75임), 이들 침착 필름에는 수소가 함유되어 있었다. 부틸 라디칼은 이소부틸 형태이다.
미국 특허 제08/942,996호(1997.10.2)에는, 암모니아 및 식 (t-C4H9NH)2SiH2의 실란을 사용하여 기판 상에 질화규소를 저압 화학 증착시키는 방법이 개시되어 있다.
미국 특허 제5,234,869호와, 알지 고든 및 디엠 호프만의 문헌 [Chem. Mater.,Vol. 2, (1990), pp 482-484]에는, 탄소 함유 아미노실란[예, 테트라키스(디메틸아미노)실란]의 사용량을 감소시키고자 시도했던 다른 방법들이 개시되어 있다. 이들 방법의 침착 온도는 300∼1000℃인 한편, 압력은 1 밀리토르 내지 10 토르이다. Si-N의 직접 결합의 존재 및 Si-C 결합의 부재 하에서는, 필름 중의 탄소 농도가 보다 낮아질 것으로 예상하였다. 그러나, 이러한 종류의 전구물을 사용하는 경우에는 하기 1) 내지 3)의 3 가지 주요 단점이 존재한다.
1) 이러한 종류의 전구물은 N-메틸기를 포함하고 있으며, 이 메틸기는 CVD 공정 중에 규소 표면으로 용이하게 이동하여 필름을 탄소로 오염시킨다. 이 공정에서는 탄소량을 감소시키기 위해, 고온(> 700℃) 및 높은 암모니아비(> 10:1)를 사용한다. 그러나, 암모니아비가 증가하면, 반응물의 고갈로 인해 침착 속도가 상당히 감소한다.
2) 상기 전구물은 NH 결합을 포함하지 않으며, 또한 2급 실란을 포함하지 않는다.
3) 보다 저온에서는 침착 속도 및 균일성이 매우 불량하다(> 5%).
종래 기술에서는, > 550℃의 온도, 높은 침착 속도와, 낮은 수소 및 탄소 오염도 하에 이산화규소 또는 옥시질화규소 또는 질화규소 필름을 형성시키고자 시도하였다. 그러나, 종래 기술에서는 하나의 규소 전구물을 사용하여 이들 목적을 동시에 모두 달성하는 데 성공을 거두지 못하였다. 따라서, 본 발명은, 이산화규소 및 옥시질화규소(및 질화규소)의 형성을 위한 전구물로서, 플라스마 침착법의 문제점을 예방하고, 낮은 열조건(< 600℃)에서 침착 공정을 수행할 수 있고, Si-C 결합이 존재하지 않아 생성된 필름의 탄소 오염도가 낮고, 수소 오염도가 낮으며, 염소 오염이 방지되고, 제조 배치로(100 개 이상의 와퍼) 또는 단일 와퍼 반응기에서 저압(20 밀리토르 내지 2 토르) 내지 대기압 이하에서 침착 공정의 수행이 가능한 하나의 전구물을 사용함으로써 종래 기술의 문제점을 해소하였다.
도 1은, 비스(t-부틸아미노)실란 및 산소를 사용하여 이산화규소를 침착시켰을 때의 침착 속도의 온도 의존성을 나타낸 그래프이다.
도 2는, N2O 대 NH3비의 조절 효과를 나타낸 옥시질화규소의 FTIR 스펙트럼이다.
도 3은 반응 가스 NH3, N2O 및 O2와의 함수 관계로서 굴절률 변화를 나타낸 그래프이다.
본 발명은, 고온 하에 비스(t-부틸아미노)실란을 반응 가스와 반응시켜 이산화규소 및 옥시질화규소로 구성된 군 중에서 선택된 산소 함유 규소 화합물로 이루어진 필름을 기판 상에 침착시키는 방법에 관한 것으로서, 이때 상기 반응 가스는, 규소 화합물이 이산화규소인 경우에는 산소, 오존 또는 이들의 혼합물로 구성된 군 중에서 선택되고, 규소 화합물이 옥시질화규소인 경우에는 산화질소, 암모니아 및 이들의 혼합물로 구성된 군 중에서 선택된다.
이산화규소 필름을 형성시키는 경우에는, 비스(t-부틸아미노)실란과 O2또는 O3를 고온(바람직하게는 500∼800℃)의 반응관 내에서 반응시킨다. 옥시질화규소 필름을 형성시키는 경우에는, NH3의 존재 또는 부재 하에서 비스(t-부틸아미노)실란과 N2O, NO2또는 NO를 고온(바람직하게는 500∼800℃)의 반응관 내에서 반응시킨다. 필름에 있어 원하는 O/N 비를 얻기 위한 조성은, 실험부에 기재된 반응 가스 혼합물의 비를 조절하면 용이하게 달성할 수 있다.
압력은 약 20 밀리토르 내지 1 기압이 바람직하다.
반응 가스 O2, O3, N2O, NO, NO2, NH3또는 이들 가스의 혼합물 대 BTBAS의 몰비는 약 1:1 이상이 바람직하다.
기판은 규소가 바람직하다.
기판으로는 전자 장치가 바람직하다.
대안적으로, 기판이 평판 화면일 수도 있다.
바람직한 실시 형태로서, 본 발명은,
a) 반응 영역 내에서 기판을 약 500∼800℃의 온도로 가열하는 단계,
b) 상기 반응 영역 내에서 상기 기판을 약 20 밀리토르 내지 1 기압의 압력으로 유지시키는 단계,
c) 반응 가스인 O2와 식 (t-C4H9NH)2SiH2의 실란을 상기 반응 영역 내로 공급하여 반응 가스를 실란과 반응시키는 단계, 및
d) 기판 상에 이산화규소 필름이 침착되기에 충분할 정도로 상기 a) 내지 c)의 조건을 유지시키는 단계를 포함하는, 반응 영역 내에서 이산화규소를 화학 증착시키는 방법을 제공한다.
또다른 실시 형태로서, 본 발명은,
a) 반응 영역 내에서 기판을 약 500∼800℃의 온도로 가열하는 단계,
b) 기판을 반응 영역 내에서 약 20 밀리토르 내지 1 기압의 압력으로 유지시키는 단계,
c) N2O, NO, NO2, 이들의 혼합물 및 암모니아로 구성된 군 중에서 선택된 반응 가스와 식 (t-C4H9NH)2SiH2의 실란을 반응 영역 내로 공급한 후 반응 가스를 실란과 반응시키는 단계, 및
d) 기판 상에 옥시질화규소가 침착되기에 충분할 정도로 상기 a) 내지 c)의 조건을 유지시키는 단계를 포함하는, 반응 영역 내에서 옥시질화규소를 화학 증착시키는 방법을 제공한다.
또다른 실시 형태로서, 본 발명은,
a) 반응 영역 내에서 기판을 약 500∼800℃의 온도로 가열하는 단계,
b) 기판을 반응 영역 내에서 약 20 밀리토르 내지 1 기압의 압력으로 유지시키는 단계,
c) 식 (t-C4H9NH)2SiH2의 실란을 반응 영역 내로 공급하는 단계,
d) O2, O3, N2O, NO, NO2, NH3및 이들의 혼합물로 구성된 군 중에서 선택된 반응 가스를, 산소, 질소 및 이들의 혼합물 중 1종 이상과 규소를 함유하는 규소 화합물 필름의 다수 적재층(이때, 각 적재층은 산소, 질소 및 이들의 혼합물을 각기 다른 양으로 함유할 수 있음)을 침착시키기에 적합한 각기 다른 양으로 반응 영역 내에 공급한 후, 이들 반응 가스를 실란과 반응시키는 단계, 및
e) 규소 화합물 필름으로 된 다수의 적재층이 기판 상에 침착되기에 충분할 정도로 상기 a) 내지 c)의 조건을 유지시키는 단계를 포함하는, 반응 영역 내에서 이산화규소, 옥시질화규소 및 질화규소로 구성된 군 중에서 선택된 규소 화합물 적재층을 기판 상에 화학 증착시키는 방법을 제공한다.
초대규모 집적화(VLSI) 장치의 조립시에는 다양한 '박막'이 사용된다. 이들 침착형 박막은 금속, 반도체 또는 절연체로 제조될 수 있다. 이 박막은 저압 화학 증착법(LPCVD)을 이용하여 증기상으로부터 열성장시키거나 또는 침착시킬 수 있다. VLSI 기술에서는, 마이크로프로세서 및 등속 호출 기억 장치(RAM)의 조립시 다양한 용도로 사용되는 매우 얇은 절연체를 필요로 한다. 이산화규소는 SiO2/Si 계면에서 우수한 특성을 가지며 침착이 용이하기 때문에 독점적인 유전 물질로서 사용되어 왔다. 질화규소(Si3N4)는 이산화규소에 비해 다른 잇점을 가지며, 이들 잇점의 몇가지 예로는, 생성된 필름이 불순물 및 도핑제에 내성을 가진 확산 차단체로 작용한다는 점과, 높은 유전 파괴 전압을 가진다는 점과, Si3N4의 기계적인 자체 불활성이 우수하다는 점을 들 수 있다. 질화규소 침착 과정 이전에 옥시질화규소 박층을 침착시키거나 또는 질화규소 대신 옥시질화규소를 사용하면 금속 산화질화물 및 반도체 장치(MNOS) 내로의 전하 이동이 감소할 수 있다.
VLSI 조립시에는 엄격한 화학적 요건, 구조적 요건, 공정 상의 요건 및 전기적 요건으로 구성된 대단위 세트를 충족시켜줘야 한다. 장치 내에서 차립자 부품의 조립을 용이하게 해주는 엄격히 조절된 매개 변수 중 몇 가지로는 필름의 순도, 두께, 균일도 및 침착 속도를 들 수 있다. 침착 공정을 850℃ 이하의 온도에서 수행할 수 있는 경우에는 장치의 성능 및 조립에 상당히 유리하다. 600℃ 이하의 동일한 온도에서 산소 및 질소 농도가 각기 다른 유전물로 이루어진 적재물을 대형 와퍼 표면 및 대형 와퍼 배치 상에 가용적 필름 균일도로 침착시킬 수 있는 규소 원료물질에 대해서는 아직 보고된 바 없다. 안전하고 신뢰성있는 저온의 유전 원료물질은 다른 기술(예, 평판 화면 장치, 다른 전자 및 비전자 기판 또는 화합물 반도체 장치의 조립 기술)에도 사용된다.
본 발명은, 상당히 낮은 동일 온도에서 우수한 균일도로 이산화규소 및 옥시질화규소를 침착시키는 아미노실란류의 비스(t-부틸아미노)실란에 관한 것이다.
비스(t-부틸아미노)실란(BTBAS)은 하기 식을 갖는다.
(t-C4H9NH)2Si(H)2
침착된 필름은 균일도가 우수하고, 염화암모늄을 함유하지 않으며 염소에 의한 오염이 없다. 리간드를 포함하는 동족 아미노실란, 예를 들어 n-부틸아민 및 테트라키스(디메틸아미노)실란은, 상기 저온에서는 LPCVD 또는 다른 방식에 의해 탄소 부재 필름을 침착시키지 못하며, 필름 균일도가 보다 불량하다.
비스(t-부틸아미노)실란의 특이적 잇점은, 비스(t-부틸아미노)실란 중에 함유된 t-부틸 아민 리간드의 고유 특성에 기인할 수 있다. t-부틸 아민 리간드는, 비스(t-부틸아미노)실란의 열분해 과정 중에 이소부틸렌으로 용이하게 제거될 수 있다. 이소부틸렌은 매우 안정하고 양호한 이탈기이므로, 침착 과정 동안 필름을 오염시키지 않는다. t-부틸아미노기는 질소-수소 결합(N-H)을 함유하기 때문에, 디 알킬아미노실란에 비해 염기성이 크다. 또한, N-H 결합이 존재함에 따라, 불안정한 β-수화물의 전이에 의한 디아미노실란의 형성 및 t-부틸기의 이소부틸렌으로의 분해가 용이하게 이루어질 수 있다.
비스(t-부틸아미노)실란(BTBAS)의 또다른 잇점은 다음과 같이 요약할 수 있다.
1) 40∼45℃에서 7.5 토르의 증기압을 가진 비자연성 및 휘발성의 안정한 액체라는 점,
2) 전구물 중에 어떠한 염소도 함유되지 않은 점. 디클로로실란은 Si-Cl 결합을 포함하고 있으므로 질화규소의 침착 과정 중에 염화암모늄을 형성시키고, 이 염화암모늄은 반응관의 후단부에 침착되므로 빈번히 세정해줘야 한다.
3) 전구물이 Si-C의 직접 결합을 포함하고 있지 않으므로, 생성된 산화규소 및 옥시질화규소 필름 중의 탄소 함량이 매우 낮다는 점.
4) t-부틸 아미노 리간드가 양호한 이탈기로서 작용하여 이소부틸렌을 형성한 후 열분해 과정 중에 용이하게 제거된다는 점. 이는, 상기 화합물이 N-H 결합을 함유하고 있는 데 부분적으로 기인된 것으로 판단된다. 이러한 추가의 잇점은, 침착된 필름을 오염시키지 않고 모든 탄소를 깨끗이 제거하는 데 도움이 된다.
5) BTBAS는 입체적 부피를 가지므로, 기판 표면 상에서의 분자 이동성을 증가시켜 균일성을 보다 상승시킨다.
모노(t-부틸아미노) 동족물은 불안정하고, 삼치환된 (t-부틸아미노) 동족물은 유의적인 전달상의 문제를 가지며, 테트라키스(t-부틸아미노)실란 동족물은, 훨씬 낮은 증기압을 가지고, 단일 규소 원자 상의 리간드의 입체 부피로 인해 용이하게 합성될 수 없기 때문에 상업적 용도로 적합하므로, 이들 모노, 삼치환 또는 테트라키스(t-부틸아미노) 동족물에 비해 비스(t-부틸아미노) 실란 화합물이 더욱 바람직하다. 상기 거론된 N-H 결합을 함유하는 특성은, 다른 알킬아미노실란과 비교했을 때 추가의 잇점이 된다.
이산화규소 필름을 형성시키는 경우에는, 비스(t-부틸아미노)실란 및 O2, O3또는 이들의 혼합물을 고온(바람직하게는 500∼800℃)의 반응관 내에서 반응시킨다. 옥시질화규소 필름을 형성시키는 경우에는, 비스(t-부틸아미노)실란과 N2O, NO2또는 NO 및 NH3를 고온(바람직하게는 500∼800℃)의 반응관 내에서 반응시킨다. 옥시질화규소 중의 O/N 비는, 필요에 따라 반응 가스의 비를 조절함으로써 조절할 수 있다. 놀랍게도, 디클로로실란 및 N2O를 사용하여 산화물을 형성시키는 경우와는 달리, 상기 온도에서 NO 또는 N2O를 BTBAS에 첨가해도 이산화규소가 형성되지는 않는다.
규소 화합물 필름으로 이루어진 적재층(이들 적재층의 각 층은, 이산화규소 형태로 침착시키는 경우에는 각 층마다 모든 규소 및 산소 농도를 다르게 하고, 옥시질화규소 형태로 침착시키는 경우에는 각 층마다 규소, 산소 및 질소 농도를 다르게 하며, 질화규소 형태로 침착시키는 경우에는 각 층마다 규소 및 질소 농도를 다르게 함으로써 각 층별로 산소 및 질소 농도가 잠재적으로 다름)은 단순히 궁극적으로 침착 필름을 포함하는 적재층의 각 층 별로 BTBAS와 반응하는 반응 가스인 O2, O3, N2O, NO, NO2, NH3및 이들의 혼합물의 농도를 조절함으로써 침착시킬 수 있다.
CVD 공정은, a) 가스상 공정 및 b) 표면 반응 공정으로 분류할 수 있다. 가스상 공정은, 기판 상에서 가스 충돌이 이루어지는 속도로 이루어진다. 이 속도는, 유동 가스와 기판 표면의 벌크 영역을 분리시키는 경계층을 가스가 통과하는 속도를 모델로 설정할 수 있다. 그러한 가스 이동 공정은 가스상 확산에 의해 발생하며, 이러한 가스상의 확산은, 경계층에 걸친 가스의 확산도 및 가스상의 농도 구배에 비례하여 이루어진다. 몇개의 표면 반응 공정은, 가스가 뜨거운 표면에 도달하는 경우에 중요할 수 있으나, 통상 표면 반응은 빈도 인자, 활성화 에너지 및 온도와 함수 관계인 속도로 진행되는 열활성화 현상을 모델로 설정할 수 있다.
이산화규소 또는 옥시질화규소의 박막을 침착시키기 위해, 필요에 따라 와퍼 표면 또는 이 표면에 매우 근접한 부분에서 반응을 유발시킬 수도 있다. 반응이 가스상으로 발생하는 경우(균질 반응)에는, 이산화규소 또는 옥시질화규소가 덩어리 형태로 형성된다. 이 반응이 와퍼 표면에 매우 근접하게 발생하는 경우에는, 생성된 필름의 균일도가 매우 우수하다. 따라서, CVD 용도에 있어 하나의 중요한 사항은, 가스상 반응에 비해 이질 반응이 바람직하다는 것이다.
표면 반응 속도는 온도의 상승에 따라 증가한다. 주어진 표면 반응의 경우, 온도는, 반응 속도가 반응물의 표면 도달 속도를 초과하기에 충분히 높은 수준까지 상승할 수 있다. 그러나, 그러한 경우에도, 반응 가스가 대량 이동에 의해 기판에 공급되는 속도보다 더욱 빠른 속도로 반응이 진행될 수는 없다. 이를 대량 이동에 의해 제한되는 침착 공정으로 칭한다. 보다 저온에서는, 표면 반응 속도가 저하되어, 실질적으로 반응물의 농도가, 이들 반응물이 표면 반응 공정에서 소모되는 속도를 초과한다. 그러한 조건에서는, 침착 속도가 반응 속도에 의해 제한된다. 따라서, 고온에서는 대개 대량 이동에 의해 침착 공정이 제한되는 한편, 보다 저온에서는 표면 반응 속도에 의해 침착 공정이 제한된다. 실제 공정에서, 침착 조건이 이들 성장 형태 중 하나로부터 나머지 성장 형태로 이동하는 온도는, 반응의 활성화 에너지 및 반응기 내 가스 유동 조건에 따라 좌우된다. 따라서, 공정 조건을 일정 압력 조건 또는 온도 조건으로부터 다른 조건으로 변경시키기란 어렵다.
반응 속도에 의해 제한되는 조건에서 수행하는 공정에서, 공정의 온도는 중요한 매개 변수이다. 즉, 반응기 전체에 걸쳐 침착 속도가 균일한 상태에서는, 일정한 반응 속도를 유지시키는 조건이 필요하다. 이는, 모든 와퍼 표면 전체가 일정한 온도로 유지되어야 한다는 것을 의미한다. 한편, 그러한 조건 하에서는, 반응물의 농도가 성장 속도를 제한하지 않기 때문에 반응물의 표면 도달 속도가 중요하지 않다. 따라서, 반응물이 와퍼 표면의 모든 지점에 동일 유량으로 공급되도록 반응기를 설계하는 것이 필수 사항이 되지 않는다. LPCVD 반응기는 반응 속도 제한 방식으로 작동하기 때문에, 그러한 반응기에서는 와퍼를 수직적으로 매우 밀집시켜 적재시킬 수 있다. 그 이유를 들자면, LPCVD 반응기는 대기압 하에 비해 저압(1 토르 이하) 하에서 가스류의 확산도가 1000 계수만큼 증가하는데, 이는 경계층(반응물이 확산되어야 하는 거리)을 압력의 제곱근값 미만만큼 증가시키는 것에 의해서만 일부 상쇄되기 때문이다. 이로써 얻어지는 순수한 효과는, 기판 표면으로 공급되는 반응물과 기판 표면으로부터 배출되는 부산물의 이동 정도가 증가하는 데 있으므로, 표면 반응은 속도 제한 단계이다.
비스(t-부틸아미노)실란 중의 t-부틸기는 표면 반응 경로를 명백히 도와주며, 따라서 침착된 필름은 심지어 저온에서도 다른 공정에 비해 우수한 균일성을 나타내 보인다. 이들 필름은, 후술되는 바와 같이 LPCVD의 고온벽 반응기를 사용하여 침착시켰다.
저압 화학 증착법(LPCVD)은, 20 밀리토르 내지 2 토르의 압력에서 발생할 수 있는 화학 반응을 수반한다. 화학 증착법(CVD)은 주어진 온도, 압력 및 반응물 비 하에서 하기 1)∼4)의 단계순으로 수행할 수 있다.
1) 반응물을 반응 챔버 내로 공급한 후, 필요에 따라 불활성 가스로 희석시킬 수 있는 단계,
2) 반응물을 기판으로 확산시키는 단계,
3) 반응물을 기판 상에 흡착시키고, 흡착된 분자를 이동시키는 단계, 및
4) 기판 표면 상에서 화학 반응을 수행하고, 가스상 반응 부산물은 탈착시켜침착된 필름만을 남기는 단계. 이 반응은, 예를 들어 열 또는 광자를 이용하는 몇 가지 방법을 통해 개시한다. LPCVD 공정에서는 열 에너지를 사용한다.
VLSI 제조시 LPCVD에는 수평형 고온벽 반응관이 가장 널리 사용된다. 이들은, 폴리 Si, 질화규소와, 도핑 및 비도핑된 이산화규소 필름을 침착시키는 데 사용된다. 이들 반응기는 경제적이고 처리량이 많으며, 이들 반응기에 의해 침착된 필름이 균일하고, 또한 직경이 큰 와퍼(6∼12 인치)를 수반할 수 있기 때문에 널리 사용된다. 이들 반응기의 주요 단점은, 150 mm 이상의 직경을 가진 와퍼 상에서의 열 균일도가 불량하고 자동화가 어렵다는 점이다.
또한, 이산화규소의 침착시에는 수직 유동식의 등온 LPCVD 반응기를 사용할 수도 있다. 이들 반응기는 수평형 반응기보다 자동화가 보다 용이하며, 직경이 큰 와퍼에 걸쳐 온도가 보다 균일하게 유지된다.
반응기 내에 저압 조건을 조성시키기 위해서는, 적당한 진공 시스템이 필요하다. 본 발명의 실험을 위한 진공 시스템은, 회전 날개 펌프/루트 송풍기 조합체 및 각종 냉각 트랩으로 구성된다. 반응기의 압력은, 조절판 밸브 콘트롤러로의 용량 압력계 피드백에 의해 제어된다. 반응기 내장은, 표준 확산 보트 내에 9 mm 간격을 두고 설치된 100 mm 직경의 규소 와퍼 80개로 구성된다. 상기 보트는 슬레드 상에 배치하여, 와퍼의 중심이 반응관 중심부 약간 위에 존재하도록 하였다. 이로써, 보트 및 슬레드에 의해 유발되는 콘덕턴스 제한이 보상되어 와퍼 주변의 콘덕턴스가 균일하게 된다. 제시된 데이터에 있어 와퍼 전체에 걸친 온도 균일도는, 내부의 다중 접속 열전지를 사용하여 측정한 결과 ±1℃이었다. 와퍼 내장재 아래의 침착 균일도는 온도 구배에 의해 향상된다.
본 발명의 침착 실험은 수평형 반응관 내에서 실시하였으나, 이 전구물을 사용한 침착은 수직형 반응관에서도 이루어진다. 전구물은 내장재 입구 부근의 개방구를 통해 공급하였다. 이산화규소를 위한 반응 가스인 O2또는 O3, 또는 옥시질화규소를 위한 반응 가스인 N2O, NO 또는 NO2및 NH3도 역시 로 입구 부근의 개방구로부터 각각 공급하였다.
비스(t-부틸아미노)실란 전구물을 사용하여 규소 와퍼 상에 실질적으로 순수한 이산화규소 및 옥시질화규소의 박막을 침착시키는 본 발명의 방법은 실험을 통해 입증된 바 있다. 비스(t-부틸아미노)실란은, 실란 및 디클로로실란에 비해 취급시 안전한 비자연성의 휘발성 액체이다. 침착 공정은, 대기압 이하(바람직하게는 20 밀리토르 내지 2 토르) 및 고온(바람직하게는 500∼800℃)에서 비스(t-부틸아미노)실란 증기와, 이산화규소를 위한 반응 가스인 O2또는 O3, 또는 옥시질화규소를 위한 반응 가스인 N2O, NO 또는 NO2및 NH3증기를 사용하여 실시한다. 임의로, 반응 속도를 완화시키고 제어하기 위해 불활성 가스(예, 질소 또는 아르곤)를 사용할 수 있다. 전술한 바와 같은 반응 가스 대 비스(t-부틸아미노)실란의 공급 몰비는 1:1 이상인 것이 바람직하다.
실시예 1
이 공정은, 250 밀리토르의 반응기 압력 하에 비스(t-부틸아미노)실란과 산소와의 반응을 수반한다. 전구물과 산소를, 입구를 통해 가열된 반응기(550∼625℃) 내로 공급하였다. 반응물은 소거된 챔버 내의 와퍼 상으로 유입시켰다. 산소 대 규소 원료는 1.6:1 내지 2:1의 범위로 유지시켰다. 이산화규소의 연속 필름을 규소 와퍼 표면 상에 침착시켰다. 이들 필름은 집적 회로의 제조에 적합하다. 통상의 실험은, 고온벽을 가진 150 mm의 LPCVD 수평 반응관 내에서 수행하였으나, 장치의 구조는 중요하지 않다. 공정은, 75∼100 개의 규소 와퍼를 석영 반응기 내에 설치하는 단계와, 상기 와퍼를 침착이 이루어지는 바람직한 온도로 유지시키는 단계를 수반한다. 이 반응에 필요한 에너지는 간단한 저항식 가열법을 통해 공급할 수 있다. 그러나, 간단한 저항식 가열법은, 그 장치가 저렴하고 플라스마 반응기와 관련하여 종종 발생하는 심각한 필름 손상을 예방할 수 있기 때문에 유리하다.
상기 필름은, 적외선 분광 분석 및 굴절률로 특징화된다. 이들 필름의 FTIR 스펙트럼은, 다른 공지된 산화물 전구물(예, 디클로로실란 + N2O, 테트라에톡시실란 및 디에틸실란)으로부터 침착된 이산화규소 필름 및 열성장된 이산화규소 필름과 일치한다. 1050 cm-1부근에는 강한 Si-O-Si 비대칭 연장 밴드가 존재하고, 810 cm-1부근에는 보다 약한 Si-O-Si 대칭 연장 밴드가 존재한다. 이들 필름의 굴절률은 632.4 nm에서 타원 편광 측정법으로 측정하였으며, 그 측정치는 1.46∼1.50이었다. 탄소와 관련된 밴드는 존재하지 않았다. 도 1은, 산화규소 침착 속도의 온도 의존성을 나타낸 것이다. BTBAS는 55 표준 cm2/분(sccm)의 유속으로 유동하였고, 산소는 90∼120 sccm으로 유동하였다. 필름 침착 속도, 굴절률, 또는 다른 산소 흐름과 관련된 흡수 밴드에 있어서는 유의적인 차이가 없었다. 이로써, 상기 공정이 매우 강하다는 것을 알 수 있다(즉, 약간의 변수 변화에 의해 공정이 변하지 않음).
실시예 2
이 공정은 600℃ 및 500 밀리토르의 반응기 압력에서 비스(t-부틸아미노)실란과 N2O 및 NH3와의 반응을 수반한다. 전구물과 반응물을 실시예 1에서와 같이 가열된 반응기 내에 넣었다. 각기 다른 양의 N2O 및 NH3와 함께 60 sccm의 BTBAS를 사용한 경우, 질화규소와 각종 옥시질화규소의 사용 여부에 따라 필름 특성이 조절될 수 있었다. 이는 도 2에 정규화된 FTIR 스펙트럼에 제시되어 있다. 여기서, 백분율은 N2O + NH3(200 sccm의 전체 용적 유량) 중의 N2O 함량이다. 평균 침착 속도는 20∼29 Å/분인 한편, N2O 함량이 보다 높은 경우에는 침착 속도가 보다 높아진다. 도 3에는, 반응물의 변화에 따른 전체적인 효과가 제시되어 있다. 이들 침착 과정을 위한 온도 및 압력은 600℃ 및 500 밀리토르로 유지시켰다. 이후, 필름의 굴절률이 약 2.0(질화규소)에서 1.46(산화규소)로 변하였다. 이로써, 산화물, 질화물 및 옥시질화물의 유전 적재물은 고정된 온도 및 압력 하의 단일 반응기 내에서 침착될 수 있다는 것을 알 수 있다.
비스(t-부틸아미노)실란은 산화규소 또는 옥시질화규소 및 질화규소를 침착시키는 데 있어 우수한 특성 및 성능을 가진 것으로 밝혀졌다. N-H 결합을 갖는 화학 물질, 즉 비스(t-부틸아미노)실란을 사용하면 침착 속도가 높아진다. Si-C의 직접 결합을 갖지 않은 화학 물질, 즉 비스(t-부틸아미노)실란을 사용하는 경우에는,침착된 필름 중에 탄소 불순물 함량이 최저 수준으로 얻어진다. t-부틸기를 함유한 화학 물질, 즉 비스(t-부틸아미노)실란을 사용하면 가장 균일한 침착이 이루어진다. 이러한 점에 비추어볼때, 비스(t-부틸아미노)실란은 이산화규소의 전구물, 옥시질화규소의 전구물 및 질화규소의 전구물로서 상당히 우수한 것이다.
본 발명은 바람직한 실시 형태를 참고로 하여 설명하였으나, 본 발명의 전체 범위는 후술하는 청구 범위로부터 파악되어야 한다.

Claims (10)

  1. 고온 하에 비스(t-부틸아미노)실란을 반응 가스와 반응시켜서 이산화규소 및 옥시질화규소로 구성된 군 중에서 선택된 산소 함유 규소 화합물의 필름을 기판 상에 침착시키는 방법으로서, 상기 반응 가스는, 상기 규소 화합물이 이산화규소인 경우에는 산소, 오존 및 이들의 혼합물로 구성된 군 중에서 선택되고, 상기 규소 화합물이 옥시질화규소인 경우에는 산화질소 및 임의의 암모니아인 것이 특징인 방법.
  2. 제1항에 있어서, 기판의 온도가 약 500∼800℃인 것이 특징인 방법.
  3. 제1항에 있어서, 압력이 약 20 밀리토르 내지 1 기압인 것이 특징인 방법.
  4. 제1항에 있어서, 반응 가스 대 실란의 몰비가 1:1 이상인 것이 특징인 방법.
  5. 제1항에 있어서, 기판이 규소인 것이 특징인 방법.
  6. 제1항에 있어서, 기판이 전자 장치인 것이 특징인 방법.
  7. 제1항에 있어서, 기판이 평판 화면인 것이 특징인 방법.
  8. a) 반응 영역 내에서 기판을 약 500∼800℃의 온도로 가열하는 단계,
    b) 상기 반응 영역 내에서 기판을 약 20 밀리토르 내지 1 기압의 압력으로 유지시키는 단계,
    c) 반응 가스인 O2와 식 (t-C4H9NH)2SiH2의 실란을 상기 반응 영역 내로 공급한 후 상기 반응 가스와 상기 실란을 반응시키는 단계, 및
    d) 기판 상에 이산화규소 필름이 침착되기에 충분할 정도로 상기 a) 내지 c)의 조건을 유지시키는 단계
    를 포함하는 것이 특징인, 반응 영역 내에서 이산화규소를 기판 상에 화학 증착시키는 방법.
  9. a) 반응 영역 내에서 기판을 약 500∼800℃의 온도로 가열하는 단계,
    b) 상기 반응 영역 내에서 기판을 약 20 밀리토르 내지 1 기압의 압력으로 유지시키는 단계,
    c) N2O, NO, NO2및 이들의 혼합물로 구성된 군 중에서 선택된 반응 가스, 암모니아, 및 식 (t-C4H9NH)2SiH2의 실란을 상기 반응 영역 내로 공급한 후, 상기 반응 가스와 상기 실란을 반응시키는 단계, 및
    d) 기판 상에 옥시질화규소 필름이 침착되기에 충분할 정도로 상기 a) 내지 c)의 조건을 유지시키는 단계
    를 포함하는 것이 특징인, 반응 영역 내에서 옥시질화규소를 기판 상에 화학 증착시키는 방법.
  10. a) 반응 영역 내에서 기판을 약 500∼800℃의 온도로 가열하는 단계,
    b) 상기 반응 영역 내에서 기판을 약 20 밀리토르 내지 1 기압의 압력으로 유지시키는 단계,
    c) 식 (t-C4H9NH)2SiH2의 실란을 상기 반응 영역 내로 공급하는 단계,
    d) O2, O3, N2O, NO, NO2및 이들의 혼합물로 구성된 군 중에서 선택된 반응 가스와, 임의의 암모니아를, 산소, 질소 및 이들의 혼합물 중 1종 이상과 규소를 함유하는 규소 화합물 필름의 다수 적재층(이때, 각 적재층은 산소, 질소 및 이들의 혼합물을 각기 다른 양으로 함유할 수 있음)이 침착되기에 적합한 각기 다른 양으로 상기 반응 영역 내에 공급한 후, 이들을 실란과 반응시키는 단계, 및
    e) 규소 화합물 필름으로 구성된 다수의 적재층이 상기 기판 상에 침착되기에 충분할 정도로 상기 a) 내지 c)의 조건을 유지시키는 단계
    를 포함하는 것이 특징인, 반응 영역 내에서 이산화규소, 옥시질화규소 및 질화규소로 구성된 군 중에서 선택된 규소 화합물 적재층을 기판 상에 화학 증착시키는 방법.
KR1019990020902A 1998-06-11 1999-06-07 비스(ｔ-부틸아미노)실란을 사용하여 이산화규소 및 옥시질화규소를 침착시키는 방법 KR100323628B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/095,818 US5976991A (en) 1998-06-11 1998-06-11 Deposition of silicon dioxide and silicon oxynitride using bis(tertiarybutylamino) silane
US09/095,818 1998-06-11

Publications (2)

Publication Number Publication Date
KR20000005967A KR20000005967A (ko) 2000-01-25
KR100323628B1 true KR100323628B1 (ko) 2002-02-07

Family

ID=22253723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020902A KR100323628B1 (ko) 1998-06-11 1999-06-07 비스(ｔ-부틸아미노)실란을 사용하여 이산화규소 및 옥시질화규소를 침착시키는 방법

Country Status (9)

Country Link
US (1) US5976991A (ko)
EP (1) EP0964441B1 (ko)
JP (1) JP3055123B2 (ko)
KR (1) KR100323628B1 (ko)
CN (1) CN1138872C (ko)
DE (1) DE69901367T2 (ko)
IL (1) IL130310A (ko)
SG (1) SG71928A1 (ko)
TW (1) TW498109B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190114874A (ko) 2018-03-30 2019-10-10 에스케이트리켐 주식회사 실리콘 박막 형성용 전구체 및 이를 이용한 실리콘 함유 박막 형성 방법 및 상기 실리콘 함유 박막을 포함하는 반도체 소자.
KR20210041809A (ko) 2019-10-08 2021-04-16 에스케이트리켐 주식회사 실리콘 박막 형성용 전구체 및 이를 이용한 실리콘 박막 형성 방법 및 상기 실리콘 박막을 포함하는 반도체 소자.

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235650B1 (en) * 1997-12-29 2001-05-22 Vanguard International Semiconductor Corporation Method for improved semiconductor device reliability
US6063666A (en) * 1998-06-16 2000-05-16 Advanced Micro Devices, Inc. RTCVD oxide and N2 O anneal for top oxide of ONO film
WO2000016970A1 (fr) 1998-09-17 2000-03-30 Ishigaki Company Limited Dispositif d'egouttage par serrage continu
US6251802B1 (en) 1998-10-19 2001-06-26 Micron Technology, Inc. Methods of forming carbon-containing layers
US6462371B1 (en) 1998-11-24 2002-10-08 Micron Technology Inc. Films doped with carbon for use in integrated circuit technology
US6303520B1 (en) * 1998-12-15 2001-10-16 Mattson Technology, Inc. Silicon oxynitride film
JP3819660B2 (ja) 2000-02-15 2006-09-13 株式会社日立国際電気 半導体装置の製造方法および半導体製造装置
US6515350B1 (en) * 2000-02-22 2003-02-04 Micron Technology, Inc. Protective conformal silicon nitride films and spacers
US6518626B1 (en) * 2000-02-22 2003-02-11 Micron Technology, Inc. Method of forming low dielectric silicon oxynitride spacer films highly selective of etchants
US6429149B1 (en) 2000-02-23 2002-08-06 International Business Machines Corporation Low temperature LPCVD PSG/BPSG process
US6486015B1 (en) * 2000-04-25 2002-11-26 Infineon Technologies Ag Low temperature carbon rich oxy-nitride for improved RIE selectivity
EP1340247B1 (en) * 2000-09-19 2010-11-24 Mattson Technology Inc. Method of forming dielectric films
US6534388B1 (en) * 2000-09-27 2003-03-18 Chartered Semiconductor Manufacturing Ltd. Method to reduce variation in LDD series resistance
DE10051382A1 (de) * 2000-10-17 2002-05-02 Texas Instruments Deutschland Verfahren zum Herstellen eines Stapels aus einer Si¶3¶N¶4¶-Schicht und einer darüberliegenden Si0¶2¶-Schicht auf einem Halbleitersubstrat
EP1199743A3 (en) * 2000-10-17 2004-06-30 Texas Instruments Deutschland Gmbh Method of fabricating a stack consisting of a layer of Si3N4 topped by a layer of SiO2 on a semiconductor substrate
US6500772B2 (en) * 2001-01-08 2002-12-31 International Business Machines Corporation Methods and materials for depositing films on semiconductor substrates
US7005392B2 (en) * 2001-03-30 2006-02-28 Advanced Technology Materials, Inc. Source reagent compositions for CVD formation of gate dielectric thin films using amide precursors and method of using same
US7084080B2 (en) * 2001-03-30 2006-08-01 Advanced Technology Materials, Inc. Silicon source reagent compositions, and method of making and using same for microelectronic device structure
US20020182342A1 (en) * 2001-04-13 2002-12-05 Luc Ouellet Optical quality silica films
JP4897159B2 (ja) * 2001-08-03 2012-03-14 株式会社日立国際電気 半導体装置の製造方法
US6670255B2 (en) * 2001-09-27 2003-12-30 International Business Machines Corporation Method of fabricating lateral diodes and bipolar transistors
JP4021653B2 (ja) * 2001-11-30 2007-12-12 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード Ｃｖｄ法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
US6713127B2 (en) * 2001-12-28 2004-03-30 Applied Materials, Inc. Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
JP2005534179A (ja) * 2002-07-19 2005-11-10 アヴィザ テクノロジー インコーポレイテッド アミノシランとオゾンを用いる低温誘電体蒸着法
WO2004017383A2 (en) * 2002-08-18 2004-02-26 Aviza Technology, Inc. Low termperature deposition of silicon oxides and oxynitrides
TW200424343A (en) * 2002-09-05 2004-11-16 Asml Us Inc Low temperature deposition of silicon based thin films by single-wafer hot-wall rapid thermal chemical vapor deposition
JP4358492B2 (ja) * 2002-09-25 2009-11-04 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 熱化学気相成長法によるシリコン窒化物膜またはシリコンオキシ窒化物膜の製造方法
JP2004153066A (ja) 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
US6963006B2 (en) * 2003-01-15 2005-11-08 Air Products And Chemicals, Inc. Process for the production and purification of bis(tertiary-butylamino)silane
US7122222B2 (en) * 2003-01-23 2006-10-17 Air Products And Chemicals, Inc. Precursors for depositing silicon containing films and processes thereof
JP4954448B2 (ja) * 2003-04-05 2012-06-13 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 有機金属化合物
US7163860B1 (en) 2003-05-06 2007-01-16 Spansion Llc Method of formation of gate stack spacer and charge storage materials having reduced hydrogen content in charge trapping dielectric flash memory device
JP3811697B2 (ja) * 2003-11-19 2006-08-23 松下電器産業株式会社 半導体装置の製造方法
JP4187252B2 (ja) 2004-01-06 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US20050181633A1 (en) * 2004-02-17 2005-08-18 Hochberg Arthur K. Precursors for depositing silicon-containing films and processes thereof
US7049200B2 (en) * 2004-05-25 2006-05-23 Applied Materials Inc. Method for forming a low thermal budget spacer
US20050287747A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
US20060062913A1 (en) * 2004-09-17 2006-03-23 Yun-Ren Wang Process for depositing btbas-based silicon nitride films
US20060182885A1 (en) * 2005-02-14 2006-08-17 Xinjian Lei Preparation of metal silicon nitride films via cyclic deposition
US7875556B2 (en) * 2005-05-16 2011-01-25 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride and silicon nitride films
US7248758B2 (en) * 2005-06-08 2007-07-24 Verizon Business Global Llc Hitless tunable filter
JP2006351694A (ja) * 2005-06-14 2006-12-28 Fujitsu Ltd 半導体装置およびその製造方法
US20070154637A1 (en) * 2005-12-19 2007-07-05 Rohm And Haas Electronic Materials Llc Organometallic composition
JP5524443B2 (ja) * 2006-03-24 2014-06-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US20070262399A1 (en) * 2006-05-10 2007-11-15 Gilbert Dewey Sealing spacer to reduce or eliminate lateral oxidation of a high-k gate dielectric
US8530361B2 (en) 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
US8318966B2 (en) * 2006-06-23 2012-11-27 Praxair Technology, Inc. Organometallic compounds
US7956207B2 (en) * 2006-09-28 2011-06-07 Praxair Technology, Inc. Heteroleptic organometallic compounds
US20080124946A1 (en) * 2006-11-28 2008-05-29 Air Products And Chemicals, Inc. Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
US7678422B2 (en) * 2006-12-13 2010-03-16 Air Products And Chemicals, Inc. Cyclic chemical vapor deposition of metal-silicon containing films
US20080145978A1 (en) * 2006-12-18 2008-06-19 Air Liquide Electronics U.S. Lp Deposition of silicon germanium nitrogen precursors for strain engineering
US7750173B2 (en) * 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
US20080207007A1 (en) 2007-02-27 2008-08-28 Air Products And Chemicals, Inc. Plasma Enhanced Cyclic Chemical Vapor Deposition of Silicon-Containing Films
JP2008283051A (ja) * 2007-05-11 2008-11-20 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
KR100956210B1 (ko) * 2007-06-19 2010-05-04 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 금속 실리콘 질화물 박막의 플라즈마 강화 사이클릭증착방법
US20090130414A1 (en) * 2007-11-08 2009-05-21 Air Products And Chemicals, Inc. Preparation of A Metal-containing Film Via ALD or CVD Processes
US8298628B2 (en) * 2008-06-02 2012-10-30 Air Products And Chemicals, Inc. Low temperature deposition of silicon-containing films
US8058138B2 (en) * 2008-07-17 2011-11-15 Micron Technology, Inc. Gap processing
US8148249B2 (en) * 2008-09-12 2012-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabricating high-k metal gate devices
WO2010065874A2 (en) 2008-12-05 2010-06-10 Atmi High concentration nitrogen-containing germanium telluride based memory devices and processes of making
US9012876B2 (en) 2010-03-26 2015-04-21 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US9190609B2 (en) 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
CN102011105B (zh) * 2010-10-12 2014-06-04 上海宏力半导体制造有限公司 低压淀积氧化硅工艺方法
US8460753B2 (en) * 2010-12-09 2013-06-11 Air Products And Chemicals, Inc. Methods for depositing silicon dioxide or silicon oxide films using aminovinylsilanes
RU2014117616A (ru) * 2011-09-30 2015-11-10 Аркема Инк. Нанесение оксида кремния путем химического осаждения из паровой фазы при атмосферном давлении
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
CN104498895B (zh) * 2014-12-23 2017-02-22 国家纳米科学中心 一种超薄氮氧化硅膜材料及其制备方法和用途
CN110459462B (zh) * 2019-08-08 2022-02-15 武汉新芯集成电路制造有限公司 半导体器件的形成方法
CN111816556B (zh) * 2020-06-03 2024-01-23 中国科学院微电子研究所 晶体管及制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992306A (en) * 1990-02-01 1991-02-12 Air Products Abd Chemicals, Inc. Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources
JP2637265B2 (ja) * 1990-06-28 1997-08-06 株式会社東芝 窒化珪素膜の形成方法
JPH04151839A (ja) * 1990-10-16 1992-05-25 Kawasaki Steel Corp シリコンオキシナイトライド膜の製造方法
US5459108A (en) * 1992-10-06 1995-10-17 Sharp Kabushiki Kaisha Normal pressure CVD process for manufacture of a semiconductor device through reaction of a nitrogen containing organic source with ozone
JPH06132284A (ja) * 1992-10-22 1994-05-13 Kawasaki Steel Corp 半導体装置の保護膜形成方法
US5874368A (en) * 1997-10-02 1999-02-23 Air Products And Chemicals, Inc. Silicon nitride from bis(tertiarybutylamino)silane

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190114874A (ko) 2018-03-30 2019-10-10 에스케이트리켐 주식회사 실리콘 박막 형성용 전구체 및 이를 이용한 실리콘 함유 박막 형성 방법 및 상기 실리콘 함유 박막을 포함하는 반도체 소자.
KR20210118018A (ko) 2018-03-30 2021-09-29 에스케이트리켐 주식회사 실리콘 박막 형성용 전구체 및 이를 이용한 실리콘 함유 박막 형성 방법 및 상기 실리콘 함유 박막을 포함하는 반도체 소자.
KR20210041809A (ko) 2019-10-08 2021-04-16 에스케이트리켐 주식회사 실리콘 박막 형성용 전구체 및 이를 이용한 실리콘 박막 형성 방법 및 상기 실리콘 박막을 포함하는 반도체 소자.

Also Published As

Publication number Publication date
US5976991A (en) 1999-11-02
IL130310A (en) 2003-01-12
SG71928A1 (en) 2000-04-18
TW498109B (en) 2002-08-11
EP0964441B1 (en) 2002-05-02
JP2000077403A (ja) 2000-03-14
EP0964441A3 (en) 2000-03-15
CN1138872C (zh) 2004-02-18
JP3055123B2 (ja) 2000-06-26
DE69901367D1 (de) 2002-06-06
CN1239155A (zh) 1999-12-22
EP0964441A2 (en) 1999-12-15
KR20000005967A (ko) 2000-01-25
IL130310A0 (en) 2000-06-01
DE69901367T2 (de) 2002-08-29

Similar Documents

Publication Publication Date Title
KR100323628B1 (ko) 비스(ｔ-부틸아미노)실란을 사용하여 이산화규소 및 옥시질화규소를 침착시키는 방법
US7122222B2 (en) Precursors for depositing silicon containing films and processes thereof
KR100318978B1 (ko) 비스(3차부틸아미노)실란을이용한질화규소의화학증착방법
KR960011015B1 (ko) 유기디실란 소오스를 사용하여 저압 화학적 증착에 의해 100°c 정도의 저온에서 이산화규소막을 증착하는 방법
US4981724A (en) Deposition of silicon oxide films using alkylsilane liquid sources
US4992306A (en) Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources
US7964513B2 (en) Method to form ultra high quality silicon-containing compound layers
US5744196A (en) Low temperature deposition of silicon dioxide using organosilanes
US20070031598A1 (en) Method for depositing silicon-containing films
EP1630249A2 (en) Process for chemical vapor deposition of silicon nitride.
US20050181633A1 (en) Precursors for depositing silicon-containing films and processes thereof
KR100607979B1 (ko) Ｈｆ 및 Ｚｒ 함유 옥시질화물 필름의 ＣＶＤ 방법
US20060198958A1 (en) Methods for producing silicon nitride films by vapor-phase growth
WO2004092441A2 (en) Methods for producing silicon nitride films by vapor-phase growth
KR20040094201A (ko) 반도체 소자용 하프늄 실리케이트 게이트 절연막의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 18

EXPY Expiration of term