CN100345213C - 通过将位线保持在固定电势来早写入存储器的系统和方法 - Google Patents

通过将位线保持在固定电势来早写入存储器的系统和方法 Download PDF

Info

Publication number
CN100345213C
CN100345213C CNB018234240A CN01823424A CN100345213C CN 100345213 C CN100345213 C CN 100345213C CN B018234240 A CNB018234240 A CN B018234240A CN 01823424 A CN01823424 A CN 01823424A CN 100345213 C CN100345213 C CN 100345213C
Authority
CN
China
Prior art keywords
bit line
true
bit lines
storage unit
reference bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018234240A
Other languages
English (en)
Other versions
CN1522445A (zh
Inventor
小约翰·E·巴思
哈罗德·皮洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1522445A publication Critical patent/CN1522445A/zh
Application granted granted Critical
Publication of CN100345213C publication Critical patent/CN100345213C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

公开了一种系统和方法，用于当设置读出放大器(51)时，通过仅将真位线(BT0)和参考位线(BC0)之一保持在诸如地的固定电势来在存储周期内及早写入。读出放大器(51)将在真位线(BT0)和参考位线(BC0)之间的小电压差放大为预定的高压和低压逻辑电平，以便向存储单元写入一个数据。以这种方式，可以大致与读取同时地完成写入，而没有损坏在存储器中的相邻位线上的数据的风险。通过位开关(T1)而不是利用在读出放大器(51)的本地预先充电器件，来在传导路径中将位线预先充电到固定电势。为了写入，位开关(T1)和写入路径晶体管(T3)向真位线(BT0)和参考位线(BC0)之一施加固定电势。当设置读出放大器时，在当前未被写入的这样的其他存储单元上的位开关(T1)将连接到那些存储单元的位线隔离，以便当所选择的存储单元被写入的时候，在未被写入的这样的存储单元内的存储内容被刷新(写回)。

Description

通过将位线保持在固定电势来早写入存储器的系统和方法
技术领域
本发明涉及集成电路存储器，并具体涉及集成电路存储器，特别是动态随机存取存储器(DRAM)，其中从在位线上存在的小电压信号来检测所存储的内容。
背景技术
现有的DRAM一般比静态随机存取存储器(SRAM)或只读存储器(ROM)的存取速度慢。传统上，DRAM已经被制造为独立的集成电路芯片，它们存储大量的数据，用于比磁或光盘媒体更快地存取，并且具有较低的价格和较低的功耗。相反，SRAM和ROM通常提供比DRAM更快的存取，但是经常具有较高的价格和功耗，因为这些存储器类型需要每个所存储的数据比特更大的器件计数，这增加了成本和密度。
近来，对于使用DRAM作为集成电路的几个元件之一的兴趣增加，诸如“芯片上的系统”，它也可以包括逻辑或线性电路或其他电路类型。这样的DRAM元件已被称为嵌入的DRAM或“EDRAM”。使用嵌入的DRAM的目标包括以快速的存取时间但是以比SRAM更小的成本和功耗获得可能的大量可容易重写的存储量。面对现有的DRAM的一个问题是它向一个存储单元写入新的数据的时间大于在那个存储单元读取或刷新所述数据的时间。参照图1和2可以明白这个问题。具体上，图1示出了当读取现有技术的DRAM存储单元时有效的信号。读取操作以字线电压10开始，所述字线电压10从静态值(在此情况下为大约-0.4伏特)上升到激活值，所述激活值使得存储单元的存取晶体管导通(conduct)。由存储单元中的电容器存储的电荷随后开始流过在位线上的晶体管而到达读出放大器。在读出放大器，在位线BT上的电压12和在参考位线BC上的电压14之间产生小压差信号11，所述参考位线BC未连接到被读取的存储单元。读出放大器将小摆幅(swing)信号、例如在位线BT和参考位线BC之间的“模拟”信号转换为全摆幅逻辑电平信号，用于向存储单元存储数据或从存储单元传送数据。在小电压信号11出现后，读出放大器通过信号SETP 16被设置、即被触发，以便将小电压信号11放大为全摆幅逻辑电平。这导致位线电压12和参考位线电压14从它们的初始小电压差分离到各自的预定高和预定低逻辑电平，在这种情况下分别是大约1.2V和0.0V。存储在存储单元中的电压在图1中由曲线18表示。
相反，在传统的DRAM中的一些写入操作的执行需要比读取操作更长的时间。参见图2，在当前存储低逻辑电平、即“0”的存储单元中写入高逻辑电平、即“1”的操作被称为“Read_0_Modify_Write_1(读取_0_修改_写入_1)”。这个写操作的开始是通过读取包含“0”的存储单元、然后强制所述存储单元存储相反的值“1”。初始的读取步骤对于防止在相邻的位线上的存储单元的所存储内容被破坏是必要的。在一个存储单元被从“0”状态重写入“1”的同时，由同一字线存取的其他位线上的存储单元被读取和“写回”它们已经存储的相同数据。
如图2所示，读取_修改_写入操作以与读取操作相同的方式开始，其中字线电压10从静态值向激活值上升。由存储单元中的电容器存储的电荷随后开始通过位线上的晶体管而流向读出放大器，其中在位线BT上的电压22和在参考位线BC上的电压20之间产生小压差信号21，所述参考位线BC未连接到被写入的存储单元。在小电压信号21出现后，信号SETP 16设置读出放大器，这导致将小电压信号21分别放大为在参考位线BC和位线BT上的预定高和预定低的逻辑电平，它们反映出存储在存储单元中的原始“0”值数据。
在图2所示的现有技术DRAM操作中，在位线BT和参考位线BC上的电压22、20仅仅在读出放大器被设置后被强制为新的电平。在读出放大器被设置后，电压20、22分别几乎完全地达到所述高和低逻辑电平。然后，位线和参考位线电压进行相反的过程而达到写入操作所要求的相反电平。在写入之前执行初始读取所需要的时间使得在存储单元中的电压24比在读取操作中需要更长的时间来上升。与图1所示的读取操作相比较，在读取_修改_写入操作中，存储单元电压上升到最后值的90％比在读取操作中需要多30％的时间，这通过将图1的间隔t0-t1与图2的t0’-t1’相比较可以明显看出。
迄今，执行读取_修改_写入操作需要更长的时间已经被认为是可以接受的。这是因为将位线信号电平太快地强制到新的值可能由于在被写入的位线和相邻的位线之间的线到线的噪声耦合而损坏其他存储单元中的数据。迄今，还没有一种向存储单元迅速地写入新的值而没有损害由相邻的位线存取的存储单元中数据的风险的方式。
发明内容
因此，在本发明的目的中，每个目的可能替代其他的目的或与其他的目的相结合，这些目的如下：
本发明的一个目的是以与读取操作一样少的时间来执行对存储单元的写入操作。
本发明的另一个目的是向存储单元迅速地执行写入操作而没有损害由相邻的位线存取的存储单元中数据的风险。
本发明的另一个目的是提供一种系统，其中通过连接到主读出放大器的多个位开关而在传导路径(conduction path)上执行预先充电。
本发明的另一个目的是通过下列方式来执行写入操作：仅将真位线和参考位线中的一个保持在固定电势，并且设置读出放大器来将在真位线和参考位线之间的小电压差放大为预定的高和低逻辑电平，以便向存储单元存储一个数据。
本发明提供一种在集成电路中，向存储器阵列的存储单元写入一个数据的方法，所述存储单元存储由字线和连接到所述存储单元的真位线BT0存取的一个数据，所述存储单元通过所述真位线连接到读出放大器51，所述读出放大器51被适配来将在所述真位线和参考位线BC0之间的小电压信号区分为全摆幅信号，所述全摆幅信号是在所述真位线BT0和所述参考位线BC0之一上的预定高压以及在所述真位线BT0和所述参考位线BC0的另一个上的预定低压，所述小电压信号具有比所述全摆幅信号更小的信号摆幅，所述方法包括激活所述字线，以便在所述真位线和所述参考位线上出现小电压信号，其中所述方法还包括：在设置所述读出放大器51以区分所述小电压信号90之前，响应于写入输入，仅将所述真位线BT0和所述参考位线BC0中的一个保持在固定电势；和其后，设置所述读出放大器51，从而向所述存储单元写入一个数据，所述数据具有一个值，按照这个值，所述真位线BT0和所述参考位线BC0之一被保持在所述固定电势。
因此，在本发明的一个方面，提供了一种包括存储器的集成电路，它被适配来通过多个位开关向存储单元写入一个数据，当设置读出放大器时，所述位开关仅将真位线和参考位线中的一个保持在固定电势，所述读出放大器被适配来将在真位线和参考位线之间的小电压差放大为预定的高电压和预定的低电压。真位线随后在预定的高电压和预定的低电压之一，并且这个电压被传送到存储单元以写入所述数据。
在本发明的更优选的方面，被写入的存储单元和其他存储单元通过字线存取。当设置连接到那些位线的读出放大器的时候，在当前未写入的其他存储单元上的多个位开关被适配来隔离与那些存储单元连接的真位线和参考位线，以便在写入所选择的存储单元时刷新未被写入的这些存储单元的存储内容。
附图说明
图1和2是分别图解现有技术的读取和读取_修改_写入操作的时序图。
图3-4是示出本发明的一个优选实施例的电路图。
图5是图解本发明的一个优选实施例的写入和读取操作的时序图。
具体实施方式
本发明提供了一种当设置读出放大器时，通过仅将真位线和参考位线，即互补位线，中的一个保持在诸如地的固定电势而向存储单元写入一个数据的系统和方法。因此，在所述方法的步骤中，真位线和参考位线被按照顺序预先充电到固定电势。然后，为了写入，真位线和参考位线之一被保持在固定电势。在激活字线之后，在真位线和参考位线之间出现小压差。读出放大器随后被设置，它将小电压差放大为全摆幅信号，所述全摆幅信号是在真位线和参考位线之一上的预定高电压(Vdd)和在另一个上的预定低电压(地)。通过存储在真位线上存在的高压或低压来写入所述存储单元。
本发明也提供了一种新型的方式来预先充电真位线和参考位线而不使用位于主读出放大器的预先充电器件。相反，当其中的器件连接到诸如地的预先充电电势的时候，通过接通连接到扇入(fan-in)配置的位开关来执行预先充电。因此，位开关提供用于预先充电所述位线的传导路径。
因此，在其中真位线和参考位线被初始地预先充电到地的这样的系统中，以下列方式来将低电压电平(地)作为“0”存储到存储单元。字线被激活。真位线被保持在地，而通过例如从其中已经存储了Vdd/2电压的参考单元传送电荷，而使得高于地的参考电势出现在参考位线上。在真位线和参考位线之间产生小电压差。然后设置读出放大器，它将小电压差放大为全摆幅信号，所述全摆幅信号是在真位线上的预定低电压，即地，并且是在参考位线上的预定高电压(Vdd)。以真位线上存在的低电压来写入存储单元以写入“0”。
在读取操作中，真位线和参考位线被初始预先充电到地。字线被激活，并且根据从存储单元向真位线上的电荷传送和在参考位线上出现的参考电势来在真位线和参考位线上产生小压差信号。通过例如从参考单元向参考位线传送电荷来在参考位线上提供参考电势，所述参考单元存储诸如Vdd/2的中间电压。读出放大器随后被设置，它将小压差信号放大为全摆幅信号，所述全摆幅信号是在真位线和参考位线之一上的预定高压(Vdd)，并且是在另一个位线上的预定低压(地)。
在下面所述的多个实施例中，在写入操作中，一个位开关对控制在多对、例如四对中的哪对具有当设置读出放大器时被保持在固定电势的真位线和参考位线之一。图3是与存储阵列相关联的输入/输出电路的方框图，其中通过四选一(one-of-four)扇入配置从1024个主读出放大器提供256比特宽的I/O路径。参见图3，通过在四个主读出放大器中的每个组50内的通/断信号BXP<0:3>操作的位开关控制在真位线和参考位线上的读取操作期间的从主读出放大器组50向读取缓冲器60的信号流动。位开关也选择四个位线对中的哪一对要通过下列方式在写入操作期间被写入：向真位线和参考位线之一提供到诸如地的固定电势的传导路径，以便当设置主读出放大器时在主读出放大器上存在所述固定电势。每个读取缓冲器60具有一个真扇节点和一个互补扇节点，它们被四对位开关分别连接到组50中的四个真位线之一和四个参考位线之一。对于每四对位开关，一对在某时被信号BXP<0:3>接通，以便允许在写入操作期间信号向真位线和参考位线流动，在读取操作期间信号从真位线和参考位线向读取缓冲器流动。控制块56被提供在主读出放大器组50和读取缓冲器60之间以根据输入READ(读取)、EQN、WRITE0N和WRITE1N来控制读取和写入操作。
图3和图4基于四选一扇入配置，其中仅从组50中的四个主读出放大器中的一个读取的数据在一个读出操作中被提供到读取缓冲器60。本领域的技术人员将明白下列所需要的小修改：建立使用2048个主读出放大器的用于256比特宽的I/O路径的八选一的扇入配置，提高或降低对于每个扇入节点的主读出放大器的数量，这都是特定的设计所期望的。也应明白，I/O路径的宽度仅仅是设计选择的事情，这里仅示意性地被示出为256比特宽。也应明白这样的方式，其中在替代的配置中，读取缓冲器60可以在上和下子阵之间被共享。图3中仅仅示出了上子阵的输入输出电路。
图4是示出下列的示意图：主读出放大器51、52、53、54；四对分别连接到那里的真位线和参考位线BT0和BC0、BT1和BC1、BT2和BC2、BT3和BC3；位开关对T1，每对连接到每个位线对并且被如图所示的信号BXP0..3操作；和读取缓冲器60。控制块56包括多个晶体管T2，它们当READ信号变高时被接通，它们提供了在读取操作期间分别在两个位线对和一对真扇节点FT与互补扇节点FC之间的传导路径。控制块56也包括多个写入路径晶体管T3，仅仅其中之一在某时被接通以向诸如BT0、BC0的任何一对位线写入。在写入操作期间，所述多个写入路径晶体管T3提供了仅在真位线和参考位线的所选择的一个到固定电势之间的传导路径。在预先充电操作期间，每对的两个写入路径晶体管T3都被接通，并且接通位开关T1，以便将位线预先充电到固定的电势。当期望在写入操作期间屏蔽特定的主读出放大器组50的时候，通过关断两个写入路径晶体管T3来执行写入屏蔽。如图4所示，所述固定电势是地。但是，如下更全面地所述，在一种替代的配置中，固定电势可以是Vdd，它是预定的高压，在这个高压下，向存储单元写入高逻辑电平或“1”。
诸如BT0..BT1的两对位线传导地连接为中间扇节点FT01、FC01，以便每个读出路径晶体管T2和每个读出路径晶体管T3提供用于两个真位线或两个参考位线的共享传导路径。在同一配置中，两个其他对BT2..BT3传导地连接为中间扇节点FT23、FC23。通过这样的共享，降低了在控制块56中的器件计数。
由与非门70、72来提供写入信号控制，所述与非门70、72向写入路径晶体管T3提供通/断信号。当要向由位线BT0存取的存储单元写入“0”时，T3晶体管74被在与非门72的变低的(low-going)WRITE0N脉冲接通。当由BXP0信号接通位开关对(晶体管T1)时，这个信号将BT0接地，以便当设置读出放大器时，BT0被保持在地，并且BC0被驱动到预定的高压，即Vdd。当向由位线BT0存取的存储单元写入“1”时，T3晶体管76被在与非门70的变低的WRITE1N脉冲接通。当通过BXP0信号接通位开关对(晶体管T1)时，这个行为将BC0接地，以便当设置读出放大器时，BC0被保持在地，并且BT0被驱动到预定的高压，即Vdd。
与非门70、72和多个写入路径晶体管T3也控制预先充电操作。在这个实施例中，所有的位线和中间扇节点被预先充电到地。在预先充电期间，位开关信号BXP0..3接通T1位开关，并且通过与非门70、72来传送变低的平衡信号EQN以接通所有的T3晶体管，因此将中间扇节点和位线放电到地。以这种方式，预先充电器件不必本地位于读出放大器51..54，并且两个相同的晶体管T3都用于预先充电和写入数据控制。
读取缓冲器60包括多个器件78，它们在施加信号LBRESTN的情况下将扇节点FT和FC预先充电到Vdd。一对交叉耦合的器件80，最好是如图所示的PFET，用于区别在扇节点FT和FC上的电压，并且将它们保持在相应的预定高压和预定低压。来自读取操作的数据在终端PDOT从扇节点输出。
参见图5，操作如下。以写入操作开始，通过使BXP0..3信号高和EQN信号低来接通T1位开关，来将位线和中间扇节点预先充电到地。T3晶体管接通，于是将中间扇节点和位线放电到地。在预先充电之后，EQN再次变高。
向由真位线BT0存取的存储单元写入“0”被执行如下。在与非门72写控制信号WRITE0N变低，仅仅将T3写入路径晶体管74接通到地。在这个示例中，信号LWE(本地写使能)表示与非门72的输出。LWE当高时接通T3晶体管74。由BXP0控制的T1位开关对保持接通，而其他的位开关BXP1..BXP3关断，以便仅仅将真位线BT0保持在地。
字线被变高的WL激活，于是将真位线BT0连接到存储器阵列。此时，参考位线BC0也被提供高于地的参考电势。这最好由存储在参考单元中的Vdd/2电压来提供，所述参考单元被与阵列字线同时激活的参考字线存取。在位线BT0和BC0之间产生小电压差90。主读出放大器51随后被变高的信号SETP设置。因为位线BT0被保持在地，因此在BT0被保持在地的同时，在BC0的信号被驱动到预定的高压Vdd。由BXP0控制的位开关T1保持接通，同时字线保持被激活以向存储单元写入作为“0”数据的预定的低压，即地。在写入操作的结尾，字线激活电压WL再次降低，就像SETP复位读出放大器那样。
如果这是向由位线BT0存取的存储单元0写入“1”的操作，则WRITE0N将保持为高，并且将提供变低的WRITE1N脉冲。与非门70和73晶体管76(现在接通)随后将参考位线BC0箝位到地。在字线激活(WL变高)后，读出放大器将随后被SETP设置，并且在BC0上的电压被保持箝位在地。在真位线BT0上的电压将被主读出放大器51驱动到预定的高压Vdd。预定的高压将作为来自真位线BT0上的高压的“1”被存储到存储单元。SETP和WL将随后再次下降，完成了写入操作。
接着，如图5所示，以与前面相同的方式来再次执行预先充电到地，并且由变高的BXP0..3和变低的EQN接通位开关T1，以通过晶体管T3将位线和中间扇节点放电到地。
从上述可以明白，在诸如位线BT0的一个位线上的写入操作在与其他位线上的刷新(写回)操作一样少的时间内同时发生，所述其他位线连接到同一激活的位线。位线BT0..BT3连接到全部由同一位线存取的多个存储单元。当在位线BT0上的特定存储单元0被写入新的数据时，在其他位线BT1..BT3上的存储单元中的数据被刷新、即被写回。当(由变高的WL)激活字线时，被存储在所有存储单元中的电荷沿着那个字线流向位线而到达读出放大器。于是，一旦字线激活，表示被存储的数据的信号分别从在位线BT0..BT3上的存储单元向主读出放大器51..54流动。
在诸如这个的通常的写入操作中，仅仅在位线BT0上的存储单元被写入，因为此时仅仅接通BXP0位开关对。在位线BT1..BT3上的存储单元未被写入而是被写回，因为BXP1..BXP3位开关对然后关断。因此，当在诸如BT0的另一个位线上的数据被写入时，BXP1..BXP3位开关在每个组50(图3)中的每个情况下隔离位线对BT1、BC1等。以这种方式，主读出放大器52..54从连接到那里的位线接收所存储的数据信号，并且将数据信号再生为预定高和低逻辑电平，这些电平再次被存储到存储单元(写回功能)。
从前面，可以明白，如果位开关被不同地控制，则本发明使得一种新的功能成为可能。通过在写入操作期间一次接通两个或多个位开关对，本发明提供了一种同时向由主读出放大器组50存取的两个或多个存储单元来“块写入”同一数据的方式，因此降低了在同一字线上写入存储单元所需要的写入操作的次数。可能期望迅速地写入重复模式或执行对存储器阵列的消隐(blanking)功能。
下面，使用真位线BT0和参考位线BC0来执行从存储单元0的读取操作。仅仅信号BXP0在预先充电后保持高以将在位线BT0和BC0上的T1位开关保持接通，同时其他位开关对被变低的BXP1..3关断。由变高的WL激活字线，并且在真位线BT0和参考位线BC0之间产生小压差信号92。主读出放大器51随后被变高的信号SETP设置，因此将在BT0和BC0上的电压分别区分为预定低压和高压，即地和Vdd。当主读出放大器(在这种情况下为51)放大电压差92时，保持关断读出路径晶体管T2。这最小化了在主读出放大器上的负载和可能的信号降级，所述降级不同地从在组50中的位线对的附加电容和从读取缓冲器60产生。在信号放大之后，在现在区分了在BT0和BC0上的电压的情况下，变高的READ(读取)信号接通读出路径晶体管T2，因此在BT0和FT之间和在读取缓冲器60的BC0和FC之间传送位线信号。在读取缓冲器60，扇节点电压FT和FC现在表示从在位线BT0上的存储单元0读出的数据。多个交叉耦合的器件80辅助信号传送，所述多个交叉耦合的器件80将在扇节点FT和FC的电压分别保持在Vdd和地中之一。所述数据被作为输出提供在PDOT上。因此，现在全面地说明读取操作。
可以明白，本领域内的技术人员可以以较小的修改来改变参照图3-5所述的配置，以便使得位线被预先充电到预定的高压Vdd而不是地。在这样的修改的配置中，真位线和参考位线之一将在写入操作期间被保持在Vdd，而通过例如从其中存储了Vdd/2电压的参考单元传送电荷来在参考位线上出现较低的参考电势。与图3-5的配置类似，可以通过在Vdd预先充电后仍导通的位开关和通过将所选择的真位线或参考位线连接到Vdd的写入路径晶体管来实现控制。
例如，当向存储单元写入“1”时，位线被保持在Vdd，并且位开关保持导通和写入路径晶体管有效。小电压差出现在真位线和参考位线之间，以便当设置读出放大器时，真位线保持在Vdd，同时参考位线被驱动到诸如地的预定低压。存储单元随后被写入在真位线上存在的预定高压Vdd。
虽然已经参照本发明的优选实施例说明了本发明，本领域的技术人员应明白在不脱离所附的权利要求所限定的本发明的精神和范围的情况下，可进行许多修改和改进。

Claims (12)

1.在集成电路中，一种向存储器阵列的存储单元写入一个数据的方法，所述存储单元存储由字线和连接到所述存储单元的真位线(BT0)存取的一个数据，所述存储单元通过所述真位线连接到读出放大器(51)，所述读出放大器(51)被适配来将在所述真位线和参考位线(BC0)之间的小电压信号区分为全摆幅信号，所述全摆幅信号是在所述真位线(BT0)和所述参考位线(BC0)之一上的预定高压以及在所述真位线(BT0)和所述参考位线(BC0)的另一个上的预定低压，所述小电压信号具有比所述全摆幅信号更小的信号摆幅，所述方法包括激活所述字线，以便在所述真位线和所述参考位线上出现小电压信号，其中所述方法还包括：
在设置所述读出放大器(51)以区分所述小电压信号(90)之前，响应于写入输入，仅将所述真位线(BT0)和所述参考位线(BC0)中的一个保持在固定电势；和
其后，设置所述读出放大器(51)，从而向所述存储单元写入一个数据，所述数据具有一个值，按照这个值，所述真位线(BT0)和所述参考位线(BC0)之一被保持在所述固定电势。
2.按照权利要求1的方法，还特征在于：激活所述字线和响应于读取输入，隔离所述真位线(BT0)和所述参考位线(BC0)，其后设置所述读出放大器(51)，以便从所述存储单元中读取一个存储数据。
3.按照权利要求1的方法，还特征在于：所述固定电势是地，并且所述方法还包括：分别通过第一和第二位开关(T1)将所述真位线(BT0)和所述参考位线(BC0)连接到一个真扇节点(FT)和一个互补扇节点(FC)，以便当所述真扇节点(FT)和所述互补扇节点(FC)的对应一个接地并且同时所述第一和所述第二位开关(T1)导通时，所述真位线(BT0)和所述参考位线(BC0)中的所述那个被接地。
4.按照权利要求3的方法，还特征在于：在激活所述字线之前，将所述真扇节点和所述互补扇节点预先充电到地。
5.按照权利要求1的方法，其特征在于：所述存储器阵列还包括第二存储单元，所述第二存储单元存储由所述字线和连接到所述第二存储单元的第二真位线(BT1)存取的一个数据，所述第二存储单元通过所述第二真位线(BT1)连接到第二读出放大器(52)，所述第二读出放大器(52)被适配来将在所述第二真位线(BT1)和第二参考位线(BC0)之间的小电压信号区分为全摆幅信号，所述全摆幅信号是在所述第二真位线和所述第二参考位线之一上的预定高压和在所述第二真位线和所述第二参考位线的另一个上的预定低压，所述小电压信号具有比所述全摆幅信号小得多的信号摆幅，其中所述方法还包括：
在激活所述字线后，隔离所述第二真位线(BT1)和所述第二参考位线(BC1)，其后与所述第一读出放大器(51)同时设置所述第二读出放大器(52)，以便当向所述第一存储单元中写入所述数据时，刷新在所述第二存储单元中存储的一个存储数据。
6.用于执行权利要求1-5的方法中的任何一个的装置(50，56)。
7.按照权利要求6的装置，包括：
第一和第二位开关(T1)，被适配来在所述写入操作期间、在所述读出放大器(51)的放大之前、仅将所述真位线(BT0)和所述参考位线(BC0)中的一个保持在所述固定电势，同时在所述真位线(BT0)和所述参考位线(BC0)之间产生所述小电压差信号(90)。
8.按照权利要求7的装置，还包括第一和第二写入控制开关(T3)，其特征在于，当向所述存储单元存储所述预定高压时，所述真位线(BT0)和真扇节点(FT)被所述第一写入控制开关(T3)选择性地保持在所述固定电势，所述固定电势是大于地的电压，并且当向所述存储单元存储所述预定低压时，所述第二写入控制开关(T3)将所述参考位线(BC0)和互补扇节点(FC)选择性地保持在所述固定电势。
9.按照权利要求8的装置，其特征在于，所述第一和所述第二位开关(T1)被适配来通过导通而将所述真位线(BT0)和所述参考位线(FC0)预先充电到所述固定电势，同时所述第一和所述第二写入控制开关(T3)将所述真扇节点(FT)和所述互补扇节点(FC)保持在所述固定电势。
10.按照权利要求7的装置，其特征在于，在读出操作期间，所述第一位开关(T1)和所述第二位开关(T1)被适配来隔离所述真位线(BT0)和所述参考位线(BC0)，以便所述读出放大器(51)放大在所述真位线(BT0)和所述参考位线(BC0)之间的小电压差(92)，以便读取在所述存储单元中存储的一个存储数据。
11.按照权利要求8的装置，其特征在于，在读出操作期间，所述第一位开关(T1)和所述第二位开关(T1)被适配来隔离所述真位线(BT0)和所述参考位线(BC0)，以便所述读出放大器(51)放大在所述真位线(BT0)和所述参考位线(BC0)之间的小电压差(92)，以便读取在所述存储单元中存储的一个存储数据。
12.按照权利要求9的装置，其特征在于，在读出操作期间，所述第一位开关(T1)和所述第二位开关(T1)被适配来隔离所述真位线(BT0)和所述参考位线(BC0)，以便所述读出放大器(51)放大在所述真位线(BT0)和所述参考位线(BC0)之间的小电压差(92)，以便读取在所述存储单元中存储的一个存储数据。
CNB018234240A 2001-06-29 2001-12-10 通过将位线保持在固定电势来早写入存储器的系统和方法 Expired - Lifetime CN100345213C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/896,746 US6400629B1 (en) 2001-06-29 2001-06-29 System and method for early write to memory by holding bitline at fixed potential
US09/896,746 2001-06-29

Publications (2)

Publication Number Publication Date
CN1522445A CN1522445A (zh) 2004-08-18
CN100345213C true CN100345213C (zh) 2007-10-24

Family

ID=25406754

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018234240A Expired - Lifetime CN100345213C (zh) 2001-06-29 2001-12-10 通过将位线保持在固定电势来早写入存储器的系统和方法

Country Status (9)

Country Link
US (1) US6400629B1 (zh)
EP (1) EP1433179B1 (zh)
JP (1) JP3953461B2 (zh)
KR (1) KR100613317B1 (zh)
CN (1) CN100345213C (zh)
AT (1) ATE327555T1 (zh)
DE (1) DE60119995T2 (zh)
TW (1) TW574708B (zh)
WO (1) WO2003003376A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788591B1 (en) 2003-08-26 2004-09-07 International Business Machines Corporation System and method for direct write to dynamic random access memory (DRAM) using PFET bit-switch
KR100590855B1 (ko) * 2003-10-14 2006-06-19 주식회사 하이닉스반도체 전류 소모의 감소를 위한 반도체 메모리 소자
US7009905B2 (en) * 2003-12-23 2006-03-07 International Business Machines Corporation Method and apparatus to reduce bias temperature instability (BTI) effects
US7079427B2 (en) * 2004-07-02 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for a high-speed access architecture for semiconductor memory
US7221605B2 (en) * 2004-08-31 2007-05-22 Micron Technology, Inc. Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets
US7236415B2 (en) * 2004-09-01 2007-06-26 Micron Technology, Inc. Sample and hold memory sense amplifier
KR100720260B1 (ko) * 2004-11-15 2007-05-22 주식회사 하이닉스반도체 반도체 메모리 장치의 로컬 입출력 라인 프리차지 회로
KR20090119143A (ko) * 2008-05-15 2009-11-19 삼성전자주식회사 비트라인 센스 앰프, 이를 포함하는 메모리 코어 및 반도체메모리 장치
CN101359509B (zh) * 2008-09-02 2010-06-02 北京芯技佳易微电子科技有限公司 一次性可编程存储器电路及其编程和读取方法
KR20110036211A (ko) * 2009-10-01 2011-04-07 삼성전자주식회사 프리 센싱 및 분리 회로를 포함하는 반도체 메모리 장치
KR102048255B1 (ko) 2012-10-25 2019-11-25 삼성전자주식회사 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
GB2512844B (en) * 2013-04-08 2017-06-21 Surecore Ltd Reduced Power Memory Unit
US9281043B1 (en) * 2014-12-24 2016-03-08 Intel Corporation Resistive memory write circuitry with bit line drive strength based on storage cell line resistance
US11068639B2 (en) * 2018-10-19 2021-07-20 Arm Limited Metal layout techniques
JP2021034090A (ja) * 2019-08-28 2021-03-01 キオクシア株式会社 不揮発性半導体記憶装置
CN111863051B (zh) * 2020-07-27 2022-11-22 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11929112B2 (en) 2020-07-27 2024-03-12 Anhui University Sense amplifier, memory, and method for controlling sense amplifier
US11404127B1 (en) * 2021-02-11 2022-08-02 Sandisk Technologies Llc Read refresh to improve power on data retention for a non-volatile memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220527A (en) * 1990-03-30 1993-06-15 Kabushiki Kaisha Toshiba Dynamic type semiconductor memory device
US5237533A (en) * 1991-12-20 1993-08-17 National Semiconductor Corporation High speed switched sense amplifier
EP0813208B1 (en) * 1995-12-08 2000-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
US6208574B1 (en) * 1992-11-12 2001-03-27 United Memories, Inc. Sense amplifier with local column read amplifier and local data write drivers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS615495A (ja) 1984-05-31 1986-01-11 Toshiba Corp 半導体記憶装置
US5007022A (en) 1987-12-21 1991-04-09 Texas Instruments Incorporated Two-port two-transistor DRAM
US5339274A (en) * 1992-10-30 1994-08-16 International Business Machines Corporation Variable bitline precharge voltage sensing technique for DRAM structures
JPH07211068A (ja) 1994-01-18 1995-08-11 Matsushita Electric Ind Co Ltd メモリ装置
US5677865A (en) * 1995-09-11 1997-10-14 Micron Technology, Inc. Ferroelectric memory using reference charge circuit
JPH10111828A (ja) 1996-09-27 1998-04-28 Internatl Business Mach Corp <Ibm> メモリシステム、データ転送方法
US5923593A (en) 1996-12-17 1999-07-13 Monolithic Systems, Inc. Multi-port DRAM cell and memory system using same
JPH1186539A (ja) 1997-09-04 1999-03-30 Canon Inc データ処理装置、及び方法
JP2978871B2 (ja) 1998-01-30 1999-11-15 日本電気アイシーマイコンシステム株式会社 リフレッシュ制御方式
US5963497A (en) 1998-05-18 1999-10-05 Silicon Aquarius, Inc. Dynamic random access memory system with simultaneous access and refresh operations and methods for using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220527A (en) * 1990-03-30 1993-06-15 Kabushiki Kaisha Toshiba Dynamic type semiconductor memory device
US5237533A (en) * 1991-12-20 1993-08-17 National Semiconductor Corporation High speed switched sense amplifier
US6208574B1 (en) * 1992-11-12 2001-03-27 United Memories, Inc. Sense amplifier with local column read amplifier and local data write drivers
EP0813208B1 (en) * 1995-12-08 2000-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device

Also Published As

Publication number Publication date
WO2003003376A1 (en) 2003-01-09
KR20040008197A (ko) 2004-01-28
EP1433179A1 (en) 2004-06-30
DE60119995D1 (de) 2006-06-29
TW574708B (en) 2004-02-01
EP1433179B1 (en) 2006-05-24
EP1433179A4 (en) 2005-07-06
ATE327555T1 (de) 2006-06-15
CN1522445A (zh) 2004-08-18
DE60119995T2 (de) 2007-05-24
JP2004531019A (ja) 2004-10-07
US6400629B1 (en) 2002-06-04
JP3953461B2 (ja) 2007-08-08
KR100613317B1 (ko) 2006-08-21

Similar Documents

Publication Publication Date Title
CN100345213C (zh) 通过将位线保持在固定电势来早写入存储器的系统和方法
KR100709533B1 (ko) 한 쌍의 셀에 데이터를 기억하는 동적램
KR100492781B1 (ko) 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
CN102956262B (zh) 静态ram
KR19990002657A (ko) 강유전 메모리 장치
JP4331484B2 (ja) ランダムアクセスメモリ及びその読み出し、書き込み、及びリフレッシュ方法
KR20070027663A (ko) 반도체 기억 장치
JP3357899B2 (ja) Ｄｒａｍのためのグローバル・ビット線によるシングルエンド型センシング
CN101656101A (zh) 半导体存储装置
US6320806B1 (en) Input/output line precharge circuit and semiconductor memory device adopting the same
US6654274B2 (en) Ferroelectric memory and method for driving the same
US6137730A (en) Buffered bit-line for faster sensing and higher data rate in memory devices
US5227697A (en) Dynamic type semiconductor memory
US6301175B1 (en) Memory device with single-ended sensing and low voltage pre-charge
JP2980368B2 (ja) ダイナミック型半導体記憶装置
US7054181B2 (en) Non-volatile ferroelectric cell array block having hierarchy transfer sensing architecture
KR20010029725A (ko) 반도체 기억 장치
CN101241669A (zh) 具有嵌入式dram的显示驱动器ic
US6292416B1 (en) Apparatus and method of reducing the pre-charge time of bit lines in a random access memory
US6674685B2 (en) Semiconductor memory device having write column select gate
US5917773A (en) Apparatus and method for writing to multiple addresses
KR100218305B1 (ko) 분산형 센스앰프를 갖는 디램
US6667922B1 (en) Sensing amplifier with single sided writeback
US6967897B2 (en) FeRAM having wide page buffering function
KR100454258B1 (ko) 향상된 프리차지 타임을 가지기 위한 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20071024

CX01 Expiry of patent term