CN101241669A - 具有嵌入式dram的显示驱动器ic - Google Patents

具有嵌入式dram的显示驱动器ic Download PDF

Info

Publication number
CN101241669A
CN101241669A CNA2008100094944A CN200810009494A CN101241669A CN 101241669 A CN101241669 A CN 101241669A CN A2008100094944 A CNA2008100094944 A CN A2008100094944A CN 200810009494 A CN200810009494 A CN 200810009494A CN 101241669 A CN101241669 A CN 101241669A
Authority
CN
China
Prior art keywords
storage unit
data
display driver
dram
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100094944A
Other languages
English (en)
Inventor
高桥弘行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101241669A publication Critical patent/CN101241669A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及一种用于控制显示面板(100)上的图像显示的显示驱动器IC(1)，设有DRAM(10)和驱动器电路(30)。DRAM(10)具有多个存储单元(11)并且存储与该图像对应的数字数据。驱动器电路(30)将该数字数据转换为灰度电压并且将该灰度电压输出到显示面板(100)。DRAM(10)配置成通过使用多个存储单元(11)中的n个存储单元来存储一位数据，n是等于或大于2的整数。

Description

具有嵌入式DRAM的显示驱动器IC
背景技术
1.技术领域
本发明涉及一种用于控制显示面板上的图像显示的显示驱动器IC(集成电路)。特别是，本发明涉及具有嵌入式DRAM(动态随机存取存储器)的显示驱动器IC。
2.相关技术的描述
液晶显示器(LCD)已知为一种图像显示装置。液晶显示器具有上面显示图像的LCD面板和LCD驱动器IC，该LCD驱动器IC是一种用于控制图像显示的IC芯片。LCD驱动器IC将与该图像对应的数字数据(显示数据)转换为灰度电压，并且将该灰度电压施加到LCD面板的像素。结果，在LCD面板上显示该图像。
通常，使用SRAM(静态RAM)作为用于存储显示数据的存储器。SRAM可以与LCD驱动器IC分开地提供或可以提供在LCD驱动器IC内。在SRAM位于LCD驱动器IC内的情况下，SRAM专称为“嵌入式SRAM(eSRAM)”。
日本特开专利申请No.JP-P2002-56668公开了一种LCD驱动器IC，其中使用嵌入式DRAM(eDRAM)取代嵌入式SRAM。DRAM的存储单元比SRAM的存储单元小。因此，通过使用嵌入式DRAM取代嵌入式SRAM，可以显著地减少LCD驱动器IC的芯片面积。
日本特开专利申请No.JP-P2006-18002公开了一种显示控制器，用于将图像数据提供到驱动显示面板的显示驱动器。显示控制器具有专用于顺序存取操作的DARM和专用于随机存取操作的SRAM。
本申请的发明人认识到以下几点。
图1示出了用于控制显示面板100上的图像显示的显示驱动器IC的典型配置。显示驱动器IC1设有用于存储显示数据的嵌入式DRAM10、电源电路20、驱动器电路30、显示控制电路40等。显示驱动器IC 1被集成在单个芯片上。如图1所示，显示驱动器IC芯片从一端到另一端较长，即显示驱动器IC具有“条形形状”。这种条形形状为在图像显示装置中使用的显示驱动器IC所特有。
在封装工艺或者安装工艺中的热处理等过程中，这种具有条形形状的IC芯片对于应力较敏感。当IC芯片中的嵌入式DRAM 10受压时，其存储单元的数据保持特性会发生变化。在最坏的情况下，数据保持时间会短于设计值，这会引起显示驱动器IC1的故障。也即，即使在芯片制造阶段中获得了合适的IC芯片，最终产品也会根据数据保持特性的后续变化而出现故障。
发明内容
在本发明的一个实施例中，提供一种具有嵌入式DRAM的显示驱动器IC。也即，根据一个实施例的显示驱动器IC设有内置的DRAM，其中存储有与显示图像对应的数字数据。嵌入式DRAM具有多个存储单元。显示驱动器IC还具有将数字数据转换为灰度电压并且将灰度电压输出到显示面板的驱动电路。
根据一个实施例的嵌入式DRAM通过使用多个存储单元中的n个存储单元(n是等于大于2的整数)作为“存取单元”来进行数据读取/写入。换句话说，嵌入式DRAM通过使用n个存储单元来存储一位数据。
例如，让我们考虑一种情况，其中n＝2并且数据读取/写入的每个存取单元由两个存储单元(第一存储单元和第二存储单元)组成。例如，两个存储单元分别连接到一对与同一读出放大器相连接的互补位线(第一位线和第二位线)上。当数据“H”写入到所选择的存取单元中时，连接到属于该存取单元的两个存储单元上的字线被同时选择，然后数据“H”被写入到第一存储单元内，同时互补数据“L”被写入第二存储单元中。在从存取单元进行读取操作时，互补位线被预充电到中间电位，然后同时选择连接到两个存储单元上的字线。结果，与数据“H”对应的第一电位出现在第一位线上，而与数据“L”对应的第二电位出现在第二位线上。读出放大器根据第一电位和第二电位之间的差值检测出存储在存取单元中的数据。
通过比较，我们考虑一种情况，即按照常规对一个存储单元进行数据读取/写入。当选择数据“H”所写入的一个存储单元时，与数据“H”对应的第一电位出现在连接到所选择的存储单元的位线上。读出放大器根据第一电位和中间电位之间的差值检测出存储在所选择的存储单元中的数据。但是，第一电位随着电荷从所选择存储单元的单元电容器中泄漏而降低，并且降低了读出放大器的检测性能。在最坏的情况下，第一电位变得比中间电位低，因此读出放大器错误地将存储在所选择的存储单元中的数据识别为相反的数据“L”。
根据本发明的一个实例，另一方面，如上所述，根据最初比中间电位高的第一电位和比中间电位低的第二电位之间的差值确定存储在所选择的存取单元中的数据。换句话说，与普通DRAM相比，数据读取裕量(margin)扩大了。尽管由于电荷从单元电容器泄漏而导致第一电位降低，但是在第一电位和第二电位之间的差值仍然足够并由此保持了读出放大器的检测性能。即使第一电位变得低于中间电位，只要第一电位高于第二电位，则读出放大器也能够正确地将存储在所选择的存取单元中的数据识别为数据“H”。因此，与普通DRAM相比，提高了数据保持特性。
因此如上所述，根据本发明的一个实施例的显示驱动器IC设有数据保持特性十分卓越的嵌入式DRAM。因此，即使在封装工艺或安装工艺中的热处理等过程中IC芯片受压并因而使得数据保持特性在某种程度上发生变化时，嵌入式DRAM也可以正常地工作。由于避免了最终产品出现故障，所以提高了产量。
尽管在嵌入式DRAM取代嵌入式SRAM的情况下可以减少显示驱动器IC的芯片面积，但是由于普通DRAM的随机存取速度比SRAM低，所以降低了工作速度。但是，根据本发明的一个实施例，如上所述，数据读取裕量扩大。这意味着识别数据所需的时间缩短了，因此与普通DRAM相比，工作速度提高了。因此根据一个实施例，不仅可以减少显示驱动器IC的芯片面积，而且可以避免工作速度的降低。
根据本发明的一个实施例，如上所述，显示驱动器IC设有数据保持特性十分卓越的嵌入式DRAM。因此，避免了最终产品出现故障，并且提高了产量。而且，不仅可以减少显示驱动器IC的芯片面积，而且可以防止工作速度的降低。
附图说明
结合附图从以下对某些优选实施例的描述中将会更加明了本发明的上述和其它目的、优点和特性，其中：
图1是示出了显示驱动器IC的配置的示意性方框图；
图2是示出了根据本发明实施例的显示驱动器IC的电路结构的方框图；
图3示出了根据本发明第一实施例的嵌入式DRAM的结构和存取方法；
图4是示出了数据读取操作的实例的时序图；
图5是示出了数据读取操作的另一个实例的时序图；
图6示出了根据本发明第二实施例的嵌入式DRAM的结构和存取方法；
图7示出了典型开放式位读取(open-bit-sense)型DRAM的结构。
具体实施方式
现在，将在此参考示例性实施例描述本发明。本领域技术人员将会知道，使用本发明的教导可以实现许多可替换的实施例，并且本发明不限于为解释说明目的而示出的这些实施例。
将参考附图描述根据本发明实施例的显示装置和显示驱动器IC。使用液晶显示器作为显示装置的例子。
1.第一实施例
1-1.整体结构
图1示出了本发明实施例的显示驱动器IC1的配置。显示驱动器IC1是用于控制显示面板100上的图像显示的集成电路。显示驱动器IC1设有嵌入式DRAM 10、电源电路20、驱动器电路30、显示控制电路40等。显示驱动器IC 1被集成在单个芯片上。如图1所示，显示驱动器IC芯片从一端到另一端较长，即显示驱动器IC芯片具有“条形形状”。这种条形形状为在图像显示装置中使用的显示驱动器IC所特有。
图2是示出了根据本实施例的显示驱动器IC 1的电路结构的方框图。在图2中，示出连接到显示面板100的源极线的源极驱动器30作为上述驱动器电路30。
嵌入式DRAM 10用于存储显示数据，该显示数据是与要显示在显示面板100上的图像对应的数字数据。也就是说，显示驱动器IC 1具有取代嵌入式SRAM的嵌入式DRAM 10(DRAM宏[macro])，作为用于存储该显示数据的存储器。嵌入式DRAM 10包括存储单元阵列12、读出放大器电路13、列译码器14和行译码器15。存储单元阵列12包括多个以阵列形式排列的存储单元11。多条字线WL和多条位线BL形成为互相交叉，并且存储单元11布置在各个交叉点上。行译码器15连接到多条字线WL上，并且在多条字线WL中选择指定的一条。列译码器14通过读出放大器电路13连接到多条位线BL上，并且在多条位线BL中选择指定的一条。读出放大器电路13根据位线BL的电位检测并输出存储在存储单元11中的单元数据。而且，读出放大器电路13包括用于将位线BL预先充电到预定电位的预充电电路。
电源电路20将电力施加到每个电路。
源极驱动器30从嵌入式DRAM 10接收一条线的显示数据DL。然后，源极驱动器30将显示数据DL转换为相应的灰度电压(模拟输出电压)，并且将灰度电压作为像素电压VG输出到显示面板100。特别是，源极驱动器30包括锁存电路31、电平转换(shifter)器32、灰度电压产生电路33和DA转换器34。锁存电路31闭锁一条线的显示数据DL。通过电平转换器32将显示数据DL施加到DA转换器34。此时，灰度电压产生电路33产生多种灰度电压，并且将该多种灰度电压输出到DA转换器34。根据多种灰度电压，DA转换器34输出与接收到的显示数据DL相对应的灰度电压。输出的灰度电压作为像素电压VG被施加到显示面板100的像素。
显示控制电路40控制每个电路的操作。
1-2.嵌入式DRAM 10
接下来，将详细描述根据本实施例的嵌入式DRAM 10的操作。图3是部分示出了嵌入式DRAM 10的存储单元阵列12的结构的电路图。字线WL0到WL3和位线BL0、/BL0、BL1和/BL1设置成互相交叉，并且存储单元11-00到11-31布置在各个交叉点上。每个存储单元11设有MOS晶体管和单元电容器。每个存储单元11的MOS晶体管的栅极连接到一条相关联的字线WL上。MOS晶体管的源极和漏极中的一个连接到一条相关联的位线BL上，另一个连接到单元电容器。连接到同一读出放大器电路13-0的位线BL0和/BL0组成一对互补位线。类似地，连接到同一读出放大器电路13-1的位线BL1和/BL1组成一对互补位线。
上述的DRAM结构与典型DRAM的结构相同，并且可以以通常的工艺制造。在本实施例中，应注意的是，嵌入式DRAM 10通过使用n个存储单元来存储一位数据(n是等于或大于2的整数)。换句话说，在数据读取和写入时，n个存储单元11的组被看作为“一个存取单元”。下文将在数据读取/写入时作为存取单元的n个存储单元11的组称为“单位存储单元(unit memory cells)”。
例如，图3所示的两个存储单元11-00和11-10被看作为一个存取单元(单位存储单元)。两个存储单元11-00和11-10分别连接到不同的字线WL0和WL1上。而且，两个存储单元11-00和11-10分别连接到互补位线BL0和/BL0，其连接到同一读出放大器电路13-0。
让我们考虑一种情况作为一个实例，即数据“H”被写入到包括两个存储单元11-00和11-10(双单元)的存取单元中。在数据写入操作时，DRAM 10同时选择分别连接到属于该存取单元的存储单元11-00和11-10上的两条字线WL0和WL1。下文中，这种选择可以称为“多重选择”。在多重选择之后，数据“H”通过位线BL0写入到一个存储单元11-00中，同时互补数据“L”通过位线/BL0写入到另一个存储单元11-10中。这里应注意，位线BL0和/BL0形成一对互补位线，并且同时选择字线WL0和WL1。
以下为存储在由两个存储单元11-00和11-10组成的存取单元中的数据的读取操作。参考图3和图4，通过读出放大器电路13-0内的预充电电路，首先将位线BL0和/BL0预充电到参考电位Vref。参考电位Vref通常为在电源电位VDD和接地电位GND之间的中间电位(VDD/2)。之后，DRAM 10再次进行两条字线WL0和WL1的多重选择。结果，与数据“H”对应的第一电位(较高电位)出现在位线BL0上，而与数据“L”对应的第二电位(较低电位)出现在位线/BL0上。读出放大器电路13-0放大了在第一电位和第二电位之间的差值，并因此将存储在存取单元中的数据识别为数据“H”。在图4中，在位线BL0上的第一电位和位线/BL0上的第二电位之间的差值由“本实施例的裕量”来表示。
通过比较，我们考虑一种如在普通DRAM中仅选择一条字线的情况。通过读出放大器电路13-0中的预充电电路，首先将位线BL0和/BL0预充电到参考电位Vref。当选择数据“H”所写入的存储单元11-00时，与数据“H”对应的第一电位出现在位线BL0上。读出放大器电路13-0根据在位线BL0上的第一电位和位线/BL0上的参考电位Vref之间的差值，检测出存储在所选择的存储单元11-00中的数据。在图4中，第一电位和参考电位Vref之间的差值由“常规裕量”来表示。这里的一个问题是第一电位随着电荷从存储单元11-00的单元电容器中泄漏而降低，这降低了读出放大器电路的检测性能。在最坏的情况下，第一电位变得比参考电位Vref低，由此读出放大器电路13-0错误地将存储在所选择的存储单元11-00中的数据识别为相反的数据“L”。
根据本实施例，另一方面，如上所述，根据在最初比参考电位Vref高的与数据“H”对应的第一电位和比参考电位Vref低的与数据“L”对应的第二电位之间的差值，识别存储在所选择的存取单元中的数据。换句话说，与普通DRAM相比，数据读取裕量扩大了。尽管可能由于电荷从存储单元11-00的单元电容器泄漏而导致第一电位降低，但是在第一电位和第二电位之间的差值仍然足够大，这提高了读出放大器电路13-0的检测性能。即使第一电位变得低于参考电位Vref，只要第一电位高于第二电位，则读出放大器电路13-0可以正确地将存储在所选择的存取单元中的数据识别为数据“H”。因此，与普通DRAM相比，大大降低了错误数据读取的可能性，并且提高了数据保持特性(数据抗破坏能力)。不需要专用的存储单元结构。
应注意，尽管电荷可以从存储数据“H”的存储单元的单元电容器中泄漏，但是没有电荷从存储数据“L”的存储单元的单元电容器中泄漏。这样，存储数据“L”的存储单元的数据保持特性(数据抗破坏能力)是卓越的。出现在与数据“L”相关联的位线上的第二电位一定低于参考电位Vref。正如图4所示的实例中所述的，通过使用比参考电位Vref低的第二电位来代替使用参考电位Vref，可以提供检测性能。
存取单元不限于分别连接到互补位线上的两个存储单元。存取单元(单位存储单元)可以由连接到同一位线上的两个存储单元组成。返回参考图3，例如，连接到同一位线BL1的两个存储单元11-01和11-21可看作一个存取单元。当数据“H”写入由存储单元11-01和11-21(双单元)组成的存取单元中时，DRAM 10进行连接到存取单元的两个字线WL0和WL2的多重选择。结果，数据“H”被写入两个存储单元11-01和11-21中。
以下为从由两个存储单元11-01和11-21组成的存取单元进行的数据读取操作。参考图3和图5，通过在读出放大器电路13-1内的预充电路，首先将位线BL1和/BL1预充电到参考电位Vref。之后，DRAM10再次进行两条字线WL0和WL2的多重选择。结果，与数据“H”对应的电位出现在位线BL1上。读出放大器电路13-1放大了在出现在位线BL1上的电位和出现在位线/BL1上的参考电位Vref之间的差值，并由此将存储在存取单元中的数据识别为数据“H”。在这种情况下，位线BL1上的电位是与存储单元11-01相关的电位和与存储单元11-21相关的电位的总和，与仅选择一个存储单元的通常情况相比，该电位增加。换句话说，如图5所示，与“常规裕量”相比，  “本实施例的裕量”扩大。因此，即使当电荷从单元电容器中泄漏时，也会降低错误数据读取的可能性。
尽管在上述实施例中，两个存储单元11(双单元)的组被看作为一个存取单元，但是三个或更多个存储单元11的组也可以被看作为一个存取单元。在这种情况下，属于同一存取单元的三个或更多个存储单元11连接到与同一读出放大器电路13相连接的一对互补位线上。在数据写入和数据读取中，同时选择连接到存取单元的多条字线WL。在这种情况下，可以得到图4的效果和图5的效果的结合，这进一步提高了数据保持特性。但是，应注意，从每单位面积上的存取单元的数量的角度来看，一个存取单元优选由两个存储单元(n＝2)组成。
1-3.效果
因此如所述，根据本实施例的显示驱动器IC 1设有数据保持特性十分卓越的嵌入式DRAM 10。因此，即使在封装工艺或安装工艺中的热处理等过程中IC芯片受压并因而使得数据保持特性在某种程度上发生变化时，嵌入式DRAM 10也可以正常地工作。由于防止了最终产品出现故障，所以提高了产量。可以将此称之为具有条形形状的显示驱动器IC 1所特有的效果。
尽管在使用嵌入式DRAM取代嵌入式SRAM的情况下可以减少显示驱动器IC的芯片面积，但是由于普通DRAM的随机存取速度比SRAM低，所以可能降低了工作速度。但是，根据本实施例，如上所述，数据读取裕量扩大，且检测性能提高。这意味着识别数据所需的时间缩短了，因此与普通DRAM相比，工作速度提高。因此根据本实施例，不仅可以减少显示驱动器IC 1的芯片面积，而且可以防止工作速度的降低。
2.第二实施例
如上所述，通过以嵌入式DRAM取代嵌入式SRAM，可以减少显示驱动器IC的芯片面积。但是，在数据读取/写入的存取单元是双单元的情况下，相同存储容量所需的存储单元阵列面积是存取单元是单个存储单元的情况的两倍，这削弱了芯片面积降低的效果。因此，优选的是，使得一个DRAM单元的面积尽可能地小。如前述图3所示的存储单元11的配置结构是所谓的“8F2单元”结构。在本发明的第二实施例中，采用“6F2单元”结构来取代“8F2单元”结构。
图6是示出了根据第二实施例的嵌入式DRAM 10’的存储单元阵列12的一部分的电路图。存储单元11-00A到11-01B连接到字线WL0，而存储单元11-10A到11-11B连接到字线WL1。存储单元11-00A和11-10A连接到位线BL0，并且存储单元11-00B和11-10B连接到位线/BL0。位线BL0和/BL0形成一对与同一读出放大器电路13-0相连接的互补位线。存储单元11-01A和11-11A连接到位线BL1，并且存储单元11-01B和11-11B连接到位线/BL1。位线BL1和/BL1形成一对与同一读出放大器电路13-1相连接的互补位线。每个存储单元11是“6F2单元”。
正如第一实施例中那样，DRAM 10’通过使用n个存储单元11(n为等于或大于2的整数)作为存取单元来存储一位数据。例如，图6所示的两个存储单元11-01A和11-01B被看作一个存取单元(单位存储单元)。两个存储单元11-01A和11-01B连接到同一字线WL0。而且，两个存储单元11-01A和11-01B分别连接到与同一读出放大器电路13-1相连接的互补位线上BL1和/BL1。在数据写入和数据读取中，DRAM 10’仅选择连接到该存取单元的一条字线WL0。
因此，可以获得与第一实施例相同的效果。而且，由于采用了6F2单元结构，所以芯片面积减小的效果也变得更加显著。并且，由于不需要对于字线的多重选择，所以可以降低行译码器15的尺寸。
注意，图7示出了当采用6F2单元结构时普通DRAM的结构。正如图7所示的普通DRAM 10，需要对一个存储单元11(例如图7中的存储单元11-01A)进行数据写入/读取。在这种情况下，需要采用开放式位读取(open-bit-sense)型读出放大器以便防止对相邻存储单元11-01B的数据写入/读取。也就是说，必需分别为位线BL0到BL3提供开放式位读取(open-bit-sense)型读出放大器。在这种情况下，增加了读出放大器的数量，因而增加了读出放大器的面积。
正如从图6和图7之间的比较所看到的，在图6的情况下读出放大器的数量较少。根据本实施例，甚至在6F2单元结构的情况下，也可以采用连接到一对互补位线上的“互补类型”的读出放大器电路13。这是因为对连接到一对互补位线上的双单元(例如存储单元11-01A和11-01B)进行数据写入/读取。以这种方式，根据本实施例，可以同时采用“6F2单元”和“互补位型”。因此，可以在没有增加读出放大器面积的情况下减少芯片面积。这是一种协同效果，正如本实施例那样，特别是多个存储单元11被当作存取单元的情况下获得的。
明显本发明不限于上述实施例，并且在不脱离本发明的保护范围和精神的情况下可以进行修改和改变。

Claims (8)

1.一种用于控制显示面板上的图像显示的显示驱动器IC，包括：
DRAM，具有多个存储单元并且配置成存储与所述图像对应的数字数据；以及
驱动器电路，配置成将所述数字数据转换为灰度电压并且将所述灰度电压输出到所述显示面板，
其中，所述DRAM通过使用所述多个存储单元中的n个存储单元来存储一位数据，n是等于或大于2的整数。
2.如权利要求1所述的显示驱动器IC，
其中所述n为2。
3.如权利要求2所述的显示驱动器IC，
其中，所述两个存储单元分别连接到一对互补的位线，所述互补位线连接到同一读出放大器。
4.如权利要求2所述的显示驱动器IC，
其中，所述两个存储单元连接到同一位线。
5.如权利要求1所述的显示驱动器IC，
其中，在数据写入和数据读取时，所述DRAM同时地选择n条字线，这n条字线分别连接到所述n个存储单元。
6.如权利要求3所述的显示驱动器IC，
其中，所述两个存储单元连接到同一字线上。
7.如权利要求6所述的显示驱动器IC，
其中，所述两个存储单元中的每一个都是6F2单元。
8.如权利要求6所述的显示驱动器IC，
其中，在数据写入和数据读取时，所述DRAM仅选择所述同一字线。
CNA2008100094944A 2007-02-06 2008-02-03 具有嵌入式dram的显示驱动器ic Pending CN101241669A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007026432A JP2008191444A (ja) 2007-02-06 2007-02-06 表示ドライバｉｃ
JP2007026432 2007-02-06

Publications (1)

Publication Number Publication Date
CN101241669A true CN101241669A (zh) 2008-08-13

Family

ID=39675782

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100094944A Pending CN101241669A (zh) 2007-02-06 2008-02-03 具有嵌入式dram的显示驱动器ic

Country Status (3)

Country Link
US (1) US20080186335A1 (zh)
JP (1) JP2008191444A (zh)
CN (1) CN101241669A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110033797A (zh) * 2019-06-12 2019-07-19 上海亿存芯半导体有限公司 存储系统及存储方法
US11335352B2 (en) 2017-09-29 2022-05-17 Tencent Technology (Shenzhen) Company Limited Voice identity feature extractor and classifier training

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6368155B2 (ja) * 2013-06-18 2018-08-01 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
US20200105336A1 (en) * 2018-09-28 2020-04-02 Omnivision Technologies, Inc. Fast access dram with 2 cell-per-bit, common word line, architecture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0127680B1 (ko) * 1987-08-07 1998-04-03 미다 가쓰시게 반도체 기억장치
JP2000057763A (ja) * 1998-08-07 2000-02-25 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JP2002288981A (ja) * 2001-03-27 2002-10-04 Mitsubishi Electric Corp 半導体記憶装置
JP4161944B2 (ja) * 2004-07-01 2008-10-08 セイコーエプソン株式会社 表示コントローラ及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335352B2 (en) 2017-09-29 2022-05-17 Tencent Technology (Shenzhen) Company Limited Voice identity feature extractor and classifier training
CN110033797A (zh) * 2019-06-12 2019-07-19 上海亿存芯半导体有限公司 存储系统及存储方法

Also Published As

Publication number Publication date
JP2008191444A (ja) 2008-08-21
US20080186335A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
KR910006112B1 (ko) 다수값 정보기억방식의 반도체기억장치
KR100314491B1 (ko) 반도체 기억 장치
US7200059B2 (en) Semiconductor memory and burn-in test method of semiconductor memory
US7586804B2 (en) Memory core, memory device including a memory core, and method thereof testing a memory core
CN101243518A (zh) 具有分离的读-写电路的sram单元
KR950009229B1 (ko) 반도체 기억장치
US6292383B1 (en) Redundant memory cell for dynamic random access memories having twisted bit line architectures
JP4331484B2 (ja) ランダムアクセスメモリ及びその読み出し、書き込み、及びリフレッシュ方法
CN100345213C (zh) 通过将位线保持在固定电势来早写入存储器的系统和方法
KR20070027663A (ko) 반도체 기억 장치
CN115171750B (zh) 存储器及其访问方法、电子设备
US20070195619A1 (en) Integrated circuit memory devices having multi-bit normal memory cells and single-bit redundant memory cells therein
US6654274B2 (en) Ferroelectric memory and method for driving the same
CN101241669A (zh) 具有嵌入式dram的显示驱动器ic
US7215593B2 (en) Semiconductor storage device
US9013914B2 (en) Semiconductor memory device and method for controlling semiconductor memory device
JP3272193B2 (ja) 半導体装置およびその動作方法
US6324111B1 (en) Semiconductor memory
KR100516695B1 (ko) 반도체 메모리 소자의 로오 액티브 방법
US6768686B2 (en) Read/write amplifier for a DRAM memory cell, and DRAM memory
US6836439B1 (en) Ferroelectric memory device comprising redundancy circuit
KR20030067195A (ko) 유니-트랜지스터 랜덤 액세스 메모리 장치 및 그것의 제어방법
KR101362726B1 (ko) 메모리 장치 및 그의 구동 방법
KR100218305B1 (ko) 분산형 센스앰프를 갖는 디램
KR100724517B1 (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HU NAN QIU ZEYOU PATENT STRATEGIC PLANNING CO., LT

Free format text: FORMER OWNER: QIU ZEYOU

Effective date: 20101028

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 410011 28/F, SHUNTIANCHENG, NO.59, SECTION 2 OF FURONG MIDDLE ROAD, CHANGSHA CITY, HU NAN PROVINCE TO: 410205 JUXING INDUSTRY BASE, NO.8, LUJING ROAD, CHANGSHA HIGH-TECH. DEVELOPMENT ZONE, YUELU DISTRICT, CHANGSHA CITY, HU NAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101108

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080813