CN100336024C - 误写入防止电路及包含该误写入防止电路的半导体器件 - Google Patents

误写入防止电路及包含该误写入防止电路的半导体器件 Download PDF

Info

Publication number
CN100336024C
CN100336024C CNB2004100080854A CN200410008085A CN100336024C CN 100336024 C CN100336024 C CN 100336024C CN B2004100080854 A CNB2004100080854 A CN B2004100080854A CN 200410008085 A CN200410008085 A CN 200410008085A CN 100336024 C CN100336024 C CN 100336024C
Authority
CN
China
Prior art keywords
mentioned
circuit
signal
writes
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100080854A
Other languages
English (en)
Other versions
CN1534481A (zh
Inventor
保高和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1534481A publication Critical patent/CN1534481A/zh
Application granted granted Critical
Publication of CN100336024C publication Critical patent/CN100336024C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B42BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42DBOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D15/00Printed matter of special format or style not otherwise provided for
    • B42D15/02Postcards; Greeting, menu, business or like cards; Letter cards or letter-sheets
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B42BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42DBOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D15/00Printed matter of special format or style not otherwise provided for
    • B42D15/0073Printed matter of special format or style not otherwise provided for characterised by shape or material of the sheets
    • B42D15/0086Sheets combined with other articles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Electronic Switches (AREA)
  • Microcomputers (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种误写入防止电路及包含该误写入防止电路的半导体器件。该误写入防止电路能够防止在瞬时停电恢复后、因误工作引起的对非易失性存储器的误写入。在包含非易失性存储器(8)的微机(11)中,为了抑制微机(11)在待机中的多余的电流消耗,配备准备模式,准备模式中,具有能够切断低电压检测电路(1)的偏置电流的晶体管(13),该晶体管(13)在因噪音的影响等瞬时停电恢复时,不成为导通状态,在低电压检测电路(1)不工作的情况下,用使从补足性地工作的倒相器(16)输出的信号(F)成为激活(「L」电平)的方法,可靠地实行模式控制部(9)的复位工作,防止因误工作引起的对非易失性存储器的误写入。

Description

误写入防止电路及包含该误写入防止电路的半导体器件
技术领域
本发明涉及配备了低电压检测电路、能够关断低电压检测电路的偏置电流的开关及在偏置电流关断时补全性地进行复位工作的电路的误写入防止电路。
背景技术
EPROM、EEPROM、所谓的可分批擦除的闪存器等非易失性存储器,即使在电源电压关断时也能够保持数据。因此,被用作微型计算机(以下称为微机;micom)的存储器的一部分,搭载重写程序,能够改写程序自身,在程序评价时、能够容易地改正程序的故障。
在非易失性存储器中,在接通电源时及在电源电压下降的状态下,工作状态成为不稳定的状态。例如在闪存器中,其原因是因为电荷注入到浮置栅上,在电压下降的状况下,非易失性存储器不能有充足的电荷注入到浮置栅中,因而就不能保证规定的数据保持特性。为了防止产生这样的情况,现在一般方法是在非易失性存储器自身上搭载低电压检测电路。
由于电源接通时和电源电压VDD的下降,当检测出电源电压VDD下降时,器件的结构使得自动地向控制部发出复位非易失性存储器写入、读出的信号,在电源电压VDD下降的状况下,禁止写入。因此,仅仅在能够向非易失性存储器写入的情况下,可靠地进行写入。
近年来,如上所述,微机存储器的一部分有时采用非易失性存储器,这种情况下,微机与非易失性存储器单片化形成在半导体衬底上,在单片化形成的微机及非易失性存储器的电源电压VDD上连接低电压检测电路,监视低电压状态。
另外,在非易失性存储器单体中,一般不装备准备控制等削减电功率消耗的功能。通常,在非易失性存储器与单片化的微机上有准备模式,随着系统整体的功率接通、关断的控制,低电压检测电路也接通、关断,抑制电功率消耗。
图3是表示现有的结构。1是检测电源电压VDD下降的低电压检测电路,2是电阻分割电源电压VDD的电阻,3是电阻分割电源电压VDD的电阻,4是基准电压产生电路、产生作为电压检测电平的基准值Vref,5是比较电阻2及电阻3的中点电压及基准电压Vref的比较器,6是将比较器5的输出信号反转的倒相器,7是倒相器,8是非易失性存储器,9是模式控制寄存器、控制对非易失性存储器8的写入及读出的设定等、被低电压检测电路1的输出信号复位,10是根据模式控制寄存器9的输出信号、对非易失性存储器8实行允许读出、允许写入、地址信号输出、数据的输入输出的写入读出控制部,11是内装在芯片内的微机,12是由外部复位信号复位的准备控制寄存器,13是按照准备模式的控制数据、使低电压检测电路1的偏置接通、关断的晶体管,14是外装在IC化的微机上的一般的外部复位电路,15是设置在输入段上的施米特型缓冲器。
在图3中,为了经常监视电源电压VDD的下降,在准备模式以外的情况下,需要使低电压检测电路1处于工作状态,在低电压检测电路1上经常施加偏置电压,在工作状态下,经常消耗电功率。
当电源电压VDD下降时,在低电压检测电路1中,电源电压VDD由电阻2、电阻3分压,输入到反转输入端子上。连接在电压比较器的非反转输入端子上的基准电压Vref的电压与输入到上述反转输入端子上的电压进行比较。设由电阻2及3作成的分压中点电压为VIN,则当VIN>Vref时,信号B为「L」,当VIN<Vref时,信号B为「H」。进而,由于信号B输入到倒相器6上,判定结果反转,VIN>Vref时为「H」,VIN<Vref时为「L」。因此,当检测出低电压的情况下,作成「L」激活的复位信号。
作为低电压检测电路1的输出信号的上述复位信号,施加在模式控制寄存器9上,当检测出低电压的情况下,使模式控制寄存器9成为初始状态,同时模式控制寄存器9使写入读出控制部10的工作模式成为初始状态。当电源电压VDD从低电压状态恢复时,低电压检测电路1的输出信号从「L」变为「H」,模式控制寄存器9解除写入读出控制部10的工作模式的初始状态。
例如,在非易失性存储器8上写入数据中途,当电源电压VDD下降到比检测电平低的情况下,低电压检测电路1检测低电压,低电压检测电路1向模式控制寄存器9输出复位信号,模式控制寄存器9被初始化,同时写入读出控制部10的工作模式成为初始状态,在初始状态下写入读出控制部10写入被中断,能够防止在低电压时的写入,在电压低的状态下,能够防止在没有充足的电荷注入到浮置栅的状态下写入到非易失性存储器上。
当电源接通,准备控制寄存器12接收来自外部复位电路14的初始复位信号时,设定作为初始值的「L」电平,将上述「L」电平输出到倒相器7,接着,上述「L」电平由倒相器7反转成「H」电平,晶体管13接受「H」电平,晶体管13在「H」电平下成为导通状态,在低电压检测电路1上流过偏置电流,低电压检测电路1成为能够检测低电压的状态。
另外,为了抑制电功率损耗,当设定为准备状态时,由来自微机的准备模式信号,准备控制寄存器12被设定为「H」电平,将上述「H」电平输出向倒相器7,接着由倒相器7将上述「H」电平反转,成为「L」电平,晶体管13接受「L」电平,晶体管13成为关断状态,低电压检测电路1的偏置电流被切断,能够抑制电功率损耗。但是,在偏置电流被切断的状态下,低电压检测电路1就不能检测低电压。
〔专利文献1〕特开平8-95865号公报
〔专利文献2〕特开平2002-366436号公报
发明内容
(发明要解决的课题)
但是,低电压检测电路1一般能够由准备控制寄存器12程序控制。由于噪音的影响,存在电源电压瞬间地下降到Tr驱动电压以下的情况,这种情况称为瞬时停电。
在从因瞬时停电引起的Tr驱动电压电平以下的低电压的恢复中,由外部复位电路的结构,在作为一例示出的外部复位电路14中,由于电源电压VDD的变化比包含在外部复位电路14中的电容器的时间常数快,不能放电,因此,就成为不能从外部复位电路14将伴随瞬时停电的复位信号输出向准备控制寄存器12上的状态。
当电压下降到比Tr驱动电压更低后,在Tr驱动电压恢复时,准备控制寄存器12的设定成为不定值,不能够必定使晶体管13导通,有时在低电压检测电路1上不供给偏置电流,在这种情况下,低电压检测电路1保持关断的状态,不能够检测低电压状态、自动地产生复位信号。
在不产生上述复位信号的情况下,模式控制寄存器9,由于电压下降到Tr驱动电压以下,在Tr驱动电压恢复时,晶体管的状态不确定,模式控制寄存器9的设定成为不定值,不能确定决定写入读出控制部10的模式的模式信号成为怎样的值。例如,在瞬时停电前虽然是读出模式,但在从瞬时停电恢复后,有时却突然成为写入模式。
如上所述,在瞬时停电的情况下,外部复位信号及低电压检测电路的输出信号不输出的情况下,模式控制寄存器9不复位,瞬时停电恢复后,可能产生误工作,一旦模式控制寄存器9产生误工作,就存在引起在非易失性存储器8上误写入的问题。
(解决课题的手段)
为解决上述问题,本发明采用的误写入防止电路,禁止向存储器的写入工作,配备:检测电路,进行检测电源电压下降的检测工作,并且能够根据来自控制端子的控制信号对是否进行该检测工作进行切换;写入禁止电路,按照根据上述控制信号或者上述检测电路的输出信号而禁止向上述存储器的写入工作的方式,将上述控制信号和上述检测电路的输出信号进行逻辑与运算,输出写入禁止信号。
附图说明
图1是表示本发明的实施方式的方框图。
图2是表示本发明的其他实施方式的方框图。
图3是表示现有例的方框图。
图4是说明图1的实施方式的时间图。
图5是说明图1的实施方式的时间图。
图6是说明图2的实施方式工作的时间图。
符号说明
1-低电压检测电路;2、3-电阻;4-基准电压产生电路;5-比较器;6-倒相器;7-倒相器;8-非易失性存储器;9-模式控制寄存器;10-写入读出控制部;11-微机;12-准备控制寄存器;13-晶体管;14-外部复位电路;15-缓冲器;16-倒相器;17“与”门电路;18-低Vt倒相器;19-高Vt倒相器;
具体实施方式
图1是表示本发明的实施方式的方框图,16是设置在信号E线上的倒相器,信号E是来自准备控制寄存器12的输出信号,17是取信号C与信号F的逻辑积的“与”门电路。此外,对与现有电路相同的电路,注以相同的符号,省略其说明。
本实施方式的特征在于:在瞬时停电状态中,即使在外部复位电路14及低电压检测电路1不工作的情况下,用使来自倒相器16的输出信号F成为激活的(「L」电平)方法,自动地使模式控制寄存器9能够复位。
产生瞬时停电、电源电压VDD如图4(VDD)那样变化的情况下,由于一端下降到Tr驱动电压以下,从瞬时停电恢复时,来自准备控制寄存器12的输出信号E究竟以怎样的值恢复还是不明确的状况,如图4(E)所示,最初上升、而在中途下降。
这时,比包含在外部复位电路14中的电容器的时间常数更快的放电来不及,不产生复位工作,来自外部复位电路14的信号A有时如图4(A)那样与电源电压VDD同样地变化。
由于偏置电流被切断、低电压检测电路1不工作,如图4(C)所示,信号C与电源电压VDD同样地变化,另外,判定构成倒相器7及倒相器16的晶体管的「1」和「0」的阈电平,如图4(E)的虚线所示,与电源电压VDD成比例地、随着电源电压VDD的变化而变化。
另一方面,信号F与电源电压同样地上升下去,当信号E的电压电平达到Tr驱动电压时、成为「L」电平,然后,信号E的电压电平下降,当低于阈电平时,反转成为「H」电平,解除模式控制寄存器9的复位状态。这时的信号F的变化示于图4(F)。信号F在一定的区间上成为「L」电平。
信号G是模式控制寄存器9的复位信号,在信号F是「L」电平期间与信号F同样地变化,如图4(G)所示,使模式控制寄存器9初始化。模式控制寄存器9将写入读出控制部10设定为初始状态,设定在初始状态的写入读出控制部10不会引起在非易失性存储器8上误写入。
因此,即使在产生瞬时停电、没有来自外部复位电路14的复位信号的情况下,由于作为倒相器16的输出的信号F成为「L」电平,自动地向模式控制寄存器9输出复位信号,能够避免引起在非易失性存储器8上误写入的情况。
在图5中,来自准备控制寄存器12的信号E,如图5(E)所示,与图4的情况不同在中途不下降、与电源电压VDD同样地成为「H」电平的情况下,图5(VDD)表示电源电压VDD的变化,图5(A)表示信号A的变化,图5(E)表示信号E的变化,图5(C)表示信号C的变化,图5(F)表示信号F的变化,图5(G)表示信号G的变化。
当信号E的电压电平达到Tr驱动电压时,信号F成为「L」电平,原样地保持「L」电平,作为模式控制寄存器9的复位信号的信号G,与信号F同样地变化,同样地保持「L」电平。
因此,非易失性存储器8继续复位的状态,不能进行写入及读出等一切工作。但是,在复位信号不能正常到来的状况下,作为模式控制寄存器9的输出的模式信号值是不确定的状况,用维持复位状态的方法,能够避免对非易失性存储器8的致命性的误写入。
因此,由于搭载进行准备控制的晶体管13,能够削减电功率消耗,此外,在产生瞬时停电、电源电压VDD下降到Tr驱动电压以下,来自外部复位电路14的复位信号A没有到来的情况中,来自准备控制寄存器12的输出信号E即使是最初上升中途下降、或者与电源电压VDD同样地上升的情况下,对模式控制寄存器9是输出复位信号或者保持复位信号,能够可靠地禁止误写入。
图2是表示本发明的其他实施方式的方框图,在本实施发生中,与图1不同之点在于:将倒相器16变更为低Vt倒相器18,进而将倒相器7变更为高Vt倒相器19。低Vt及高Vt意味着低阈值、高阈值。
由于低Vt倒相器18是低阈值,与具有标准阈值的倒相器相比,在输入电压低的状态下,成为「L」电平。因此,作为倒相器18的输出信号的信号H,与具有标准阈值的倒相器相比,容易成为「L」电平,成为容易将复位信号输出到模式控制寄存器9上的结构。
另外,由于高Vt倒相器19是高阈值,与具有标准阈值的倒相器相比,当输入电压不增高时,不能成为「L」电平。因此,信号I成为容易输出「H」电平的结构。信号I是「H」时,晶体管13导通、偏置电流流通,与具有标准阈值的倒相器相比,低电压检测电路1容易成为能够检测低电压的状态。
在图2的实施方式中,当电源电压VDD因瞬时停电产生如图6(VDD)那样变化的情况下,作为来自准备控制寄存器12的输出的信号E是不稳定的状况,如图6(E)那样变化。图6(VDD)表示电源电压VDD的变化,图6(A)表示信号A的变化,图6(E)表示信号E的变化,图6(H)表示信号H的变化,图6(I)表示信号I的变化,图6(J)表示信号J的变化,图6(K)表示信号K的变化。
另外,在图6(E)中用虚线表示低Vt及高Vt的阈值线,低Vt及高Vt阈值线与电源电压VDD成比例地变化。
当信号E的电压电平达到Tr驱动电压时,信号H成为「L」电平,然后,当信号E成为低阈值电平以下时,反转成为「H」电平,解除复位状态。
另一方面,当信号E从中途下降、成为高Vt阈值线以下时,信号I成为「H」电平,晶体管13导通、偏置电流流通,低电压检测电路1能够检测低电压。
最初,信号J与电源电压同样上升,但是当信号I成为「H」电平时,低电压检测电路I工作,一端下降到「L」电平,输出复位信号,接着、当电源电压VDD上升超过检测电平时,这时成为「H」电平,对模式控制寄存器9解除复位信号状态。
另外,在图6中,由于使用低、高阈值,在信号H和信号J、产生复位信号重复的区间「t」。信号K是信号H和信号I的逻辑积,存在重复复位区间一方,能够进行更稳定的工作。
(发明的效果)
如上所述,根据本发明,能够切断准备电流,与低电压检测电路1的偏置电流的导通、关断无关,以可靠地产生复位信号的方法,防止误写入,飞跃性地提高对噪音的可靠性。

Claims (8)

1、一种误写入防止电路,禁止向存储器的写入工作,配备:
检测电路,进行检测电源电压下降的检测工作,并且能够根据来自控制端子的控制信号对是否进行该检测工作进行切换;和
写入禁止电路,按照根据上述控制信号或者上述检测电路的输出信号而禁止向上述存储器的写入工作的方式,将上述控制信号和上述检测电路的输出信号进行逻辑与运算,输出写入禁止信号。
2、根据权利要求1所述的误写入防止电路,其特征在于:
配备寄存上述控制信号的寄存器;
上述寄存器在处于表示上述电源电压下降的第1状态时,进行上述检测电路的检测工作,在处于表示上述电源电压的基准电压状态的第2状态时,由上述寄存器的输出信号禁止向上述存储器的写入。
3、根据权利要求1所述的误写入防止电路,其特征在于:
配备连接在上述寄存器与上述检测电路之间的第1晶体管和施加上述寄存器的输出信号的第2晶体管;
使决定上述第1晶体管与上述第2晶体管中的导通或者关断的阈值电平相互不同。
4、一种误写入防止电路,禁止向存储器的写入工作,配备:
寄存器,由外部复位信号复位,并保持数据;
检测电路,根据来自上述寄存器的输出信号,使检测工作导通或者关断,检测电源电压的下降,输出第1复位信号;和
写入禁止电路,由上述第1复位信号及第2复位信号复位,根据该复位,禁止向上述存储器的写入;
上述第2复位信号是在上述检测电路关断的情况下,来自上述寄存器的输出信号。
5、根据权利要求4所述的误写入防止电路,其特征在于:
配备连接在上述寄存器与上述检测电路之间的第1晶体管和施加上述寄存器的输出信号的第2晶体管;
使决定上述第1晶体管和第2晶体管中的导通或者关断的阈值电平相互不同。
6、根据权利要求4所述的误写入防止电路,其特征在于:
上述存储器是只有在一定电压以上时可以写入的非易失性存储器。
7、根据权利要求5所述的误写入防止电路,其特征在于:
上述存储器是只有在一定电压以上时可以写入的非易失性存储器。
8、一种半导体器件,其特征在于:
包含权利要求1所述的误写入防止电路。
CNB2004100080854A 2003-03-26 2004-03-10 误写入防止电路及包含该误写入防止电路的半导体器件 Expired - Fee Related CN100336024C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003084391A JP4201629B2 (ja) 2003-03-26 2003-03-26 誤書込み防止回路および該誤書込み防止回路を含む半導体装置
JP2003084391 2003-03-26

Publications (2)

Publication Number Publication Date
CN1534481A CN1534481A (zh) 2004-10-06
CN100336024C true CN100336024C (zh) 2007-09-05

Family

ID=32985075

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100080854A Expired - Fee Related CN100336024C (zh) 2003-03-26 2004-03-10 误写入防止电路及包含该误写入防止电路的半导体器件

Country Status (5)

Country Link
US (1) US7213120B2 (zh)
JP (1) JP4201629B2 (zh)
KR (1) KR100561981B1 (zh)
CN (1) CN100336024C (zh)
TW (1) TWI240164B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051217B2 (en) * 2003-08-14 2006-05-23 Solid State System Co., Ltd. Method of state maintenance for MMC flash storage card in communication protocol
US8032787B2 (en) * 2004-09-02 2011-10-04 Intel Corporation Volatile storage based power loss recovery mechanism
US20060158444A1 (en) * 2005-01-18 2006-07-20 Sitronix Technology Corp. Voltage variation processing mechanism built-in a microcontroller
JP5111791B2 (ja) * 2006-06-20 2013-01-09 オンセミコンダクター・トレーディング・リミテッド 低電圧検知リセット回路
JP4863865B2 (ja) * 2006-12-28 2012-01-25 富士通株式会社 情報処理装置,記憶部誤書込み防止方法,および情報処理システム
KR100850141B1 (ko) * 2007-07-03 2008-08-04 주식회사 동부하이텍 반도체 소자의 노이즈 억제 설계 방법
EP2295098B1 (en) 2009-09-10 2011-10-26 F. Hoffmann-La Roche AG Medical infusion pump and method for determining the cause of a power supply interruption in the pump
TW201145003A (en) * 2010-06-15 2011-12-16 Wistron Corp Method capable of preventing error data writing and computer system
JP5674919B2 (ja) * 2011-03-04 2015-02-25 ルネサスエレクトロニクス株式会社 電源瞬停による不揮発性メモリの誤動作を防止する半導体装置
JP5318139B2 (ja) * 2011-03-24 2013-10-16 株式会社東芝 制御装置およびプログラム
JP2013257711A (ja) * 2012-06-12 2013-12-26 Toshiba Corp 情報処理装置及び情報処理方法
CN105723617B (zh) * 2013-11-15 2018-07-31 旭化成微电子株式会社 电压检测器、基准电压设定方法以及存储介质
FR3041466B1 (fr) * 2015-09-21 2017-09-08 Stmicroelectronics Rousset Procede de controle du fonctionnement d'un dispositif de memoire de type eeprom, et dispositif correspondant
CN106311474A (zh) * 2016-08-18 2017-01-11 金广恒环保技术(南京)股份有限公司 一种湿式静电除尘器用非金属阳极板
KR20180091269A (ko) * 2017-02-06 2018-08-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN107145805B (zh) * 2017-03-21 2020-01-17 芯海科技(深圳)股份有限公司 一种flash/mtp内部数据防误擦写的实现方法
CN107341075B (zh) * 2017-08-28 2023-12-15 北京世通凌讯科技有限公司 掉电保护装置及电子设备
US10305470B1 (en) 2018-07-09 2019-05-28 Winbond Electronics Corp. Circuit for recovering from power loss and electronic device using the same circuit and method thereof
JP2020013271A (ja) * 2018-07-17 2020-01-23 キオクシア株式会社 電源装置、電源制御方法及び記憶装置
KR20220007988A (ko) * 2020-07-13 2022-01-20 에스케이하이닉스 주식회사 신뢰성 확보를 위한 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0895865A (ja) * 1994-09-26 1996-04-12 Nec Eng Ltd 誤書込み防止装置
US5818781A (en) * 1995-11-13 1998-10-06 Lexar Automatic voltage detection in multiple voltage applications
CN1277675A (zh) * 1998-06-30 2000-12-20 皇家菲利浦电子有限公司 具有处理器装置和低电压检测装置的设备
JP2002366436A (ja) * 2001-06-05 2002-12-20 Hitachi Ltd 不揮発性メモリ誤消去,誤書込み防止回路及び方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2752993B1 (fr) * 1996-08-27 1998-12-04 Sgs Thomson Microelectronics Dispositif de protection de donnees memorisees utilisant un circuit de temporisation
TW389910B (en) * 1997-07-03 2000-05-11 Seiko Epson Corp Programmable nonvolatile memory apparatus and microcomputer using the same
US6201731B1 (en) * 1999-05-28 2001-03-13 Celis Semiconductor Corporation Electronic memory with disturb prevention function
KR100381957B1 (ko) * 2001-01-04 2003-04-26 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 그것의 데이터 입/출력제어 방법
JP2002269065A (ja) * 2001-03-08 2002-09-20 Mitsubishi Electric Corp プログラム可能な不揮発性メモリを内蔵したマイクロコンピュータ
US6788567B2 (en) * 2002-12-02 2004-09-07 Rohm Co., Ltd. Data holding device and data holding method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0895865A (ja) * 1994-09-26 1996-04-12 Nec Eng Ltd 誤書込み防止装置
US5818781A (en) * 1995-11-13 1998-10-06 Lexar Automatic voltage detection in multiple voltage applications
CN1202255A (zh) * 1995-11-13 1998-12-16 勒克萨微型系统股份有限公司 复合电压应用中的自动电压检测
CN1277675A (zh) * 1998-06-30 2000-12-20 皇家菲利浦电子有限公司 具有处理器装置和低电压检测装置的设备
JP2002366436A (ja) * 2001-06-05 2002-12-20 Hitachi Ltd 不揮発性メモリ誤消去,誤書込み防止回路及び方法

Also Published As

Publication number Publication date
KR100561981B1 (ko) 2006-03-21
JP4201629B2 (ja) 2008-12-24
TW200419338A (en) 2004-10-01
JP2004295964A (ja) 2004-10-21
US20040193817A1 (en) 2004-09-30
CN1534481A (zh) 2004-10-06
KR20040084840A (ko) 2004-10-06
TWI240164B (en) 2005-09-21
US7213120B2 (en) 2007-05-01

Similar Documents

Publication Publication Date Title
CN100336024C (zh) 误写入防止电路及包含该误写入防止电路的半导体器件
KR100535651B1 (ko) 플래시 메모리 셀과, 낸드 및 노아 타입의 플래시 메모리장치의 독출방법
EP0787993A1 (en) Voltage detecting circuit, a power on/off resetting circuit, and a semiconductor device
US7368960B2 (en) Circuit and method for monitoring the integrity of a power supply
US20080046643A1 (en) Memory card
US20110173484A1 (en) Solid-state mass storage device and method for failure anticipation
KR100487031B1 (ko) 누설 셀의 검출 및 복구를 외부에서 트리거하는 플래시메모리
KR20200001158A (ko) 전원 공급 장치 및 이를 포함하는 전자 장치
CN1892907A (zh) 用于非易失性半导体存储器件的基准方案
US11056207B2 (en) Efuse circuit and operation method thereof
KR102469100B1 (ko) 전자 장치, 이를 위한 전원 공급 장치 및 그 제어 방법
JP2004185273A (ja) メモリカード及び電子デバイス
US10249371B2 (en) Control circuit, semiconductor storage device, and method of controlling semiconductor storage device
US20230060971A1 (en) Leakage detection circuit, nonvolatile memory device including leakage detection circuit, and memory system including nonvolatile memory device
JPH0748320B2 (ja) 半導体不揮発性メモリ
KR101074231B1 (ko) 반도체 처리 장치
CN104572324A (zh) 固态储存装置及其控制方法
US20040047223A1 (en) Non-volatile semiconductor memory device for selectively re-checking word lines
CN116189744A (zh) 存储器件及其编程操作
JP2004272476A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法
CN111752854A (zh) 数据存储装置及其操作方法
CN103000224A (zh) 一种对存储器芯片进行擦除的方法
CN1482543A (zh) 数据处理器、半导体存储设备以及时钟频率的检测方法
JP2008269635A (ja) 半導体処理装置
CN118155695A (zh) 存储器及其测试方法、存储器系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070905

CF01 Termination of patent right due to non-payment of annual fee