CN107341075B - 掉电保护装置及电子设备 - Google Patents
掉电保护装置及电子设备 Download PDFInfo
- Publication number
- CN107341075B CN107341075B CN201710755546.1A CN201710755546A CN107341075B CN 107341075 B CN107341075 B CN 107341075B CN 201710755546 A CN201710755546 A CN 201710755546A CN 107341075 B CN107341075 B CN 107341075B
- Authority
- CN
- China
- Prior art keywords
- reset
- control circuit
- power
- circuit
- data read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 22
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000002265 prevention Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1446—Point-in-time backing up or restoration of persistent data
- G06F11/1456—Hardware arrangements for backup
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1446—Point-in-time backing up or restoration of persistent data
- G06F11/1458—Management of the backup or restore process
- G06F11/1469—Backup restoration techniques
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种掉电保护装置及电子设备，涉及集成电路和电路系统领域，通过对第一复位电路和第二复位电路分别设置对应的第一检测阈值和第二检测阈值，第一检测阈值小于第二检测阈值。第一复位电路用于对地址输入控制电路复位，第二复位电路用于对数据读写控制电路复位。在输入电源下电过程中，由于检测阈值的不同，第一复位电路的复位有效要落后于第二复位电路的复位有效，即地址输入控制电路的复位有效落后于数据读写控制电路的复位有效。本发明利用这个复位有效的先后顺序，在非易失性存储器擦写期间发生掉电时，可以保证掉电时非易失性存储器其地址输入的稳定性，进而提高非易失性存储器数据的可靠性。
Description
技术领域
本发明涉及集成电路和电路系统领域，尤其是涉及一种掉电保护装置及电子设备。
背景技术
NVM(Non-Volatile Memory，非易失性存储器)具有数据可改写、数据掉电保持、访问速度慢和单位成本低等特点，在集成电路和电路系统中一般作为主存使用。在集成电路中，NVM一般以嵌入式NVM方式和其他电路集成在同一个集成电路上。在其他电路系统中，NVM往往以分立器件的方式与系统连接。为了使数据可重复擦写和掉电后可保持，NVM采用了特殊的储值结构，在擦写时需要通过高压等手段改变储值结构的电特性，因此擦写时间较长(一次擦写可能长达数毫秒)，由于供电异常或应用场景的原因，容易发生在NVM擦写期间系统掉电的情况，从而影响NVM中数据的可靠性。因此在使用NVM的系统中必须进行NVM防掉电的处理。
NVM防掉电处理一般采用软硬结合的方式。即，软件在改写NVM某地址的数据时，首先对该地址的数据进行备份，备份完成后再对该地址的数据进行更新，更新完成后可以选择消除备份数据，与此同时，软件在NVM中开辟特殊区域存储目标地址与备份数据区的擦写等状态。系统每次上电时，首先检查NVM中存储的擦写状态是否符合预期，如果不符合预期，说明上次系统在改写NVM目标地址时发生了异常掉电，软件可以利用备份信息对目标地址的数据进行恢复，从而保证NVM中数据不存在非预期的情况。
在上述NVM防掉电机制中，核心是需要保证在NVM擦写期间掉电时，除了目标地址外，其他非预期地址的数据不被意外改写。在一些电路系统中，为了避免NVM掉电时非预期地址被改写，在系统中集成了一个备用电源，该电源检测到系统下电时，持续给NVM相关电路进行供电，保证系统下电时NVM的擦写操作可以完成。此种方式成本高昂、实现复杂。还有一些电路系统，为了避免NVM掉电时非预期地址被改写，采取将NVM接口信号下电时复位为特殊信号的方式，例如，下电时将NVM的读写逻辑信号复位成非读写状态，或将NVM的地址信号复位成一个特殊地址。一方面，在NVM下电时，因为NVM内部的高压状态在下电时仍会持续一段时间，控制NVM端口的读写信号变为非读写状态的过程比较缓慢，无法准确的确定具体在哪一时刻将读写信号变为非读写状态。另一方面，由于地址位数较多，将NVM地址信号复位成特殊地址的过程需要一段时间，在复位过程中可能出现与特殊地址只有部分相同的中间地址，进而导致地址复位过程出现混乱。并且，预留的特殊地址也有可能与系统中其他用户的访问发生冲突。
发明内容
有鉴于此，本发明的目的在于提供一种掉电保护装置及电子设备，以解决非易失性存储器擦写期间系统容易生掉电，从而影响非易失性存储器数据可靠性的技术问题。
第一方面，本发明实施例提供了一种非易失性存储器掉电保护装置，包括：第一复位电路、第二复位电路、地址输入控制电路和数据读写控制电路；
所述第一复位电路与外部的输入电源连接，用于检测输入电源下电过程中下降沿的第一电压值，当所述第一电压值小于第一检测阈值时，所述第一复位电路输出第一有效复位信号；
所述地址输入控制电路的复位端与所述第一复位电路连接，用于在接收到所述第一有效复位信号时，对自身复位，以使与所述地址输入控制电路的输出端连接的非易失性存储器停止写入地址信息；
所述第二复位电路与所述输入电源连接，用于检测输入电源下电过程中下降沿的第二电压值，当所述第二电压值小于第二检测阈值时，所述第二复位电路输出第二有效复位信号；
所述数据读写控制电路的复位端与所述第二复位电路连接，用于在接收到所述第二有效复位信号时，对自身复位，以使与所述数据读写控制电路的输出端连接的非易失性存储器停止读写数据；
其中，所述第一检测阈值小于所述第二检测阈值。
结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，所述第一复位电路，还用于当所述第一电压值大于第一检测阈值时，所述第一复位电路输出第一无效复位信号；
所述地址输入控制电路，还用于在接收到所述第一无效复位信号时，按照预设方式生成待写入所述非易失性存储器的地址信息。
结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述地址输入控制电路的输出端与所述非易失性存储器的地址输入端连接，用于将所述地址信息写入所述非易失性存储器。
结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，所述第二复位电路，还用于当所述第二电压值大于第二检测阈值时，所述第二复位电路输出第二无效复位信号；
所述数据读写控制电路，还用于在接收到所述第二无效复位信号时，按照预设方式生成数据读写信号。
结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，所述数据读写控制电路的输出端与所述非易失性存储器的数据读写输入端连接，用于向所述非易失性存储器发送所述数据读写信号，控制所述非易失性存储器进行数据读写。
结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，其中，所述数据读写信号至少包括：控制所述非易失性存储器读写的读写控制信号和/或包含待写入所述非易失性存储器的写入数据。
结合第一方面，本发明实施例提供了第一方面的第六种可能的实施方式，其中，所述地址输入端与所述数据读写输入端同步。
结合第一方面，本发明实施例提供了第一方面的第七种可能的实施方式，其中，所述第二复位电路还包括：使能端；
所述使能端分别与所述地址输入控制电路和所述数据读写控制电路连接，用于向所述地址输入控制电路和所述数据读写控制电路发送使能信号，以使所述地址输入控制电路和所述数据读写控制电路同时工作。
结合第一方面，本发明实施例提供了第一方面的第八种可能的实施方式，其中，所述第一检测阈值和所述第二检测阈值根据所述输入电源的上下电速度及所述非易失性存储器擦写下电时内部高压状态的持续时间确定。
第二方面，本发明实施例还提供一种电子设备，包括：非易失性存储器和如第一方面所述的掉电保护装置；
所述第一复位电路、第二复位电路、地址输入控制电路、数据读写控制电路和所述非易失性存储器集成在同一集成电路。
本发明实施例带来了以下有益效果：本发明提供的掉电保护装置及电子设备，将第一复位电路和第二复位电路同时与外部的输入电源连接，用于分别检测输入电源下电过程中下降沿的第一电压值和第二电压值。当第一电压值小于第一检测阈值时，第一复位电路输出第一有效复位信号，地址输入控制电路接收第一有效复位信号对自身复位；当所述第二电压值小于第二检测阈值时，所述第二复位电路输出第二有效复位信号，数据读写控制电路复位接收第二有效复位信号对自身复位。其中，第一检测阈值小于第二检测阈值。因此，在下电过程中，第一复位电路的复位有效落后于第二复位电路的复位有效，即地址输入控制电路的复位有效落后于数据读写控制电路的复位有效。利用这个复位有效的先后顺序，在非易失性存储器在数据读写过程中发生掉电时，可以保证非易失性存储器其地址输入的正确性及稳定性，提高非易失性存储器数据的可靠性。
本发明从硬件层面可显著提升非易失性存储器擦写下电时地址保持不变的能力，再结合软件层面的非易失性存储器防掉电处理，即可以利用备份信息对数据进行恢复，可以提升整个电路系统在非易失性存储器防掉电处理方面的能力。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的非易失性存储器掉电保护装置的结构示意图；
图2为本发明实施例提供的非易失性存储器掉电保护装置的安装示意图；
图3为本发明实施例提供的上下电过程第一复位电路和第二复位电路的复位示意图；
图4为本发明实施例提供的增加使能信号同步控制电路工作时间的示意图。
图标：100-掉电保护装置；101-第一复位电路；102-第二复位电路；103-地址输入控制电路；104-数据读写控制电路；200-输入电源；300-非易失性存储器。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，非易失性存储器擦写期间系统容易发生掉电的情况，从而影响非易失性存储器数据的可靠性，基于此，本发明实施例提供的一种掉电保护装置及电子设备，通过区分第一复位电路和第二复位电路各自对应的检测阈值，可以实现在非易失性存储器擦写期间掉电时，与第二复位电路连接的数据读写控制电路先复位，与第一复位电路连接的地址输入控制电路后复位，可以保证非易失性存储器擦写期间掉电时其地址输入的稳定性，进而提高非易失性存储器数据的可靠性。
为便于对本实施例进行理解，首先对本发明实施例所公开的一种非易失性存储器掉电保护装置进行详细介绍。
如图1和图2所示，在本发明的一个实施例中，一种掉电保护装置100，包括：第一复位电路101、第二复位电路102、地址输入控制电路103和数据读写控制电路104。
所述第一复位电路101和所述第二复位电路102用于对同一输入电源200进行检测，二者的检测阈值不同。其中，所述第一复位电路101对应的第一检测阈值小于所述第二复位电路102对应的第二检测阈值。
在实际应用中，所述第一检测阈值和所述第二检测阈值根据所述输入电源200的上下电速度及所述非易失性存储器300擦写下电时内部高压状态的持续时间确定。一般地，第一复位电路101可复用电路系统的上电复位电路，而不必增加新的复位电路，成本开销小，容易实施。这种情况下，第一复位电路101对应的第一检测阈值则由电路系统最小可工作的电源和上下电速度决定。第二复位电路102对应的第二检测阈值由输入电源200的上下电速度和非易失性存储器300擦写下电时内部高压状态的持续时间决定。在考察所处环境下输入电源200下电的典型速度的基础上，再结合所采用的非易失性存储器300擦写下电的高压持续时间，可以确定相应的第一检测阈值和第二检测阈值。
所述第一复位电路101与外部的输入电源200连接，用于检测输入电源200下电过程中下降沿的第一电压值，当所述第一电压值小于第一检测阈值时，所述第一复位电路101输出第一有效复位信号。
所述地址输入控制电路103的复位端与所述第一复位电路101连接，用于在接收到所述第一有效复位信号时，对自身复位，以使与所述地址输入控制电路103的输出端连接的非易失性存储器300停止写入地址信息。
具体的，非易失性存储器可以为闪存(Flash Memory)，也可以为电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)。
所述第二复位电路102与所述输入电源200连接，用于检测输入电源200下电过程中下降沿的第二电压值，当所述第二电压值小于第二检测阈值时，所述第二复位电路102输出第二有效复位信号。
所述数据读写控制电路104的复位端与所述第二复位电路102连接，用于在接收到所述第二有效复位信号时，对自身复位，以使与所述数据读写控制电路104的输出端连接的非易失性存储器300停止读写数据。
因此，在下电过程中，第一复位电路的复位有效落后于第二复位电路的复位有效，即地址输入控制电路的复位有效落后于数据读写控制电路的复位有效。利用这个复位有效的先后顺序，在非易失性存储器在数据读写过程中发生掉电时，可以保证非易失性存储器其地址输入的正确性及稳定性，提高非易失性存储器数据的可靠性。
在本发明的又一实施例中，所述第一复位电路101，还用于当所述第一电压值大于第一检测阈值时，所述第一复位电路101输出第一无效复位信号。
所述地址输入控制电路103，还用于在接收到所述第一无效复位信号时，按照预设方式生成待写入所述非易失性存储器300的地址信息。
具体的，第一无效复位信号可以使地址输入控制电路103在接收到该信号后没有被复位，地址输入控制电路103开始工作，生成所述地址信息。所述地址信息可以为32位的地址等。
所述地址输入控制电路103的输出端与所述非易失性存储器300的地址输入端连接，用于将所述地址信息写入所述非易失性存储器300。
在前述实施例的基础上，在本发明的又一实施例中，所述第二复位电路102，还用于当所述第二电压值大于第二检测阈值时，所述第二复位电路102输出第二无效复位信号。
所述数据读写控制电路104，还用于在接收到所述第二无效复位信号时，按照预设方式生成数据读写信号。
具体的，所述第二无效复位信号是指不能使数据读写控制电路104成功被复位的无效信号。由于数据读写控制电路没有被复位，数据读写控制电路可以开始工作，生成数据读写信号。
所谓预设方式，即按照非易失性存储器所要求的具体方式，例如信号的组合、信号的时序等要求。不同厂家供应的非易失性存储器要求的方式可能不同。
所述数据读写控制电路104的输出端与所述非易失性存储器300的数据读写输入端连接，用于向所述非易失性存储器300发送所述数据读写信号，控制所述非易失性存储器300进行数据读写。
具体的，所述数据读写信号至少包括：控制所述非易失性存储器300读写的读写控制信号和/或包含待写入所述非易失性存储器300的写入数据。一般地，读写控制信号包括的信号种类较多，例如，可能包括片选、读写选择、擦/写控制、输出使能，及其他控制信号等等。
图3示出了在输入电源200的一次完整的上下电过程中第一复位电路101和第二复位电路102输出的复位之间的关系。
如图3所示，由于第一检测阈值小于第二检测阈值，因此在输入电源200上电过程中，第一复位电路101的复位无效领先于第二电路的复位无效。
而在输入电源200下电过程中，第一复位电路101的复位有效要落后于第二复位电路102的复位有效。由于第一复位电路101用于复位地址输入控制电路103，第二复位用于复位数据读写控制电路104。因此，在输入电源200下电过程中，数据读写控制电路104会先被复位，地址输入控制电路103会在数据读写控制电路104复位后保持一段时间再复位。利用这个复位有效的先后顺序，可以保证在非易失性存储器擦写发生掉电时，可以保证掉电时非易失性存储器其地址输入的稳定性，进而提高非易失性存储器数据的可靠性。
图3示意了由复位有效—复位无效—复位有效的转换次序。上电时，第一复位电路101优先复位无效，与第一复位电路101连接的地址输入控制电路103可以开始工作，此后当第二复位电路102复位无效时，与第二复位电路102连接的数据读写控制电路104可以开始工作；下电时，由于第二复位电路102优先复位有效，数据读写控制电路104会先被复位，停止向非易失性存储器300读写数据，此后当第一复位电路101复位有效时，地址输入控制电路103会被复位，停止向非易失性存储器300写入地址信息。
在本发明的又一实施中，所述第二复位电路102还包括：使能端。
所述使能端分别与所述地址输入控制电路103和所述数据读写控制电路104连接，用于向所述地址输入控制电路103和所述数据读写控制电路104发送使能信号，以使所述地址输入控制电路103和所述数据读写控制电路104同时工作。
在实际应用中，在输入电源200上电时，一般需要非易失性存储器300的所有输入逻辑同时开始工作。因此，可以利用第二复位电路102设置一个使能端，用于协调输入电源200上电时掉电保护装置100中控制电路的工作情况。并且，所述非易失性存储器300的地址输入端与所述数据读写输入端同步，这样可以保证地址信息写入和数据读写同步。
图4为本发明实施例提供的增加使能信号同步控制电路工作时间的示意图。
如图4所示，增加受第二复位电路102控制的使能信号后，在输入电源200上电时，地址输入控制电路103和数据读写控制电路104同时开始工作；仅在输入电源200下电时，地址输入控制电路103对非易性存储器的地址信息写入要在数据读写控制电路104复位后仍可持续一段时间，从而确保下电过程中非易失性存储器300的地址信息写入的稳定性。
在本发明的实施例中，也可以根据应用环境需要对第一复位电路101和第二复位电路102的输出进行必要的延时、迟滞等处理，只要满足本发明的电路要求，则不影响其非易失性存储器300的掉电保护能力。
在本发明的又一实施中，还提供一种电子设备，包括：非易失性存储器300和如上述实施例所述的掉电保护装置100。
所述第一复位电路101、第二复位电路102、地址输入控制电路103、数据读写控制电路104和所述非易失性存储器300集成在同一集成电路。
本发明提出的掉电保护装置100，实施代价小，应用简便。根据应用场景的需要，该装置既可以和电源、非易失性存储器300等集成在同一集成电路中，也可以与电路系统其他分立元件集成在电路系统中。
本发明提供的一种掉电保护装置及电子设备，通过区分第一复位电路101和第二复位电路102各自对应的检测阈值，可以实现在非易失性存储器300擦写期间掉电时，用于输出数据读写信号的数据读写控制电路104先复位，用于输出地址信息的地址输入控制电路103最后复位，也就是保证非易失性存储器300擦写掉电的过程中地址信息输入的稳定性，进而提高非易失性存储器300数据的可靠性。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读写存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种掉电保护装置，其特征在于，包括：第一复位电路(101)、第二复位电路(102)、地址输入控制电路(103)和数据读写控制电路(104)；
所述第一复位电路(101)与外部的输入电源(200)连接，用于检测输入电源(200)下电过程中下降沿的第一电压值，当所述第一电压值小于第一检测阈值时，所述第一复位电路(101)输出第一有效复位信号；
所述地址输入控制电路(103)的复位端与所述第一复位电路(101)连接，用于在接收到所述第一有效复位信号时，对自身复位，以使与所述地址输入控制电路(103)的输出端连接的非易失性存储器(300)停止写入地址信息；
所述第二复位电路(102)与所述输入电源(200)连接，用于检测输入电源(200)下电过程中下降沿的第二电压值，当所述第二电压值小于第二检测阈值时，所述第二复位电路(102)输出第二有效复位信号；
所述数据读写控制电路(104)的复位端与所述第二复位电路(102)连接，用于在接收到所述第二有效复位信号时，对自身复位，以使与所述数据读写控制电路(104)的输出端连接的非易失性存储器(300)停止读写数据；
其中，所述第一检测阈值小于所述第二检测阈值。
2.根据权利要求1所述的掉电保护装置，其特征在于，所述第一复位电路(101)，还用于当所述第一电压值大于第一检测阈值时，所述第一复位电路(101)输出第一无效复位信号；
所述地址输入控制电路(103)，还用于在接收到所述第一无效复位信号时，按照预设方式生成待写入所述非易失性存储器(300)的地址信息。
3.根据权利要求2所述的掉电保护装置，其特征在于，所述地址输入控制电路(103)的输出端与所述非易失性存储器(300)的地址输入端连接，用于将所述地址信息写入所述非易失性存储器(300)。
4.根据权利要求3所述的掉电保护装置，其特征在于，所述第二复位电路(102)，还用于当所述第二电压值大于第二检测阈值时，所述第二复位电路(102)输出第二无效复位信号；
所述数据读写控制电路(104)，还用于在接收到所述第二无效复位信号时，按照预设方式生成数据读写信号。
5.根据权利要求4所述的掉电保护装置，其特征在于，所述数据读写控制电路(104)的输出端与所述非易失性存储器(300)的数据读写输入端连接，用于向所述非易失性存储器(300)发送所述数据读写信号，控制所述非易失性存储器(300)进行数据读写。
6.根据权利要求5所述的掉电保护装置，其特征在于，所述数据读写信号至少包括：控制所述非易失性存储器(300)读写的读写控制信号和/或包含待写入所述非易失性存储器(300)的写入数据。
7.根据权利要求6所述的掉电保护装置，其特征在于，所述地址输入端与所述数据读写输入端同步。
8.根据权利要求7所述的掉电保护装置，其特征在于，所述第二复位电路(102)还包括：使能端；
所述使能端分别与所述地址输入控制电路(103)和所述数据读写控制电路(104)连接，用于向所述地址输入控制电路(103)和所述数据读写控制电路(104)发送使能信号，以使所述地址输入控制电路(103)和所述数据读写控制电路(104)同时工作。
9.根据权利要求8所述的掉电保护装置，其特征在于，所述第一检测阈值和所述第二检测阈值根据所述输入电源(200)的上下电速度及所述非易失性存储器(300)擦写下电时内部高压状态的持续时间确定。
10.一种电子设备，其特征在于，包括：非易失性存储器(300)和如权利要求1-9任一项所述的掉电保护装置；
所述第一复位电路(101)、第二复位电路(102)、地址输入控制电路(103)、数据读写控制电路(104)和所述非易失性存储器(300)集成在同一集成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710755546.1A CN107341075B (zh) | 2017-08-28 | 2017-08-28 | 掉电保护装置及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710755546.1A CN107341075B (zh) | 2017-08-28 | 2017-08-28 | 掉电保护装置及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107341075A CN107341075A (zh) | 2017-11-10 |
| CN107341075B true CN107341075B (zh) | 2023-12-15 |
Family
ID=60215494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710755546.1A Active CN107341075B (zh) | 2017-08-28 | 2017-08-28 | 掉电保护装置及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107341075B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111078486B (zh) * | 2019-12-11 | 2022-05-24 | 成都华大九天科技有限公司 | 一种在fpga中模拟储存器掉电的方法 |
| CN111857307B (zh) * | 2020-07-30 | 2022-04-01 | 南京英锐创电子科技有限公司 | 电源复位电路的控制装置、控制系统及控制方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6119211A (en) * | 1996-08-26 | 2000-09-12 | Nec Corporation | Circuit for controlling writing data into memory and allowing concurrent reset generation and writing data operation |
| CN1534481A (zh) * | 2003-03-26 | 2004-10-06 | 三洋电机株式会社 | 误写入防止电路及包含该误写入防止电路的半导体器件 |
| CN101751996A (zh) * | 2008-12-08 | 2010-06-23 | 富士通株式会社 | 非易失性存储器 |
| CN103095265A (zh) * | 2012-11-13 | 2013-05-08 | 长沙景嘉微电子股份有限公司 | 一种上电和掉电自动复位检测电路 |
| CN103345189A (zh) * | 2013-07-29 | 2013-10-09 | 浙江中控技术股份有限公司 | 一种控制器和一种掉电保护方法 |
| CN103455118A (zh) * | 2012-05-03 | 2013-12-18 | 德克萨斯仪器股份有限公司 | 复位电路中快速供电斜坡的检测 |
| CN103594113A (zh) * | 2013-11-13 | 2014-02-19 | 无锡普雅半导体有限公司 | 一种防止存储器芯片内部存储单元上下电被改写电路结构 |
| CN104007800A (zh) * | 2013-02-27 | 2014-08-27 | 联想(北京)有限公司 | 一种复位电路、电子设备及复位方法 |
| CN104601152A (zh) * | 2015-02-15 | 2015-05-06 | 珠海市一微半导体有限公司 | 一种上电复位、掉电复位电路 |
| CN205229962U (zh) * | 2015-12-04 | 2016-05-11 | 深圳Tcl数字技术有限公司 | 复位电路和电子设备 |
| CN105759928A (zh) * | 2016-02-03 | 2016-07-13 | 浪潮(北京)电子信息产业有限公司 | 一种应用于高速协议处理器芯片的上电复位电路 |
| CN105807885A (zh) * | 2014-12-31 | 2016-07-27 | 施耐德电气工业公司 | 一种掉电保护方法及装置 |
| CN106557438A (zh) * | 2015-09-30 | 2017-04-05 | 中兴通讯股份有限公司 | 一种掉电保护的方法、装置和电子设备 |
| CN106847318A (zh) * | 2017-01-24 | 2017-06-13 | 上海麦歌恩微电子股份有限公司 | 基于电容的非易失性存储器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6516630B2 (ja) * | 2015-08-26 | 2019-05-22 | キヤノン株式会社 | メモリ制御回路及びその制御方法 |
-
2017
- 2017-08-28 CN CN201710755546.1A patent/CN107341075B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6119211A (en) * | 1996-08-26 | 2000-09-12 | Nec Corporation | Circuit for controlling writing data into memory and allowing concurrent reset generation and writing data operation |
| CN1534481A (zh) * | 2003-03-26 | 2004-10-06 | 三洋电机株式会社 | 误写入防止电路及包含该误写入防止电路的半导体器件 |
| CN101751996A (zh) * | 2008-12-08 | 2010-06-23 | 富士通株式会社 | 非易失性存储器 |
| CN103455118A (zh) * | 2012-05-03 | 2013-12-18 | 德克萨斯仪器股份有限公司 | 复位电路中快速供电斜坡的检测 |
| CN103095265A (zh) * | 2012-11-13 | 2013-05-08 | 长沙景嘉微电子股份有限公司 | 一种上电和掉电自动复位检测电路 |
| CN104007800A (zh) * | 2013-02-27 | 2014-08-27 | 联想(北京)有限公司 | 一种复位电路、电子设备及复位方法 |
| CN103345189A (zh) * | 2013-07-29 | 2013-10-09 | 浙江中控技术股份有限公司 | 一种控制器和一种掉电保护方法 |
| CN103594113A (zh) * | 2013-11-13 | 2014-02-19 | 无锡普雅半导体有限公司 | 一种防止存储器芯片内部存储单元上下电被改写电路结构 |
| CN105807885A (zh) * | 2014-12-31 | 2016-07-27 | 施耐德电气工业公司 | 一种掉电保护方法及装置 |
| CN104601152A (zh) * | 2015-02-15 | 2015-05-06 | 珠海市一微半导体有限公司 | 一种上电复位、掉电复位电路 |
| CN106557438A (zh) * | 2015-09-30 | 2017-04-05 | 中兴通讯股份有限公司 | 一种掉电保护的方法、装置和电子设备 |
| CN205229962U (zh) * | 2015-12-04 | 2016-05-11 | 深圳Tcl数字技术有限公司 | 复位电路和电子设备 |
| CN105759928A (zh) * | 2016-02-03 | 2016-07-13 | 浪潮(北京)电子信息产业有限公司 | 一种应用于高速协议处理器芯片的上电复位电路 |
| CN106847318A (zh) * | 2017-01-24 | 2017-06-13 | 上海麦歌恩微电子股份有限公司 | 基于电容的非易失性存储器 |
Non-Patent Citations (1)
| Title |
|---|
| 一种具有掉电数据保持功能的触发器设计;张怡云等;《微电子学与计算机》;第29卷(第7期);第4-7页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107341075A (zh) | 2017-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8452913B2 (en) | Semiconductor memory device and method of processing data for erase operation of semiconductor memory device | |
| US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
| US8402204B2 (en) | Methods for measuring usable lifespan and replacing an in-system programming code of a memory device, and data storage system using the same | |
| CN107239411B (zh) | 一种车载控制器内存管理方法及系统 | |
| US9778880B2 (en) | Memory control circuit unit, data transmitting method and memory storage device | |
| CN107341075B (zh) | 掉电保护装置及电子设备 | |
| US10509565B2 (en) | Apparatuses, methods, and computer-readable non-transitory recording mediums for erasure in data processing | |
| TW201939283A (zh) | 主機記憶體緩衝區配置方法、記憶體儲存裝置與記憶體控制電路單元 | |
| US20080140920A1 (en) | Microcomputer for flash memory rewriting | |
| TWI796260B (zh) | 主機裝置 | |
| US9575535B2 (en) | Integrated circuit and operation method thereof | |
| JP2009176147A (ja) | 電子機器および電子機器のメモリアクセス許可判別方法 | |
| US20110110173A1 (en) | Signal generating circuit and related storage apparatus | |
| CN207473585U (zh) | 掉电保护装置及电子设备 | |
| US6813191B2 (en) | Microcomputer with nonvolatile memory protected against false erasing or writing | |
| CN109558274B (zh) | 一种信息处理方法、装置及计算机可读存储介质 | |
| CN110297595B (zh) | 主机存储器缓冲区配置方法、储存装置与控制电路单元 | |
| US8897093B2 (en) | Controlling method of connector, connector, and memory storage device | |
| US20070274302A1 (en) | Data Storage Device, Memory Managing Method, and Program | |
| CN106569861B (zh) | 芯片iap数据更新控制方法及系统 | |
| US20050068842A1 (en) | Electronic device, nonvolatile memory and method of overwriting data in nonvolatile memory | |
| JP4655244B2 (ja) | 最初の有効なコマンドに基づくコンフィギュレーションの終了 | |
| US20090240901A1 (en) | Information processing apparatus, storage control device and control method | |
| US20170010827A1 (en) | File system of controller | |
| CN113835512B (zh) | 存储器存储装置的电源控制方法与存储器存储系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220811 Address after: Room 1302-2, 13th Floor, Building 1, No. 1 Shangdi Information Road, Haidian District, Beijing 100089 Applicant after: Beijing Shitong lingxun Technology Co.,Ltd. Address before: 100085 203-06, 2nd floor, 39 Xierqi street, Haidian District, Beijing Applicant before: BEIJING RT-HITECH MICROELECTRONIC TECHNOLOGY CO.,LTD. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |