CN106557438A - 一种掉电保护的方法、装置和电子设备 - Google Patents

Abstract

本发明实施例提供一种掉电保护的方法、装置和电子设备，电子设备包括现场可编程门阵列单元FPGA，方法包括：监测电源输出的电信号，当所述电信号的波动处于阈值范围内时输出的掉电指示信号是第一指示信号，当电信号的波动超过所述阈值范围时输出的掉电指示信号是第二指示信号；当出现第二指示信号时，将与处理器单元同步的数据和当前系统时间写入非易失性闪存Flash，用于所述电子设备下一次上电后加载。掉电后在处理器单元外部执行数据的存储，减少了掉电后处理器单元和操作系统的操作，节省电量且能够即时存储数据。

Description

一种掉电保护的方法、装置和电子设备

技术领域

本发明涉及电子设备掉电技术，特别是指一种掉电保护的方法、装置和电子设备。

背景技术

掉电保护的目的是在系统失去供电的情况下，采用一种机制来保证系统运行状态的确定性和记录数据的完整性；当系统恢复供电后，能够及时恢复系统的现场数据，避免系统产生混乱。

现有技术一般采用备用电源和电池续电来应对电源意外掉电。理想情况下，采用备用电源能够实现主、备电源之间的无缝切换，是一种比较安全的应对措施，但是额外的备用电源增加了成本；采用电池续电能够保证在电池续航时间内完整地保存数据，但是电池的寿命有限，同样面临着增加成本的问题。

现有采用纯软件方式进行掉电保护的技术存在如下问题：当检测到掉电时，触发中断，将运行数据写入非易失性存储器。当软件系统较复杂，特别是引入了操作系统，采用基于文件读写的方式操作数据，数据量一般比较大，进行数据的保护操作耗时较长，对供电电源要求较高，储能电容显然不再合适，因此基于纯软件方式进行掉电保护已经不再可靠。

发明内容

本发明要解决的技术问题是提供一种掉电保护的方法、装置和电子设备，用于解决现有技术中基于纯软件方式进行掉电保护已经不再可靠的缺陷。

为解决上述技术问题，本发明的实施例提供一种掉电保护的方法，应用于电子设备，所述电子设备包括现场可编程门阵列单元FPGA，方法包括：监测电源输出的电信号，当所述电信号的波动处于阈值范围内时输出的掉电指示信号是第一指示信号，当电信号的波动超过所述阈值范围时输出的掉电指示信号是第二指示信号；当出现第二指示信号时，将与处理器单元同步的数据和当前系统时间写入非易失性闪存Flash，用于所述电子设备下一次上电后加载。

所述的方法中，当所述电信号的波动处于阈值范围内时输出的掉电指示信号是第一指示信号，当电信号的波动超过所述阈值范围时输出的掉电指示信号是第二指示信号包括：采用电压作为所述电信号，当电压的波动在阈值范围内时，掉电指示信号是高电平，当电压波动超过阈值范围时，掉电指示信号是低电平。

所述的方法中，电信号的波动超过所述阈值范围具体是指电源输出的电信号向下波动超过所述阈值范围的下限阈值。

所述的方法中，将与处理器单元同步的数据和当前系统时间写入非易失性闪存Flash包括：由处理器单元将系统软件运行时产生且需要保护的状态数据、运算数据和内存数据均写入FPGA内部寄存器或者内部随机存储器；以及，由处理器单元将当前系统时间写入FPGA内部寄存器，FPGA启动内部系统计时，等待电源发生掉电；电源发生掉电之后，由储能电容对FPGA供电，由FPGA在系统掉电后将所述状态数据、运算数据、内存数据和掉电时系统时间写入FPGA内置的非易失性闪存Flash。

所述的方法中，当出现第二指示信号时还包括：电源未实际掉电，且电子设备的软件的工作未受影响，则由处理器单元控制FPGA擦除非易失性闪存中的相应地址，再次等待电源发生掉电。

所述的方法中，还包括：在电子设备启动后，FPGA将上次掉电后保存在所述非易失性闪存中的被保护数据读入FPGA内部寄存器或者内部随机存储器，再由处理器单元通过数据读取通道读取FPGA的内部寄存器或者内部随机存储器，恢复所述数据；

通过数据读取通道读取数据完毕，FPGA将非易失性闪存的与所述数据对应的地址空间擦除。

一种掉电保护的装置，应用于电子设备，包括：电压监测单元，用于监测电源输出的电信号，当所述电信号的波动处于阈值范围内时输出的掉电指示信号是第一指示信号，当电信号的波动超过所述阈值范围时输出的掉电指示信号是第二指示信号；现场可编程门阵列单元，用于当出现第二指示信号时，将与处理器单元同步的数据和当前系统时间写入非易失性闪存Flash，用于所述电子设备下一次上电后加载。

所述的装置中，电压监测单元包括：掉电指示模块，用于采用电压作为所述电信号，当电压的波动在阈值范围内时，掉电指示信号是高电平，当电压波动超过阈值范围时，掉电指示信号是低电平。

所述的装置中，还包括：处理器单元，用于将系统软件运行时产生的被保护数据均写入FPGA内部寄存器或者内部随机存储器；以及，将当前系统时间写入FPGA内部寄存器，FPGA启动内部系统计时，等待电源发生掉电；储能电容，用于在电源发生掉电之后，对FPGA供电，由FPGA在系统掉电后将所述状态数据、运算数据、内存数据和掉电时系统时间写入非易失性闪存Flash。

所述的装置中，还包括：处理器单元，用于当出现第二指示信号时，若电源未实际掉电，且电子设备的软件的工作未受影响，则控制现场可编程门阵列单元FPGA擦除非易失性闪存中的相应地址，再次等待电源发生掉电。

所述的装置中，现场可编程门阵列单元，还用于在电子设备启动后，FPGA将上次掉电后保存在所述非易失性闪存中的被保护数据读入FPGA内部寄存器或者内部随机存储器，再由处理器单元通过数据读取通道读取FPGA的内部寄存器或者内部随机存储器，恢复所述数据；

通过数据读取通道读取数据完毕，FPGA将Flash的与所述数据对应的地址空间擦除。

一种电子设备，包括一种掉电保护的装置。

本发明的上述技术方案的有益效果如下：掉电后在处理器单元外部执行数据的存储，减少了掉电后处理器单元和操作系统的操作，较纯软件保护方法更快速，能够保证在电源意外掉电的环境下将数据安全地记录下来，节省电量且能够即时存储数据。

附图说明

图1表示一种掉电保护的方法的流程示意图；

图2表示电子设备在发生掉电之前以及掉电后的工作过程示意图；

图3表示电子设备上电之后的工作流程示意图；

图4表示一种掉电保护的装置及电子设备的结构示意图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明实施例提供一种掉电保护的方法，应用于电子设备，如图1所示，所述电子设备包括现场可编程门阵列(FPGA，Field-Programmable Gate Array)，方法包括：

步骤1，监测电源输出的电信号，当所述电信号的波动处于阈值范围内时输出的掉电指示信号是第一指示信号，当电信号的波动超过所述阈值范围时输出的掉电指示信号是第二指示信号；

步骤2，当出现第二指示信号时，将与处理器单元同步的数据和当前系统时间写入非易失性闪存Flash，用于所述电子设备下一次上电后加载。

应用所提供的技术方案，掉电后在CPU外部执行数据的存储，数据预先备份在FPGA的内部寄存器或者内部随机存储器中，FPGA直接将数据写入内置FLash，较纯软件方法更快速地实现数据的存储；不需要CPU及操作系统的干预，掉电后储能电容只需对FPGA供电，节省电量，对电容容量要求低；能够保证在电源意外掉电的环境下将重要数据安全地记录下来，而且实现成本低。软件指CPU运行的系统软件，一般指操作系统(OS)。

FPGA及FPGA的存储子系统(非易失性Flash)用来存储和回送被保护的数据。FPGA选用XILINX的Spartan-3AN系列FPGA，其内部自带内部寄存器或者内部随机存储器，以及非易失性Flash，非易失性Flash的存储空间达11Mb，有充足的空间存储被保护的数据。选用这种内置Flash的FPGA不但节约了成本、减小PCB布板面积，而且比采用两块分立器件减少了电能消耗，这对掉电后依靠储能电容供电来说尤为重要。

FPGA内部的Flash作为一种非易失性存储器，可以对最小单位一页(256Bytes)的地址空间进行擦除和再编程。在对存储空间进行编程之前需要进行擦除操作，相对于写入操作来说，擦除操作耗时较长。以Spartan-3AN系列FPGA内置的Flash为例，写入一页耗时4～6毫秒，擦除一页耗时约32～35毫秒。本发明实施例采用预先擦除的方式，由CPU控制FPGA来实现预先擦除，保证在掉电之后FPGA只需要进行写入操作。当电源电压的波动超过阈值时，FPGA收到的掉电指示信号为低电平，启动Flash写入操作。

在一个优选实施例中，当所述电信号的波动处于阈值范围内时输出的掉电指示信号是第一指示信号，当电信号的波动超过所述阈值范围时输出的掉电指示信号是第二指示信号包括：

采用电压作为所述电信号，当电压的波动在阈值范围内时，掉电指示信号输出高电平作为第一指示信号，当电压波动超过阈值范围时，掉电指示信号输出低电平作为第二指示信号。所述阈值范围存在一个上限阈值和一个下限阈值。

在一个优选实施例中，电信号的波动超过阈值范围具体是指电信号向下波动超过所述阈值范围的下限阈值。

FPGA将通过数据备份通道写入其内部寄存器或者内部随机存储器的被保护数据和内部系统时间写入非易失性闪存(Flash)。在一个优选实施例中，将与处理器单元同步的数据和当前系统时间写入非易失性闪存Flash包括：

由处理器单元将系统软件运行时产生的被保护数据均写入FPGA内部寄存器或者内部随机存储器；

以及，由处理器单元将当前系统时间写入FPGA内部寄存器，FPGA启动内部系统计时，等待电源发生掉电；

电源发生掉电之后，由储能电容对FPGA供电，由FPGA在系统掉电后将所述状态数据、运算数据、内存数据和掉电时系统时间写入非易失性闪存Flash。

状态数据、运算数据和内存数据均是所述被保护数据。

电源掉电之后，在FPGA写数据期间由储能电容对FPGA供电，FPGA捕捉到掉电指示信号为低电平，将所述通过数据备份通道写入其内部寄存器或者内部随机存储器的被保护数据和内部系统时间一同写入Flash。

在一个优选实施例中，当出现第二指示信号时还包括：电源未实际掉电，且电子设备的软件的工作未受影响，则由处理器单元控制FPGA擦除Flash中的相应地址，再次等待电源发生掉电。这一过程中，掉电指示信号为低电平，但实际电源并未掉电，电子设备的操作系统仍然正常运行，则CPU控制FPGA擦除Flash中的相应地址，再次等待电源发生掉电。

在一个优选实施例中，还包括：

在电子设备启动后，FPGA将上次掉电后保存在所述Flash中的状态数据、运算数据和内存数据读入FPGA内部寄存器或者内部随机存储器，再由处理器单元通过数据读取通道读取FPGA的内部寄存器或者内部随机存储器，恢复所述数据；

通过数据读取通道读取数据完毕，FPGA将Flash的与所述数据对应的地址空间擦除。

本发明提出了一种基于内置Flash的FPGA实现掉电保护数据的实现方法，能够在电源掉电后的数十毫秒之内，将掉电时的当前系统时间、被保护数据写入FPGA内置的Flash中，电子设备再次上电时，FPGA读取Flash中的数据，再由CPU回读FPGA数据，达到重要数据在断电时得到安全保存的目的。

如图2所示，电子设备在掉电之前以及发生掉电时的工作过程：

步骤201，对电源输出的电信号所产生的波动进行监控，一般是采用电压作为所述电信号；

步骤202，判断电压的波动是否超过阈值范围，当电压的波动超过阈值时，转步骤203，否则转步骤201；

步骤203，FPGA收到掉电指示信号为低，表示电压的波动超过阈值，将与处理器单元CPU同步的数据和当前时间写入Flash；

步骤204，判断电源是否实际上确实掉电了，是则转步骤206，否则转步骤205；

步骤205，电源波动超过阈值，但是实际上，电源可能并未掉电，系统软件并未停止工作；为防止此类误操作，CPU控制FPGA重新擦除内置的Flash；转步骤201。

步骤206，电源系统确实掉电了，再次上电时执行电子设备系统上电的工作流程。

如图3所示，电子设备上电之后的工作流程包括：

步骤301，电子设备上电启动，FPGA就绪后读取内置Flash中的被保护数据到FPGA的内部寄存器或者内部随机存储器；

步骤302，处理器单元CPU通过数据读取通道读取FPGA的内部寄存器或者内部随机存储器，获取上次掉电时保存的被保护数据；包括：

步骤303，CPU完成了读取被保护数据，以及控制FPGA擦除Flash该地址区域的数据。

之后的步骤，就是电子设备在正常工作状态下，为下一次可能发生的掉电事件进行前期准备。

步骤304，为保证被保护数据的实时性和准确性，在正常工作状态下，由处理器单元将当前系统时间写入FPGA，FPGA启动内部计时，采用高精度的晶振保证FPGA内部系统时间与真实系统时间保持较小的误差；

同理，掉电时将掉电时间和被保护数据一起写入Flash：电源掉电导致处理器单元瞬间停止工作，外部系统时间丢失，FPGA将内部系统时间写入Flash。

步骤305，FPGA收到CPU下发的系统时间后开始启动计时，采用精确计时保证与系统时间同步；

步骤306，CPU在运行时将需要保护的数据通过数据备份通道写入FPGA内部寄存器或者内部随机存储器，保证重要数据在FPGA中实时备份，这包括：

处理器单元将系统软件运行时产生且需要保护的状态数据、运算数据和内存数据均写入FPGA内部寄存器或者内部随机存储器；

以及，处理器单元将当前系统时间写入FPGA内部寄存器，FPGA启动内部系统计时，等待电源发生掉电。电源发生掉电之后，由储能电容对FPGA供电，由FPGA在系统掉电后将所述状态数据、运算数据、内存数据和掉电时系统时间写入非易失性闪存Flash。

步骤307，电子设备准备就绪，等待电源再次发生掉电。

本发明实施例还提供了一种掉电保护的装置，应用于电子设备，如图4所示，包括：电源单元、电压监测单元、处理器单元、现场可编程门阵列单元；

电压监测单元，用于监测电源输出的电信号，当所述电信号的波动处于阈值范围内时输出的掉电指示信号是第一指示信号，当电信号的波动超过所述阈值范围时输出的掉电指示信号是第二指示信号；

现场可编程门阵列单元，用于当出现第二指示信号时，将与处理器单元同步的数据和当前系统时间写入非易失性闪存Flash，用于所述电子设备下一次上电后加载。

应用所提供的技术，掉电后在CPU外部执行数据的存储，数据预先备份在FPGA的内部寄存器或者内部随机存储器中，FPGA直接将数据写入内置FLash，较纯软件方法更快速地实现数据的存储；不需要CPU及操作系统的干预，掉电后储能电容只需对FPGA供电，节省电量，对电容容量要求低；能够保证在电源意外掉电的环境下将重要数据安全地记录下来，而且实现成本低。

处理器单元具体可以是中央处理器(CPU，Central Processing Unit)。

电源单元，为整个电子设备供电，输入为市电或工业用电，经过直流稳压电源，转换为直流电压输出。电源单元可能受到外界干扰导致电源波动，或者遭受意外断电。

电压检测单元，由模拟电路实现，用于为电源单元输出电压的波动范围进行监测，并给出掉电指示信号。当电压波动在正常的阈值范围内时，输出的掉电指示信号是高电平，当电压波动超过阈值-主要指向下波动超过阈值，掉电指示信号是低电平。

FPGA，包含存储子系统，用于存储和回送被保护数据。FPGA选用XILINX的Spartan-3AN系列FPGA，其内部自带非易失性Flash，容量多达11Mb，有充足的空间来存储被保护数据。选用这种内置Flash的FPGA不但节约了成本、减小PCB布板面积，而且比采用两块分立器件减少了电能消耗，这对掉电后依靠储能电容供电来说尤为重要。

存储子系统是Flash，Flash作为一种非易失性存储器，可以对最小单位一页(256Bytes)的地址空间进行擦除和再编程。在对存储空间进行编程之前需要进行擦除操作。相对于写入操作来说，擦除操作耗时较长。以Spartan-3AN内置Flash为例，擦除一页耗时约32～35毫秒，写一页耗时4～6毫秒。本发明采用预先擦除的方式，保证在掉电之后FPGA只需要对已擦除的地址进行写入操作，由处理器单元控制FPGA来实现预先擦除。当电源波动超过阈值，FPGA收到掉电指示信号为低电平，启动Flash写操作。

在一个优选实施例中，电压监测单元包括：

掉电指示模块，用于采用电压作为所述电信号，当电压的波动在阈值范围内时，掉电指示信号是高电平，当电压波动超过阈值范围时，掉电指示信号是低电平。

在一个优选实施例中，还包括：

处理器单元，用于将系统软件运行时产生且需要保护的状态数据、运算数据和内存数据均写入FPGA内部寄存器或者内部随机存储器；

以及，将当前系统时间写入FPGA内部寄存器，FPGA启动内部系统计时，等待电源发生掉电；

储能电容，用于在电源发生掉电之后，对FPGA供电，由FPGA在系统掉电后将所述状态数据、运算数据、内存数据和掉电时系统时间写入非易失性闪存Flash。

在一个优选实施例中，还包括：

处理器单元，用于当出现第二指示信号时，若电源未实际掉电，且电子设备的系统软件的工作未受影响，则控制现场可编程门阵列单元FPGA擦除Flash中的相应地址，再次等待电源发生掉电。

电源单元，输出电压VO高于FPGA正常工作电压下限值VL，低于上限值VH，阈值设置在电源输出电压VO和FPGA正常工作的电压下限电压VL之间。这样当系统掉电时，储能电容能够以高于FPGA正常工作所需的最小电压开始供电。阈值与储能电容的容量需要达到一种平衡，保证既不会因为阈值设置过高引起误操作，也不会因为储能电容过大增加成本和布板面积。

在一个优选实施例中，现场可编程门阵列单元，还用于在电子设备启动后，FPGA将上次掉电后保存在所述Flash中的状态数据、运算数据和内存数据读入FPGA内部寄存器或者内部随机存储器，再由处理器单元通过数据读取通道读取FPGA的内部寄存器或者内部随机存储器，恢复所述数据；

通过数据读取通道读取数据完毕，FPGA将Flash的与所述数据对应的地址空间擦除。

本发明实施例还提供了一种电子设备，包括掉电保护的装置，如图4所示，掉电保护的装置包括：电源单元、电压监测单元、处理器单元、现场可编程门阵列单元；

电压监测单元，用于监测电源输出的电信号，当所述电信号的波动处于阈值范围内时输出的掉电指示信号是第一指示信号，当电信号的波动超过所述阈值范围时输出的掉电指示信号是第二指示信号；

现场可编程门阵列单元，用于当出现第二指示信号时，将与处理器单元同步的数据和当前系统时间写入非易失性闪存Flash，用于所述电子设备下一次上电后加载。

采用本方案之后的优势是：掉电后在处理器单元外部执行数据的存储，减少了掉电后处理器单元和操作系统的操作，较纯软件保护方法更快速，能够保证在电源意外掉电的环境下将数据安全地记录下来，节省电量且能够即时存储数据。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种掉电保护的方法，应用于电子设备，所述电子设备包括现场可编程门阵列单元FPGA，其特征在于，方法包括：

监测电源输出的电信号，当所述电信号的波动处于阈值范围内时输出的掉电指示信号是第一指示信号，当电信号的波动超过所述阈值范围时输出的掉电指示信号是第二指示信号；

当出现第二指示信号时，将与处理器单元同步的数据和当前系统时间写入非易失性闪存Flash，用于所述电子设备下一次上电后加载。

2.根据权利要求1所述的方法，其特征在于，当所述电信号的波动处于阈值范围内时输出的掉电指示信号是第一指示信号，当电信号的波动超过所述阈值范围时输出的掉电指示信号是第二指示信号包括：

采用电压作为所述电信号，当电压的波动在阈值范围内时，掉电指示信号是高电平，当电压波动超过阈值范围时，掉电指示信号是低电平。

3.根据权利要求1所述的方法，其特征在于，电信号的波动超过所述阈值范围具体是指电源输出的电信号向下波动超过所述阈值范围的下限阈值。

4.根据权利要求1所述的方法，其特征在于，将与处理器单元同步的数据和当前系统时间写入非易失性闪存Flash包括：

由处理器单元将系统软件运行时产生且需要保护的状态数据、运算数据和内存数据均写入FPGA内部寄存器或者内部随机存储器；

以及，由处理器单元将当前系统时间写入FPGA内部寄存器，FPGA启动内部系统计时，等待电源发生掉电；

电源发生掉电之后，由储能电容对FPGA供电，由FPGA在系统掉电后将所述状态数据、运算数据、内存数据和掉电时系统时间写入FPGA内置的非易失性闪存Flash。

5.根据权利要求1所述的方法，其特征在于，当出现第二指示信号时还包括：

电源未实际掉电，且电子设备的软件的工作未受影响，则由处理器单元控制FPGA擦除非易失性闪存中的相应地址，再次等待电源发生掉电。

6.根据权利要求1所述的方法，其特征在于，还包括：

在电子设备启动后，FPGA将上次掉电后保存在所述非易失性闪存中的被保护数据读入FPGA内部寄存器或者内部随机存储器，再由处理器单元通过数据读取通道读取FPGA的内部寄存器或者内部随机存储器，恢复所述数据；

通过数据读取通道读取数据完毕，FPGA将非易失性闪存的与所述数据对应的地址空间擦除。

7.一种掉电保护的装置，应用于电子设备，其特征在于，包括：

电压监测单元，用于监测电源输出的电信号，当所述电信号的波动处于阈值范围内时输出的掉电指示信号是第一指示信号，当电信号的波动超过所述阈值范围时输出的掉电指示信号是第二指示信号；

现场可编程门阵列单元，用于当出现第二指示信号时，将与处理器单元同步的数据和当前系统时间写入非易失性闪存Flash，用于所述电子设备下一次上电后加载。

8.根据权利要求7所述的装置，其特征在于，电压监测单元包括：

掉电指示模块，用于采用电压作为所述电信号，当电压的波动在阈值范围内时，掉电指示信号是高电平，当电压波动超过阈值范围时，掉电指示信号是低电平。

9.根据权利要求7所述的装置，其特征在于，还包括：

处理器单元，用于将系统软件运行时产生的被保护数据均写入FPGA内部寄存器或者内部随机存储器；

以及，将当前系统时间写入FPGA内部寄存器，FPGA启动内部系统计时，等待电源发生掉电；

储能电容，用于在电源发生掉电之后，对FPGA供电，由FPGA在系统掉电后将所述状态数据、运算数据、内存数据和掉电时系统时间写入非易失性闪存Flash。

10.根据权利要求7所述的装置，其特征在于，还包括：

处理器单元，用于当出现第二指示信号时，若电源未实际掉电，且电子设备的软件的工作未受影响，则控制现场可编程门阵列单元FPGA擦除非易失性闪存中的相应地址，再次等待电源发生掉电。

11.根据权利要求7所述的装置，其特征在于，

现场可编程门阵列单元，还用于在电子设备启动后，FPGA将上次掉电后保存在所述非易失性闪存中的被保护数据读入FPGA内部寄存器或者内部随机存储器，再由处理器单元通过数据读取通道读取FPGA的内部寄存器或者内部随机存储器，恢复所述数据；

通过数据读取通道读取数据完毕，FPGA将Flash的与所述数据对应的地址空间擦除。

12.一种电子设备，包括权利要求7～11任意一项中的掉电保护的装置。