CN101187830B - 掉电保护方法、装置、逻辑器件及存储系统 - Google Patents

掉电保护方法、装置、逻辑器件及存储系统 Download PDF

Info

Publication number
CN101187830B
CN101187830B CN200710307035XA CN200710307035A CN101187830B CN 101187830 B CN101187830 B CN 101187830B CN 200710307035X A CN200710307035X A CN 200710307035XA CN 200710307035 A CN200710307035 A CN 200710307035A CN 101187830 B CN101187830 B CN 101187830B
Authority
CN
China
Prior art keywords
interface
bus
flash memory
bus interface
system
Prior art date
Application number
CN200710307035XA
Other languages
English (en)
Other versions
CN101187830A (zh
Inventor
肖吉
Original Assignee
成都市华为赛门铁克科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 成都市华为赛门铁克科技有限公司 filed Critical 成都市华为赛门铁克科技有限公司
Priority to CN200710307035XA priority Critical patent/CN101187830B/zh
Publication of CN101187830A publication Critical patent/CN101187830A/zh
Application granted granted Critical
Publication of CN101187830B publication Critical patent/CN101187830B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1441Resetting or repowering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing
    • Y02D10/10Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply
    • Y02D10/14Interconnection, or transfer of information or other signals between, memories, peripherals or central processing units
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing
    • Y02D10/10Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply
    • Y02D10/15Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply acting upon peripherals
    • Y02D10/151Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply acting upon peripherals the peripheral being a bus

Abstract

本发明涉及一种掉电保护方法、装置、逻辑器件及存储系统,其中,该方法包括:在系统电源掉电时,由电池给南桥芯片、非易失性闪存存储介质、接口变换电路及内存供电;利用南桥芯片未使用的总线接口将内存未保存的数据通过所述接口变换电路传送到对应的非易失性闪存存储介质;所述接口变换电路用于将南桥芯片的总线接口转换为非易失性闪存存储介质对应的总线接口。本发明各实施例可有效解决现有技术中系统掉电时的数据丢失问题及现有的掉电保护方式保存时间短及内存容量升级困难等问题,实现不增加成本及电池总容量情况下对系统电源掉电情况下进行保护及方便内存容量升级、节省系统空间。

Description

掉电保护方法、装置、逻辑器件及存储系统

技术领域

[0001] 本发明涉及数据通信技术领域,特别是一种避免数据丢失的掉电保护方法、装置、 逻辑器件及存储系统。

背景技术

[0002] 专用的存储设备对数据的安全性要求很高,在向硬盘写数据时,数据是先写到内存,然后再从内存写入硬盘。由于内存属于易失性存储介质,在通过内存将数据写入硬盘的过程中,如果突然掉电,内存中还未写入硬盘的所有数据就会丢失。因此,在突然掉电时,存储设备必须把内存中还未来得及写入硬盘的所有数据保存起来,避免数据丢失,即存储设备的掉电保护。

[0003] 目前主要有两种方式来对存储设备进行掉电保护:

[0004] 一、采用电池保护内存

[0005] 如图1所示,正常情况下,由系统电源给整个存储设备供电,保证存储设备正常工作;系统电源意外掉电时,由电池给内存供电,保持内存里的数据不丢失;当系统电源恢复正常后,系统电源再给整个存储设备供电,把内存中保存的数据写入硬盘。

[0006] 二、采用硬盘保险箱的方式

[0007] 如图2所示,存储设备内设必要模块及指定的某几个硬盘(称为硬盘保险箱或指定硬盘)。必要模块的功能是保证掉电时内存中的数据可以正确写入指定的硬盘,必要模块通常包括CPU、内存和南桥等必要的电路。正常情况下,由系统电源给整个存储设备供电,保证设备正常工作;系统电源意外掉电时,由电池给存储设备的必要模块和指定硬盘供电,将内存中需要保存的数据写入指定硬盘;当系统电源恢复正常后,系统电源再给整个存储设备供电,将指定硬盘中保存的数据读出,写入内存,进行后续工作。

[0008] 在实现本发明过程中,发明人发现现有技术中至少存在如下问题:

[0009] 1.第一种方式虽然只给内存供电,但是电池的容量是有限的,内存里的数据保持时间有限,无法永久保存。如果在这段保持时间内,系统电源没有恢复,那么内存里的数据仍会丢失;

[0010] 2.第二种方式虽然可以将内存里的数据存入硬盘,永久保存,但需要给存储设备的必要模块及指定硬盘供电,功耗较大,对电池的容量和大电流放电能力要求高;

[0011] 3.现有的两种掉电保护方式内存容量升级困难。

[0012] 随着CPU技术的不断发展,系统对内存容量要求越来越大。内存容量的增加,必然导致内存的功耗增加,掉电时需要保存的内存数据量也成倍增加,电池容量需要成倍的增加才能满足要求。但是,单位电池容量的发展速度却很难跟上内存容量的发展速度,在内存的功耗增加而电池容量不变的情况下,内存里数据的保持时间会变的更短,增大了丢失数据的风险;如果希望增加总电池容量,只能通过增加电池数量的办法来增加总电池容量,这样不但会增加成本,而且增加的电池会占据存储设备的大量空间,破坏系统结构。发明内容

[0013] 本发明的第一个方面是提供一种掉电保护方法,用以解决现有技术中系统掉电时的数据丢失问题及现有的掉电保护方式保存时间短及内存容量升级困难等问题,实现不增加成本及电池总容量情况下对系统电源掉电情况下进行保护。

[0014] 本发明的第二个方面是提供一种掉电保护装置,用以解决现有存储装置中系统掉电时的数据丢失问题及现有存储装置掉电保护时保存时间短及内存容量升级困难等问题, 实现不增加成本及电池总容量情况下对系统电源掉电情况下进行保护。

[0015] 本发明的第三个方面是提供一种逻辑器件,用以解决现有技术中掉电保护时电池保存时间短,内存容量升级困难等问题,实现不增加成本及电池总容量情况下对系统电源掉电情况下进行保护。

[0016] 本发明的第四个方面是提供一种存储系统,用以解决现有存储系统中系统掉电时的数据丢失问题及现有的掉电保护方式保存时间短及内存容量升级困难等问题,实现不增加成本及电池总容量情况下对系统电源掉电情况下进行保护。

[0017] 为了实现本发明第一个方面,本发明一些实施方式的掉电保护方法包括:

[0018] 在系统电源掉电时,由电池给南桥芯片、非易失性闪存存储介质、南桥芯片与非易失性闪存存储介质之间的接口变换电路及内存供电;

[0019] 利用南桥芯片的多个未使用的总线接口将内存未保存的数据通过所述接口变换电路传送到对应的非易失性闪存存储介质;

[0020] 所述接口变换电路用于接收来自南桥芯片的多个未使用的总线接口的内存未保存的数据,将南桥芯片的一个总线接口转换为对应多个非易失性闪存存储介质对应的总线接口。

[0021] 为了实现本发明第二个方面,本发明一些实施方式的掉电保护装置包括:

[0022] 南桥芯片,用于控制存储系统的各种接口 ;

[0023] 非易失性闪存存储介质,用于存储数据;

[0024] 接口变换电路,与南桥芯片及非易失性闪存存储介质连接,用于接收来自南桥芯片的多个未使用的总线接口的内存未保存的数据,将南桥芯片的一个总线接口转换为对应多个非易失性闪存存储介质对应的总线接口 ;在系统电源掉电时,

[0025] 利用南桥芯片的多个未使用的总线接口将内存未保存的数据传送到对应的非易失性闪存存储介质。

[0026] 为了实现本发明第三个方面,本发明一些实施方式的逻辑器件包括:

[0027] —个或多个转换单元,每个转换单元的一端与南桥芯片的一个或多个总线接口连接,另一端与一个或多个非易失性存储介质对应的总线接口相连,用于接收来自南桥芯片的多个未使用的总线接口的内存未保存的数据,将南桥芯片的一个总线接口转换为与非易失性存储介质对应的多个总线接口。

[0028] 为实现本发明第四个方面,本发明一些实施方式的存储系统包括:

[0029] 系统电源,用于在系统正常情况下给存储系统供电;

[0030] 南桥芯片,用于控制存储系统的各种接口 ;

[0031] 非易失性闪存存储介质,用于存储数据;

[0032] 接口变换电路,与南桥芯片及非易失性闪存存储介质连接,用于接收来自南桥芯片的多个未使用的总线接口的内存未保存的数据,将南桥芯片的一个总线接口转换为对应多个非易失性闪存存储介质的总线接口;

[0033] 系统内存,与中央处理单元连接,用于与中央处理单元直接通信,存放当前正在使用的数据和程序;

[0034] 电池,与南桥芯片、非易失性闪存存储介质、接口变换电路、系统内存及中央处理单元相连,用于在系统掉电时对上述各部分进行供电;

[0035] 中央处理单元,与南桥芯片及系统内存连接,用于在系统电源掉电时,

[0036] 利用南桥芯片的多个未使用的总线接口将内存未保存的数据通过所述接口变换电路传送到对应的非易失性闪存存储介质。

[0037] 上述各实施例采用非易失性闪存(flash)存储介质作为掉电保护存储的存储介质,并利用南桥芯片的未使用总线将内存未保存的数据通过两者之间的接口变换电路保存至IJflash存储介质,其中,非易失性闪存存储介质包括小型闪存卡(Compact Flash Card,简称 CF)、多媒体卡(MultiMedia Card,简称 MMC)、加密数字卡(Secure Digital Card,简称 SD)、极限图片闪存卡(Extreme Digital Card,简称》))或闪存(flash)芯片等多种形式, 与现有技术的掉电保护方式相比,上述各实施例具有如下优点:

[0038] 采用非易失性闪存(flash)存储介质作为掉电保护存储的存储介质,由于非易失性闪存存储卡及闪存芯片的功耗比较低,因此,可以降低对电池容量的要求;并且,非易失性闪存存储卡及闪存芯片容量发展迅速,可以通过增加非易失性存储卡或芯片的数量来提高保存数据的容量及内存容量的需求,易于升级。

[0039] 由于存储设备要求高可靠性,各个模块通常都是1+1冗余,因此系统的空间很紧张。非易失性闪存存储介质具有体积小重量轻的特点,可以直接放到单板上,节省系统空间,即使增加存储卡的数量,对系统结构的影响也不大。

[0040] 采用非易失性闪存(flash)存储介质在掉电时保存内存中的数据,在系统电源没有恢复时,数据可以永久保存。利用南桥芯片未使用的系统总线及非易失性闪存存储,可以实现在不增加成本及电池总容量情况下对系统电源掉电情况下进行保护。

[0041] 根据系统需要保护的内存容量大小来确定非易失性闪存存储介质的容量及器件数量,在掉电保护时还可以停止对其他外围芯片的供电,可以最大限度的降低功耗。

[0042] 下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。

附图说明

[0043] 图1为现有技术中掉电保护的一种结构示意图;

[0044] 图2为现有技术中掉电保护的另一种结构示意图;

[0045] 图3为本发明掉电保护方法实施例一流程图;

[0046] 图4为本发明掉电保护方法实施例二流程图;

[0047] 图5为本发明掉电保护方法实施例三流程图;

[0048] 图6为本发明掉电保护装置实施例一示意图;

[0049] 图7为本发明掉电保护装置中接口转换电路实施例示意图;

[0050] 图8为本发明掉电保护装置中南桥芯片与接口变换电路的实施例一示意图;

[0051] 图9为本发明掉电保护装置中南桥芯片与接口变换电路的实施例二示意图;[0052] 图10为本发明掉电保护装置中南桥芯片与接口变换电路的实施例三示意图;

[0053] 图11为本发明逻辑器件实施例示意图;

[0054] 图12为本发明存储系统实施例示意图。

具体实施方式

[0055] 参见图3,为本发明掉电保护方法实施例一流程图。如图3所示,本实施例包括:

[0056] 步骤0001 :判断系统电源是否掉电,是则执行步骤0003,否则执行步骤0002 ;

[0057] 步骤0002 :由系统电源供电,结束;

[0058] 步骤0003 :由电池给所述南桥芯片、flash存储介质、接口变换电路及内存供电;

[0059] 步骤0004:利用南桥芯片未使用的总线接口将内存未保存的数据通过所述接口变换电路传送到对应的flash存储介质。

[0060] 上述接口变换电路用于将南桥芯片的总线接口转换为非易失性闪存存储介质对应的总线接口。本领域普通技术人员应当了解,系统主板的核心是主板芯片组,它决定了主板的规格、性能和大致功能,主板芯片组通常包含南桥芯片和北桥芯片,北桥芯片主要决定主板的规格、对硬件的支持、以及系统的性能,南桥芯片主要决定主板的功能,主板上的各种接口,如串口、通用串行总线(Universal Serial Bus,简称USB)、外围设备互连总线(Peripheral Component Interconnection Bus,简称 PCI 线)、电子集成马区动器接口 (Integrated Drive Electronics,简称IDE),IDE总线通常接硬盘、光驱等。主板上的其他芯片,如集成声卡、集成网卡等,都归南桥芯片控制。

[0061] 本实施例根据通常主板系统都不能将南桥芯片的所有总线利用完的特点,因此, 利用南桥芯片未使用的总线接口来进行内存未保存数据的传送。在存储介质的设计上,选择包含CF卡、MMC卡、SD卡、》)卡或flash芯片等非易失性的flash存储介质作为数据存放的介质,保存内存未保存的数据。

[0062] 由于南桥芯片各个总线的接口和flash存储介质的接口可能并不兼容,因此数据无法直接写入flash存储介质保存,在flash存储介质和南桥之间可以增加一个接口变换电路,把南桥芯片的总线接口转换为flash存储介质对应的总线接口,然后再把数据写入 flash存储介质。

[0063] 本实施例采用南桥芯片未使用的总线接口及flash存储介质进行掉电保护的数据传输,与现有技术相比,具有如下优点:

[0064] 1.低功耗。非易失性闪存存储卡及闪存芯片的功耗比较低,可以降低对电池容量的要求;

[0065] 2.易于升级。非易失性闪存存储卡及闪存芯片容量发展迅速,可以满足对内存容量的发展,可以通过增加非易失性存储卡或芯片的数量来提高保存数据的容量;

[0066] 3.对结构影响小。非易失性闪存存储卡及闪存芯片体积小,如CF卡的几何尺寸为43mmX36mmX3. 3mm ;MMC卡的几何尺寸为32mmX24mmXl. 4mm ;SD卡的几何尺寸为 32mmX24mmX2. 1 mm ;XD卡的几何尺寸为20mmX 25mmX 17mm ;即使增加多个闪存存储卡的数量,对系统结构的影响也不大;

[0067] 4.节省系统空间。由于存储设备要求高可靠性,各个模块通常都是1+1冗余,因此系统的空间很紧张。非易失性闪存存储介质具有体积小重量轻的特点,可以直接放到单板上,节省系统空间;

[0068] 5.数据永久保存。采用非易失性闪存(flash)存储介质在掉电时保存内存中的数据,在系统电源没有恢复时,数据可以永久保存;

[0069] 6.不增加成本。利用南桥芯片未使用的系统总线及非易失性闪存存储,实现在不增加成本及电池总容量情况下对系统电源掉电情况下进行保护及方便内存容量升级、节省系统空间;

[0070] 7.可以根据系统需要保护的内存容量大小来确定非易失性闪存存储介质的容量及器件数量,在掉电保护时可以停止对其他外围芯片的供电,最大限度的降低功耗。

[0071] 参见图4,为本发明掉电保护方法实施例二流程图。如图4所示,本实施例与图3 实施例类似,具有图3实施例所有的功能及有益效果,但本实施例进一步细化,如图4所示, 本实施例包括:

[0072] 步骤001 :在南桥芯片和非易失性存储介质之间增加接口变换电路;

[0073] 步骤002 :判断系统电源是否掉电,是则执行步骤004 ;否则执行步骤003 ;

[0074] 步骤003 :继续由系统电源供电,执行步骤002 ;

[0075] 步骤004 :由电池给南桥芯片、存储介质、内存及接口变换电路供电;

[0076] 步骤051 :利用南桥芯片未使用的总线接口将内存未保存的数据通过接口变换电路传送到对应的非易失性闪存存储介质;

[0077] 步骤006 :判断系统电源是否恢复,是则执行步骤007,否则执行步骤004 ;

[0078] 步骤007 :由系统电源供电,通过接口变换电路及南桥芯片将flash存储介质中保存的数据读出并写入内存,继续执行系统掉电前的操作。

[0079] 本实施例在正常情况下,由系统电源给系统供电,保证系统正常工作;系统电源意外下电时,不对南桥芯片中已使用的总线接口供电,尽量减少功耗,电池只对内存、南桥芯片、接口变换电路和flash存储介质等进行供电,把内存里还未写入硬盘的数据,经过南桥芯片送到接口变换电路,转换后再写入flash存储介质进行保存;当系统电源恢复正常后,系统电源再给整个存储设备供电,把flash存储介质里的数据读出,写入内存,然后再写入对应的硬盘。

[0080] 参见图5,为本发明掉电保护方法实施例三流程图。如图5所示,本实施例与图4 实施例类似,不同之处在于,在步骤004之后包括:

[0081] 步骤052 :利用南桥芯片未使用的总线接口将内存未保存的数据通过接口变换电路并行输入到对应的多个flash存储卡或flash芯片中。

[0082] 上述各实施例在系统电源下电时,电池可以只给内存、南桥芯片、接口变换电路和 flash存储介质等供电,不用给硬盘或其他芯片供电,从而可以最大限度降低功耗,降低对电池容量的要求。

[0083] 一般电池容量=能保证将内存数据写入flash存储介质的最低功耗X (内存总容量/写入的带宽)。

[0084] 由上面的等式可以看到,在最低功耗和内存总容量一定的情况下,写入flash存储介质的带宽越高,需要的电池容量越小,写入带宽每提高一倍,电池的容量就降低一半, 因此,提高写入带宽可以最大限度的节省电池容量,满足电池发展缓慢的需求。

[0085] 通常南桥总线的传输带宽要远大于flash存储介质本身的带宽,因此提高flash存储介质的带宽,就可以提高写数据的带宽。本实施例在接口变换电路的设计中,将南桥芯片的一个总线接口转换为对应多个存储介质的数据接口,采取对多个存储介质同时并行写的方式,达到带宽的倍增。如,南桥芯片与接口变换电路之间是USB2. 0接口,带宽是每秒60 兆字节(Mega byte per second,简称M Bps),单个flash芯片的带宽假定是IOM Bps,那么写入数据的带宽只有IOM Bps ;如果接口变换电路将一个USB2. 0转换为同时对应3个相同的flash芯片总线接口,并行写入数据,那么写flash芯片的带宽就可以增加为3 X IOM Bps =30M Bps0

[0086] 上述实施例中,利用南桥芯片未使用的总线接口将内存未保存的数据通过所述接口变换电路传送到对应的非易失性闪存存储介质具体包括:

[0087] 利用南桥芯片的一个未使用的总线接口将内存未保存的数据通过所述接口变换电路并行输入到对应的多个非易失性闪存存储介质;或

[0088] 利用南桥芯片的多个未使用的总线接口将内存未保存的数据通过所述接口变换电路并行输入到对应的多个非易失性闪存存储介质,其中一个总线接口对应多个闪存存储介质,如南桥芯片的一个USB总线对应3个flash存储卡;一个PCI总线对应2个flash芯片;如果将南桥芯片未使用的多个总线接口都利用起来,对应转换为更多的flash存储卡或flash芯片总线接口,则写入的带宽更高,电池容量更小。

[0089] 举例说明:把南桥芯片未使用的2个USB2.0的总线和1个PCI总线(带宽为 133M)同时连接到接口变换电路,并行传送数据,南桥芯片和接口变换电路之间的带宽就是 60*2+133 = 253M Bps,相应的,可知flash存储卡或芯片的数量为多个,但由于各个flash 存储卡或芯片的体积小,因此,占有面积小,对系统结构影响不大。

[0090] 上述南桥芯片的总线接口为外围设备互连总线接口(PCI)、外围设备互连快速总线接口(PCI Express,简称PCI-E)、串行外围设备互连快速总线接口(简称串行PCI-E)、外围设备互连总线扩展接口(PCI-X)、串行ATA接口(Serial ATA,简称SATA)、串行小型计算机系统接口 (SerialAttached Small Computer Systems Interface,简称 SAS)、电子集成驱动器接口 Qntegrated Device Electronics,简称 IDE)或通用串行总线接口(Universal Serial Bus,简称USB)等,非易失性闪存存储介质的总线接口为电子集成驱动器接口 (IDE)、局部总线接口(local bus)或串行外围设备接口 Gerial Peripheral Interface, 简称SPI)。

[0091] 参见图6,为本发明掉电保护装置实施例一示意图。本实施例包括:

[0092] 南桥芯片03,用于控制存储系统的各种接口 ;

[0093] 闪存(flash)存储介质06,用于存储数据;

[0094] 接口变换电路05,与南桥芯片03及闪存存储介质06连接,用于将南桥芯片03的总线接口转换为闪存存储介质06的总线接口 ;在系统电源掉电时,通过与南桥芯片连接的总线接口将内存未保存的数据传送到对应的非易失性闪存存储介质。

[0095] 本实施例可结合方法实施例流程图及说明进行理解,在南桥芯片03与flash存储介质06之间加入了接口变换电路,在系统电源掉电时将内存中未保存的数据通过南桥芯片03写入flash存储介质06。本实施例具有与方法实施例相同的有益效果及功能,如低功耗、易于升级、对结构影响小、节省系统空间、数据永久保存、不增加成本、最大限度的降低功耗等。[0096] 参见图7,为本发明掉电保护装置中接口转换电路实施例示意图。本领域技术人员应当了解,南桥芯片所出的总线,除了快速?《$(:记即1^%,简称?(:1-幻外,通常还会有 PCI、PCI-X、SATA, SAS、IDE、USB等其他总线。本实施例以南桥芯片的PCI、SATA, USB为例, 对接口变换电路内部结构进行举例说明,但本领域技术人员应当了解,本实施例只是对接口变换电路05的一种举例,具体内部可以根据南桥芯片与flash存储介质接口的不同采用不同的转换芯片。如图7所示,本实施例接口变换电路05包括:

[0097] PCI-IDE转换芯片51,与南桥芯片的PCI总线接口及一个flash存储卡的IDE总线接口相连,用于将PCI总线接口转换为IDE总线接口,如用专门的接口转换芯片来实现或利用可编程逻辑器件实现总线接口的转换功能;

[0098] USB-SPI转换芯片52,与南桥芯片的USB总线接口及一个flash存储卡的SPI总线接口相连,用于将USB总线接口转换为SPI总线接口,如利用可编程逻辑器件实现USB到 SPI总线接口的转换功能;

[0099] SATA-L0CALBUS转换芯片53,与南桥芯片的SATA总线接口及一个flash存储卡的局部总线接口相连,用于将SATA总线接口转换为局部总线接口如利用可编程逻辑器件实现SATA到L0CALBUS总线接口的转换功能。

[0100] 如图6及图7实施例中的接口变换电路05所示,接口变换电路主要是对南桥芯片出来的总线接口和flash存储介质的总线接口进行转换。南桥芯片的总线接口通常有PCI、 PCI-X、SATA、SAS、IDE和USB等,而flash存储介质的接口有IDE、Local bus 和 SPI 等。由于南桥芯片的总线接口和flash存储介质的接口不同,因此必须用接口变换电路实现两种接口之间的转换,才能完成南桥芯片和flash存储介质之间的通信和数据交换。接口变换电路内部的各个转换芯片既可以用专门的接口转换芯片来实现,也可以用可编程逻辑器件来实现。

[0101] 参见图8,为本发明掉电保护装置中南桥芯片与接口变换电路的实施例一示意图。 通常南桥芯片总线的传输带宽要远大于flash存储介质本身的带宽,因此提高flash存储介质的带宽,就可以提高写数据的带宽。本实施例在接口变换电路的设计中,将南桥芯片的一个总线接口转换为对应多个存储介质的数据接口,采取对多个存储介质同时并行写的方式,达到带宽的倍增。如图8所示,南桥芯片与接口变换电路之间是USB2.0接口,带宽是每秒60M Bps,单个flash芯片的带宽是IOM Bps,接口变换电路将一个USB2. 0转换为同时对应3个相同的flash芯片总线接口,并行写入数据,那么写flash芯片的带宽就可以增加为 3X IOM Bps = 30M Bps。

[0102] 一般电池容量=能保证将内存数据写入flash存储介质的最低功耗X (内存总容量/写入的带宽)。

[0103] 由上述电池容量的等式可以看到,在最低功耗和内存总容量一定的情况下,写入 flash存储介质的带宽越高,需要的电池容量越小,具体可参见方法实施例相应说明,不再赘述。本实施例可以提高写入带宽到3倍,从而只需要三分之一的电池容量,满足电池发展缓慢的需求。

[0104] 参见图9,为本发明掉电保护装置中南桥芯片与接口变换电路的实施例二示意图。图8实施例中,将一个南桥芯片的总线转换为对应的多个flah芯片,而本实施例进一步将多个南桥芯片的总线接口同时连到接口变换电路,进一步提高南桥芯片和接口变换电路之间的带宽。如图9所示,将3个带宽是每秒60M Bps的USB2.0总线同时连到接口变换电路,并行传送数据,则南桥芯片与接口变换电路之间的带宽为60X3 = ISOMBps。

[0105] 参见图10,为本发明掉电保护装置中南桥芯片与接口变换电路的实施例三示意图。将多个南桥芯片的不同总线接口同时连到接口变换电路,提高南桥芯片和接口变换电路之间的带宽。如图10所示,将2个带宽是每秒60M Bps的USB2. 0总线和1个带宽是每秒133M Bps的PCI总线同时连到接口变换电路,并行传送数据,则南桥芯片与接口变换电路之间的带宽为60X2+133 = 253M Bps。

[0106] 与现有技术中用硬盘作掉电保护的保险箱的方案相比,上述各实施例采用flash 存储介质作为掉电保护的保险箱,功耗更低,带宽更高,因此对于电池容量的要求可以大幅度降低。表1是本发明各实施例与现有技术方案在某种典型配置下的对比表:

[0107] 表1本发明与现有技术方案对电池容量的要求比较举例

[0108]

I能保证将内存数据写入存储介质的最低功耗 I内存总容量I写入带宽I电池容量 —

现有技术方案_4OOff_8GByte 60M Bps 14. 8Wh(瓦时)

本发明各实施例采用的方案 |350W |8G Byte |l20M Bps |6.5Wh(瓦时)

[0109] 从表一可以看到,在内存总容量相同的情况下,本发明的方案对电池容量的要求降低超过一半。

[0110] 综上所述,本发明各实施例与现有技术相比,采用CF卡、MMC卡、SD卡、》)卡以及 flash芯片等作为存储介质的功耗要比硬盘作为存储介质的功耗低得多,可以降低对电池容量的要求。同时,可以根据系统需要保护的内存容量大小来确定flash存储卡或flash 芯片的容量及器件数量,在掉电保护时还可以停止对其他外围芯片的供电,最大限度的降低功耗。

[0111] 在接口变换电路中,把南桥芯片的空闲总线连到接口变换电路,采取并行写的方式,可有效提高接口变换电路之间的带宽,硬盘及flash芯片在内的各种存储介质,约束其写入带宽的一般都是介质本身的带宽,本发明上述实施例在总线接口变换电路的设计中, 可以将南桥总线接口转换为对应多个存储介质的数据接口,采取对多个存储介质同时并行写的方式,达到带宽的倍增。而且,还可以充分利用南桥芯片的空闲总线,将空闲数据总线都接入到接口变换电路中进行接口变换,以获取更高的数据带宽。接口变换电路可以同时对应多个flash存储介质,采取并行写入数据的方式。

[0112] 闪存存储介质容量的发展非常迅速,基本可以满足对于内存容量需求的飞速发展,即使内存容量的需求达到U8GByte、256GByte、512GByte甚至更大,也可以在系统结构不变的情况下,直接通过选用更大容量的flash存储介质,来满足内存容量激增的需求,同时还可以通过增加存储介质的数量来提高保险箱的容量。Flash存储介质的体积都很小,增加flash存储介质,对于系统的结构影响不大。

[0113] 参见图11,为本发明逻辑器件实施例示意图。如图11所示,本实施例逻辑器件11 包括:

[0114] 第一转换单元111,与南桥芯片的PCI总线接口及一个或多个flash存储卡的IDE 总线接口相连,用于将PCI总线接口转换为IDE总线接口 ;

[0115] 第二转换单元112,与南桥芯片的PCI-X总线接口及若干个flash存储卡的SPI总线接口相连,用于将PCI-X总线接口转换为SPI总线接口 ;[0116] 第三转换单元113,与南桥芯片的SAS总线接口及若干个flash存储卡的局部总线接口相连,用于将SAS总线接口转换为局部总线接口。

[0117] 本领域技术人员应当了解,南桥芯片所出的总线,有快速PCI-E、PCI、PCI_X、SATA、 SAS、IDE、USB等,非易失性闪存存储介质的总线接口有IDE接口、局部总线接口或SPI接口等。本实施例以南桥芯片的PCI、PCI-X、SAS为例,对逻辑器件内部结构进行举例说明,但本领域技术人员应当了解,本实施例只是对逻辑器件11的一种举例,具体内部可以根据南桥芯片与flash存储介质接口的不同设置多个转换单元。

[0118] 本实施例中逻辑器件11可参见图7-图10实施例中的接口变换电路05,实现与图7-图10实施例中接口变换电路相类似的转换功能,如,可以在图11实施例中增加第四转换单元,实现南桥芯片的USB到非易失性存储介质IDE接口的转换。图11实施例中,每个转换单元一端连接到南桥芯片的一个总线接口,另一端可以并联多个flash存储卡或存储芯片,具体可参见图8-图10实施例及相关说明,实现增加转换时写入数据的带宽。

[0119] 本实施例具体可通过可编程逻辑器件实现相应的功能,如现场可编程门阵列(Field-Programmable Gate Array,简称 FPGA)、复杂可编程逻辑器件(Complex Programmable Logic Device,简禾尔 CPLD)等。

[0120] 参见图12,为本发明存储系统实施例示意图。如图12所示,本实施例存储系统包括:

[0121] 系统电源8,用于在系统正常情况下给存储系统供电;

[0122] 南桥芯片3,用于控制存储系统的各种接口 ;

[0123] 非易失性闪存存储介质6,用于存储数据;

[0124] 接口变换电路5,与南桥芯片3及非易失性闪存存储介质6连接,用于将南桥芯片 3的总线接口转换为非易失性闪存存储介质6的总线接口 ;

[0125] 系统内存1,与中央处理单元2连接,用于与中央处理单元2直接通信,存放当前正在使用的数据和程序;

[0126] 电池4,与南桥芯片3、非易失性闪存存储介质6、接口变换电路5、系统内存1及中央处理单元2相连,用于在系统掉电时对上述各部分进行供电;

[0127] 中央处理单元2,与南桥芯片3及系统内存1连接,用于在系统电源掉电时,利用南桥芯片未使用的总线接口将内存未保存的数据通过所述接口变换电路传送到对应的非易失性闪存存储介质。

[0128] 本实施例为存储系统,包括南桥芯片中与已使用总线相连的外围芯片7,进行掉电保护时的存储,具体可参见图6-图10实施例的说明,不再赘述。

[0129] 本发明能有多种不同形式的具体实施方式,上面以图3-图12为例结合附图对本发明的技术方案作举例说明,这并不意味着本发明所应用的具体实例只能局限在特定的流程或实施例结构中,本领域的普通技术人员应当了解,上文所提供的具体实施方案只是多种优选用法中的一些示例,任何利用南桥芯片的未使用总线及flash存储介质作为掉电保护的实施方式均应在本发明技术方案所要求保护的范围之内。

[0130] 本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于一计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:R0M、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

[0131] 最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (11)

1. 一种掉电保护方法,其特征在于,包括:在系统电源掉电时,由电池给南桥芯片、非易失性闪存存储介质、南桥芯片与非易失性闪存存储介质之间的接口变换电路及内存供电;利用南桥芯片的多个未使用的总线接口将内存未保存的数据通过所述接口变换电路并行输入到对应的多个非易失性闪存存储介质;所述接口变换电路用于接收来自南桥芯片的多个未使用的总线接口的内存未保存的数据,将南桥芯片的一个总线接口转换为对应多个非易失性闪存存储介质的总线数据接
2.根据权利要求1所述的掉电保护方法,其特征在于,还包括:在系统电源恢复时,由系统电源供电,通过所述接口变换电路及南桥芯片将非易失性闪存存储介质中保存的数据读出并写入所述内存。
3. 一种掉电保护装置,其特征在于,包括:南桥芯片,用于控制存储系统的各种接口 ;非易失性闪存存储介质,用于存储数据;接口变换电路,与南桥芯片及非易失性闪存存储介质连接,用于接收来自南桥芯片的多个未使用的总线接口的内存未保存的数据,将南桥芯片的一个总线接口转换为对应多个非易失性闪存存储介质对应的总线接口 ;在系统电源掉电时,利用南桥芯片的多个未使用的总线接口将内存未保存的数据传送到对应的非易失性闪存存储介质。
4.根据权利要求3所述的掉电保护装置,其特征在于,所述接口变换电路包括:将外围设备互连总线、外围设备互连快速总线接口、串行外围设备互连快速总线接口、外围设备互连扩展总线、串行ATA总线、串行小型计算机系统总线、电子集成驱动器总线或通用串行总线转换为一个或多个电子集成驱动器总线、局部总线或串行外围设备总线的多个转换芯片。
5.根据权利要求3所述的掉电保护装置,其特征在于,所述非易失性闪存存储介质包括:小型闪存卡、多媒体卡、加密数字卡、极限图片闪存卡或闪存芯片,或其上述任意组合。
6.根据权利要求3-5所述的任一掉电保护装置,其特征在于,所述南桥芯片的总线接口为外围设备互连总线接口、外围设备互连快速总线接口、串行外围设备互连快速总线接口、外围设备互连总线扩展接口、串行ATA接口、串行小型计算机系统接口、电子集成驱动器接口或通用串行总线接口,或其上述任意组合。
7.根据权利要求3-5所述的任一掉电保护装置,其特征在于,所述非易失性闪存存储介质的总线接口为电子集成驱动器接口、局部总线接口或串行外围设备接口。
8. 一种逻辑器件,其特征在于,包括:一个或多个转换单元,每个转换单元的一端与南桥芯片的一个总线接口连接,另一端与一个或多个非易失性存储介质对应的总线接口相连,所述一个或多个转换单元用于接收来自南桥芯片的多个未使用的总线接口的内存未保存的数据,将南桥芯片的一个或多个总线接口转换为与非易失性存储介质对应的多个总线接口。
9.根据权利要求8所述的逻辑器件,其特征在于,所述非易失性闪存存储介质的总线接口为电子集成驱动器接口、局部总线接口或串行外围设备接口。
10.根据权利要求8或9所述的逻辑器件,其特征在于,所述转换单元与南桥芯片相连的总线接口为外围设备互连总线接口、外围设备互连快速总线接口、串行外围设备互连快速总线接口、外围设备互连总线扩展接口、串行ATA接口、串行小型计算机系统接口、电子集成驱动器接口或通用串行总线接口,或其上述任意组合。
11. 一种存储系统,其特征在于,包括: 系统电源,用于在系统正常情况下给存储系统供电; 南桥芯片,用于控制存储系统的各种接口 ; 非易失性闪存存储介质,用于存储数据;接口变换电路,与南桥芯片及非易失性闪存存储介质连接,用于接收来自南桥芯片的多个未使用的总线接口的内存未保存的数据,将南桥芯片的一个总线接口转换为对应多个非易失性闪存存储介质的总线接口;系统内存,与中央处理单元连接,用于与中央处理单元直接通信,存放当前正在使用的数据和程序;电池,与南桥芯片、非易失性闪存存储介质、接口变换电路、系统内存及中央处理单元相连,用于在系统掉电时对上述各部分进行供电;中央处理单元,与南桥芯片及系统内存连接,用于在系统电源掉电时, 利用南桥芯片的多个未使用的总线接口将内存未保存的数据通过所述接口变换电路并行输入到对应的多个非易失性闪存存储介质。
CN200710307035XA 2007-12-27 2007-12-27 掉电保护方法、装置、逻辑器件及存储系统 CN101187830B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710307035XA CN101187830B (zh) 2007-12-27 2007-12-27 掉电保护方法、装置、逻辑器件及存储系统

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200710307035XA CN101187830B (zh) 2007-12-27 2007-12-27 掉电保护方法、装置、逻辑器件及存储系统
JP2008322391A JP2009259210A (ja) 2007-12-27 2008-12-18 停電保護のための方法、装置、論理デバイスおよび記憶システム
US12/341,446 US20090172469A1 (en) 2007-12-27 2008-12-22 Method, apparatus, logic device and storage system for power-fail protection

Publications (2)

Publication Number Publication Date
CN101187830A CN101187830A (zh) 2008-05-28
CN101187830B true CN101187830B (zh) 2012-05-23

Family

ID=39480254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710307035XA CN101187830B (zh) 2007-12-27 2007-12-27 掉电保护方法、装置、逻辑器件及存储系统

Country Status (3)

Country Link
US (1) US20090172469A1 (zh)
JP (1) JP2009259210A (zh)
CN (1) CN101187830B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847042B (zh) 2009-03-24 2011-12-28 英业达股份有限公司 闪存的写入保护装置
WO2011026270A1 (zh) * 2009-09-02 2011-03-10 中兴通讯股份有限公司 通信设备的掉电保护方法及系统、电源控制器
TWI440571B (zh) * 2009-12-04 2014-06-11 Kwang Yang Motor Co Communication interface conversion device
US8635494B2 (en) * 2010-04-30 2014-01-21 Taejin Info Tech Co., Ltd. Backup and restoration for a semiconductor storage device
US8578110B2 (en) 2010-10-12 2013-11-05 Hitachi, Ltd. Memory data backup system and memory data backup control method
CN102456404A (zh) * 2010-10-21 2012-05-16 群联电子股份有限公司 非易失性存储器存储装置、存储器控制器与数据存储方法
US8949502B2 (en) * 2010-11-18 2015-02-03 Nimble Storage, Inc. PCIe NVRAM card based on NVDIMM
TWI479493B (zh) 2011-04-25 2015-04-01 Silicon Motion Inc 快閃記憶裝置及其斷電處理方法
JP2013115726A (ja) * 2011-11-30 2013-06-10 Sanyo Electric Co Ltd 電子機器
IN2012DE00977A (zh) * 2012-03-30 2015-09-11 Intel Corp
CN102929805A (zh) * 2012-10-19 2013-02-13 浪潮电子信息产业股份有限公司 一种存储系统缓存数据掉电保护方法
US9082472B2 (en) * 2012-11-15 2015-07-14 Taejin Info Tech Co., Ltd. Back-up power management for efficient battery usage
CN103853637A (zh) * 2012-12-04 2014-06-11 鸿富锦精密工业(武汉)有限公司 开关机测试电路
US9721660B2 (en) * 2014-10-24 2017-08-01 Microsoft Technology Licensing, Llc Configurable volatile memory without a dedicated power source for detecting a data save trigger condition
CN105528308A (zh) * 2014-10-24 2016-04-27 中兴通讯股份有限公司 掉电处理方法、装置及电子设备
CN106557438A (zh) * 2015-09-30 2017-04-05 中兴通讯股份有限公司 一种掉电保护的方法、装置和电子设备
CN107193360A (zh) * 2017-06-20 2017-09-22 深圳市雷赛智能控制股份有限公司 掉电保护方法及主控装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2261694A5 (zh) * 1973-09-05 1975-09-12 Honeywell Bull Soc Ind
GB1545169A (en) * 1977-09-22 1979-05-02 Burroughs Corp Data processor system including data-save controller for protection against loss of volatile memory information during power failure
JPS6142796A (en) * 1984-08-06 1986-03-01 Mitsubishi Electric Corp Memory device
JPH06259172A (ja) * 1993-03-10 1994-09-16 Hitachi Ltd バッテリ動作型の情報処理装置
JPH07129286A (ja) * 1993-11-05 1995-05-19 Fuji Electric Co Ltd 計算機システムの電源断時のバックアップ方法
JPH086866A (ja) * 1994-06-16 1996-01-12 Toshiba Corp 電子計算機の電源制御装置
JPH09330277A (ja) * 1996-06-07 1997-12-22 Mitsubishi Electric Corp ディスクキャッシュシステムにおける停電処理方式及び停電処理方法
US6389556B1 (en) * 1999-01-21 2002-05-14 Advanced Micro Devices, Inc. Mechanism to prevent data loss in case of a power failure while a PC is in suspend to RAM state
US6181630B1 (en) * 1999-02-23 2001-01-30 Genatek, Inc. Method of stabilizing data stored in volatile memory
US6367022B1 (en) * 1999-07-14 2002-04-02 Visteon Global Technologies, Inc. Power management fault strategy for automotive multimedia system
US6336174B1 (en) * 1999-08-09 2002-01-01 Maxtor Corporation Hardware assisted memory backup system and method
US6463545B1 (en) * 1999-10-01 2002-10-08 Compaq Information Technologies Group, L.P. Battery calibration system for discharging a rechargeable battery and generating an ac detect signal to power management logic to maintain normal computer operation even when battery is below certain level
WO2001037066A1 (fr) * 1999-11-16 2001-05-25 Fujitsu Limited Processeur d'informations et support lisible par ordinateur
JP2002007000A (ja) * 2000-06-27 2002-01-11 Toshiba Tec Corp 電子機器
US6473355B2 (en) * 2000-12-01 2002-10-29 Genatek, Inc. Apparatus for using volatile memory for long-term storage
US7107480B1 (en) * 2000-12-22 2006-09-12 Simpletech, Inc. System and method for preventing data corruption in solid-state memory devices after a power failure
US6546472B2 (en) * 2000-12-29 2003-04-08 Hewlett-Packard Development Company, L.P. Fast suspend to disk
US6859854B2 (en) * 2001-07-25 2005-02-22 Bill Kwong Universal storage interface bus
US6996668B2 (en) * 2001-08-06 2006-02-07 Seagate Technology Llc Synchronized mirrored data in a data storage device
US6990603B2 (en) * 2002-01-02 2006-01-24 Exanet Inc. Method and apparatus for securing volatile data in power failure in systems having redundancy
US6707748B2 (en) * 2002-05-07 2004-03-16 Ritek Corporation Back up power embodied non-volatile memory device
US7003620B2 (en) * 2002-11-26 2006-02-21 M-Systems Flash Disk Pioneers Ltd. Appliance, including a flash memory, that is robust under power failure
US7293197B2 (en) * 2003-08-13 2007-11-06 Micro Memory Llc Non-volatile memory with network fail-over
CN1327344C (zh) * 2003-08-19 2007-07-18 英特尔公司 无交流电源时保存和恢复工作状态的基本输入/输出系统
GB0320142D0 (en) * 2003-08-28 2003-10-01 Ibm Data storage systems
US7136957B2 (en) * 2004-03-24 2006-11-14 Hewlett-Packard Development Company, L.P. Device bandwidth management using a bus configuration multiplexer
US7536506B2 (en) * 2004-06-21 2009-05-19 Dot Hill Systems Corporation RAID controller using capacitor energy source to flush volatile cache data to non-volatile memory during main power outage
US7395452B2 (en) * 2004-09-24 2008-07-01 Microsoft Corporation Method and system for improved reliability in storage devices
DE602004003583T2 (de) * 2004-10-04 2007-11-22 Research In Motion Ltd., Waterloo System und Verfahren zum Datensichern bei Stromausfall
TWI265417B (en) * 2005-01-03 2006-11-01 Phison Electronics Corp Storage device with flash memory including high-speed peripheral component interconnection bus (PCI Express)
US7457928B2 (en) * 2005-10-28 2008-11-25 International Business Machines Corporation Mirroring system memory in non-volatile random access memory (NVRAM) for fast power on/off cycling
US7421552B2 (en) * 2006-03-17 2008-09-02 Emc Corporation Techniques for managing data within a data storage system utilizing a flash-based memory vault
JP4676378B2 (ja) * 2006-05-18 2011-04-27 株式会社バッファロー データ記憶装置およびデータ記憶方法
US7620784B2 (en) * 2006-06-09 2009-11-17 Microsoft Corporation High speed nonvolatile memory device using parallel writing among a plurality of interfaces
US7886099B2 (en) * 2006-06-16 2011-02-08 Superspeed Llc Systems and methods for providing a personal computer with non-volatile system memory
JP2008077794A (ja) * 2006-09-22 2008-04-03 Toshiba Corp 情報処理装置およびディスクドライブ制御方法
JP4235920B2 (ja) * 2006-10-06 2009-03-11 コニカミノルタビジネステクノロジーズ株式会社 情報処理装置及びデータ退避方法。
US8266398B2 (en) * 2008-05-22 2012-09-11 Oracle America, Inc. Method and apparatus for preserving memory contents during a power outage
US7830732B2 (en) * 2009-02-11 2010-11-09 Stec, Inc. Staged-backup flash backed dram module

Also Published As

Publication number Publication date
JP2009259210A (ja) 2009-11-05
US20090172469A1 (en) 2009-07-02
CN101187830A (zh) 2008-05-28

Similar Documents

Publication Publication Date Title
KR101181150B1 (ko) PCIe 인터페이스 상에서 SATA 대량 저장 장치 에뮬레이션
US7457897B1 (en) PCI express-compatible controller and interface for flash memory
US7844763B2 (en) Differential data transfer for flash memory card
US20050182881A1 (en) Extended-Secure-Digital Interface Using a Second Protocol for Faster Transfers
US20100049905A1 (en) Flash memory-mounted storage apparatus
US8166221B2 (en) Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding
JP2007518160A (ja) モジュール間の直接メモリアクセスを用いるマルチモジュール回路カード
US9390035B2 (en) Method and apparatus for supporting storage modules in standard memory and/or hybrid memory bus architectures
US20130304976A1 (en) Techniques for providing data redundancy after reducing memory writes
TW200404295A (en) Non-volatile semiconductor memory device for connecting to serial advanced technology attachment cable
WO2007135967A1 (ja) データ記憶装置およびデータ記憶方法
EP1636705A2 (en) Integrated circuit capable of communicating using different communication protocols
CN102591837A (zh) 对通用串行总线(usb)挂起和恢复操作的增强
JP4799417B2 (ja) ホストコントローラ
JP4723290B2 (ja) ディスクアレイ装置及びその制御方法
TW200915079A (en) Solid state disk storage system with a parallel accessing architecture and a solid state disk controller
US20080059679A1 (en) Application processor circuit incorporating both sd host and slave functions and electronic device including same
CN101901201A (zh) 一种在电子设备上实现usb otg功能的方法和装置
JP2019061699A (ja) 不揮発性大容量メモリ・システムによるキャッシュ移動を提供するための装置および方法
US8407505B2 (en) Power consumption control method in multicore CPU
US8719485B2 (en) Solid-state disk with wireless functionality
JP2007287121A (ja) 揮発性記憶デバイス及び揮発性記憶デバイスを有するシリアルミックス記憶システム
US8479031B2 (en) System switching unit having a switch to switch on/off a channel for data interaction between a first system and the bus interface of a second system according to the operation state of the second system
US9208078B2 (en) Apparatus and method to share host system RAM with mass storage memory RAM
US7761645B2 (en) Physical device (PHY) support of the USB2.0 link power management addendum using a ULPI PHY interface standard

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
ASS Succession or assignment of patent right

Owner name: CHENGDU CITY HUAWEI SAIMENTEKE SCIENCE CO., LTD.

Free format text: FORMER OWNER: HUAWEI TECHNOLOGY CO., LTD.

Effective date: 20090424

C14 Grant of patent or utility model
C56 Change in the name or address of the patentee

Owner name: HUAWEI DIGITAL TECHNOLOGY (CHENGDU) CO., LTD.

Free format text: FORMER NAME: CHENGDU HUAWEI SYMANTEC TECHNOLOGIES CO., LTD.