CN104111801A - 数据存取系统、数据存取装置及数据存取控制器 - Google Patents

数据存取系统、数据存取装置及数据存取控制器 Download PDF

Info

Publication number
CN104111801A
CN104111801A CN201310370416.8A CN201310370416A CN104111801A CN 104111801 A CN104111801 A CN 104111801A CN 201310370416 A CN201310370416 A CN 201310370416A CN 104111801 A CN104111801 A CN 104111801A
Authority
CN
China
Prior art keywords
controller
storage element
data access
controllers
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310370416.8A
Other languages
English (en)
Inventor
许裕仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genesys Logic Inc
Original Assignee
Genesys Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesys Logic Inc filed Critical Genesys Logic Inc
Publication of CN104111801A publication Critical patent/CN104111801A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明提供一种数据存取系统、装置及控制器，所述数据存取系统包括多个储存单元、多个第一控制器、一第二控制器及一主机。所述多个第一控制器用以并行存取所述多个储存单元，每一所述第一控制器包括多个第一储存单元控制器、一缓冲器及一多任务器。所述多个第一储存单元控制器一对一地连接所述多个储存单元。所述多任务器连接所述多个第一储存单元控制器及所述缓冲器。所述第二控制器连接所述多个第一控制器，所述第二控制器包括多个第二储存单元控制器，其一对一地连接所述多个第一控制器。所述主机连接所述第二控制器，且通过所述第二控制器及所述多个第一控制器存取所述多个储存单元。

Description

数据存取系统、数据存取装置及数据存取控制器
技术领域
本发明涉及一种数据存取系统，尤其涉及一种用于固态硬盘的数据存取系统、数据存取装置及数据存取控制器。
背景技术
近年来，采用NAND闪存的储存装置已有逐渐取代传统磁盘式硬盘储存装置的趋势，这种NAND闪存的储存装置也就是目前所称的固态硬盘(Solid State Disk, SSD)，SSD的特色是采用闪存取代传统硬盘的盘片，并加上一颗控制芯片与传统硬盘机的接口，仿真成硬盘机。因为NAND闪存没有硬盘固有的机械延迟(Mechanical Latency)，并且可以缩短其任务周期(Duty Cycle)，因而可降低其功耗并减少操作中的震荡冲击。因此，SSD不仅具有硬盘机的通用性，又有内存的高搜寻效率、无声、低温等优势。
由于可携式3C电子产品如智能型手机或平板计算机的盛行，对于内存产业也带来重大影响，内存的发展方向已由过去外接记忆卡的形式，转变成内嵌式内存，其中最流行的智能型手机内存解决方案是采用内嵌式多媒体内存(Embedded MultiMediaCard，简称eMMC)，所谓eMMC是采用多芯片封装(MCP)将NAND 闪存和控制芯片包成一颗芯片，因此可简化手机厂的设计步骤及降低零组件的面积。
由于eMMC逐渐普及，因此目前已有将eMMC作为固态硬盘的储存单元的设计方案，请参照附图1，即展示一种采用eMMC的现有固态硬盘系统的架构图。所述现有固态磁盘系统10包含一串行先进技术配置(serial advanced technology attachment, SATA)对eMMC控制器20以及多个eMMC 30，其中所述SATA对eMMC控制器20包含一SATA主机接口22以及多个eMMC接口24（或称eMMC主机端控制器），所述SATA主机接口22用以连接(interfacing)一主机40的SATA主机控制器42，同时所述多个eMMC接口24用以连接所述多个eMMC 30。
然而，在目前eMMC的标准规范中，一个eMMC接口24仅能连接一个eMMC 30，若需要更大容量时，则必须采用串接更多的eMMC 30。例如需要使用到八个eMMC 30时，则需要分别连接八个对应的eMMC接口24。而现有的eMMC主机端控制器（即eMMC接口24）通常具有10至15个接脚，若配置如此多的eMMC接口24，则会有数量庞大的接脚，因而会占据以系统单芯片(System-on-chip, SoC)实现的 SATA对eMMC控制器20过多的接脚数量，而且所述多个eMMC接口24与所述多个eMMC 30之间的一对一连接也会阻碍数据处理的平行度，使得以eMMC为基础的固态硬盘的数据存取速度无法提高。
发明内容
有鉴于此，本发明一目的在于提供一种数据存取系统，其具有多个或一个第一控制器可作为连接多个储存单元的媒介，解决技术中eMMC接口与eMMC 之间需要作一对一连接而导致接脚数量过多及数据存取速度差的缺点。
本发明另一目的在于提供一种数据存取装置，其具有一第一控制器可作为连接多个储存单元的媒介，解决技术中eMMC接口与eMMC之间需要作一对一连接而导致接脚数量过多及数据存取速度差的缺点。
本发明再一目的在于提供一种数据存取控制器，其可作为eMMC主机端控制器连接多个储存单元的媒介，解决技术中eMMC一对一连接方式的缺点。
为达上述目的，本发明提供一种数据存取系统，其包括多个储存单元、多个第一控制器、一第二控制器及一主机。所述多个第一控制器用以并行存取所述多个储存单元，每一所述第一控制器包括多个第一储存单元控制器、一缓冲器及一多任务器。所述多个第一储存单元控制器一对一地连接所述多个储存单元。所述多任务器连接所述多个第一储存单元控制器及所述缓冲器。所述第二控制器连接所述多个第一控制器，所述第二控制器包括多个第二储存单元控制器，其一对一地连接所述多个第一控制器。所述主机连接所述第二控制器，所述主机通过所述第二控制器及所述多个第一控制器存取所述多个储存单元。
在一优选实施例中，每一所述第二储存单元控制器通过对应的一个所述第一控制器存取至少两个所述储存单元。此外，所述第一控制器以一交错的方式对所述至少两个储存单元存取数据。
在此优选实施例中，所述储存单元具有一读取/写入单元，且所述缓冲器的容量为所述读取/写入单元的读取/写入单位的整数倍。
在一优选实施例中，所述多个储存单元为多个嵌入式多媒体内存。进一步来说，每一所述第二储存单元控制器为一eMMC主机端控制器。
在一优选实施例中，所述第二控制器还包括一储存单元选择器，用于选择去存取所述至少两个储存单元之一。
在另一优选实施例中，所述第一控制器还包括一内存单元，所述内存单元存有一查找表。
在一优选实施例中，所述第二控制器还包括一处理器及一数据接口控制器。所述处理器连接所述多个第二储存单元控制器。所述数据接口控制器连接所述处理器及所述主机。此外，所述数据接口控制器为一串行式数据接口控制器，所述串行式数据接口控制器为SATA、USB、eSATA、PCI-e、IEEE1394之一。
本发明的另一目的为提供一种数据存取系统，其包括多个储存单元、一第一控制器、一第二控制器及一主机。所述第一控制器用以并行存取所述多个储存单元，所述第一控制器包括多个第一储存单元控制器、一缓冲器及一多任务器。所述多个第一储存单元控制器一对一地连接所述多个储存单元。所述多任务器连接所述多个第一储存单元控制器及所述缓冲器。所述第二控制器连接所述第一控制器，所述第二控制器包括一第二储存单元控制器，其连接所述第一控制器。所述主机连接所述第二控制器，其中所述主机通过所述第二控制器及所述第一控制器存取所述多个储存单元。
在一优选实施例中，所述多个储存单元为多个嵌入式多媒体内存。进一步来说，所述第二储存单元控制器为一eMMC主机端控制器。
在一优选实施例中，所述第二控制器还包括一储存单元选择器，用于选择去存取所述至少两个储存单元之一。
在另一优选实施例中，所述第一控制器还包括一内存单元，所述内存单元存有一查找表。
本发明的再另一目的为提供一种数据存取装置，其包括多个储存单元、一第一控制器及一第二控制器。所述第一控制器用以并行存取所述多个储存单元。所述第一控制器包括多个第一储存单元控制器、一缓冲器及一多任务器。所述多个第一储存单元控制器一对一地连接所述多个储存单元。所述多任务器连接所述多个第一储存单元控制器及所述缓冲器。所述第二控制器连接所述第一控制器。所述第二控制器包括一第二储存单元控制器、一处理器及一数据接口控制器。所述第二储存单元控制器连接所述第一控制器。所述处理器连接所述第二储存单元控制器。所述数据接口控制器连接所述处理器。
在一优选实施例中，每一所述储存单元为一嵌入式内存。进一步来说，所述嵌入式内存为一嵌入式多媒体内存，且所述第二储存单元控制器为一eMMC主机端控制器。
在一优选实施例中，所述第二控制器还包括一储存单元选择器，用于选择去存取所述多个储存单元之一。
在另一优选实施例中，所述第一控制器还包括一内存单元，所述内存单元存有一查找表。
本发明的再另一目的为提供一种数据存取控制器，用于并行存取多个储存单元并连接另一控制器，所述数据存取控制器包括多个第二储存单元控制器、一缓冲器及一多任务器。所述多个第一储存单元控制器一对一地连接所述多个储存单元。所述多任务器连接所述多个第一储存单元控制器及所述缓冲器。
在一优选实施例中，所述储存单元具有一读取/写入单元，且所述缓冲器的容量为所述读取/写入单位的整数倍。
每一所述第一储存单元控制器为一eMMC主机端控制器。
在一优选实施例中，所述数据存取控制器还包括一内存单元，所述内存单元存有一查找表。
在一优选实施例中，所述另一控制器具有至少一第二储存单元控制器用于连接所述多任务器，且所述第二储存单元控制器的数量小于所述储存单元的数量。
相较于现有技术，本发明所述的数据存取系统、装置及控制器具有可作现有eMMC主机端控制器连接多个储存单元的媒介，借此解决现有技术中eMMC一对一连接方式的缺点。
附图说明
为让本发明的上述和其它目的、特征、和优点能更明显易懂，配合所附图式，作详细说明如下。
图1，采用eMMC的现有固态硬盘系统的架构图；
图2，本发明第一优选实施例的数据存取系统的结构示意图；
图3是图2中的一第一控制器的详细结构示意图；
图4，本发明第二优选实施例的数据存取系统的结构示意图；
图5，本发明第三优选实施例的数据存取装置的结构示意图；
图6，本发明第四优选实施例的数据存取控制器的结构示意图。
主要组件符号说明：
10       固态磁盘系统                20        SATA对eMMC控制器
22       SATA主机接口             24        eMMC接口
30       eMMC
40       主机                                42        SATA主机控制器
100     数据存取系统                110           储存单元
120     第一控制器                    122      第一储存单元控制器
124     缓冲器                            126      多任务器
128     内存单元                        140      第二控制器
142     第二储存单元控制器     143      储存单元选择器
144     处理器                            146      数据接口控制器
160     主机                                162      数据接口主机控制器
200     数据存取系统                220      第一控制器
300     数据存取装置                400      数据存取控制器
500     第二控制器。
具体实施方式
以下结合附图来详细说明本发明提供的数据存取系统、装置及控制器，在不同的图式中，相同的组件符号表示相同或相似的组件。
请参考图2，本发明第一优选实施例的数据存取系统100的结构示意图，所述数据存取系统100包括多个储存单元110、多个第一控制器120、一第二控制器140及一主机160，其中所述多个第一控制器120用以分别并行存取(parallel access)所述多个储存单元110，且于本第一实施例中，每一第一控制器120对应连接至少两个储存单元110。然而，本发明并不限定于存取两个储存单元110，存取两个以上数量的储存单元110也属本发明的精神。
请参考图2及图3，其中图3是图2中一个第一控制器120的详细结构示意图，所述第一控制器120包括多个第一储存单元控制器122、一缓冲器124及一多任务器126，其中所述多个第一储存单元控制器122一对一地连接所述多个储存单元110，以及所述多任务器126连接所述多个第一储存单元控制器122及所述缓冲器124。
请再参照图2，所述第二控制器140连接所述多个第一控制器120。所述第二控制器包括多个第二储存单元控制器142，所述多个第二储存单元控制器142一对一地连接所述多个第一控制器120。所述第二控制器140还包括一处理器144及一数据接口控制器146，其中所述处理器144分别与所述多个第二储存单元控制器142连接，所述数据接口控制器146连接所述处理器144及所述主机160。在此实施例中，所述数据接口控制器146为一串行式数据接口控制器，为SATA、USB、eSATA、PCI-e、IEEE1394的其中之一。
另一方面，如图2所示，所述主机160具有一数据接口主机控制器162用于对应连接所述数据接口控制器146，且所述数据接口主机控制器162为SATA、USB、eSATA、PCI-e、IEEE1394的其中之一，通过所述数据接口主机控制器162连接所述数据接口控制器146，使所述主机160能通过所述第二控制器140及所述多个第一控制器120对所述多个储存单元110存取数据。
以下将详细介绍本实施例所述的数据存取系统100的工作方式。请参照图3，所述第一控制器120包括多个第一储存单元控制器122、一缓冲器124及一多任务器126，其中所述多个第一储存单元控制器122一对一地连接所述多个储存单元110，以及所述多任务器126连接所述多个第一储存单元控制器122及所述缓冲器124。请进一步参考图3，所述第二控制器140的所述第二储存单元控制器142是通过其对应连接的一第一控制器120的多任务器126进而存取至少两个所述储存单元110。
于本实施例中，所述多个储存单元110为多个嵌入式多媒体内存(eMMC)，而每一所述第二储存单元控制器142为一eMMC主机端(Host)控制器。在此实施例中，第二储存单元控制器142与储存单元110的传输是以eMMC规范为例说明，然并非限定于此。例如，此eMMC传输规范也可由eSD(embedded Secure Digital)卡传输接口所取代，或是由eCF(embedded Compact Flash)卡传输接口所取代，只要在第二储存单元控制器142与储存单元110之间使用相同接口即可。
以下将说明第一实施例所述的第一控制器120的工作原理。如图3所示，所述第一控制器120以一交错(Interleave)的方式对至少两个储存单元110存取数据。具体来说，在此实施例中，所述第二控制器140还包括一储存单元选择器143，其优选的设计但不限定将所述储存单元选择器143设置在第二储存单元控制器142中，所述储存单元选择器143用于选择至少两个储存单元110之一进行数据存取。更进一步来说，所述储存单元选择器143可对多任务器126发出一控制信号，而作为eMMC主机端控制器的第二储存单元控制器142发出标准的eMMC指令，所述控制信号用于控制所述多任务器126分配所述标准的eMMC指令给哪一个第一储存单元控制器122，来对以eMMC实现的其中一储存单元110进行数据存取。值得注意的是，此实施例中，作为eMMC主机端控制器的第二储存单元控制器142可具有额外的接脚以提供上述控制信号。
需注意的是，本实施例所述的第一储存单元控制器122也可为一标准的eMMC主机端控制器，用于存取以eMMC实现的单一储存单元110。
在另一实施例中，所述第二储存单元控制器142可为一标准的eMMC主机端控制器，而不设置上述储存单元选择器143。详细来说，所述第二储存单元控制器142可发出自定义的厂商命令(vendor command)给第一控制器120，借着所述厂商命令控制对哪一个储存单元110的存取，而达到一对多的目的。
另一实施例中，所述第一控制器120还包括一内存单元128，所述内存单元128存有一查找表(Look-up table, LUT)。具体而言，两个储存单元110被仿真为区块装置，如硬盘机一般。对两个储存单元110做数据存取前，所述查找表包括一个逻辑－实体地址对照表LUT，用以纪录逻辑区块地址(Logical Block Address, LBA)转换成物理区块地址(Physical Block Address, PBA)的关系，逻辑区块地址是档案系统要求存取数据的区块地址，物理区块地址则是逻辑区块地址所对应到的实际在储存单元110的区块地址。
值得一提的是，所述储存单元110具有一读取/写入单元，且所述第一控制器120内的所述缓冲器124的容量为所述读取/写入单元的读取/写入单位的整数倍。所述缓冲器124用于暂存两个储存单元110的读/写数据，以增加第一控制器120的数据处理的平行度。
由图2可知，本第一实施例所述的数据存取系统100利用多个一对二的第一控制器120作为连接多个储存单元110的媒介，解决了现有技术中多个eMMC接口与多个eMMC 之间需要作一对一连接而导致接脚数量过多及数据存取速度差的缺点。
以下将介绍本发明的第二优选实施例所述的数据存取系统。请参考图4，本发明的第二优选实施例所述的数据存取系统200的结构示意图，所述数据存取系统200包括多个储存单元110、一第一控制器220、一第二控制器140及一主机160。
如图4所示，所述第一控制器220用以并行存取多个储存单元110。所述第一控制器220包括多个第一储存单元控制器122、一缓冲器124及一多任务器126，其中所述多个第一储存单元控制器122一对一地连接所述多个储存单元110，所述多任务器126分别连接所述多个第一储存单元控制器122及所述缓冲器124。
所述第二控制器140连接所述第一控制器220，且所述第二控制器140包括一第二储存单元控制器142、一处理器144及一数据接口控制器146，其中所述第二储存单元控制器142连接所述第一控制器220的多任务器126及处理器144，且所述处理器144连接所述数据接口控制器146，而所述主机160连接所述第二控制器140的数据接口控制器146，借此所述主机160能通过所述第二控制器140及所述第一控制器220存取所述多个储存单元110。与上述第一实施例不同的是，第二实施例的第一控制器220为一对八的控制器，而第一实施例的每一第一控制器120为一对二的控制器。
具体而言，所述多个储存单元110为多个嵌入式多媒体内存(eMMC)，而所述第二储存单元控制器142为一eMMC主机端(Host)控制器。在此实施例中，第二储存单元控制器142与储存单元110之间的传输是以eMMC规范为例说明，然并非限定于此。
以下将说明第二实施例所述的第一控制器220的工作原理。如图4所示，所述第一控制器220以一交错(Interleave)的方式对所述多个储存单元110存取数据。具体来说，在此实施例中，所述第二控制器140还包括一储存单元选择器143，其优选设计但不限定是：所述储存单元选择器143设置在第二储存单元控制器142中，用于选择去存取多个储存单元110之一。同样地，储存单元选择器143可对多任务器126发出一控制信号，而作为eMMC主机端控制器的第二储存单元控制器142用于发出标准的eMMC指令，所述控制信号用于控制多任务器126分配所述标准的eMMC指令给哪一个第一储存单元控制器122，进而存取以eMMC实现的其中一储存单元110。
在另一实施例中，所述第二储存单元控制器142可为一标准的eMMC主机端控制器，而不设置上述储存单元选择器143。详细来说，所述第二储存单元控制器142可发出自定义的厂商命令(vendor command)给第一控制器120，借着所述厂商命令控制对哪一个储存单元110的存取，而达到一对多的目的。
在另一实施例中，所述第一控制器220还包括一内存单元128，所述内存单元128存有一查找表(Look up table, LUT)。具体而言，多个储存单元110被仿真为区块装置，如硬盘机一般。对多个储存单元110做数据存取前，所述查找表包括一个逻辑－实体地址对照表LUT，用以纪录逻辑区块地址(Logical Block Address, LBA)转换成物理区块地址(Physical Block Address, PBA)的关系，逻辑区块地址是档案系统要求存取数据的区块地址，物理区块地址则是逻辑区块地址所对应到的实际在储存单元110的区块地址。
由上可知，本第二实施例所述的数据存取系统200有一个一对八的第一控制器220可作为连接多个储存单元110的媒介，解决了现有技术中一对一连接方式的缺点。
以下将介绍本发明的第三优选实施例所述的数据存取装置，所述数据存取装置优选为一固态磁盘，然而，本发明并不限于此。请参考图5，本发明的优选实施例所述的数据存取装置300的结构示意图，所述数据存取装置300包括多个储存单元110、一第一控制器120、一第二控制器140。
所述第一控制器120用以并行存取所述多个储存单元110。所述第一控制器120包括多个第一储存单元控制器122、一缓冲器124及一多任务器126。所述多个第一储存单元控制器122一对一地连接所述多个储存单元110。所述多任务器126连接所述多个第一储存单元控制器122及所述缓冲器124。所述第二控制器140连接所述第一控制器220，且所述第二控制器140包括一第二储存单元控制器142、一处理器144及一数据接口控制器146。其中所述第二储存单元控制器142分别连接所述第一控制器120的多任务器126及所述处理器144；所述处理器144连接所述第二储存单元控制器142；所述数据接口控制器146连接所述处理器144，且所述数据接口控制器146用于与外部主机连接。
每一所述储存单元110为一嵌入式内存。在此实施例中，所述嵌入式内存为一嵌入式多媒体内存(eMMC)，而所述第二储存单元控制器142为一eMMC主机端控制器。在此实施例中，第二储存单元控制器142与储存单元110之间的传输是以eMMC规范为例说明，然并非限于此。例如，此eMMC传输规范也可由eSD卡传输接口所取代，或是由eCF卡传输接口所取代，只要在第二储存单元控制器142与储存单元110之间使用相同接口即可。
以下将说明本第三实施例所述的第一控制器120的工作原理。如图5所示，所述第一控制器120以一交错(Interleave)的方式对所述多个储存单元110存取数据。在此实施例中，所述第二控制器140还包括一储存单元选择器143，其优选设计但不限定是：所述储存单元选择器143设置在第二储存单元控制器142中，用于选择去存取所述至少两个储存单元110之一。更进一步来说，储存单元选择器143可对多任务器126发出一控制信号，而作为eMMC主机端控制器的第二储存单元控制器142发出标准的eMMC指令，所述控制信号用于控制多任务器126分配所述标准的eMMC指令给哪一个第一储存单元控制器122，进而存取以eMMC实现的其中之一储存单元110。
需注意的是，本实施例所述的第一储存单元控制器122也可为一标准的eMMC主机端控制器，用于存取以eMMC实现的单一储存单元110。
在另一实施例中，所述第二储存单元控制器142可为一标准的eMMC主机端控制器，而不设置上述储存单元选择器143。详细来说，所述第二储存单元控制器142可发出自定义的厂商命令给第一控制器120，借着所述厂商命令控制对哪一个储存单元110的存取，而达到一对多的目的。
在另一实施例中，所述第一控制器120还包括一内存单元128，所述内存单元128存有一查找表(Look up table, LUT)。具体而言，多个储存单元110被仿真为区块装置，如硬盘机一般。对多个储存单元110做数据存取前，所述查找表包括一个逻辑－实体地址对照表LUT，用以纪录逻辑区块地址(Logical Block Address, LBA)转换成物理区块地址(Physical Block Address, PBA)的关系，逻辑区块地址是档案系统要求存取数据的区块地址，物理区块地址则是逻辑区块地址所对应到的实际在储存单元110的区块地址。
由上可知，本实施例所述的数据存取装置300有一个一对多的第一控制器120可作为连接多个储存单元110的媒介，解决了现有技术中一对一连接方式的缺点。
以下将介绍本发明的第四优选实施例所述的数据存取控制器。请参考图6，本发明第四优选实施例所述的数据存取控制器400的结构示意图，每一数据存取控制器400的组成相同于前述各实施例的第一控制器，即包括多个第一储存单元控制器122、一缓冲器124及一多任务器126，其中所述多个第一储存单元控制器122一对一地连接所述多个储存单元110。所述多任务器126连接所述多个第一储存单元控制器122及所述缓冲器124。每一所述数据存取控制器400适用于连接第二控制器500中的多个第二储存单元控制器142其中之一，也即多个数据存取控制器400能对应连接相同数量的第二储存单元控制器142，以及一主机160可通过至少一第二储存单元控制器142及所述对应的数据存取控制器400并行存取多个储存单元110，其中第二储存单元控制器142的数量小于储存单元110的数量。
值得注意的是，多个第二储存单元控制器142设置于一第二控制器500中，使得所述主机160通过所述第二控制器500及所述数据存取控制器400存取所述多个储存单元110。实际上，所述第二控制器500即相同于上述第三实施例中的第二控制器140，其还具有一处理器及一数据接口控制器，在此不予以赘述。
值得一提的是，每一所述储存单元110具有一读取/写入单元，且所述数据存取控制器400内的所述缓冲器124的容量为所述读取/写入单元的读取/写入单位的整数倍。所述缓冲器124用于暂存多个储存单元110的读/写数据，以增加数据存取控制器400数据处理的平行度。
具体而言，所述多个储存单元110为多个嵌入式多媒体内存(eMMC)，而每一所述第一储存单元控制器122为一eMMC主机端控制器。在此实施例中，此传输接口以eMMC规范为例说明，然并非限于此。例如，此eMMC规范亦可由eSD(embedded Secure Digital)卡传输接口所取代，或是由eCF(embedded Compact Flash)卡传输接口所取代，只要在第一储存单元控制器122与储存单元110之间使用相同接口即可。需注意的是，本实施例所述的第二储存单元控制器142也可为一标准的eMMC主机端控制器。
以下将说明本实施例所述的数据存取控制器400的工作原理。在本实施例中，所述第二储存单元控制器142可发出自定义的厂商命令(vendor command)给其对应的数据存取控制器400，借着所述厂商命令控制对哪一个储存单元110的存取，而达到一对多的目的。
在另一实施例中，每一所述数据存取控制器400还包括一内存单元128，所述内存单元128存有一查找表(Look up table, LUT)。具体而言，多个储存单元110被仿真为区块装置，如硬盘机一般。对多个储存单元110做数据存取前，所述查找表包括一个逻辑－实体地址对照表LUT，用以纪录逻辑区块地址(Logical Block Address, LBA)转换成物理区块地址(Physical Block Address, PBA)的关系，逻辑区块地址是档案系统要求存取数据的区块地址，物理区块地址则是逻辑区块地址所对应到的实际在储存单元110的区块地址。
综上所述，本实施例所述的数据存取控制器400可作为现有eMMC主机端控制器连接多个储存单元的媒介，借此解决现有技术中一对一连接方式的缺点。
以上所述仅是本发明的优选实施例，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (26)

1. 一种数据存取系统，其特征在于，包括：
多个储存单元；
多个第一控制器，用以并行存取所述多个储存单元，每一所述第一控制器包括：
多个第一储存单元控制器，一对一地连接所述多个储存单元；
一缓冲器；及
一多任务器，连接所述多个第一储存单元控制器及所述缓冲器；
一第二控制器，连接所述多个第一控制器，所述第二控制器包括：
多个第二储存单元控制器，一对一地连接所述多个第一控制器；及
一主机，连接所述第二控制器；
其中所述主机通过所述第二控制器及所述多个第一控制器存取所述多个储存单元。
2. 根据权利要求1所述的数据存取系统，其特征在于，每一所述第二储存单元控制器通过对应的单一所述第一控制器存取至少两个储存单元。
3. 根据权利要求2所述的数据存取系统，其特征在于，所述第一控制器以一交错的方式对所述至少两个储存单元存取数据。
4. 根据权利要求1所述的数据存取系统，其特征在于，所述储存单元具有一读取/写入单元，且所述缓冲器的容量为所述读取/写入单元的读取/写入单位的整数倍。
5. 根据权利要求1所述的数据存取系统，其特征在于，所述多个储存单元为多个嵌入式多媒体内存。
6. 根据权利要求5所述的数据存取系统，其特征在于，每一所述第二储存单元控制器为一eMMC主机端控制器。
7. 根据权利要求2所述的数据存取系统，其特征在于，所述第二控制器还包括一储存单元选择器，用于选择去存取所述至少两个储存单元之一。
8. 根据权利要求1所述的数据存取系统，其特征在于，所述第一控制器还包括一内存单元，所述内存单元存有一查找表。
9. 根据权利要求1所述的数据存取系统，其特征在于，所述第二控制器还包括：
一处理器，连接所述多个第二储存单元控制器；及
一数据接口控制器，连接所述处理器及所述主机。
10. 根据权利要求9所述的数据存取系统，其特征在于，所述数据接口控制器为一串行式数据接口控制器，所述串行式数据接口控制器为SATA、USB、eSATA、PCI-e、IEEE1394之一。
11. 一种数据存取系统，其特征在于，包括：
多个储存单元；
一第一控制器，用以并行存取所述多个储存单元，所述第一控制器包括：
多个第一储存单元控制器，一对一地连接所述多个储存单元；
一缓冲器；及
一多任务器，连接所述多个第一储存单元控制器及所述缓冲器；
一第二控制器，连接所述第一控制器，所述第二控制器包括：
一第二储存单元控制器，连接所述第一控制器；
一主机，连接所述第二控制器；
其中所述主机通过所述第二控制器及所述第一控制器存取所述多个储存单元。
12. 根据权利要求11所述的数据存取系统，其特征在于，所述多个储存单元为多个嵌入式多媒体内存。
13. 根据权利要求12所述的数据存取系统，其特征在于，所述第二储存单元控制器为一eMMC主机端控制器。
14. 根据权利要求11所述的数据存取系统，其特征在于，所述第二控制器还包括一储存单元选择器，用于选择去存取所述多个储存单元之一。
15. 根据权利要求11所述的数据存取系统，其特征在于，所述第一控制器还包括一内存单元，所述内存单元存有一查找表。
16. 一种数据存取装置，其特征在于，包括：
多个储存单元；
一第一控制器，用以并行存取所述多个储存单元，所述第一控制器包括：
       多个第一储存单元控制器，一对一地连接所述多个储存单元；
       一缓冲器；及
       一多任务器，连接所述多个第一储存单元控制器及所述缓冲器；及
一第二控制器，连接所述第一控制器，所述第二控制器包括：
       一第二储存单元控制器，连接所述第一控制器；
       一处理器，连接所述第二储存单元控制器；及
       一数据接口控制器，连接所述处理器。
17. 根据权利要求16所述的数据存取装置，其特征在于，每一所述储存单元为一嵌入式内存。
18. 根据权利要求17所述的数据存取装置，其特征在于，所述嵌入式内存为一嵌入式多媒体内存。
19. 根据权利要求18所述的数据存取装置，其特征在于，所述第二储存单元控制器为一eMMC主机端控制器。
20. 根据权利要求16所述的数据存取装置，其特征在于，所述第二控制器还包括一储存单元选择器，用于选择去存取所述多个储存单元之一。
21. 根据权利要求16所述的数据存取装置，其特征在于，所述第一控制器还包括一内存单元，所述内存单元存有一查找表。
22. 一种数据存取控制器，用于并行存取多个储存单元并连接另一控制器，其特征在于，所述数据存取控制器包括：
多个第一储存单元控制器，一对一地连接所述多个储存单元；
一缓冲器；及
一多任务器，连接所述多个第一储存单元控制器及所述缓冲器。
23. 根据权利要求22所述的数据存取控制器，其中所述储存单元具有一读取/写入单元，且所述缓冲器的容量为所述读取/写入单元的读取/写入单位的整数倍。
24. 根据权利要求22所述的数据存取控制器，其特征在于，每一所述第一储存单元控制器为一eMMC主机端控制器。
25. 根据权利要求22所述的数据存取控制器，其特征在于，还包括一内存单元，所述内存单元存有一查找表。
26. 根据权利要求22所述的数据存取控制器，其特征在于，所述另一控制器具有至少一第二储存单元控制器用于连接所述多任务器，且所述第二储存单元控制器的数量小于所述个储存单元的数量。
CN201310370416.8A 2013-04-19 2013-08-23 数据存取系统、数据存取装置及数据存取控制器 Pending CN104111801A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102114043 2013-04-19
TW102114043A TW201441813A (zh) 2013-04-19 2013-04-19 資料存取系統、資料存取裝置及資料存取控制器

Publications (1)

Publication Number Publication Date
CN104111801A true CN104111801A (zh) 2014-10-22

Family

ID=51708609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310370416.8A Pending CN104111801A (zh) 2013-04-19 2013-08-23 数据存取系统、数据存取装置及数据存取控制器

Country Status (4)

Country Link
US (1) US20140317339A1 (zh)
JP (1) JP2014211875A (zh)
CN (1) CN104111801A (zh)
TW (1) TW201441813A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105159613A (zh) * 2015-09-08 2015-12-16 福州瑞芯微电子股份有限公司 一种emmc控制系统及其访问方法
WO2023274032A1 (zh) * 2021-07-02 2023-01-05 西安紫光国芯半导体有限公司 存储访问电路、集成芯片、电子设备及存储访问方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170177225A1 (en) * 2015-12-21 2017-06-22 Nimble Storage, Inc. Mid-level controllers for performing flash management on solid state drives
US10445018B2 (en) 2016-09-09 2019-10-15 Toshiba Memory Corporation Switch and memory device
US11023176B2 (en) * 2017-04-14 2021-06-01 Huawei Technologies Co., Ltd. Storage interface, timing control method, and storage system
US20190179540A1 (en) * 2017-12-11 2019-06-13 Qualcomm Incorporated Concurrent access for multiple storage devices
US11061431B2 (en) * 2018-06-28 2021-07-13 Micron Technology, Inc. Data strobe multiplexer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724539A (en) * 1992-03-19 1998-03-03 Digital Equipment Corporation System for selectively storing stripes of data in tracks of disks so that sum of transfer rates of stripes match communication bandwidth to host
CN1794162A (zh) * 2004-12-21 2006-06-28 普安科技股份有限公司 储存虚拟化控制器、子系统及系统与方法
TW200915079A (en) * 2007-09-21 2009-04-01 Phison Electronics Corp Solid state disk storage system with a parallel accessing architecture and a solid state disk controller
US20130055013A1 (en) * 2011-08-29 2013-02-28 Hitachi, Ltd. Storage control apparatus and storage control apparatus control method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62157934A (ja) * 1985-12-28 1987-07-13 Casio Comput Co Ltd メモリ・アドレス方式
US6349051B1 (en) * 1998-01-29 2002-02-19 Micron Technology, Inc. High speed data bus
JP2001051896A (ja) * 1999-08-04 2001-02-23 Hitachi Ltd 記憶装置
JP5253901B2 (ja) * 2008-06-20 2013-07-31 株式会社東芝 メモリシステム
CN103597461B (zh) * 2011-09-30 2016-04-27 株式会社日立制作所 闪存组件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724539A (en) * 1992-03-19 1998-03-03 Digital Equipment Corporation System for selectively storing stripes of data in tracks of disks so that sum of transfer rates of stripes match communication bandwidth to host
CN1794162A (zh) * 2004-12-21 2006-06-28 普安科技股份有限公司 储存虚拟化控制器、子系统及系统与方法
TW200915079A (en) * 2007-09-21 2009-04-01 Phison Electronics Corp Solid state disk storage system with a parallel accessing architecture and a solid state disk controller
US20130055013A1 (en) * 2011-08-29 2013-02-28 Hitachi, Ltd. Storage control apparatus and storage control apparatus control method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105159613A (zh) * 2015-09-08 2015-12-16 福州瑞芯微电子股份有限公司 一种emmc控制系统及其访问方法
CN105159613B (zh) * 2015-09-08 2017-12-19 福州瑞芯微电子股份有限公司 一种emmc控制系统及其访问方法
WO2023274032A1 (zh) * 2021-07-02 2023-01-05 西安紫光国芯半导体有限公司 存储访问电路、集成芯片、电子设备及存储访问方法

Also Published As

Publication number Publication date
JP2014211875A (ja) 2014-11-13
TW201441813A (zh) 2014-11-01
US20140317339A1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
CN104111801A (zh) 数据存取系统、数据存取装置及数据存取控制器
US8898375B2 (en) Memory controlling method, memory controller and memory storage apparatus
KR101969883B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170053278A (ko) 데이터 저장 장치 및 그것의 동작 방법
JP2012514808A (ja) メモリシステムコントローラ
TW201310233A (zh) 包含記憶體系統控制器之裝置及相關方法
CN103049216B (zh) 固态硬盘及其数据处理方法、系统
US20140075102A1 (en) Controller of a nonvolatile memory device and a command scheduling method thereof
KR102595233B1 (ko) 데이터 처리 시스템 및 그것의 동작 방법
CN103403667A (zh) 数据处理方法和设备
US20150161042A1 (en) Memory management method, memory controlling circuit unit, and memory storage device
US20140372680A1 (en) Embedded storage and embedded storage system
CN201725323U (zh) 独立冗余磁盘阵列
CN202422111U (zh) 一种新型的存储装置
US20120079194A1 (en) Method of testing data storage devices and a gender therefor
CN103530236A (zh) 一种混合硬盘的实现方法及装置
CN102929813A (zh) 一种pci-e接口固态硬盘控制器的设计方法
TWI514141B (zh) 記憶體位址管理方法、記憶體控制器與記憶體儲存裝置
CN103544118A (zh) 存储器储存装置、其存储器控制器与数据写入方法
CN103218308B (zh) 缓冲存储器管理方法、存储器控制器与存储器储存装置
US20100325348A1 (en) Device of flash modules array
CN104731710A (zh) 存储器管理方法、存储器控制电路单元与存储器储存装置
WO2015085414A1 (en) System and method of operation for high capacity solid-state drive
CN102456401B (zh) 区块管理方法、存储器控制器与存储器储存装置
CN102253812A (zh) 一种基于龙芯处理器的提高软raid性能的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141022

WD01 Invention patent application deemed withdrawn after publication