CN112131619A - 一种多层级数据保护电路及方法 - Google Patents
一种多层级数据保护电路及方法 Download PDFInfo
- Publication number
- CN112131619A CN112131619A CN202011061973.8A CN202011061973A CN112131619A CN 112131619 A CN112131619 A CN 112131619A CN 202011061973 A CN202011061973 A CN 202011061973A CN 112131619 A CN112131619 A CN 112131619A
- Authority
- CN
- China
- Prior art keywords
- power failure
- main processor
- processor chip
- nonvolatile memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000013500 data storage Methods 0.000 claims abstract description 12
- 230000006870 function Effects 0.000 claims abstract description 8
- 238000012544 monitoring process Methods 0.000 claims description 30
- 238000012545 processing Methods 0.000 claims description 12
- 230000002159 abnormal effect Effects 0.000 claims description 7
- 230000006386 memory function Effects 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims 2
- 238000013461 design Methods 0.000 abstract description 6
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
Abstract
本发明涉及一种多层级数据保护电路及方法，属于数据存储技术领域。本发明设计的一种多层级的数据保护方案，应用在对掉电时数据保护要求严格的数据存储领域。该方案基于非易失性内存和掉电保护电路设计，采用针对部分数据写回硬盘，部分数据保留在非易失性内存的方式来实现多层级的数据保护功能，能够减小实现的技术难度，同时通过降低所需的掉电保护时间，减少所需的备用电源容量，降低硬件成本。
Description
技术领域
本发明属于数据存储技术领域，具体涉及一种多层级数据保护电路及方法。
背景技术
在数据存储领域，通常采用增加备用电源的方法来解决异常掉电问题，这种方式的技术实现难度大，且硬件成本较高。
因此，如何设计一种多层级的数据保护方案，以减小实现的技术难度，同时降低硬件成本，成为亟待解决的技术问题。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何设计一种多层级的数据保护方案，减小实现的技术难度，同时降低硬件成本。
(二)技术方案
为了解决上述技术问题，本发明提供了一种多层级数据保护电路，包括：主处理器芯片、非易失性内存、外存设备和掉电监测电路；
其中，所述主处理器芯片作为掉电监测电路、非易失性内存、外存设备的控制芯片，用于在监测到掉电监测电路给出的掉电告警信号后，与掉电监测电路、非易失性内存、外存设备进行交互，完成掉电时数据处理功能；
所述非易失性内存用于实现正常工作时内存功能，并作为掉电时的预设重要数据记录载体；
所述外存设备作为预设低保护等级数据存储设备；
所述掉电监测电路用于实现在异常掉电时给主处理器芯片发送掉电告警信号，以及将系统供电从主电源切换至备用电源的功能。
优选地，所述主处理器芯片与掉电监测电路、非易失性内存、外存设备进行交互，完成掉电时数据处理功能具体为：
所述主处理器芯片将非易失性内存中需要进行保护的多块元数据区域进行依次封存，并对每个封存区域增加校验码；所述主处理器芯片在元数据区域封存完成之后，采用索引的方式，将封存的数据区域的索引号保存至非易失性内存中的固定区域，同时将该封存的数据区域的索引号备份至外存设备中；所述主处理器芯片将非易失性内存中预设低保护等级数据开始写回外存设备。所述主处理器芯片在完成预设低保护等级数据的写回操作后，完成掉电时数据处理流程。
优选地，所述外存设备为硬盘。
优选地，所述外存设备为U盘。
本发明还提供了一种所述的电路实现的多层数据保护方法，包括以下步骤：
步骤1、所述掉电监测电路在检测到异常掉电信号后，启动备用电源给设备供电，同时给主处理器发送掉电告警信号；
步骤2、所述主处理器芯片监测到掉电监测电路给出的掉电告警信号后，进入掉电处理程序；
步骤3、所述主处理器芯片将非易失性内存中需要进行保护的多块元数据区域进行依次封存，并对每个封存区域增加校验码；
步骤4、所述主处理器芯片在元数据区域封存完成之后，采用索引的方式，将封存的数据区域的索引号保存至非易失性内存中的固定区域，同时将该封存的数据区域的索引号备份至外存设备中；
步骤5、所述主处理器芯片将非易失性内存中预设低保护等级数据开始写回外存设备。
步骤6、所述主处理器芯片在完成预设低保护等级数据的写回操作后，完成掉电时数据处理流程。
本发明还提供了一种所述的电路降低掉电时所需的掉电保护时间的方法。
本发明还提供了一种利用所述的电路减少掉电时所需的备用电源容量的方法。
本发明还提供了一种所述的电路在数据存储技术领域中的应用。
本发明还提供了一种所述的方法在数据存储技术领域中的应用。
(三)有益效果
本发明设计一种多层级的数据保护方案，应用在对掉电时数据保护要求严格的数据存储领域。该方案基于非易失性内存和掉电保护电路设计，采用针对部分数据写回硬盘，部分数据保留在非易失性内存的方式来实现多层级的数据保护功能，能够减小实现的技术难度，同时通过降低所需的掉电保护时间，减少所需的备用电源容量，降低硬件成本。
附图说明
图1为本发明的多层数据保护电路的构成原理图；
图2为本发明的多层数据保护方法流程图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
如图1所示，本发明提供的一种多层级的数据保护电路的主要构成部分包括：主处理器芯片、非易失性内存、外存设备和掉电监测电路；
其中，所述主处理器芯片作为掉电监测电路、非易失性内存、外存设备的主要控制芯片，用于在监测到掉电监测电路给出的掉电告警信号后，与掉电监测电路、非易失性内存、外存设备进行交互，完成掉电时数据处理功能；所述主处理器芯片与掉电监测电路、非易失性内存、外存设备进行交互，完成掉电时数据处理功能具体为：
所述主处理器芯片将非易失性内存中需要进行保护的多块元数据区域进行依次封存，并对每个封存区域增加校验码；所述主处理器芯片在元数据区域封存完成之后，采用索引的方式，将封存的数据区域的索引号保存至非易失性内存中的固定区域，同时将该封存的数据区域的索引号备份至外存设备中；所述主处理器芯片将非易失性内存中预设低保护等级数据开始写回外存设备。所述主处理器芯片在完成预设低保护等级数据的写回操作后，完成掉电时数据处理流程。
所述非易失性内存是一种新型的内存介质，实现正常工作时内存功能，及作为掉电时重要数据的记录载体；
所述外存设备可以为普通的硬盘，作为数据存储设备。
所述掉电监测电路用于实现在异常掉电时给主处理器芯片发送掉电告警信号，以及将系统供电从主电源切换至备用电源的功能。
如图2所示，本发明提供的一种利用上述电路实现的多层数据保护方法包括以下步骤：
步骤1、所述掉电监测电路在检测到异常掉电信号后，启动备用电源给设备供电，同时给主处理器发送掉电告警信号；
步骤2、所述主处理器芯片监测到掉电监测电路给出的掉电告警信号后，进入掉电处理程序；
步骤3、所述主处理器芯片将非易失性内存中需要进行保护的多块元数据区域进行依次封存，并对每个封存区域增加校验码；
步骤4、所述主处理器芯片在元数据区域封存完成之后，采用索引的方式，将封存的数据区域的索引号保存至非易失性内存中的固定区域，同时将该封存的数据区域的索引号备份至外存设备中；
步骤5、所述主处理器芯片将非易失性内存中预设低保护等级数据开始写回外存设备。
步骤6、所述主处理器芯片在完成预设低保护等级数据的写回操作后，完成掉电时数据处理流程。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (9)
1.一种多层级数据保护电路，其特征在于，包括：主处理器芯片、非易失性内存、外存设备和掉电监测电路；
其中，所述主处理器芯片作为掉电监测电路、非易失性内存、外存设备的控制芯片，用于在监测到掉电监测电路给出的掉电告警信号后，与掉电监测电路、非易失性内存、外存设备进行交互，完成掉电时数据处理功能；
所述非易失性内存用于实现正常工作时内存功能，并作为掉电时的预设重要数据记录载体；
所述外存设备作为预设低保护等级数据存储设备；
所述掉电监测电路用于实现在异常掉电时给主处理器芯片发送掉电告警信号，以及将系统供电从主电源切换至备用电源的功能。
2.如权利要求1所述的电路，其特征在于，所述主处理器芯片与掉电监测电路、非易失性内存、外存设备进行交互，完成掉电时数据处理功能具体为：
所述主处理器芯片将非易失性内存中需要进行保护的多块元数据区域进行依次封存，并对每个封存区域增加校验码；所述主处理器芯片在元数据区域封存完成之后，采用索引的方式，将封存的数据区域的索引号保存至非易失性内存中的固定区域，同时将该封存的数据区域的索引号备份至外存设备中；所述主处理器芯片将非易失性内存中预设低保护等级数据开始写回外存设备。所述主处理器芯片在完成预设低保护等级数据的写回操作后，完成掉电时数据处理流程。
3.如权利要求1所述的电路，其特征在于，所述外存设备为硬盘。
4.如权利要求1所述的电路，其特征在于，所述外存设备为U盘。
5.一种利用权利要求1至4中任一项所述的电路实现的多层数据保护方法，其特征在于，包括以下步骤：
步骤1、所述掉电监测电路在检测到异常掉电信号后，启动备用电源给设备供电，同时给主处理器发送掉电告警信号；
步骤2、所述主处理器芯片监测到掉电监测电路给出的掉电告警信号后，进入掉电处理程序；
步骤3、所述主处理器芯片将非易失性内存中需要进行保护的多块元数据区域进行依次封存，并对每个封存区域增加校验码；
步骤4、所述主处理器芯片在元数据区域封存完成之后，采用索引的方式，将封存的数据区域的索引号保存至非易失性内存中的固定区域，同时将该封存的数据区域的索引号备份至外存设备中；
步骤5、所述主处理器芯片将非易失性内存中预设低保护等级数据开始写回外存设备。
步骤6、所述主处理器芯片在完成预设低保护等级数据的写回操作后，完成掉电时数据处理流程。
6.一种利用权利要求1至4中任一项所述的电路降低掉电时所需的掉电保护时间的方法。
7.一种利用权利要求1至4中任一项所述的电路减少掉电时所需的备用电源容量的方法。
8.一种权利要求1至4中任一项所述的电路在数据存储技术领域中的应用。
9.一种权利要求5所述的方法在数据存储技术领域中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011061973.8A CN112131619A (zh) | 2020-09-30 | 2020-09-30 | 一种多层级数据保护电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011061973.8A CN112131619A (zh) | 2020-09-30 | 2020-09-30 | 一种多层级数据保护电路及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112131619A true CN112131619A (zh) | 2020-12-25 |
Family
ID=73843531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011061973.8A Pending CN112131619A (zh) | 2020-09-30 | 2020-09-30 | 一种多层级数据保护电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112131619A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101187830A (zh) * | 2007-12-27 | 2008-05-28 | 华为技术有限公司 | 掉电保护方法、装置、逻辑器件及存储系统 |
| CN102033826A (zh) * | 2010-12-03 | 2011-04-27 | 创新科存储技术有限公司 | 内存掉电数据保护的装置和方法 |
| CN103064800A (zh) * | 2013-01-04 | 2013-04-24 | 浪潮电子信息产业股份有限公司 | 一种掉电保护系统及其实现方法 |
| CN104461964A (zh) * | 2014-12-12 | 2015-03-25 | 杭州华澜微科技有限公司 | 一种存储装置 |
| CN108647115A (zh) * | 2018-04-12 | 2018-10-12 | 郑州云海信息技术有限公司 | 一种实现非易失性内存芯片数据保护的方法及系统 |
| CN110096460A (zh) * | 2018-01-30 | 2019-08-06 | 北京京东尚科信息技术有限公司 | 内存数据保护的方法、装置及电路 |
-
2020
- 2020-09-30 CN CN202011061973.8A patent/CN112131619A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101187830A (zh) * | 2007-12-27 | 2008-05-28 | 华为技术有限公司 | 掉电保护方法、装置、逻辑器件及存储系统 |
| CN102033826A (zh) * | 2010-12-03 | 2011-04-27 | 创新科存储技术有限公司 | 内存掉电数据保护的装置和方法 |
| CN103064800A (zh) * | 2013-01-04 | 2013-04-24 | 浪潮电子信息产业股份有限公司 | 一种掉电保护系统及其实现方法 |
| CN104461964A (zh) * | 2014-12-12 | 2015-03-25 | 杭州华澜微科技有限公司 | 一种存储装置 |
| CN110096460A (zh) * | 2018-01-30 | 2019-08-06 | 北京京东尚科信息技术有限公司 | 内存数据保护的方法、装置及电路 |
| CN108647115A (zh) * | 2018-04-12 | 2018-10-12 | 郑州云海信息技术有限公司 | 一种实现非易失性内存芯片数据保护的方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7917688B2 (en) | Flash memory module, storage apparatus using flash memory module as recording medium, and address translation table verification method for flash memory module | |
| JP2004038290A (ja) | 情報処理システムおよび同システムで用いられるディスク制御方法 | |
| EP2857971B1 (en) | Method and device for repairing error data | |
| CN101477480B (zh) | 内存控制方法、装置及内存读写系统 | |
| US11521701B2 (en) | Memory controller with read error handling | |
| US7395451B2 (en) | Apparatus, method and program for the control of storage | |
| EP2093673A1 (en) | A system and method with multi-level buffer | |
| JP2011170589A (ja) | ストレージ制御装置、ストレージ装置およびストレージ制御方法 | |
| CN103513942A (zh) | 独立冗余磁盘阵列的重构方法及装置 | |
| CN110781029A (zh) | 断电保护方法及系统 | |
| CN102915260B (zh) | 固态硬盘容错的方法及其固态硬盘 | |
| US11093339B2 (en) | Storage utilizing a distributed cache chain and a checkpoint drive in response to a data drive corruption | |
| US11055189B2 (en) | Replaceable memory | |
| CN104020963A (zh) | 一种防止误判硬盘读写错误的方法和装置 | |
| CN109885342B (zh) | 一种执法记录仪的系统程序修复方法 | |
| CN112131619A (zh) | 一种多层级数据保护电路及方法 | |
| US7389446B2 (en) | Method to reduce soft error rate in semiconductor memory | |
| CN104102554B (zh) | 一种数据备份的方法和数据备份装置 | |
| CN101673229A (zh) | 自动备份闪存存储数据的存储系统和方法 | |
| CN101825992B (zh) | 一种数据的存储方法和装置 | |
| US11416365B2 (en) | Method and system for open NAND block detection and correction in an open-channel SSD | |
| CN106104492A (zh) | 一种数据备份的方法、装置及系统 | |
| CN101630237B (zh) | 一种对raid进行控制的方法、装置和系统 | |
| CN100524239C (zh) | 储存装置的数据保护方法 | |
| CN111124752A (zh) | 一种存储设备的备电保护的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |