CN113110880A - 一种系统启动方法及电子设备 - Google Patents
一种系统启动方法及电子设备 Download PDFInfo
- Publication number
- CN113110880A CN113110880A CN202010024528.8A CN202010024528A CN113110880A CN 113110880 A CN113110880 A CN 113110880A CN 202010024528 A CN202010024528 A CN 202010024528A CN 113110880 A CN113110880 A CN 113110880A
- Authority
- CN
- China
- Prior art keywords
- memory
- processor
- fpga chip
- data
- things module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 230000015654 memory Effects 0.000 claims abstract description 185
- 230000004044 response Effects 0.000 abstract description 5
- 238000004891 communication Methods 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 description 10
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 4
- 239000008187 granular material Substances 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Power Sources (AREA)
Abstract
本发明提供一种系统启动方法及电子设备，涉及通信技术领域，所述电子设备包括处理器、FPGA芯片和第一存储器，所述处理器上运行有系统，所述处理器与所述FPGA芯片连接，所述FPGA芯片与所述第一存储器连接，所述第一存储器存储有所述系统的运行数据，所述方法包括：所述FPGA芯片读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据；所述处理器基于所述运行数据运行所述系统。本发明实施例能够加快系统启动速度，从而提高电子设备的响应速度。
Description
技术领域
本发明涉及通信技术领域，尤其涉及一种系统启动方法及电子设备。
背景技术
随着通信技术的发展，电子设备越来越深入人们生活的方方面面。电子设备包括处理器，并且电子设备通过处理器运行系统和应用，例如，处理器上可以运行有linux系统。现有技术中电子设备在系统运行出错时需要重新启动系统，系统启动较慢，从而导致电子设备的响应速度较慢。
发明内容
本发明实施例提供一种系统启动方法及电子设备，以解决现有技术中电子设备在系统运行出错时需要重新启动系统，系统启动较慢，从而导致电子设备的响应速度较慢的问题。
为了解决上述技术问题，本发明是这样实现的：
第一方面，本发明实施例提供了一种系统启动方法，应用于电子设备，所述电子设备包括处理器、FPGA芯片和第一存储器，所述处理器上运行有系统，所述处理器与所述FPGA芯片连接，所述FPGA芯片与所述第一存储器连接，所述第一存储器存储有所述系统的运行数据，所述方法包括：
所述FPGA芯片读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据；
所述处理器基于所述运行数据运行所述系统。
可选的，所述电子设备还包括第二存储器，所述第二存储器与所述处理器连接；
所述处理器基于所述运行数据运行所述系统，包括：
所述处理器将所述运行数据存储在所述第二存储器；
所述处理器基于所述第二存储器中的所述运行数据运行所述系统。
可选的，所述电子设备还包括第三存储器，所述第三存储器的数据传输速率大于所述第一存储器的数据传输速率，所述第三存储器与所述FPGA芯片连接；
所述FPGA芯片读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据，包括：
所述FPGA芯片读取所述第一存储器中的所述运行数据，将所述运行数据存储至所述第三存储器；
所述FPGA芯片向所述处理器发送所述第三存储器中存储的所述运行数据。
可选的，所述FPGA芯片读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据之前，所述方法还包括：
在所述系统的运行过程中，所述处理器按照第一预设时长间隔向所述FPGA芯片发送所述系统的运行数据；
所述FPGA芯片将所述系统的运行参数存储至所述第三存储器。
可选的，所述方法还包括：
在所述系统的运行过程中，所述FPGA芯片按照第二预设时长间隔将所述第三存储器中存储的所述运行参数存储至所述第一存储器，所述第二预设时长大于所述第一预设时长。
可选的，所述第一存储器为eMMC存储器，所述第二存储器和所述第三存储器均为DDR内存。
可选的，所述电子设备还包括窄带物联网模块，所述窄带物联网模块与所述处理器连接，且所述窄带物联网模块与所述FPGA芯片连接；
所述方法还包括：
若所述窄带物联网模块在第三预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块控制所述处理器处于休眠状态或待机状态。
可选的，所述方法还包括：
若所述窄带物联网模块在第四预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块控制所述处理器下电，所述第三预设时长小于所述第四预设时长。
可选的，所述方法还包括：
所述窄带物联网模块在接收到其他电子设备发送的访问消息的情况下，向所述处理器发送唤醒指令或控制所述处理器上电；
所述处理器基于所述运行数据运行所述系统，包括：
在所述处理器接收到所述唤醒指令，或者所述处理器完成上电的情况下，所述处理器基于所述运行数据运行所述系统。
第二方面，本发明实施例提供了一种电子设备，所述电子设备包括处理器、FPGA芯片和第一存储器，所述处理器上运行有系统，所述处理器与所述FPGA芯片连接，所述FPGA芯片与所述第一存储器连接，所述第一存储器存储有所述系统的运行数据；
所述FPGA芯片用于读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据；
所述处理器用于基于所述运行数据运行所述系统。
可选的，所述电子设备还包括第二存储器，所述第二存储器与所述处理器连接；
所述处理器还用于将所述运行数据存储在所述第二存储器；
所述处理器还用于基于所述第二存储器中的所述运行数据运行所述系统。
可选的，所述电子设备还包括第三存储器，所述第三存储器的数据传输速率大于所述第一存储器的数据传输速率，所述第三存储器与所述FPGA芯片连接；
所述FPGA芯片还用于读取所述第一存储器中的所述运行数据，将所述运行数据存储至所述第三存储器；
所述FPGA芯片还用于向所述处理器发送所述第三存储器中存储的所述运行数据。
可选的，在所述系统的运行过程中，所述处理器还用于按照第一预设时长间隔向所述FPGA芯片发送所述系统的运行数据；
所述FPGA芯片还用于将所述系统的运行参数存储至所述第三存储器。
可选的，在所述系统的运行过程中，所述FPGA芯片还用于按照第二预设时长间隔将所述第三存储器中存储的所述运行参数存储至所述第一存储器。
可选的，所述第一存储器为eMMC存储器，所述第二存储器和所述第三存储器均为DDR内存。
可选的，所述电子设备还包括窄带物联网模块，所述窄带物联网模块与所述处理器连接，且所述窄带物联网模块与所述FPGA芯片连接；
若所述窄带物联网模块在第三预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块还用于控制所述处理器处于休眠状态或待机状态。
可选的，若所述窄带物联网模块在第四预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块还用于控制所述处理器下电，所述第三预设时长小于所述第四预设时长。
可选的，所述窄带物联网模块还用于在接收到其他电子设备发送的访问消息的情况下，向所述处理器发送唤醒指令或控制所述处理器上电；
在所述处理器接收到所述唤醒指令，或者所述处理器完成上电的情况下，所述处理器还用于基于所述运行数据运行所述系统。
本发明实施例中，所述电子设备包括处理器、FPGA芯片和第一存储器，所述处理器上运行有系统，所述处理器与所述FPGA芯片连接，所述FPGA芯片与所述第一存储器连接，所述第一存储器存储有所述系统的运行数据，所述方法包括：所述FPGA芯片读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据；所述处理器基于所述运行数据运行所述系统。这样，基于所述第一存储器中存储的所述系统的运行数据可以快速启动系统，从而能够提高电子设备的响应速度。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种系统启动方法的流程图；
图2是本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，图1是本发明实施例提供的一种系统启动方法的流程图，所述方法应用于电子设备，所述电子设备包括处理器、FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片和第一存储器，所述处理器上运行有系统，所述处理器与所述FPGA芯片连接，所述FPGA芯片与所述第一存储器连接，所述第一存储器存储有所述系统的运行数据，如图1所示，所述方法包括以下步骤：
步骤101、所述FPGA芯片读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据。
其中，所述电子设备可以为私有云设备、计算机、服务器或移动终端等等，本发明实施例对此不进行限定。所述第一存储器可以为非易失性存储器，例如，eMMC存储器；或者，可以为易失性存储器，例如，DDR内存条。所述处理器可以为CPU。所述系统可以为安卓系统，或者可以为linux系统，或者还可以为其它系统。所述运行数据可以用于将系统恢复到运行数据对应的状态，例如，所述运行数据可以包括某一时刻桌面显示相关的数据，可以将电子设备的桌面恢复到该时刻的桌面显示状态。所述运行数据可以基于当前系统的运行状态实时更新，或者可以为预设的初始运行数据。FPGA芯片可以通过PCIE等高速总线与处理器进行数据传输。
步骤102、所述处理器基于所述运行数据运行所述系统。
其中，所述处理器可以加载所述运行数据，实现系统的快速启动。可以在系统异常掉电后重新启动时，所述处理器基于所述运行数据运行所述系统，系统在异常掉电的情况下，还可以将系统恢复到异常掉电前的状态；或者，可以在系统运行出错的情况下，所述处理器基于所述运行数据运行所述系统；或者，还可以在处理器从休眠状态或待机状态唤醒后，所述处理器基于所述运行数据运行所述系统，处理器进入休眠状态后可以通过网卡进行网络唤醒，或者，可以通过WIFI进行网络唤醒，或者还可以通过窄带物联网模块进行唤醒。
另外，处理器与FPGA芯片进行通信的数据传输速率较快，相比如处理器通过硬盘控制器从硬盘处读取系统启动程序进行系统加载，通过从FPGA处获取系统的运行数据进行系统加载的速度较快。
本发明实施例中，所述电子设备包括处理器、FPGA芯片和第一存储器，所述处理器上运行有系统，所述处理器与所述FPGA芯片连接，所述FPGA芯片与所述第一存储器连接，所述第一存储器存储有所述系统的运行数据，所述方法包括：所述FPGA芯片读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据；所述处理器基于所述运行数据运行所述系统。这样，基于所述第一存储器中存储的所述系统的运行数据可以快速启动系统，从而能够提高电子设备的响应速度。
可选的，所述电子设备还包括第二存储器，所述第二存储器与所述处理器连接；
所述处理器基于所述运行数据运行所述系统，包括：
所述处理器将所述运行数据存储在所述第二存储器；
所述处理器基于所述第二存储器中的所述运行数据运行所述系统。
其中，所述第二存储器可以为易失性存储器，例如，DDR内存条或者DDR颗粒，具体的，可以为DDR4颗粒。
该实施方式中，所述处理器将所述运行数据存储在所述第二存储器；所述处理器基于所述第二存储器中的所述运行数据运行所述系统，便于所述系统的快速启动。
可选的，所述电子设备还包括第三存储器，所述第三存储器的数据传输速率大于所述第一存储器的数据传输速率，所述第三存储器与所述FPGA芯片连接；
所述FPGA芯片读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据，包括：
所述FPGA芯片读取所述第一存储器中的所述运行数据，将所述运行数据存储至所述第三存储器；
所述FPGA芯片向所述处理器发送所述第三存储器中存储的所述运行数据。
其中，所述第三存储器可以为易失性存储器，例如，DDR内存条或者DDR颗粒，具体的，可以为DDR4颗粒。
该实施方式中，所述FPGA芯片读取所述第一存储器中的所述运行数据，将所述运行数据存储至所述第三存储器；所述FPGA芯片向所述处理器发送所述第三存储器中存储的所述运行数据。这样，FPGA芯片通过所述第三存储器向处理器发送所述运行数据，能够加快处理器获取所述运行数据的速率，从而进一步加快系统启动速度。
可选的，所述FPGA芯片读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据之前，所述方法还包括：
在所述系统的运行过程中，所述处理器按照第一预设时长间隔向所述FPGA芯片发送所述系统的运行数据；
所述FPGA芯片将所述系统的运行参数存储至所述第三存储器。
其中，所述第一预设时长可以为1ms，或者可以为1s，或者可以为2s等等。所述处理器可以以第一预设时长为间隔向所述FPGA芯片发送所述系统的运行数据。处理器还可以在进入待机状态或休眠状态前，向所述FPGA芯片发送所述系统的运行数据。
该实施方式中，在所述系统的运行过程中，所述处理器按照第一预设时长间隔向所述FPGA芯片发送所述系统的运行数据；所述FPGA芯片将所述系统的运行参数存储至所述第三存储器。这样，通过所述第三存储器镜像存储所述运行数据，在第二存储器存储的运行数据有误的情况下，可以通过第三存储器恢复所述运行数据，从而能够提高电子设备的可靠性。
可选的，所述方法还包括：
在所述系统的运行过程中，所述FPGA芯片按照第二预设时长间隔将所述第三存储器中存储的所述运行参数存储至所述第一存储器，所述第二预设时长大于所述第一预设时长。
其中，所述第二预设时长可以为30s，或者1min，或者10min等等。所述FPGA芯片可以以第二预设时长为间隔将所述第三存储器中存储的所述运行参数存储至所述第一存储器。处理器还可以在进入待机状态或休眠状态前，向所述FPGA芯片发送所述系统的运行数据，所述FPGA芯片将所述系统的运行参数存储至所述第三存储器进行镜像，将所述第三存储器中存储的所述运行参数存储至所述第一存储器，进行再次备份。
该实施方式中，在所述系统的运行过程中，所述FPGA芯片按照第二预设时长间隔将所述第三存储器中存储的所述运行参数存储至所述第一存储器。这样，通过第一存储器备份所述运行参数，能够进一步提高电子设备的可靠性。
可选的，所述第一存储器为eMMC存储器，所述第二存储器和所述第三存储器均为DDR内存。
其中，所述第二存储器和所述第三存储器可以为均为DDR4内存条或者DDR4颗粒。
该实施方式中，所述第一存储器为eMMC存储器，所述第二存储器和所述第三存储器均为DDR内存，通过eMMC存储器存储运行参数，即使电子设备下电，也不会擦除eMMC存储器存储的运行参数，能够进一步提高电子设备的可靠性。
可选的，所述电子设备还包括窄带物联网模块，所述窄带物联网模块与所述处理器连接，且所述窄带物联网模块与所述FPGA芯片连接；
所述方法还包括：
若所述窄带物联网模块在第三预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块控制所述处理器处于休眠状态或待机状态。
其中，所述窄带物联网(NB-IoT)模块可以为NB-IoT模组。所述第三预设时长可以为10min，或者可以为20min，或者可以为30min等等。所述窄带物联网模块可以向处理器发送休眠指令或者待机指令，以使处理器进行休眠状态或者待机状态。所述窄带物联网模块可以支持SoC片上系统编程能力，可以单独对外围接口进行控制。
进一步的，处理器处于正常状态、休眠状态或待机状态时，若窄带物联网模块接收到关机指令，则处理器可以向所述FPGA芯片发送所述系统的运行数据，所述FPGA芯片将所述系统的运行参数存储至所述第三存储器进行镜像，并将所述第三存储器中存储的所述运行参数存储至所述第一存储器，进行再次备份，备份完成后电子设备进行关机。
另外，电子设备在处于关机状态时，窄带物联网模块可以保持通电状态，进入到PSM低功耗模式，保持最小耗电量。窄带物联网模块在接收到开机指令时，所述FPGA芯片可以读取所述第一存储器中的所述运行数据，将所述运行数据存储至所述第三存储器，所述FPGA芯片可以向所述处理器发送所述第三存储器中存储的所述运行数据，所述处理器可以将所述运行数据存储在所述第二存储器，所述处理器可以基于所述第二存储器中的所述运行数据运行所述系统。
该实施方式中，若所述窄带物联网模块在第三预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块控制所述处理器处于休眠状态或待机状态。这样，在所述电子设备较长时间没有接收到访问消息的情况下，所述电子设备中所述窄带物联网模块以外的其他电路结构均可以处于休眠状态或待机状态，能够降低电子设备的功耗。
可选的，所述方法还包括：
若所述窄带物联网模块在第四预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块控制所述处理器下电，所述第三预设时长小于所述第四预设时长。
其中，所述第四预设时长可以为30min，或者可以为1小时，或者可以为2小时等等。所述窄带物联网模块可以与电源控制模块连接，所述电源控制模块可以控制所述处理器下电，所述窄带物联网模块可以通过所述电源控制模块控制所述处理器下电。
另外，所述窄带物联网模块可以通过电源控制模块控制电子设备中除窄带物联网模块外的其电路下电，若所述窄带物联网模块在第四预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块可以控制电子设备中除窄带物联网模块外的其他电路下电，可以进一步降低电子设备的功耗。
该实施方式中，若所述窄带物联网模块在第四预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块控制所述处理器下电。这样，在所述电子设备较长时间没有接收到访问消息的情况下，所述电子设备中所述窄带物联网模块以外的其他电路结构均可以处于下电状态，能够进一步降低电子设备的功耗。
可选的，所述方法还包括：
所述窄带物联网模块在接收到其他电子设备发送的访问消息的情况下，向所述处理器发送唤醒指令或控制所述处理器上电；
所述处理器基于所述运行数据运行所述系统，包括：
在所述处理器接收到所述唤醒指令，或者所述处理器完成上电的情况下，所述处理器基于所述运行数据运行所述系统。
其中，在所述处理器接收到所述唤醒指令，或者所述处理器完成上电的情况下，所述处理器可以向FPGA芯片发送询问消息，所述询问消息用于询问FPGA芯片是否准备好发送所述运行数据，若FPGA芯片准备好发送所述运行数据，则可以向所述处理器发送所述运行数据，所述处理器可以基于所述运行数据运行所述系统。
在实际应用中，以电子设备为私有云设备为例，用户可以通过电脑端或者手机APP对私有云设备进行访问，私有云设备的窄带物理网模块在接收到访问消息的情况下，可以向私有云设备的处理器发送唤醒指令或控制私有云设备的处理器上电。
通过窄带物联网模块进行唤醒，不受内网或外网限制，可以在电子设备处于休眠状态或待机状态时关闭电子设备的网口电路，无需通过网络唤醒。能够避免网口电路持续供电，不能达到极致的低功耗模式，且避免受到ARP等网络攻击时，电子设备容易被频繁异常唤醒。
该实施方式中，所述窄带物联网模块在接收到其他电子设备发送的访问消息的情况下，向所述处理器发送唤醒指令或控制所述处理器上电；在所述处理器接收到所述唤醒指令，或者所述处理器完成上电的情况下，所述处理器基于所述运行数据运行所述系统。这样，在降低电子设备的功耗的同时，可以实现系统的快速启动。
参见图2，图2是本发明实施例提供的一种电子设备的结构示意图，如图2所示，所述电子设备200包括处理器201、FPGA芯片202和第一存储器203，所述处理器201上运行有系统，所述处理器201与所述FPGA芯片202连接，所述FPGA芯片202与所述第一存储器203连接，所述第一存储器203存储有所述系统的运行数据；
所述FPGA芯片202用于读取所述第一存储器203中的所述运行数据，向所述处理器201发送所述运行数据；
所述处理器201用于基于所述运行数据运行所述系统。
可选的，所述电子设备200还包括第二存储器204，所述第二存储器204与所述处理器201连接；
所述处理器201还用于将所述运行数据存储在所述第二存储器204；
所述处理器201还用于基于所述第二存储器204中的所述运行数据运行所述系统。
可选的，所述电子设备200还包括第三存储器205，所述第三存储器205的数据传输速率大于所述第一存储器203的数据传输速率，所述第三存储器205与所述FPGA芯片202连接；
所述FPGA芯片202还用于读取所述第一存储器203中的所述运行数据，将所述运行数据存储至所述第三存储器205；
所述FPGA芯片202还用于向所述处理器201发送所述第三存储器205中存储的所述运行数据。
可选的，在所述系统的运行过程中，所述处理器201还用于按照第一预设时长间隔向所述FPGA芯片202发送所述系统的运行数据；
所述FPGA芯片202还用于将所述系统的运行参数存储至所述第三存储器205。
可选的，在所述系统的运行过程中，所述FPGA芯片202还用于按照第二预设时长间隔将所述第三存储器205中存储的所述运行参数存储至所述第一存储器203。
可选的，所述第一存储器203为eMMC存储器，所述第二存储器204和所述第三存储器205均为DDR内存。
可选的，所述电子设备200还包括窄带物联网模块206，所述窄带物联网模块206与所述处理器201连接，且所述窄带物联网模块206与所述FPGA芯片202连接；
若所述窄带物联网模块206在第三预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块206还用于控制所述处理器201处于休眠状态或待机状态。
可选的，若所述窄带物联网模块206在第四预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块206还用于控制所述处理器201下电，所述第三预设时长小于所述第四预设时长。
可选的，所述窄带物联网模块206还用于在接收到其他电子设备发送的访问消息的情况下，向所述处理器201发送唤醒指令或控制所述处理器201上电；
在所述处理器201接收到所述唤醒指令，或者所述处理器201完成上电的情况下，所述处理器201还用于基于所述运行数据运行所述系统。
电子设备能够实现图1所示的方法实施例中电子设备实现的各个过程，为避免重复，这里不再赘述。
本发明实施例还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述系统启动方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。其中，所述的计算机可读存储介质，如只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。
Claims (10)
1.一种系统启动方法，应用于电子设备，其特征在于，所述电子设备包括处理器、FPGA芯片和第一存储器，所述处理器上运行有系统，所述处理器与所述FPGA芯片连接，所述FPGA芯片与所述第一存储器连接，所述第一存储器存储有所述系统的运行数据，所述方法包括：
所述FPGA芯片读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据；
所述处理器基于所述运行数据运行所述系统。
2.根据权利要求1所述的方法，其特征在于，所述电子设备还包括第二存储器，所述第二存储器与所述处理器连接；
所述处理器基于所述运行数据运行所述系统，包括：
所述处理器将所述运行数据存储在所述第二存储器；
所述处理器基于所述第二存储器中的所述运行数据运行所述系统。
3.根据权利要求2所述的方法，其特征在于，所述电子设备还包括第三存储器，所述第三存储器的数据传输速率大于所述第一存储器的数据传输速率，所述第三存储器与所述FPGA芯片连接；
所述FPGA芯片读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据，包括：
所述FPGA芯片读取所述第一存储器中的所述运行数据，将所述运行数据存储至所述第三存储器；
所述FPGA芯片向所述处理器发送所述第三存储器中存储的所述运行数据。
4.根据权利要求3所述的方法，其特征在于，所述FPGA芯片读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据之前，所述方法还包括：
在所述系统的运行过程中，所述处理器按照第一预设时长间隔向所述FPGA芯片发送所述系统的运行数据；
所述FPGA芯片将所述系统的运行参数存储至所述第三存储器。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
在所述系统的运行过程中，所述FPGA芯片按照第二预设时长间隔将所述第三存储器中存储的所述运行参数存储至所述第一存储器，所述第二预设时长大于所述第一预设时长。
6.根据权利要求3所述的方法，其特征在于，所述第一存储器为eMMC存储器，所述第二存储器和所述第三存储器均为DDR内存。
7.根据权利要求1所述的方法，其特征在于，所述电子设备还包括窄带物联网模块，所述窄带物联网模块与所述处理器连接，且所述窄带物联网模块与所述FPGA芯片连接；
所述方法还包括：
若所述窄带物联网模块在第三预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块控制所述处理器处于休眠状态或待机状态。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
若所述窄带物联网模块在第四预设时长内未接收到其他电子设备发送的访问消息，则所述窄带物联网模块控制所述处理器下电，所述第三预设时长小于所述第四预设时长。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
所述窄带物联网模块在接收到其他电子设备发送的访问消息的情况下，向所述处理器发送唤醒指令或控制所述处理器上电；
所述处理器基于所述运行数据运行所述系统，包括：
在所述处理器接收到所述唤醒指令，或者所述处理器完成上电的情况下，所述处理器基于所述运行数据运行所述系统。
10.一种电子设备，其特征在于，所述电子设备包括处理器、FPGA芯片和第一存储器，所述处理器上运行有系统，所述处理器与所述FPGA芯片连接，所述FPGA芯片与所述第一存储器连接，所述第一存储器存储有所述系统的运行数据；
所述FPGA芯片用于读取所述第一存储器中的所述运行数据，向所述处理器发送所述运行数据；
所述处理器用于基于所述运行数据运行所述系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010024528.8A CN113110880A (zh) | 2020-01-10 | 2020-01-10 | 一种系统启动方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010024528.8A CN113110880A (zh) | 2020-01-10 | 2020-01-10 | 一种系统启动方法及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113110880A true CN113110880A (zh) | 2021-07-13 |
Family
ID=76708505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010024528.8A Pending CN113110880A (zh) | 2020-01-10 | 2020-01-10 | 一种系统启动方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113110880A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1852146A (zh) * | 2005-09-06 | 2006-10-25 | 上海华为技术有限公司 | 一种热备份系统和方法 |
| CN101820359A (zh) * | 2010-03-09 | 2010-09-01 | 杭州华三通信技术有限公司 | 一种网络设备的故障处理方法和设备 |
| US20100318844A1 (en) * | 2008-02-08 | 2010-12-16 | Fujitsu Limited | Backup method and disk array apparatus |
| US9600291B1 (en) * | 2013-03-14 | 2017-03-21 | Altera Corporation | Secure boot using a field programmable gate array (FPGA) |
| WO2017054487A1 (zh) * | 2015-09-30 | 2017-04-06 | 中兴通讯股份有限公司 | 一种掉电保护的方法、装置和电子设备 |
| CN108153538A (zh) * | 2017-12-26 | 2018-06-12 | 郑州云海信息技术有限公司 | 一种基于相变存储器的异构存储装置及方法 |
| CN109542665A (zh) * | 2017-09-21 | 2019-03-29 | 阿里巴巴集团控股有限公司 | 掉电恢复方法、数据写入方法及装置 |
| CN109765805A (zh) * | 2019-03-04 | 2019-05-17 | 南方电网科学研究院有限责任公司 | 一种电力系统实时仿真器、控制保护装置测试系统及方法 |
| CN110457072A (zh) * | 2019-06-25 | 2019-11-15 | 珠海格力电器股份有限公司 | 防止系统挂死的方法、装置、设备及计算机可读介质 |
-
2020
- 2020-01-10 CN CN202010024528.8A patent/CN113110880A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1852146A (zh) * | 2005-09-06 | 2006-10-25 | 上海华为技术有限公司 | 一种热备份系统和方法 |
| US20100318844A1 (en) * | 2008-02-08 | 2010-12-16 | Fujitsu Limited | Backup method and disk array apparatus |
| CN101820359A (zh) * | 2010-03-09 | 2010-09-01 | 杭州华三通信技术有限公司 | 一种网络设备的故障处理方法和设备 |
| US9600291B1 (en) * | 2013-03-14 | 2017-03-21 | Altera Corporation | Secure boot using a field programmable gate array (FPGA) |
| WO2017054487A1 (zh) * | 2015-09-30 | 2017-04-06 | 中兴通讯股份有限公司 | 一种掉电保护的方法、装置和电子设备 |
| CN109542665A (zh) * | 2017-09-21 | 2019-03-29 | 阿里巴巴集团控股有限公司 | 掉电恢复方法、数据写入方法及装置 |
| CN108153538A (zh) * | 2017-12-26 | 2018-06-12 | 郑州云海信息技术有限公司 | 一种基于相变存储器的异构存储装置及方法 |
| CN109765805A (zh) * | 2019-03-04 | 2019-05-17 | 南方电网科学研究院有限责任公司 | 一种电力系统实时仿真器、控制保护装置测试系统及方法 |
| CN110457072A (zh) * | 2019-06-25 | 2019-11-15 | 珠海格力电器股份有限公司 | 防止系统挂死的方法、装置、设备及计算机可读介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9367446B2 (en) | Computer system and data recovery method for a computer system having an embedded controller | |
| US9317299B2 (en) | Method and device for cold starting android mobile terminal | |
| US6438668B1 (en) | Method and apparatus for reducing power consumption in a digital processing system | |
| US8028177B2 (en) | Method for changing power states of a computer | |
| US20150007161A1 (en) | Information processing apparatus, method for controlling the same, and storage medium | |
| JP2009134692A (ja) | 単一キー制御を使用するシステム構成の自動修復方法 | |
| US20170147363A1 (en) | System and method for reducing hibernate and resume time | |
| CN111683287A (zh) | 智能设备启动方法、装置、智能设备和可读存储介质 | |
| US20080288557A1 (en) | System for backing up and recovering data applied to data processing apparatus and method for the same | |
| CN111475215A (zh) | 一种服务器开机方法、装置及其相关设备 | |
| JP3963470B2 (ja) | 携帯端末および当該端末の制御方法 | |
| CN113867807A (zh) | 一种缩短服务器上电时间的方法、装置、设备和存储介质 | |
| CN114077395A (zh) | 对在待机模式期间在dram中发生不期望的内容改变的防护 | |
| CN113110880A (zh) | 一种系统启动方法及电子设备 | |
| JP6192089B2 (ja) | 情報処理装置、情報処理装置の制御方法及び制御プログラム | |
| CN106569912B (zh) | 一种移动终端恢复出厂设置的方法及系统 | |
| JP2010117752A (ja) | 電子機器のデータ保持方法および電子機器 | |
| CN116438522A (zh) | 计算装置重新启动 | |
| JP3231561B2 (ja) | バックアップメモリ制御方式 | |
| CN113377286A (zh) | 处理器系统 | |
| JP2005050079A (ja) | サーバ装置、ｂｉｏｓ更新プログラム、初期起動プログラム、及びｂｉｏｓ更新方法 | |
| CN113650498B (zh) | 一种电动车的上电方法、装置、电动车及存储介质 | |
| JPS62242257A (ja) | システムのバツクアツプ方式 | |
| US20220374223A1 (en) | Server and updating method for mac address | |
| JP5161600B2 (ja) | 情報処理装置およびデータ復旧方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210713 |
|
| RJ01 | Rejection of invention patent application after publication |