CN110321244A - 控制装置及其数据写入方法 - Google Patents
控制装置及其数据写入方法 Download PDFInfo
- Publication number
- CN110321244A CN110321244A CN201910249520.9A CN201910249520A CN110321244A CN 110321244 A CN110321244 A CN 110321244A CN 201910249520 A CN201910249520 A CN 201910249520A CN 110321244 A CN110321244 A CN 110321244A
- Authority
- CN
- China
- Prior art keywords
- data
- nonvolatile memory
- voltage
- shielded signal
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000015654 memory Effects 0.000 claims abstract description 122
- 238000012544 monitoring process Methods 0.000 claims abstract description 29
- 238000009825 accumulation Methods 0.000 claims description 11
- 238000013500 data storage Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
- G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
- G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Retry When Errors Occur (AREA)
Abstract
本发明提供控制装置及其数据写入方法。控制装置(10)具备:存储器控制器(22),其根据来自处理器(20)的写入请求将控制信号输出到非易失性存储器(14);电压监视部(18),其监视从输入电源提供的输入电压;屏蔽信号生成部(24),其在由电压监视部(18)判断为输入电压降低的情况下生成屏蔽信号并输出;以及屏蔽部(26),其当接受到从屏蔽信号生成部(24)输出的屏蔽信号时,对从存储器控制器(22)输出到非易失性存储器(14)的控制信号实施屏蔽处理。在由电压监视部(18)判断为输入电压降低的情况下,正在向非易失性存储器(14)进行数据写入时,屏蔽信号生成部(24)在该数据的写入完成后输出屏蔽信号。
Description
技术领域
本发明涉及具备处理器和非易失性存储器的控制装置及其数据写入方法。
背景技术
在对应于来自处理器的写入请求的数据被写入非易失性存储器的过程中,如果关掉电源,则不仅该写入中的数据丢失,有时保存在非易失性存储器中的数据也会损坏。为了防止这种数据损坏,例如提出了日本特开2011-081659号公报的存储装置。
日本特开2011-081659号公报的存储装置具有非易失性存储器、控制非易失性存储器的存取控制部、以及与主机装置收发数据的收发部。该存储装置中,如果检测到向存储装置提供的电源的异常,则停止对收发部提供系统时钟,从而存储装置停止。由此,存储装置成为不受理来自主机装置的写入请求的状态。
发明内容
要求在接受来自主机装置的写入请求的同时,保护在非易失性存储器中保存的数据。于是,本发明提供能在接受写入请求的同时保护在非易失性存储器中保存的数据的控制装置及其数据写入方法。
本发明的第一方式为一种具备处理器和非易失性存储器的控制装置,其具备:存储器控制器,其根据来自所述处理器的写入请求,将用于使数据存储到所述非易失性存储器的控制信号输出到所述非易失性存储器;电压监视部,其监视从输入电源提供的输入电压;屏蔽信号生成部,其在由所述电压监视部判断为所述输入电压降低的情况下生成屏蔽信号并输出;以及屏蔽部,其在接受到从所述屏蔽信号生成部输出的所述屏蔽信号时,对从所述存储器控制器输出到所述非易失性存储器的所述控制信号施加屏蔽处理,在由所述电压监视部判断为所述输入电压降低的情况下,正在向所述非易失性存储器进行所述数据的写入时,所述屏蔽信号生成部在该数据的写入完成后输出所述屏蔽信号。
本发明的第二方式为具备处理器和非易失性存储器的控制装置的数据写入方法,包括:输出步骤,根据来自所述处理器的写入请求,将用于使数据存储到所述非易失性存储器的控制信号输出到所述非易失性存储器;监视步骤,监视从输入电源提供的输入电压;以及屏蔽步骤,在所述监视步骤中判断为所述输入电压降低的情况下,对输出到所述非易失性存储器的所述控制信号实施屏蔽处理,所述屏蔽步骤中,在所述监视步骤中判断为所述输入电压降低的情况下,正在向所述非易失性存储器进行所述数据的写入时,在该数据的写入完成后实施所述屏蔽处理。
根据本发明,能在接受写入请求的同时保护在非易失性存储器中保存的数据。
通过参照附图所说明的以下实施方式的说明,可容易理解上述的目的、特征及优点。
附图说明
图1是表示本实施方式的控制装置的框图。
图2是表示存储器控制处理顺序的流程图。
图3是表示屏蔽处理顺序的流程图。
具体实施方式
针对本发明涉及的控制装置及其数据写入方法,列举适宜的实施方式,参照附图在以下详细说明。
实施方式
图1是表示控制装置10的框图。控制装置10是例如用于机床或者工业用机器人的数值控制装置。该控制装置10主要具备信号处理部12、非易失性存储器14、内部电压生成电路16以及电压监视部18。
信号处理部12生成用于向非易失性存储器14存储数据的控制信号,并将生成的控制信号输出到非易失性存储器14。该信号处理部12以内部电压生成电路16提供的内部电压进行工作。
非易失性存储器14是不提供电源也能保持存储内容的存储器。该非易失性存储器14基于从信号处理部12提供的控制信号来写入数据。
内部电压生成电路16基于从未图示的输入电源提供的输入电压,生成用于使信号处理部12工作的内部电压,并将生成的内部电压提供给信号处理部12。
该内部电压生成电路16包括蓄积内部电压的蓄积部16a,以输入电压充电,由此,内部电压被蓄积在蓄积部16a中。在从输入电源切断了输入电压的情况下,内部电压生成电路16将蓄积部16a中蓄积的内部电压提供给信号处理部12。而且,作为蓄积部16a,例如可列举电容器或者电池等。
电压监视部18监视从输入电源提供的输入电压,在判断为输入电压降低的情况下,对信号处理部12给予异常信号。即,在从输入电源提供的输入电压低于预定阈值的情况下,电压监视部18判断为输入电压降低,从而生成异常信号,并将生成的异常信号给予信号处理部12。由此,电压监视部18能检测到从输入电源提供的输入电压的切断,并将检测结果通知信号处理部12。
接着,进一步具体说明信号处理部12。信号处理部12具有处理器20、存储器控制器22、屏蔽信号生成部24以及屏蔽部26。存储器控制器22以及未图示的输入输出装置等各种设备经总线30与处理器20连接。
处理器20经总线30控制各种设备,在对非易失性存储器14写入数据的情况下,经总线30对存储器控制器22给予写入请求。
存储器控制器22根据来自处理器20的写入请求,将控制信号输出到非易失性存储器14。即,存储器控制器22若从处理器20接受到写入请求,则生成用于将该写入请求所指定的数据存储到非易失性存储器14的控制信号,并将生成的控制信号输出到非易失性存储器14。
另外,存储器控制器22生成表示写入请求所指定的数据是否正在写入的状态信息,并将生成的状态信息输出到屏蔽信号生成部24。
在完成了用于将来自处理器20的写入请求所指定的数据存储到非易失性存储器14的工序的情况下,作为对于该写入请求的应答,存储器控制器22将应答信号输出到处理器20。
在由电压监视部18判断为输入电压降低的情况下,屏蔽信号生成部24生成用于通知应实施屏蔽处理的屏蔽信号并输出。
即,屏蔽信号生成部24若从电压监视部18接受到异常信号,则以接受到该异常信号的时间点为契机生成屏蔽信号。另外,屏蔽信号生成部24以接受到异常信号的时间点为契机,基于从存储器控制器22输出的状态信息,识别是否正在进行向非易失性存储器14的数据写入。
此处,在未进行向非易失性存储器14的数据写入的情况下,屏蔽信号生成部24将生成的屏蔽信号输出到屏蔽部26。而在进行向非易失性存储器14的数据写入的情况下,屏蔽信号生成部24在该数据的写入完成后,将生成的屏蔽信号输出到屏蔽部26。
屏蔽部26若接受到从屏蔽信号生成部24输出的屏蔽信号,则对从存储器控制器22输出到非易失性存储器14的控制信号实施屏蔽处理。即,屏蔽部26通过使从存储器控制器22输出的控制信号无效,使非易失性存储器14不进行写入动作。
接着,针对控制装置10的数据写入方法,分为存储器控制处理和屏蔽处理来进行说明。图2是表示存储器控制处理顺序的流程图。
存储器控制器22每经过预定时间进入步骤S1。在步骤S1中,存储器控制器22判断是否从处理器20有写入请求。此处,在从处理器20没有写入请求的情况下,存储器控制器22返回步骤S1。
而在从处理器20有写入请求的情况下,存储器控制器22进入步骤S2。在步骤S2中,存储器控制器22生成用于将写入请求所指定的数据存储到非易失性存储器14的控制信号,并将生成的控制信号输出到非易失性存储器14后,进入步骤S3。
在步骤S3中,存储器控制器22判断是否完成了用于将来自处理器20的写入请求所指定的数据存储到非易失性存储器14的工序。此处,在判断工序尚未完成的情况下,存储器控制器22返回步骤S3,而在判断为完成了该工序的情况下,进入步骤S4。
在步骤S4中,存储器控制器22生成应答信号并输出到处理器20,由此,对写入请求进行应答后,返回步骤S1。
这样,存储器控制器22每隔预定时间判断从处理器20有无写入请求,在有写入请求的情况下,在执行了用于写入由写入请求指定的数据的工序之后,对该写入请求进行应答。
图3是表示屏蔽处理顺序的流程图。进行该屏蔽处理顺序的前提为,内部电压生成电路16基于从输入电源提供的输入电压生成内部电压并输出到信号处理部12,并且在蓄积部16a蓄积内部电压。
在步骤S11中,电压监视部18监视从输入电源提供的输入电压,判断该输入电压是否降低。此处,在输入电压不低于预定阈值的情况下,电压监视部18判断输入电压未降低,返回步骤S11。
而在输入电压低于预定阈值的情况下,电压监视部18判断为输入电压降低,进入步骤S12。在步骤S12中,屏蔽信号生成部24生成屏蔽信号,进入步骤S13。在步骤S13中,屏蔽信号生成部24基于从存储器控制器22提供的状态信息,识别是否正在进行向非易失性存储器14的数据写入。
此处,在未进行向非易失性存储器14的数据写入的情况下,屏蔽信号生成部24进入步骤S14。而在进行向非易失性存储器14的数据写入的情况下,屏蔽信号生成部24待机至该数据写入完成,若写入完成,则进入步骤S14。
在步骤S14中,屏蔽信号生成部24将步骤S12中生成的屏蔽信号输出到屏蔽部26,屏蔽部26接受到该屏蔽信号,对从存储器控制器22输出到非易失性存储器14的控制信号实施屏蔽处理。由此,屏蔽处理顺序结束。
这样,在控制装置10中,在输入电压低于预定值时,判断是否正在进行向非易失性存储器14的数据写入,在进行写入时,在该数据的写入完成后,实施屏蔽处理。
即,在输入电压的切断时间点,控制装置10对于正在写入的数据使写入按原样继续进行。另一方面,控制装置10中,在输入电压切断时以后,处理器20给予的新的写入请求由存储器控制器22受理,对用于将该写入请求所指定的数据存储到非易失性存储器14的制信号进行屏蔽。由此,存储器控制器22不拒绝处理器20的写入请求,能保护在非易失性存储器14中保存的数据。
存储器控制器22在接受了新的写入请求的情况下,如使用图2所说明的那样,与输入电压未降低的通常时一样,作为针对该写入请求的应答,向处理器20输出完成信号。
因此,能避免处理器20用于处理对新的写入请求的应答所需的时间损耗,另外,能避免总线30的挂起以及不必要的占用。
变形例
以上,作为本发明的一个例子,说明了上述实施方式,但是本发明的技术范围不限定为上述实施方式中记载的范围。当然能对上述实施方式施加各种变更或者改进。根据请求专利保护的范围中的记载可以明确,那些施加了变更或者改进的方式也可包括在本发明的技术范围内。
例如,在由电压监视部18判断为输入电压降低的情况下,上述实施方式的屏蔽信号生成部24在判断是否正在进行向非易失性存储器14的数据写入之前,生成了屏蔽信号。但是,屏蔽信号生成部24也可以在判断是否正在进行向非易失性存储器14的数据写入之后生成屏蔽信号。
另外,上述实施方式中,电压监视部18不是以通过内部电压生成电路16生成的内部电压工作,但是也可以以该内部电压工作。
另外,上述实施方式中,控制装置10是用于机床或者工业用机器人的数值控制装置,但是也可以是控制该机床或者工业用机器人以外的装置的控制装置。
技术思想
关于由上述实施方式以及变形例可掌握的技术思想,在以下记载。
第1技术思想
控制装置10具备处理器20和非易失性存储器14。控制装置10具备:存储器控制器22,其根据来自处理器20的写入请求,将用于使数据存储到非易失性存储器14的控制信号输出到非易失性存储器14;电压监视部18,其监视从输入电源提供的输入电压;屏蔽信号生成部24,其在由电压监视部18判断为输入电压降低的情况下生成屏蔽信号并输出;以及屏蔽部26,其在接受到从屏蔽信号生成部24输出的屏蔽信号时,对从存储器控制器22输出到非易失性存储器14的控制信号实施屏蔽处理。
在由电压监视部18判断为输入电压降低的情况下,正在进行向非易失性存储器14的数据写入的情况下,屏蔽信号生成部24在该数据的写入完成后,输出屏蔽信号。
由此,控制装置10能在接受来自处理器20的写入请求的同时,保护在非易失性存储器14中保存的数据。
存储器控制器22可将表示是否正在向非易失性存储器14写入数据的状态信息输出到屏蔽信号生成部24。这样,屏蔽信号生成部24能基于来自存储器控制器22的状态信息,在向非易失性存储器14的数据写入完成后输出屏蔽信号。
控制装置10具备由输入电压生成内部电压的内部电压生成电路16,至少处理器20、存储器控制器22、屏蔽信号生成部24以及屏蔽部26以内部电压工作。这样,即使输入电压变化,也可容易使处理器20、存储器控制器22、屏蔽信号生成部24以及屏蔽部26稳定工作。
内部电压生成电路16可包括蓄积内部电压的蓄积部16a。这样,即使从输入电源切断输入电压,也能使用蓄积部16a中蓄积的内部电压使处理器20、存储器控制器22、屏蔽信号生成部24以及屏蔽部26工作。
第2技术思想
数据写入方法是具备处理器20和非易失性存储器14的控制装置10的数据写入方法。数据写入方法包括:输出步骤S2,根据来自处理器20的写入请求,将用于使数据存储到非易失性存储器14的控制信号输出到非易失性存储器14;监视步骤S12,监视从输入电源提供的输入电压;以及屏蔽步骤S14,在监视步骤S12中判断为输入电压降低的情况下,对输出到非易失性存储器14的控制信号实施屏蔽处理。
在屏蔽步骤S14中,在监视步骤S12中判断为输入电压降低的情况下,正在进行向非易失性存储器14的数据写入时,在该数据写入完成后,实施屏蔽处理。
由此,能在接受来自处理器20的写入请求的同时,保护在非易失性存储器14中保存的数据。
可基于表示是否正在向非易失性存储器14写入数据的状态信息,判断是否正在进行向非易失性存储器14的数据写入。
数据写入方法包括由输入电压生成内部电压的生成步骤,至少处理器20、输出控制信号的存储器控制器22、实施屏蔽处理的屏蔽部26以及生成用于屏蔽部26实施屏蔽处理的屏蔽信号的屏蔽信号生成部24可以生成步骤中生成的内部电压工作。这样,即使输入电压变化,也可容易使处理器20、存储器控制器22、屏蔽信号生成部24以及屏蔽部26稳定工作。
生成步骤中,可将内部电压蓄积在蓄积部16a中。这样,即使从输入电源切断输入电压,也能使用在蓄积部16a中蓄积的内部电压使处理器20、存储器控制器22、屏蔽信号生成部24以及屏蔽部26工作。
Claims (8)
1.一种控制装置,具备处理器和非易失性存储器,其特征在于,
该控制装置具备:
存储器控制器,其根据来自所述处理器的写入请求,将用于使数据存储到所述非易失性存储器的控制信号输出到所述非易失性存储器;
电压监视部,其监视从输入电源提供的输入电压;
屏蔽信号生成部,其在由所述电压监视部判断为所述输入电压降低的情况下生成屏蔽信号并输出;以及
屏蔽部,其在接受到从所述屏蔽信号生成部输出的所述屏蔽信号时,对从所述存储器控制器输出到所述非易失性存储器的所述控制信号施加屏蔽处理,
在由所述电压监视部判断为所述输入电压降低的情况下,正在向所述非易失性存储器进行所述数据的写入时,所述屏蔽信号生成部在该数据的写入完成后输出所述屏蔽信号。
2.根据权利要求1所述的控制装置,其特征在于,
所述存储器控制器对所述屏蔽信号生成部输出表示是否正在向所述非易失性存储器写入所述数据的状态信息。
3.根据权利要求1或2所述的控制装置,其特征在于,
该控制装置具备由所述输入电压生成内部电压的内部电压生成电路,
至少所述处理器、所述存储器控制器、所述屏蔽信号生成部以及所述屏蔽部以所述内部电压进行工作。
4.根据权利要求3所述的控制装置,其特征在于,
所述内部电压生成电路包括蓄积所述内部电压的蓄积部。
5.一种数据写入方法,是具备处理器和非易失性存储器的控制装置的数据写入方法,其特征在于,包括:
输出步骤,根据来自所述处理器的写入请求,将用于使数据存储到所述非易失性存储器的控制信号输出到所述非易失性存储器;
监视步骤,监视从输入电源提供的输入电压;以及
屏蔽步骤,在所述监视步骤中判断为所述输入电压降低的情况下,对输出到所述非易失性存储器的所述控制信号实施屏蔽处理,
所述屏蔽步骤中,在所述监视步骤中判断为所述输入电压降低的情况下,正在向所述非易失性存储器进行所述数据的写入时,在该数据的写入完成后实施所述屏蔽处理。
6.根据权利要求5所述的数据写入方法,其特征在于,
基于表示是否正在向所述非易失性存储器写入所述数据的状态信息,判断是否正在向所述非易失性存储器进行所述数据的写入。
7.根据权利要求5或6所述的数据写入方法,其特征在于,
该数据写入方法包括由所述输入电压生成内部电压的生成步骤,
至少所述处理器、输出所述控制信号的存储器控制器、实施所述屏蔽处理的屏蔽部、以及生成用于所述屏蔽部实施屏蔽处理的屏蔽信号的屏蔽信号生成部以所述生成步骤中生成的所述内部电压进行工作。
8.根据权利要求7所述的数据写入方法,其特征在于,
所述生成步骤中,将所述内部电压蓄积在蓄积部中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018063801A JP6904918B2 (ja) | 2018-03-29 | 2018-03-29 | 制御装置およびそのデータ書き込み方法 |
JP2018-063801 | 2018-03-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110321244A true CN110321244A (zh) | 2019-10-11 |
CN110321244B CN110321244B (zh) | 2024-04-23 |
Family
ID=67910180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910249520.9A Active CN110321244B (zh) | 2018-03-29 | 2019-03-29 | 控制装置及其数据写入方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10564887B2 (zh) |
JP (1) | JP6904918B2 (zh) |
CN (1) | CN110321244B (zh) |
DE (1) | DE102019002352A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116685978A (zh) * | 2020-09-30 | 2023-09-01 | 斯纳普公司 | 位置引导的视觉码扫描 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1124848A (zh) * | 1994-02-28 | 1996-06-19 | 东芝株式会社 | 数据处理装置 |
CN1519689A (zh) * | 2003-02-07 | 2004-08-11 | ��ʽ���������Ƽ� | 非易失性存储器系统 |
CN1540760A (zh) * | 2003-04-23 | 2004-10-27 | ���µ�����ҵ��ʽ���� | 半导体存储装置及半导体集成电路 |
CN1637798A (zh) * | 2004-01-05 | 2005-07-13 | 精工爱普生株式会社 | 显示驱动器及包括显示驱动器的电子设备 |
CN1677570A (zh) * | 2004-03-30 | 2005-10-05 | 株式会社瑞萨科技 | 写入多值数据的非易失性半导体存储装置 |
CN101488354A (zh) * | 2008-01-16 | 2009-07-22 | 三星电子株式会社 | 稳定的数据存储系统和方法 |
CN101620572A (zh) * | 2008-07-02 | 2010-01-06 | 上海华虹Nec电子有限公司 | 非易失性内存及控制方法 |
CN103632732A (zh) * | 2012-08-24 | 2014-03-12 | 索尼公司 | 存储器控制设备、非易失性存储器及存储器控制方法 |
CN106486154A (zh) * | 2015-08-26 | 2017-03-08 | 佳能株式会社 | 用于控制存储器设备的存储器控制电路及其控制方法 |
CN106557438A (zh) * | 2015-09-30 | 2017-04-05 | 中兴通讯股份有限公司 | 一种掉电保护的方法、装置和电子设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6084813A (en) * | 1998-06-04 | 2000-07-04 | Canon Kabushiki Kaisha | Apparatus and method for controlling memory backup using main power supply and backup power supply |
WO2007046481A1 (ja) * | 2005-10-20 | 2007-04-26 | Matsushita Electric Industrial Co., Ltd. | メモリ制御装置 |
US20100226170A1 (en) * | 2009-03-05 | 2010-09-09 | Silicon Storage Technology, Inc. | Non-volatile Memory Array Having Circuitry To Complete Programming Operation In The Event Of Power Interrupt |
JP2011081659A (ja) | 2009-10-08 | 2011-04-21 | Seiko Epson Corp | 記憶装置、基板、液体容器、システム及び記憶装置の制御方法 |
US8090988B2 (en) * | 2009-11-24 | 2012-01-03 | Virtium Technology, Inc. | Saving information to flash memory during power failure |
JP2015060412A (ja) | 2013-09-19 | 2015-03-30 | 日本電気株式会社 | データ保護装置、データ保護方法及びデータ保護プログラム |
-
2018
- 2018-03-29 JP JP2018063801A patent/JP6904918B2/ja active Active
-
2019
- 2019-03-27 US US16/366,052 patent/US10564887B2/en active Active
- 2019-03-29 DE DE102019002352.8A patent/DE102019002352A1/de active Pending
- 2019-03-29 CN CN201910249520.9A patent/CN110321244B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1124848A (zh) * | 1994-02-28 | 1996-06-19 | 东芝株式会社 | 数据处理装置 |
CN1519689A (zh) * | 2003-02-07 | 2004-08-11 | ��ʽ���������Ƽ� | 非易失性存储器系统 |
CN1540760A (zh) * | 2003-04-23 | 2004-10-27 | ���µ�����ҵ��ʽ���� | 半导体存储装置及半导体集成电路 |
CN1637798A (zh) * | 2004-01-05 | 2005-07-13 | 精工爱普生株式会社 | 显示驱动器及包括显示驱动器的电子设备 |
CN1677570A (zh) * | 2004-03-30 | 2005-10-05 | 株式会社瑞萨科技 | 写入多值数据的非易失性半导体存储装置 |
CN101488354A (zh) * | 2008-01-16 | 2009-07-22 | 三星电子株式会社 | 稳定的数据存储系统和方法 |
CN101620572A (zh) * | 2008-07-02 | 2010-01-06 | 上海华虹Nec电子有限公司 | 非易失性内存及控制方法 |
CN103632732A (zh) * | 2012-08-24 | 2014-03-12 | 索尼公司 | 存储器控制设备、非易失性存储器及存储器控制方法 |
CN106486154A (zh) * | 2015-08-26 | 2017-03-08 | 佳能株式会社 | 用于控制存储器设备的存储器控制电路及其控制方法 |
CN106557438A (zh) * | 2015-09-30 | 2017-04-05 | 中兴通讯股份有限公司 | 一种掉电保护的方法、装置和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP2019175221A (ja) | 2019-10-10 |
DE102019002352A1 (de) | 2019-10-02 |
US10564887B2 (en) | 2020-02-18 |
JP6904918B2 (ja) | 2021-07-21 |
CN110321244B (zh) | 2024-04-23 |
US20190303036A1 (en) | 2019-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109849935B (zh) | 一种安全控制方法、装置及存储介质 | |
CN104111870A (zh) | 一种中断处理装置及中断处理方法 | |
CN106408684A (zh) | 一种故障信息存储的方法及装置 | |
CN110321244A (zh) | 控制装置及其数据写入方法 | |
CN104914815A (zh) | 处理器监控方法、装置及系统 | |
CN104932830B (zh) | 信息处理方法及电子设备 | |
CN103959079B (zh) | 用于确定在中央单元和多个相互独立的电子构件之间的连接线中的故障的方法和装置 | |
CN111651350B (zh) | 测试用例处理方法、装置、设备及计算机可读存储介质 | |
US20150379788A1 (en) | Method for managing fault messages of a motor vehicle | |
CN107016054A (zh) | 一种日志信息存储的方法及装置 | |
CN106406771A (zh) | 日志记录方法及日志记录器 | |
CN107231284A (zh) | 一种消息的发送方法和终端设备 | |
DE102014207389A1 (de) | Verfahren zur Signalisierung von Botschaften | |
CN107301024A (zh) | 成像盒芯片、成像盒及数据处理方法 | |
EP2045779B1 (en) | Vehicular control apparatus and program storage medium | |
JP6397777B2 (ja) | 状態監視装置、状態監視装置の制御方法 | |
CN108427394A (zh) | 航天器安全模式分析方法和分析系统 | |
JP2003508901A (ja) | 装着ユニットに配置された回路キャリヤに装着するための方法及びシステム | |
CN105205400B (zh) | 一种模块加载方法、装置及电子设备 | |
CN114629210A (zh) | 安全充电的方法、装置、计算机设备和存储介质 | |
CN106846169A (zh) | 一种核电厂火灾情况下控制的方法及装置 | |
CN109784815A (zh) | 芯片自动化生产方法、计算机装置及计算机可读存储介质 | |
CN105867271A (zh) | 一种智能信息阅读及故障排查系统 | |
JPH0454649A (ja) | 情報処理装置のロギング方式 | |
CN114633010A (zh) | 机器人焊枪修磨方法、装置、计算机设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |