CN106569861B - 芯片iap数据更新控制方法及系统 - Google Patents

芯片iap数据更新控制方法及系统 Download PDF

Info

Publication number
CN106569861B
CN106569861B CN201610985454.8A CN201610985454A CN106569861B CN 106569861 B CN106569861 B CN 106569861B CN 201610985454 A CN201610985454 A CN 201610985454A CN 106569861 B CN106569861 B CN 106569861B
Authority
CN
China
Prior art keywords
iap
interrupt signal
lvd
data
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610985454.8A
Other languages
English (en)
Other versions
CN106569861A (zh
Inventor
许克龙
钟雄光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Eastsoft Microelectronics Co ltd
Original Assignee
Shanghai Eastsoft Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Eastsoft Microelectronics Co ltd filed Critical Shanghai Eastsoft Microelectronics Co ltd
Priority to CN201610985454.8A priority Critical patent/CN106569861B/zh
Publication of CN106569861A publication Critical patent/CN106569861A/zh
Application granted granted Critical
Publication of CN106569861B publication Critical patent/CN106569861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种芯片IAP数据更新控制方法及系统，所述控制方法包括：判断是否接收到第一LVD中断信号，所述第一LVD中断信号为所述芯片的LVD电路在检测到所述芯片的内部电压低于第一预设电压值时生成；当接收到所述第一LVD中断信号时，禁止IAP数据更新。上述方案能够避免系统内部电压不稳定导致系统软件更新失败的问题。

Description

芯片IAP数据更新控制方法及系统
技术领域
本发明涉及芯片领域，尤其涉及一种芯片IAP数据更新控制方法及系统。
背景技术
在实际应用中，可重复编程的芯片中内置有可编程存储器，可编程存储器通常为Flash闪存。在对芯片进行编程操作时，将芯片放置于专用编程器的芯片底座，使用专用编程器烧录程序至芯片内部的Flash闪存。然而，上述烧录方法的缺陷是一旦已经烧录程序的芯片焊接到系统板上，后续无法再次对芯片进行编程，或者专门设置一个可拔插芯片的底座。
为便于用户对芯片内部的程序进行更新，出现了一种在系统可编程(In-SystemProgramming，ISP)技术，使用双线串口或单线串口对芯片进行编程。然而，ISP技术仍需要技术工程师现场对芯片进行编程，在对系统软件进行更新时，费时耗力。
现有技术中，出现了IAP技术，可以远程对系统软件进行更新，从而无线技术工程师现场对芯片进行编程。IAP编程技术的应用场景较为广泛，在某些应用场景下，在通过IAP编程技术对系统软件进行更新时，可能会存在芯片的内部电压不稳定或受到强干扰的情况。而在实际应用中可知，当Flash闪存的电压需要高于一定值时，才可对Flash闪存进行编程或擦除操作。当Flash闪存的工作电压不稳定时，可能会出现编程或擦除操作失败等情况，导致IAP数据更新失败，进而导致系统崩溃。
发明内容
本发明解决的是如何避免系统内部电压不稳定导致系统软件更新失败的问题。
为解决上述技术问题，本发明实施例提供一种芯片IAP数据更新控制方法，包括：判断是否接收到第一LVD中断信号，所述第一LVD中断信号为所述芯片的LVD电路在检测到所述芯片的内部电压低于第一预设电压值时生成；当接收到所述第一LVD中断信号时，禁止IAP数据更新；当未接收到所述第一LVD中断信号时，执行IAP数据更新。
可选的，所述芯片IAP数据更新控制方法还包括：判断是否接收到第二LVD中断信号，所述第二LVD中断信号为所述LVD电路在检测到所述芯片的内部电压低于第二预设电压值时生成，且所述第二预设电压值大于所述第一预设电压值；当接收到所述第二LVD中断信号时，将所述LVD电路的电压检测阈值修改为所述第一预设电压值；所述第二预设电压值大于所述第一预设电压值，且所述第一预设电压值不小于所述芯片内部适于存储所述IAP数据的Flash闪存的最低工作电压；所述第二预设电压值不小于所述芯片的最低工作电压。
可选的，在将所述LVD电路的电压检测阈值修改为所述第一预设电压值之后，还包括：当未接收到所述第一LVD中断信号时，保存所述芯片内部的数据后，执行IAP数据更新。
可选的，在执行IAP数据更新时，包括：当接收到IAP中断信号时，获取所述IAP中断信号对应的IAP中断类型；停止IAP数据更新，并根据所述IAP中断类型执行相应的中断处理。
可选的，所述根据所述IAP中断类型执行相应的中断处理，包括以下至少一种：当所述IAP中断类型为地址写入出错时，重新写入所述地址；当所述IAP中断类型为数据写入出错时，重新写入所述数据；当所述IAP中断类型为启动项出错时，重新写入正确的启动码；当所述IAP中断类型为更新时长超出预设的IAP数据更新持续时长时，停止IAP数据更新。
本发明实施例还提供了一种芯片IAP数据更新控制系统，包括：控制器、Flash闪存、IAP状态机、中断信号处理器、LVD电路以及SRAM，其中：所述控制器与所述Flash闪存、所述IAP状态机、所述中断信号处理器、所述LVD电路以及所述SRAM均耦接；所述Flash闪存，与所述IAP状态机以及所述控制器耦接，适于存储IAP程序数据以及中断服务程序数据；所述控制器，适于在上电时，将所述IAP程序数据以及所述中断服务程序数据写入至所述SRAM并执行；以及在接收到第一LVD中断信号时，向所述IAP状态机发送所述IAP数据更新停止指令；所述IAP状态机，与所述Flash闪存、所述SRAM以及所述控制器耦接，适于在接收到所述控制器发送的IAP数据更新指令时，对所述Flash闪存进行操作；以及，在接收到所述控制器发送的IAP数据更新停止指令时，停止对所述Flash闪存的操作；所述LVD电路，与所述中断信号处理器以及所述控制器耦接，适于当检测到芯片的内部电压低于第一预设电压值时生成第一LVD中断信号，并发送至所述中断信号处理器；所述中断信号处理器，与所述IAP状态机、所述LVD电路以及所述控制器耦接，适于对接收到的所述第一LVD中断信号进行处理并发送至所述控制器；所述SRAM，与所述IAP状态机以及所述控制器耦接，适于存储所述IAP程序数据以及所述中断服务程序数据。
可选的，所述LVD电路，还适于当检测到所述芯片的内部电压低于第二预设电压值时生成第二LVD中断信号，并将所述第二LVD中断信号发送至所述中断信号处理器；所述第二预设电压值大于所述第一预设电压值；所述中断信号处理器，还适于对接收到的所述第二LVD中断信号进行处理并发送至所述控制器；所述控制器，还适于在接收到经过处理后的所述第二LVD中断信号时，向所述IAP状态机发送IAP数据保存指令，并将所述LVD电路的电压检测阈值修改为所述第一预设电压值；以及在接收到所述IAP状态机反馈的所述Flash闪存的操作停止信号时，控制所述Flash闪存保存已写入数据；所述IAP状态机，还适于在接收到所述IAP数据保存指令时，停止对所述Flash闪存的操作，并向所述控制器反馈所述Flash闪存的操作停止信号。
可选的，所述第一预设电压值不小于所述Flash闪存的最低工作电压；所述第二预设电压值不小于所述芯片的最低工作电压。
可选的，所述控制器，还适于在将所述LVD电路的电压检测阈值修改为所述第一预设电压值之后，在未接收到所述LVD电路发送的第一LVD中断信号时，向所述IAP状态机发送所述IAP数据更新指令，执行IAP数据更新。
可选的，所述IAP状态机，还适于在执行IAP数据更新时，将生成的IAP中断信号发送至所述中断信号处理器；以及接收到所述控制器发送的IAP数据更新停止指令时，停止IAP数据更新；所述中断信号处理器，还适于对所述IAP中断信号进行处理，并将经过处理后的IAP中断信号发送至所述控制器；所述控制器，还适于向所述IAP状态机发送IAP数据更新停止指令，并根据所述经过处理后的IAP中断信号对应的IAP中断类型，执行相应的中断处理。
可选的，所述控制器，适于根据所述经过处理后的IAP中断信号对应的IAP中断类型，执行如下至少一种中断处理操作：当所述IAP中断类型为地址写入出错时，控制所述IAP状态机重新向所述Flash闪存写入地址；当所述IAP中断类型为数据写入出错时，控制所述IAP状态机重新向所述Flash闪存写入数据；当所述IAP中断类型为启动项出错时，控制所述IAP状态机重新向所述Flash闪存写入正确的启动码；当所述IAP中断类型为更新时长超出预设的IAP数据更新持续时长时，向所述IAP状态机发送IAP数据更新停止指令。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
当接收到第一LVD中断信号时，判定当前芯片的内部电压较低，无法正常工作，禁止IAP数据更新，从而可以避免系统内部电压不稳定导致系统软件更新失败。
进一步，当接收到第二LVD中断信号时，保存芯片内部的现场数据，从而防止芯片的内部电压较低而导致的现场数据丢失。
此外，通过对LVD电路的电压检测阈值进行修改，使得LVD电路可以在不同的时刻来分别检测芯片的内部电压是否低于第二预设电压值以及是否低于第一预设电压值，而无需设置两个LVD电路来分别检测芯片的内部电压是否低于第二预设电压值以及是否低于第一预设电压值，从而可以降低芯片的电路面积，减少芯片的成本。
附图说明
图1是本发明实施例中的一种IAP数据更新控制方法的流程图；
图2是现有的一种LVD电路的结构示意图；
图3是本发明实施例中的另一种IAP数据更新控制方法的流程图；
图4是本发明实施例中的又一种IAP数据更新控制方法的流程图；
图5是本发明实施例中的一种IAP数据更新控制系统的结构示意图。
具体实施方式
在应用可编程(In-Application Programming，IAP)编程技术，是指在微控制器(Micro Controller Unit，MCU)中的应用程序保持运行的同时，从任意通信端口(如通用异步收发传输器、通用串行总线、蓝牙等)接收程序更新数据并对存储器进行重新编程的技术。通过IAP编程技术可以实现远程更新系统软件，无需技术工程师到现场进行更新，从而节省系统更新成本，并可对一些恶劣环境下设备的系统软件进行更新。
然而，在某些应用场景下，在使用IAP编程技术对系统软件进行更新时，若系统内部的电压不稳定，则可能会导致系统软件更新失败，进而导致系统崩溃。
在本发明实施例中，当接收到第一LVD中断信号时，判定当前芯片的内部电压较低，无法正常工作，停止IAP数据更新，从而可以避免系统内部电压不稳定导致系统软件更新失败。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种芯片IAP数据更新控制方法，参照图1，以下通过具体步骤进行详细说明。
步骤S101，判断是否接收到第一LVD中断信号。
在具体实施中，在芯片内部设置有低压检测(Low Voltage Detection，LVD)电路。在芯片上电后，可以先使能LVD电路，使得LVD电路开始工作。LVD电路在工作时，可以实时检测芯片的内部电压。当LVD电路检测到芯片的内部电压低于第一预设电压值时，生成第一LVD中断信号。在芯片内部可以设置有控制器，LVD电路在生成第一LVD中断信号后，可以将第一LVD中断信号发送至控制器。
在本发明实施例中，当控制器接收到第一LVD中断信号时，执行步骤S102；当控制器未接收到第一LVD中断信号时，可以执行步骤S103。
在具体实施中，第一预设电压值可以为Flash闪存的最低工作电压，也即确保Flash闪存能够正常工作的最低电压。需要说明的是，针对不同规格不同型号的Flash闪存，对应的能够正常工作的最低电压可能不同。在实际应用中，可以针对芯片内部所采用的Flash闪存进行多次测试，以获知芯片内部应用的Flash闪存的最低工作电压。
在本发明实施例中，第一预设电压值不小于Flash闪存的最低工作电压。例如，经过多次实验可知当前Flash闪存的最低工作电压为1.35V，则将第一预设电压值设定为1.35V。第一预设电压值也可以略高于Flash闪存的最低工作电压。例如，Flash闪存的最低工作电压为1.35V，可将第一预设电压值设定为1.5V。
在实际应用中，LVD电路通常用于检测芯片的内部电压。当检测到芯片的内部电压低于设定的电压检测阈值时，LVD电路可以生成中断信号。控制器根据接收到的LVD中断信号判定芯片的内部电压较低，芯片可能无法正常工作。
参照图2，给出了现有的一种LVD电路的结构示意图。图2中，LVD电路包括比较器201、传输门202、传输门203、反相器204、电阻R1、电阻R0以及可变电阻RHYS。下面对图2中的LVD电路的工作原理进行简要说明。
比较器201的正端输入芯片内部比较参考电压VREF，用户可以根据实际需要来设置VREF。比较器201的负端输入被检测电压。被检测电压与电源电压VDD相关，当对可变电阻RHYS的阻值进行调整时，被检测电压随之发生改变。
将被检测电压设置为芯片的内部电压，当芯片的内部电压低于VREF时，LVD输出端(LVD_INT)输出高电平信号。LVD_INT输出的高电平信号经过反相器204取反，得到LVDB，反馈给传输门202和传输门203。
在VDD逐渐上升的过程中，当VDD2×(R0/(R0+R1+RHYS))＞VREF时，LVD_INT输出低电平信号，表示电源电压VDD高于设定值，VDD2表示为处于下降状态的VDD。当LVD_INT输出低电平信号时，传输门202导通，传输门203关断。
在VDD逐渐下降的过程中，当VDD1×(R0/(R0+R1+RHYS))＜VREF时，LVD_INT输出高电平信号，表示电源电压VDD低于设定值，VDD1表示为处于上升状态的VDD。当LVD_INT输出高电平信号时，传输门202关断，传输门203导通。
步骤S102，禁止IAP数据更新。
在具体实施中，当控制器接收到第一LVD中断信号时，可以判定当前进行IAP数据更新的Flash闪存无法正常工作，对Flash闪存进行的擦除或编程等操作可能会出错。因此，禁止IAP数据更新，以避免对Flash闪存的擦除或编程操作出错。
在本发明实施例中，若在对Flash闪存进行IAP数据更新的过程中，接收到第一LVD中断信号，则停止IAP数据更新，并将已经更新的IAP数据清除。若尚未对Flash闪存进行IAP数据更新时，接收到第一LVD中断信号，则在接收到IAP数据更新指令时，禁止响应IAP数据更新指令，也即禁止IAP数据更新。
由此可见，当接收到第一LVD中断信号时，判定当前芯片的内部电压较低，无法正常工作，停止IAP数据更新，从而可以避免系统内部电压不稳定导致系统软件更新失败。
步骤S103，执行IAP数据更新。
在具体实施中，当控制器未接收到第一LVD中断信号时，则可以判定Flash闪存能够正常工作。若当前正在进行IAP数据更新，则可以继续执行IAP数据更新。若当前还没有开始执行IAP数据更新，则在接收地到IAP数据更新指令时，可以执行IAP数据更新。
在实际应用中，通常通过IAP状态机执行IAP数据更新。在执行IAP数据更新时，可以先解锁IAP状态机，之后使能IAP状态机，也即使得IAP状态机能够对Flash闪存进行编程与擦除等操作。
在具体实施中，IAP状态机在对Flash闪存进行编程与擦除等操作时，可能会生成IAP中断信号。在生成IAP中断信号后，IAP状态机将IAP中断信号发送至控制器。当控制器接收到IAP中断信号时，运行中断服务程序，以获知IAP中断信号对应的中断类型。在获知IAP中断信号对应的中断类型后，可以根据IAP中断信号的类型，执行相应的中断处理。
在本发明实施例中，IAP中断信号的类型可以包括地址写入出错、数据写入出错、启动项出错等任一种或多种。当IAP中断信号的类型为地址写入出错时，可以重新写入地址。当IAP中断信号的类型为数据写入出错时，可以重新写入数据。当IAP中断类型为启动项出错时，可以重新写入正确的启动码。
在具体实施中，在执行IAP数据更新时，可能会出现Flash闪存擦除或编程操作异常的情况，可能会导致IAP状态机死锁。为避免IAP状态机死锁的情况出现，在执行IAP数据更新之前，用户可以预先配置IAP数据更新的持续时长(Timeout)，也即预先配置本次IAP数据更新要持续多久。在执行IAP数据更新的过程中，若检测到IAP数据更新的时长超过持续时长，则可以生成IAP中断信号。当控制器接收到IAP中断信号，获知IAP中断信号的中断类型为更新时长超出持续时长时，停止IAP数据更新并退出，从而可以有效避免IAP死锁的情况发生。
下面对本发明实施例中提供的芯片IAP数据更新控制方法进行详细说明参照图3，本发明实施例提供了另一种芯片IAP数据更新控制方法。
步骤S301，使能IAP状态机以及LVD电路。
在本发明实施例中，在执行IAP数据更新之前，可以先使能IAP状态机以及LVD电路，使得IAP状态机以及LVD电路均能够正常工作。
步骤S302，判断是否接收到第一LVD中断信号。
在本发明实施例中，Flash闪存的最低工作电压为1.35V。LVD电路检测到芯片的内部电压小于1.5V时，生成第一LVD中断信号，并将第一LVD中断信号发送至控制器。控制器判断是否接收到第一LVD中断信号，当接收到第一中断信号时，执行步骤S303；当未接收到第一中断信号时，可以执行步骤S304。
步骤S303，禁止IAP数据更新。
在本发明实施例中，当控制器接收到第一LVD中断信号时，若当前正在进行IAP数据更新，则停止执行IAP数据更新，并将本次IAP数据更新过程中已经更新的IAP数据清除；若当前还没有开始进行IAP数据更新，则禁止执行IAP数据更新。通过禁止IAP数据更新，避免因芯片的内部电压过低导致对Flash闪存的编程或擦除操作出错的情况发生。
步骤S304，执行IAP数据更新。
在具体实施中，当控制器没有接收到LVD电路发送的第一LVD中断信号时，若接收到IAP数据更新指令，即可开始执行IAP数据更新。若当前正在进行IAP数据更新，则可以继续执行IAP数据更新。
在本发明实施例中，在控制执行IAP数据更新时，可以先对IAP进行解锁，使能IAP中断，并配置本次IAP数据更新的持续时长。若存在地址写入操作，则执行地址写入操作；若存在数据写入操作，则执行数据写入操作。之后，对Flash闪存进行编程或擦除操作，直至编程或擦除操作结束。
步骤S305，判断是否接收到IAP中断信号。
在本发明实施例中，通过控制器控制IAP状态机，来执行IAP数据更新。在IAP数据更新的过程中，可能会出现IAP数据更新错误的情况发生。当出现IAP数据更新错误的情况时，IAP状态机可以生成IAP中断信号并发送至控制器。
当控制器接收到IAP中断信号时，执行步骤S306；当控制器没有接收到IAP中断信号时，重新执行步骤S305。
步骤S306，停止IAP数据更新，并根据所述中断类型执行相应的中断处理。
在本发明实施例中，当控制器接收到IAP中断信号时，即可停止IAP数据更新。在实际应用中，控制器可以向IAP状态机发送IAP数据更新停止指令。IAP状态机在接收到IAP数据更新停止指令后，停止IAP数据更新，也即停止对Flash闪存的编程或擦除操作。
当IAP中断信号对应的IAP中断类型为地址写入出错时，重新写入地址；当IAP中断类型为数据写入出错时，重新写入数据；当IAP中断类型为启动项出错时，重新写入正确的启动码；当IAP中断类型为更新时长超出预先配置的IAP数据更新的持续时长时，停止IAP数据更新；当IAP中断类型为更新时长超出预设的IAP数据更新持续时长时，停止IAP数据更新。
需要说明的是，在本发明实施例中，步骤S305～步骤S306是在步骤S304的执行过程中执行的。也就是说，在执行IAP数据更新时，实时地判断是否接收到IAP中断信号，并在接收到IAP中断信号时，停止执行IAP数据更新。
在本发明实施例中，在步骤S301执行完成后，步骤S302～步骤S303始终在执行，直至IAP数据更新结束。也就是说，在执行步骤S304～步骤S306的过程中，若控制器接收到LVD电路发送的第一LVD中断信号，则无论当前正在执行哪一个步骤，都立即停止执行。
在实际应用中，受自身内部因素以及外部环境的影响，芯片的内部电压可能会发生变化。在某些情况下，芯片的内部电压可能会低于芯片的最低工作电压，此时，芯片无法正常工作，导致芯片正在进行处理的现场数据丢失。
在具体实施中，为避免因芯片的内部电压较低而导致芯片的现场数据丢失，可以对LVD电路中的可变电阻RHYS的阻值进行调整，使得LVD电路在不同的时间段内的电压检测阈值不同。
在本发明实施例中，可以先将LVD电路的电压检测阈值设置为第二预设电压值，第二预设电压值不小于芯片的最低工作电压，芯片的最低工作电压为能够满足芯片正常工作需求的电压。
例如，芯片的最低工作电压为4V，则可以将第二预设电压值设置为4V，也可以将第二预设电压值设置为4.2V。
在将LVD电路的电压检测阈值设置为第二预设电压值之后，LVD电路可以实时检测芯片的内部电压是否低于第二预设电压值。当LVD电路检测到芯片的内部电压低于第二预设电压值时，可以生成第二LVD中断信号，并发送至控制器。
当控制器接收到第二LVD中断信号时，可以对LVD电路的电压检测阈值进行调整，将LVD电路的电压检测阈值调整为第一预设电压值。在将LVD电路的电压检测阈值调整位第一预设电压值之后，若控制器没有接收到LVD电路发送的第一LVD中断信号，也即芯片的内部电压大于Flash闪存的最低工作电压时，将芯片内部的现场数据保存，从而避免芯片内部的现场数据因芯片的内部电压较低而丢失。
参照图4，给出了本发明实施例中的另一种IAP数据更新控制方法，下面通过具体步骤进行详细说明。
步骤S401，使能LVD电路。
在本发明实施例中，首先使能LVD电路，使得LVD电路能够正常工作。
步骤S402，判断是否接收到第二LVD中断信号。
在本发明实施例中，首先将LVD电路的电压检测阈值设置为第二预设电压值。当LVD电路检测到芯片的内部电压小于第二预设电压值时，生成第二LVD中断信号并发送至控制器。
当控制器接收到第二LVD中断信号时，执行步骤S403；当控制器没有接收到第二LVD中断信号时，则可以判定芯片能够正常工作。若当前存在IAP数据更新需求，则执行步骤S406。
步骤S403，将LVD电路的电压检测阈值修改为第一预设电压值。
在本发明实施例中，控制器在接收到第二LVD中断信号后，可以执行LVD中断服务程序，将LVD电路的电压检测阈值从第二预设电压值修改为第一预设电压值。
结合图2，可以对LVD电路中的可调电阻RHYS的阻值进行调整，从而将LVD电路的电压检测阈值从第二预设电压值修改为第一预设电压值。也就是说，在本发明实施例中，只需要采用同一个LVD电路，即可实现在不同的时刻，根据检测到的芯片的内部电压，生成不同的LVD中断信号。
通常情况下，芯片的最低工作电压要高于芯片内部的Flash闪存的工作电压。因此，在本发明实施例中，在设置第一预设电压值以及第二预设电压值时，设置第一预设电压值小于第二预设电压值。
步骤S404，判断是否接收到第一LVD中断信号。
在本发明实施例中，当LVD电路检测到芯片的内部电压低于第一预设电压值时，生成第一LVD中断信号并发送至控制器。当控制器接收到第一LVD中断信号时，执行步骤S410；当控制器没有接收到第一LVD中断信号时，执行步骤S405。
步骤S405，保存芯片内部的现场数据。
在本发明实施例中，在芯片的内部电压低于第二预设电压值时，可以将芯片的内部正在执行的现场数据进行保存，从而可以避免因芯片的内部电压较低而导致的现场数据丢失的情况发生。
步骤S406，执行IAP数据更新。
在本发明实施例中，执行IAP数据更新的过程可以参照本发明上述实施例中提供的步骤S103以及步骤S304所述的内容，此处不做赘述。
步骤S407，判断是否接收到IAP中断信号。
在执行IAP数据更新的过程中，实时执行步骤S407。当控制器接收到IAP中断信号时，执行步骤S408；当控制器没有接收到IAP中断信号时，重新执行步骤S407。
步骤S408，停止IAP数据更新，并根据所述IAP中断类型执行相应的中断处理。
在本发明实施例中，步骤S408可以参照步骤S306，此处不做赘述。
需要说明的是，步骤S407～步骤S408是在步骤S406的执行过程中实时执行的。也就是说，在执行IAP数据更新的过程中，控制器可以实时判断是否接收到IAP中断信号。当接收到IAP中断信号时，即可停止IAP数据更新，并根据IAP中断类型执行相应的中断处理。
步骤S409，判断IAP数据更新是否完成。
当IAP数据更新完成时，执行步骤S410；否则，执行步骤S406。
步骤S410，IAP数据更新结束。
参照图5，本发明实施例还提供了一种芯片IAP数据更新控制系统，包括：Flash闪存501、IAP状态机502、控制器503、中断信号处理器504、LVD电路505以及SRAM 506，中：
Flash闪存501，与IAP状态机502以及控制器503耦接，适于存储IAP程序数据以及中断服务程序数据；
控制器503，适于在上电时，将Flash闪存501中的IAP程序数据以及中断服务程序数据写入至SRAM 506并执行；以及在接收到第一LVD中断信号时，向IAP状态机502发送IAP数据更新停止指令；
IAP状态机502，与Flash闪存、SRAM 506以及控制器503耦接，适于在接收到控制器503发送的IAP数据更新指令时，对Flash闪存501进行操作；以及，在接收到控制器503发送的IAP数据更新停止指令时，停止对Flash闪存501的操作；
LVD电路505，与中断信号处理器504以及控制器503耦接，适于当检测到芯片的内部电压低于预设第一预设电压值时生成第一LVD中断信号，并发送至中断信号处理器504；
中断信号处理器504，与IAP状态机502、LVD电路505以及控制器503耦接，适于对接收到的第一LVD中断信号进行处理并发送至控制器503；
SRAM 506，与IAP状态机502以及控制器503耦接，适于存储IAP程序数据以及中断服务程序数据。
在具体实施中，第一预设电压值不小于Flash闪存501的最低工作电压。
下面对本发明上述实施例中提供的IAP数据更新控制系统的工作流程进行说明。
在具体实施中，在Flash闪存501中，存储有IAP数据更新所需要的IAP程序数据以及中断服务程序数据。由于Flash闪存501在擦写过程中无法被读取，为保证控制器503能够正常读取指令，在芯片上电后，在执行IAP数据更新之前，控制器503可以从Flash闪存501中读取IAP程序数据以及中断服务程序数据，并将IAP程序数据以及中断服务程序数据写入至SRAM 506中。在进行IAP数据更新时，控制器503可以从SRAM 506中读取IAP程序数据并执行，以实现IAP数据更新。
在进行IAP数据更新时，通过控制器503控制IAP状态机502对Flash闪存501进行擦除和写入等操作。在进行IAP数据更新时，控制器503可以向IAP状态机502发送IAP数据更新指令。IAP状态机502在接收到IAP数据更新指令后，对Flash闪存501进行擦除和写入等操作。
IAP状态机502在对Flash闪存501进行擦除和写入等操作的过程中，可能会出现擦除出错或者写入出错等情况。此时，Flash闪存501可以向IAP状态机502发送busy信号。IAP状态机502在接收到busy信号后，对busy信号进行处理，生成IAP中断信号并发送至中断信号处理器504。
中断信号处理器504对接收到的IAP中断信号进行处理，并发送至控制器503。控制器503在接收到经过处理后的IAP中断信号后，运行IAP中断服务程序，以获知IAP中断信号对应的中断类型，并执行相应的中断处理。
在具体实施中，当IAP中断信号对应的中断类型为地址写入出错时，控制器503可以控制IAP状态机502重新向Flash闪存501写入地址；当IAP中断信号对应的中断类型为数据写入出错时，控制器503控制IAP状态机502重新向Flash闪存501写入数据；当中断类型为启动项出错时，控制器503控制IAP状态机502重新向Flash闪存501写入正确的启动码。
在具体实施中，在进行IAP数据更新之前，还可以预先配置IAP数据更新的持续时长。在进行IAP数据更新的过程中，IAP状态机502可以检测当前进行的IAP数据更新的时长是否超出持续时长。当IAP状态机502检测到当前进行的IAP数据更新的时长超出持续时长时，可以生成IAP中断信号并发送至中断信号处理器504。中断信号处理器504在接收到IAP中断信号后，对IAP中断信号进行处理，并将处理后IAP中断信号发送至控制器503。
控制器503在接收到经过中断信号处理器504处理之后的IAP中断信号后，执行中断服务程序，来获知IAP中断信号对应的中断类型。当控制器503获知当前接收到的IAP中断信号的中断类型为IAP数据更新的更新时长超出持续时长时，向IAP状态机502发送IAP数据更新停止指令，以跳出IAP数据更新。IAP状态机502在接收到IAP数据更新停止后，停止对Flash闪存501的写入和擦除操作。
在具体实施中，在进行IAP数据更新之前，控制器503可以先将LVD电路505的电压检测阈值设置为预设第二预设电压值。LVD电路505在检测到芯片的内部电压低于第二预设电压值时，生成第二LVD中断信号，并发送至中断信号处理器504。在本发明实施例中，第二预设电压值不小于芯片的最低工作电压，且第二预设电压值大于第一预设电压值。
中断信号处理器504在接收到第二LVD中断信号后，对第二LVD中断信号进行处理，并将经过处理后的第二LVD中断信号发送至控制器503。控制器503在接收到经过处理后的第二LVD中断信号时，向IAP状态机502发送IAP数据保存指令，并将LVD电路505的电压检测阈值从第二预设电压值调整为第一预设电压值。在将LVD电路505的电压检测阈值从第二预设电压值调整为第一预设电压值之后，再进行IAP数据更新。
IAP状态机502在接收到IAP数据保存指令后，停止对Flash闪存501的擦除和写入操作，并向控制器503反馈所述Flash闪存501的操作停止信号。
控制器503在将LVD电路505的电压检测阈值修改为第一预设电压值之后，若没有接收到LVD电路505发送的第一LVD中断信号，则可以向IAP状态机502发送IAP数据更新指令。IAP状态机502在接收到数据更新指令时，即可对Flash闪存501进行擦除和写入操作。在接收到IAP状态机502反馈的Flash闪存501的操作停止信号时，控制Flash闪存501保存已写入数据。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指示相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种芯片IAP数据更新控制方法，其特征在于，包括：
判断是否接收到第二LVD中断信号，所述第二LVD中断信号为所述芯片的LVD电路在检测到所述芯片的内部电压低于第二预设电压值时生成；
当接收到所述第二LVD中断信号时，将所述LVD电路的电压检测阈值修改为第一预设电压值；所述第二预设电压值大于所述第一预设电压值，且所述第一预设电压值不小于所述芯片内部适于存储所述IAP数据的Flash闪存的最低工作电压；所述第二预设电压值不小于所述芯片的最低工作电压；
判断是否接收到第一LVD中断信号，所述第一LVD中断信号为所述芯片的LVD电路在检测到所述芯片的内部电压低于第一预设电压值时生成；
当接收到所述第一LVD中断信号时，禁止IAP数据更新；
当未接收到所述第一LVD中断信号时，执行IAP数据更新。
2.如权利要求1所述的芯片IAP数据更新控制方法，其特征在于，在将所述LVD电路的电压检测阈值修改为所述第一预设电压值之后，还包括：
当未接收到所述第一LVD中断信号时，保存所述芯片内部的数据后，执行IAP数据更新。
3.如权利要求1所述的芯片IAP数据更新控制方法，其特征在于，在执行IAP数据更新时，包括：
当接收到IAP中断信号时，获取所述IAP中断信号对应的IAP中断类型；
停止IAP数据更新，并根据所述IAP中断类型执行相应的中断处理，包括以下至少一种：当所述IAP中断类型为地址写入出错时，重新写入所述地址；
当所述IAP中断类型为数据写入出错时，重新写入所述数据；当所述IAP中断类型为启动项出错时，重新写入正确的启动码；当所述IAP中断类型为更新时长超出预设的IAP数据更新持续时长时，停止IAP数据更新。
4.一种芯片IAP数据更新控制系统，其特征在于，包括：控制器、Flash闪存、IAP状态机、中断信号处理器、LVD电路以及SRAM，其中：
所述控制器与所述Flash闪存、所述IAP状态机、所述中断信号处理器、所述LVD电路以及所述SRAM均耦接；
所述Flash闪存，与所述IAP状态机以及所述控制器耦接，适于存储IAP程序数据以及中断服务程序数据；
所述控制器，适于在上电时，在执行IAP数据更新之前，从所述Flash闪存中读取所述IAP程序数据以及所述中断服务程序数据，将所述IAP程序数据以及所述中断服务程序数据写入至所述SRAM；在执行IAP数据更新时，从所述SRAM中读取所述IAP程序数据以及所述中断服务程序数据并执行；以及
在接收到第一LVD中断信号时，向所述IAP状态机发送所述IAP数据更新停止指令；
所述IAP状态机，与所述Flash闪存、所述SRAM以及所述控制器耦接，适于在接收到所述控制器发送的IAP数据更新指令时，对所述Flash闪存进行擦除和写入操作；以及，在接收到所述控制器发送的IAP数据更新停止指令时，停止对所述Flash闪存的写入和擦除操作；
所述LVD电路，与所述中断信号处理器以及所述控制器耦接，适于当检测到芯片的内部电压低于第一预设电压值时生成第一LVD中断信号，并发送至所述中断信号处理器；
所述中断信号处理器，与所述IAP状态机、所述LVD电路以及所述控制器耦接，适于对接收到的所述第一LVD中断信号进行处理并发送至所述控制器；
所述SRAM，与所述IAP状态机以及所述控制器耦接，适于存储所述IAP程序数据以及所述中断服务程序数据。
5.如权利要求4所述的芯片IAP数据更新控制系统，其特征在于，所述LVD电路，还适于当检测到所述芯片的内部电压低于第二预设电压值时生成第二LVD中断信号，并将所述第二LVD中断信号发送至所述中断信号处理器；所述第二预设电压值大于所述第一预设电压值，且所述第一预设电压值不小于所述芯片内部适于存储所述IAP数据的Flash闪存的最低工作电压；所述第二预设电压值不小于所述芯片的最低工作电压；
所述中断信号处理器，还适于对接收到的所述第二LVD中断信号进行处理并发送至所述控制器；
所述控制器，还适于在接收到经过处理后的所述第二LVD中断信号时，向所述IAP状态机发送IAP数据保存指令，并将所述LVD电路的电压检测阈值修改为所述第一预设电压值；以及在接收到所述IAP状态机反馈的所述Flash闪存的操作停止信号时，控制所述Flash闪存保存已写入数据；
所述IAP状态机，还适于在接收到所述IAP数据保存指令时，停止对所述Flash闪存的操作，并向所述控制器反馈所述Flash闪存的操作停止信号。
6.如权利要求5所述的芯片IAP数据更新控制系统，其特征在于，所述控制器，还适于在将所述LVD电路的电压检测阈值修改为所述第一预设电压值之后，在未接收到所述LVD电路发送的第一LVD中断信号时，向所述IAP状态机发送所述IAP数据更新指令，执行IAP数据更新。
7.如权利要求4所述的芯片IAP数据更新控制系统，其特征在于，所述IAP状态机，还适于在执行IAP数据更新时，将生成的IAP中断信号发送至所述中断信号处理器；以及接收到所述控制器发送的IAP数据更新停止指令时，停止IAP数据更新；
所述中断信号处理器，还适于对所述IAP中断信号进行处理，并将经过处理后的IAP中断信号发送至所述控制器；
所述控制器，还适于向所述IAP状态机发送IAP数据更新停止指令，并根据所述经过处理后的IAP中断信号对应的IAP中断类型，执行如下至少一种中断处理操作：当所述IAP中断类型为地址写入出错时，控制所述IAP状态机重新向所述Flash闪存写入地址；当所述IAP中断类型为数据写入出错时，控制所述IAP状态机重新向所述Flash闪存写入数据；当所述IAP中断类型为启动项出错时，控制所述IAP状态机重新向所述Flash闪存写入正确的启动码；
当所述IAP中断类型为更新时长超出预设的IAP数据更新持续时长时，向所述IAP状态机发送IAP数据更新停止指令。
CN201610985454.8A 2016-11-09 2016-11-09 芯片iap数据更新控制方法及系统 Active CN106569861B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610985454.8A CN106569861B (zh) 2016-11-09 2016-11-09 芯片iap数据更新控制方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610985454.8A CN106569861B (zh) 2016-11-09 2016-11-09 芯片iap数据更新控制方法及系统

Publications (2)

Publication Number Publication Date
CN106569861A CN106569861A (zh) 2017-04-19
CN106569861B true CN106569861B (zh) 2020-02-21

Family

ID=58540673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610985454.8A Active CN106569861B (zh) 2016-11-09 2016-11-09 芯片iap数据更新控制方法及系统

Country Status (1)

Country Link
CN (1) CN106569861B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113535459B (zh) * 2020-04-14 2024-04-12 慧荣科技股份有限公司 响应电源事件的数据存取方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591676A (zh) * 2010-11-12 2012-07-18 歌乐株式会社 车载机的在线更新方法
CN104216720A (zh) * 2013-05-30 2014-12-17 鸿富锦精密工业（深圳）有限公司 电子装置及程序升级方法
CN104965747A (zh) * 2015-07-29 2015-10-07 江苏惠通集团有限责任公司 软件升级的方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591676A (zh) * 2010-11-12 2012-07-18 歌乐株式会社 车载机的在线更新方法
CN104216720A (zh) * 2013-05-30 2014-12-17 鸿富锦精密工业（深圳）有限公司 电子装置及程序升级方法
CN104965747A (zh) * 2015-07-29 2015-10-07 江苏惠通集团有限责任公司 软件升级的方法及装置

Also Published As

Publication number Publication date
CN106569861A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
US20210304821A1 (en) Nonvolatile semiconductor memory device which performs improved erase operation
CN109358887B (zh) 一种单片机程序的在线升级方法、装置及系统
JP2008009721A (ja) 評価システム及びその評価方法
CN112732616B (zh) 一种基于spi控制器的bmc启动方法、装置及设备
CN112015447B (zh) 电子设备的系统更新方法及装置、电子设备及存储介质
JP5981906B2 (ja) 画像形成装置
CN112000351A (zh) Bmc固件的更新方法、更新装置、更新设备及存储介质
KR20200142219A (ko) 전자 장치 및 그의 저장 공간 이용 방법
CN106569861B (zh) 芯片iap数据更新控制方法及系统
CN111339007B (zh) Usb设备控制方法、装置、计算机设备及存储介质
CN105718416A (zh) 一种升级fpga的配置文件的方法和升级设备
US20050060690A1 (en) Microprocessor system with software emulation processed by auxiliary hardware
US20180232303A1 (en) Method and Apparatus for Controlling a Non-Volatile Digital Information Memory
CN112445670B (zh) 一种eMMC测试方法和装置
US20170052850A1 (en) Numerical controller
CN107341075B (zh) 掉电保护装置及电子设备
TW201913391A (zh) 快閃記憶體裝置的重新啟動方法以及使用該方法的裝置
CN105659174A (zh) 分布式控制系统用控制设备
CN109558274B (zh) 一种信息处理方法、装置及计算机可读存储介质
CN110119284B (zh) Flash存储器烧写系统及方法
CN114237377B (zh) 一种显示面板的电源管理集成芯片的控制方法和系统
US9773562B2 (en) Storage apparatus, flash memory control apparatus, and program
CN110910939B (zh) 存储单元的阈值调整方法、装置、存储设备和存储介质
CN113590153B (zh) 一种cpld的固件升级方法、系统、设备以及介质
KR102552666B1 (ko) 전자 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant