CN118155695A - 存储器及其测试方法、存储器系统 - Google Patents

Abstract

本公开实施例公开了一种存储器及其测试方法、存储器系统。所述存储器包括全局字线以及与所述全局字线连接的检测电路；所述测试方法包括：通过所述检测电路对所述全局字线执行放电操作；其中，所述全局字线从第一电压放电至接地电压，本地字线从所述第一电压放电至第二电压，所述本地字线与所述全局字线连接；所述第二电压大于所述接地电压，所述第二电压小于所述第一电压；在执行所述放电操作之后，对所述全局字线和所述本地字线执行浮置操作，所述全局字线和所述本地字线之间进行电荷共享；通过所述检测电路检测所述共享的电荷，以判断与所述本地字线连接的字线是否断路。

Description

存储器及其测试方法、存储器系统

技术领域

本公开实施例涉及集成电路领域，尤其涉及一种存储器及其测试方法、存储器系统。

背景技术

在晶圆制造完成后，需要使用测试机进行晶圆测试(Wafer Sort)，以鉴别出合格的芯片。然而，测试机的测试速度很慢，导致晶圆测试时间过长。

发明内容

根据本公开实施例的第一方面，提供一种存储器的测试方法，所述存储器包括全局字线以及与所述全局字线连接的检测电路；所述测试方法包括：

通过所述检测电路对所述全局字线执行放电操作；其中，所述全局字线从第一电压放电至接地电压，本地字线从所述第一电压放电至第二电压，所述本地字线与所述全局字线连接；所述第二电压大于所述接地电压，所述第二电压小于所述第一电压；

在执行所述放电操作之后，对所述全局字线和所述本地字线执行浮置操作，所述全局字线和所述本地字线之间进行电荷共享；

通过所述检测电路检测所述共享的电荷，以判断与所述本地字线连接的字线是否断路。

根据本公开实施例的第二方面，提供一种存储器，所述存储器包括全局字线以及与所述全局字线连接的检测电路；所述检测电路包括：

放电单元，所述放电单元被配置为：对所述全局字线执行放电操作；其中，所述全局字线从第一电压放电至接地电压，所述本地字线从所述第一电压放电至第二电压；所述第二电压大于所述接地电压，所述第二电压小于所述第一电压；

浮置单元，所述浮置单元被配置为：在执行所述放电操作之后，对所述全局字线和所述本地字线执行浮置操作，所述全局字线和所述本地字线之间进行电荷共享；

检测单元，所述检测单元被配置为：通过所述检测电路检测所述共享的电荷，以判断与所述本地字线连接的字线是否断路。

根据本公开实施例的第三方面，提供一种存储器系统，包括：

如本公开实施例的第二方面所述的存储器，被配置为存储数据；

存储器控制器，耦合至所述存储器，被配置为控制所述存储器。

本公开实施例中，通过检测电路对全局字线执行放电操作，将全局字线从第一电压放电至接地电压以及将本地字线从第一电压放电至第二电压，然后对全局字线和本地字线执行浮置操作，全局字线和本地字线之间进行电荷共享，通过检测电路检测共享的电荷，可以判断与本地字线连接的字线是否断路，使用检测电路来检测字线是否断路，可以缩短晶圆测试的时长，提高晶圆测试的效率。

并且，通过检测电路来检测字线是否断路，可以有效地筛选出真正断路的字线，减小误杀或者漏判的概率，有利于提高晶圆测试的准确性。

附图说明

图1是根据一示例性实施例示出的一种存储器的电镜图；

图2是根据本公开实施例示出的一种存储器的测试方法的流程图；

图3是根据本公开实施例示出的一种存储器的等效电路图；

图4是根据本公开实施例示出的一种存储器的检测时序图；

图5是根据本公开实施例示出的一种存储器系统的示意图；

图6a是根据本公开实施例示出的一种存储器卡的示意图；

图6b是根据本公开实施例示出的一种固态驱动器的示意图。

具体实施方式

下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

在下列段落中参照附图以举例方式更具体的描述本公开。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。

可以理解的是，本公开的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。

在本公开实施例中，术语“第一”、“第二”、“第三”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。

需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

存储器(又称为芯片)中经常会出现字线(Word Line，WL)断路的问题。断路可能发生在与字线连接的接触(contact)或者金属布线上，如图1中虚线框所示。通过将晶圆连接到测试机，并由测试机进行测试，以确定字线是否断路。

在将晶圆连接到测试机后，使用测试机来检测字线是否断路的具体过程包括：浮置选定的字线，并将未选定的字线充电至通过电压；测量选中的字线被耦合的电势，通过被耦合的电势大小来判断选中的字线是否断路。例如，当选中的字线无电势或者电势非常小，确定选中的字线断路；当选中的字线有电势，确定选中的字线正常。

需要说明的是，存储器中包括多个字线，测试机中的测试单元需要分别对每个字线进行充放电和电压测量，如果测遍所有的字线则需要10小时左右，导致测试时间过长。

并且，不同晶圆的响应速度存在差异，每个字线的金属布线也不尽相同，采用同样的电压标准去判断，难以有效地筛选出真正断路的字线，可能出现误杀(Overkill)或者漏判(Underkill)。

有鉴于此，本公开实施例提供一种存储器的测试方法。

图2是根据本公开实施例示出的一种存储器的测试方法的流程图。存储器包括全局字线以及与全局字线连接的检测电路；参照图2所示，该测试方法至少包括以下步骤：

S110：通过检测电路对全局字线执行放电操作；其中，全局字线从第一电压放电至接地电压，本地字线从第一电压放电至第二电压，本地字线与全局字线连接；第二电压大于接地电压，第二电压小于第一电压；

S120：在执行放电操作之后，对全局字线和本地字线执行浮置操作，全局字线和本地字线之间进行电荷共享；

S130：通过检测电路检测共享的电荷，以判断与本地字线连接的字线是否断路。

本公开实施例中，通过检测电路对全局字线执行放电操作，将全局字线从第一电压放电至接地电压以及将本地字线从第一电压放电至第二电压，然后对全局字线和本地字线执行浮置操作，全局字线和本地字线之间进行电荷共享，通过检测电路检测共享的电荷，可以判断与本地字线连接的字线是否断路，使用检测电路来检测字线是否断路，可以缩短晶圆上每个存储器测试的时长，提高晶圆测试的效率。

并且，通过检测电路来检测字线是否断路，可以有效地筛选出真正断路的字线，减小误杀或者漏判的概率，有利于提高晶圆测试的准确性。

图3是根据本公开实施例示出的一种存储器的等效电路图，图4是根据本公开实施例示出的一种存储器的检测时序图。下面将结合图2、图3和图4对本公开再做进一步详细的说明。

首先，结合图3和图4所示，执行步骤S110：通过检测电路210对全局字线203执行放电操作；其中，全局字线203从第一电压V1放电至接地电压Vss，本地字线204从第一电压V1放电至第二电压V2，本地字线204与全局字线203连接；第二电压V2大于接地电压Vss，第二电压V2小于第一电压V1。

在一些实施例中，全局字线203的一端通过驱动电路与输入电源(图中未示出)连接，驱动电路包括多个驱动晶体管和多个选择线，例如，第一驱动晶体管、第二驱动晶体管、第三驱动晶体管以及第一选择线201和第二选择线202，如图3所示。

在一具体示例中，第一驱动晶体管、第二驱动晶体管、第三驱动晶体管可以是NPN型晶体管，如图3所示。在其它实施例中，第一驱动晶体管、第二驱动晶体管、第三驱动晶体管还可以是PNP型晶体管，本公开实施例中对驱动电路中的晶体管类型并未作特殊限制。

在一些实施例中，全局字线203的另一端与多个本地字线204连接，多个本地字线204分别与多个字线205连接，即一个全局字线连接至多个本地字线，多个本地字线分别连接至多个字线。这里，存储器中全局字线的数量不限于一个，还可以是更多个。

可以理解的是，在执行编程、读取或擦除等逻辑操作时，通过全局字线和本地字线可将不同的电压电平分别施加至不同的字线，例如，在执行编程操作时，可将高电平施加至选定的字线，低电平施加至未选定的字线。下面将以字线205为选定的字线(即待检测的字线)为例进行说明。

需要说明的是，图3中CP1表示的是字线相对靠近外围电路的一端的耦合电容，例如，字线接触与字线接触之间的耦合电容，CP2表示的是字线相对远离外围电路的一端的耦合电容，例如，字线与字线之间的耦合电容。

在一些实施例中，第一电压的范围包括：5V至20V，接地电压Vss可以是0V，第二电压可以是介于0V至第一电压之间的任意电压，取决于字线的状态，即不同的字线对应不同的第二电压。例如，断路字线的第二电压更小，正常字线的第二电压更大。

在一些实施例中，结合图3和图4所示，上述步骤S110，包括：在第一时刻t₁，全局字线203通过检测电路210从第一电压V1放电至接地电压Vss；上述测试方法还包括：在全局字线203放电时，本地字线204通过检测电路210从第一电压V1放电至第二电压V2。这里，在全局字线203放电的过程中，与全局字线203连接的本地字线204也放电，并且本地字线204的放电速率小于全局字线203的放电速率，使得全局字线203放电至接地电压Vss时，本地字线上仍有电荷。

在一些实施例中，结合图3和图4所示，上述全局字线203通过检测电路210从第一电压V1放电至接地电压Vss，包括：

在第一时刻t₁，关断第一开关211；其中，检测电路210包括第一开关211和第一电容器212，第一开关211与全局字线203连接，第一电容器212的一个极板与第一开关211连接，第一电容器212的另一个极板与电源连接；

在第一时刻t₁，导通第二开关213，全局字线203通过第二开关213和第二电容器214放电至接地电压；其中，检测电路210包括第二开关213和第二电容器214，第二开关213与全局字线203连接，第二电容器214的一个极板与第二开关213连接，第二电容器214的另一个极板与接地端连接。

参照图3所示，第一开关211的第一端与第一电容器212连接，第二开关213的第一端与第二电容214连接，第一开关211的第二端与第二开关213的第二端共同连接至节点A。

在第一时刻t₁，通过关断第一开关211以及导通第二开关213，可形成本地字线204—全局字线203—第二电容器214—接地端的电流路径，即本地字线204和全局字线203可通过第二电容器214放电至接地端，从而将全局字线203从第一电压V1放电至接地电压Vss，并将本地字线204从第一电压V1放电至第二电压V2，如图4所示。

在一些实施例中，上述步骤S110，还包括：在第一时刻t₁，关断第一驱动晶体管和第二驱动晶体管，导通第三驱动晶体管；其中，第三驱动晶体管的一端与节点A连接，第三驱动晶体管的另一端与全局字线203连接。

本实施例中，通过关断第一驱动晶体管和第二驱动晶体管以及导通第三驱动晶体管，可断开全局字线203与电源之间的连接，从而形成本地字线204—全局字线203—第二电容器214—接地端的电流路径，以将全局字线203放电至接地电压，有利于减小电源对字线断路检测的影响，提高检测的准确性。

在一些实施例中，上述本地字线204通过检测电路210从第一电压V1放电至第二电压V2，包括：

在第一时刻t₁，导通第一晶体管206，本地字线204通过第一晶体管206、与全局字线203电连接；其中，本地字线204的放电速率小于全局字线203的放电速率。

外围电路中可包括多个第一晶体管206，全局字线203通过多个第一晶体管206分别与多个本地字线204连接，通过导通至少一个第一晶体管206，可选择多个本地字线204中的至少一个。

在一具体示例中，第一晶体管206可以是NPN型晶体管，如图3所示。在其它实施例中，第一晶体管206还可以是PNP型晶体管，本公开实施例中对第一晶体管类型并未作特殊限制。

在第一时刻t₁关断第一开关211以及导通第二开关213后，由于第一晶体管206存在一定的电阻，使得本地字线204的放电速率小于全局字线203的放电速率，如图4中曲线a和曲线b所示。这里，曲线a表示的是全局字线在第一时刻t₁至第二时刻t₂的放电过程，曲线b表示的是本地字线在第一时刻t₁至第二时刻t₂的放电过程。

本公开实施例中，通过在第一时刻关断第一开关，可断开全局字线与电源之间的连接，通过在第一时刻导通第二开关，可将全局字线上的电荷和本地字线上的电荷通过第二电容器放电至接地端，并将全局字线和本地字线分别放电至接地电压和第二电压，从而避免通过检测电路对全局字线执行放电操作的过程中，拉高第一电容器的两个极板的电势，影响后续共享的电荷的检测，减少误杀或者漏判现象的发生。

在一些实施例中，上述测试方法还包括：在执行放电操作之前，对全局字线203执行充电操作，将全局字线203和与全局字线203连接的本地字线204充电至第一电压V1。

结合图3和图4所示，对全局字线203执行充电操作的过程具体如下：在第一时刻t₁之前的t₀时刻，关断第一开关211和第二开关213，导通第一驱动晶体管、第二驱动晶体管、第三驱动晶体管和第一晶体管206，利用电源将全局字线203和本地字线204充电至第一电压V1。

在一些实施例中，上述测试方法还包括：在t₀时刻，导通第二晶体管，将与本地字线204连接的字线205充电至第一电压V1；其中，第二晶体管的一端与本地字线204连接，第二晶体管的另一端与字线205连接。

外围电路中可包括多个第二晶体管，本地字线204通过多个第二晶体管分别与多个字线205连接，通过导通至少一个第二晶体管，可选择多个字线205中的至少一个。

在一具体示例中，第二晶体管可以是NPN型晶体管，如图3所示。在其它实施例中，第二晶体管还可以是PNP型晶体管，本公开实施例中对第二晶体管类型并未作特殊限制。

需要说明的是，在将全局字线、本地字线和字线充电至第一电压之后，可将第三驱动晶体管、第一晶体管和第二晶体管继续保持在导通状态，将第一驱动晶体管和第二驱动晶体管继续保持在关断状态。

在一些实施例中，上述测试方法还包括：在执行放电操作期间，导通第三开关215，将第一电容器212充电至电源电压Vdd；其中，检测电路210还包括第三开关215，第三开关215分别与第一电容器212的另一个极板和电源连接。在执行放电操作期间，由于第一开关211关断，即使导通第三开关215，也不会形成全局字线到电源的电流路径，即不会影响全局字线的放电。

这里，可在第一时刻t₁至第二时刻t₂之间的任一时刻导通第三开关215，仅需保证在执行放电操作期间，将第一电容器212充电至电源电压Vdd即可，本公开对导通第三开关215的起始时刻并无特殊限制。

在一些实施例中，上述测试方法还包括：在导通第三开关215时，关断第四开关216。

检测电路210包括第三开关215和第四开关216，第四开关216的第一端与第一开关211连接，第一电容器212的一个极板与第一开关211连接，第四开关216的第二端与第一电容器212的另一个极板共同连接至第三开关215的第二端，第三开关215的第一端与电源连接。可以理解的是，第四开关216与第一电容器212并联。

这里，若在导通第三开关215时，导通第四开关216，可能会使得第一电容器212短路，难以将第一电容器212充电至电源电压。

然后，结合图3和图4所示，执行步骤S120：在执行放电操作之后，对全局字线203和本地字线204执行浮置操作，全局字线203和本地字线204之间进行电荷共享。

在一些实施例中，上述步骤S120，包括：在第一时刻t₁之后的第二时刻t₂，关断第二开关213和第三开关215；在关断第二开关213和第三开关215之后，导通第一开关211。

在第二时刻t₂，关断第二开关213和第三开关215，此时字线处于浮置状态，全局字线203和本地字线204之间进行电荷共享，具有共有的电势V3，如图3所示，然后导通第一开关211，可形成本地字线204—全局字线203—第一电容器212的电流路径，拉高第一电容器212的两个极板的电势。

接下来，执行步骤S130：通过检测电路检测共享的电荷，以判断与本地字线连接的字线是否断路。例如，在第三时刻t₃，通过感测第一电容器212的另一个极板的电势，可判断字线是否存在断路。

在一些实施例中，上述步骤S130，包括：在导通第一开关211之后，检测第一电容器212的另一个电极板的电势，生成检测结果；其中，

在检测结果指示电势小于参考电压时，确定与本地字线连接的字线断路；

或者，

在检测结果指示电势大于参考电压时，确定与本地字线连接的字线正常。

参照图3所示，检测电路210还包括比较器217，比较器217包括处于参考电压Vref的第一输入端和连接到第一电容器212的另一个电极板的第二输入端。比较器217可以是用于将第二输入端处的电势与第一输入端的参考电压Vref进行比较的运算放大器。比较器217还包括输出端，输出端处的输出电压可以指示第二输入端处的电势是大于还是小于参考电压Vref。例如，在第二输入端处的电势大于参考电压Vref时，输出电压可以是正电压；在第二输入端处的电势小于参考电压Vref时，输出电压可以是负电压。

这里，通过比较器217输出端的电压可判断字线是断路还是正常。例如，比较器217输出端的电压为正电压时，确定字线正常；比较器217输出端的电压为负电压时，确定字线断路。

需要说明的是，当字线存在断路时，字线的电阻R更小，在对全局字线执行放电操作时，本地字线的放电速度更快，本地字线的第二电压V2更小，导致全局字线和本地字线之间共有的电势V3更小，使得第一电容器的另一个极板的电势小于参考电压。

当字线正常时，字线的电阻R更大，在对全局字线执行放电操作时，本地字线的放电速度更慢，本地字线的第二电压V2更大，导致全局字线和本地字线之间共有的电势V3更大，使得第一电容器的另一个极板的电势大于参考电压。

在一些实施例中，在对全局字线203和本地字线204执行浮置操作时，关断第四开关216。

在一些实施例中，存储器包括多个字线，多个字线分别通过多个本地字线204连接至全局字线203，至少两个字线的电阻不同；上述测试方法包括：

通过检测电路210对至少两个字线中的一个执行第一放电操作；

通过检测电路210对至少两个字线中的另一个执行第二放电操作；其中，第二放电操作的放电时长和第一放电操作的放电时长不同。

存储器可以是包括核心区和台阶区的3D NAND存储器，相对靠近衬底的字线(记为下层字线)的长度大于相对远离衬底的字线(记为上层字线)的长度，使得下层字线和上层字线的电阻不同，执行放电操作的放电时长不同。

在一具体示例中，下层字线的长度大于上层字线的长度，下层字线的电阻大于上层字线的电阻，下层字线的放电时长大于上层字线的放电时长。

本公开实施例中，可根据存储器中不同长度的字线执行不同时长的放电操作，可以节约整个晶圆的测试时间。

在一些实施例中，存储器包括存储单元阵列和外围电路，存储单元阵列和外围电路之间通过字线、位线、源极线、源极选择栅线和漏极选择栅线等连接。

在一些实施例中，检测电路可以是外围电路的一部分；在另一些实施例中，检测电路可以是存储器中独立于外围电路的内建检测电路。

结合图3所示，本公开实施例还提供一种存储器200，存储器200包括全局字线203以及与全局字线203连接的检测电路210；检测电路210包括：

放电单元210a，放电单元210a被配置为：对全局字线203执行放电操作；其中，全局字线203从第一电压放电至接地电压，本地字线204从第一电压放电至第二电压；第二电压大于接地电压，第二电压小于第一电压；

浮置单元210b，浮置单元210b被配置为：在执行放电操作之后，对全局字线203和本地字线204执行浮置操作，全局字线203和本地字线204之间进行电荷共享；

检测单元210c，检测单元210c被配置为：检测共享的电荷，以判断与本地字线连接的字线205是否断路。

存储器包括存储单元阵列和外围电路，存储单元阵列可以是NAND闪存存储器单元阵列，存储单元阵列以存储串的阵列的形式提供，每个存储串垂直地延伸。每个存储串包括串联耦合并且垂直地堆叠的多个存储单元，存储单元可以是包括浮栅晶体管的浮栅类型的存储单元，或者是包括电荷捕获晶体管的电荷捕获类型的存储单元。

外围电路可以通过位线、字线、源极线、源极选择栅线和漏极选择栅线耦合到存储单元阵列。外围电路可以包括任何合适的模拟、数字以及混合信号电路，以用于通过经由位线、字线、源极线、源极选择栅线和漏极选择栅线将电压信号和/或电流信号施加到每个存储单元以及从每个存储单元感测电压信号和/或电流信号来促进存储单元阵列的操作。

外围电路可以包括使用金属-氧化物-半导体(MOS)技术形成的各种类型的外围电路。外围电路包括页缓冲器/感测放大器、列解码器/位线(BL)驱动器、行解码器/字线(WL)驱动器、电压发生器、控制逻辑单元、寄存器、接口以及数据总线等。

页缓冲器/感测放大器可以被配置为根据来自控制逻辑单元的控制信号从存储单元阵列读取数据以及向存储单元阵列写入(编程)数据。

列解码器/位线驱动器可以被配置为由控制逻辑单元控制，并且通过施加从电压发生器生成的位线电压来选择一个或多个存储串。

行解码器/字线驱动器可以被配置为由控制逻辑单元控制，并且选择/取消选择存储单元阵列的存储块，并且选择/取消选择存储块的字线。行解码器/字线驱动器还可以被配置为使用从电压发生器生成的字线电压来驱动字线。

电压发生器可以被配置为由控制逻辑单元控制，并且生成要被供应到存储单元阵列的字线电压(例如，读取电压、写入电压、通过电压、局部电压、验证电压等)、位线电压和源极线电压。在一具体示例中，电压发生器生成的字线电压可通过全局字线和本地字线供应到字线。

控制逻辑单元可以耦合到上文描述的每个逻辑电路，并且被配置为控制每个逻辑电路的操作。

寄存器可以耦合到控制逻辑单元，并且包括状态寄存器、命令寄存器和地址寄存器，以用于存储用于控制每个外围电路的操作的状态信息、命令操作码和命令地址。

接口可以耦合到控制逻辑单元，并且充当控制缓冲器，以缓冲从主机(未示出)接收的控制命令并且并将其中继到控制逻辑单元，以及缓冲从控制逻辑单元接收的状态信息并且将其中继到主机。接口还可以经由数据总线耦合到列解码器/位线驱动器，并且充当数据I/O接口和数据缓冲器，以缓冲数据并且将其中继到存储单元阵列或从存储单元阵列中继或缓冲数据。

在一些实施例中，检测电路可以是外围电路的一部分，外围电路被配置为对多个存储器中选定的字线执行本公开实施例提供的测试方法。在另一些实施例中，检测电路可以是存储器中独立于外围电路的内建检测电路。

在一些实施例中，结合图3和图4所示，浮置单元210b，包括：第一开关211和第一电容器212，第一开关211与全局字线203连接，第一电容器212的一个极板与第一开关211连接，第一电容器212的另一个极板与电源连接；

放电单元210a，包括：第二开关213和第二电容器214，第二开关213与全局字线203连接，第二电容器214的一个极板与第二开关213连接，第二电容器214的另一个极板与接地端连接；

浮置单元210b具体被配置为：在第一时刻t₁，关断第一开关211；

放电单元210a具体被配置为：在第一时刻t₁，导通第二开关213，以使全局字线203执行放电操作。

在一些实施例中，浮置单元210b，还包括：第三开关215，第三开关215分别与第一电容器212的另一个极板和电源连接；

放电单元210a还具体被配置为：在第一时刻t₁之后的第二时刻t₂，关断第二开关213；

浮置单元210b还具体被配置为：在第二时刻t₂，关断第三开关215，导通第一开关211，以使全局字线203和本地字线204执行浮置操作。

在一些实施例中，检测单元210c具体被配置为：在导通第一开关211之后，检测第二电容器214的另一个电极板的电势，生成检测结果；其中，在检测结果指示电势小于参考电压时，确定与本地字线204连接的字线断路；或者，在检测结果指示电势大于参考电压时，确定与本地字线204连接的字线正常。

在一些实施例中，浮置单元210b还具体被配置为：在执行放电操作期间，导通第三开关215，将第一电容器212充电至电源电压。

在一些实施例中，存储器200还包括：第一晶体管206，第一晶体管206分别与全局字线203和本地字线204连接；存储器200还被配置为：在第一时刻t₁，导通第一晶体管206，以使本地字线204通过第一晶体管206与全局字线203电连接；其中，本地字线204的放电速率小于全局字线203的放电速率。

在一些实施例中，存储器200还被配置为：在执行放电操作之前，对全局字线203执行充电操作，将全局字线203和与全局字线203连接的本地字线204充电至第一电压。

在一些实施例中，存储器200包括多个字线205，多个字线205分别通过多个本地字线204连接至全局字线203，至少两个字线的电阻不同；放电单元210a还被配置为：

对至少两个字线中的一个执行第一放电操作；

对至少两个字线中的另一个执行第二放电操作；其中，第二放电操作的放电时长和第一放电操作的放电时长不同。

图5是根据本公开实施例示出的一种存储器系统300的示意图。参照图5所示，存储器系统300，包括：

一个或多个如上述实施例中的存储器200；

存储器控制器306，耦合到存储器200并且被配置为控制存储器200。

存储器系统300可以是移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备或者其中具有储存器的任何其他合适的电子设备。

如图5中所示，存储器系统300可以包括主机308和存储子系统302，存储子系统302具有一个或多个存储器200，存储子系统还包括存储器控制器306。主机308可以是电子设备的处理器(例如，中央处理单元(CPU))或者片上系统(SoC)(例如，应用处理器(AP))。主机308可以被配置为将数据发送到存储器200。或者，主机308可以被配置为从存储器200接收数据。

存储器200可以是本公开中公开的任何存储器器件。存储器200(例如，NAND闪存存储器器件(例如，三维(3D)NAND闪存存储器器件))可以在擦除操作期间具有来自耦合到未选定字线的驱动晶体管(例如，串驱动器)的减小的漏电流，这允许驱动晶体管的进一步尺寸缩小。

在一些实施例中，存储器控制器306还耦合到主机308。存储器控制器306可以管理存储在存储器200中的数据，并且与主机308通信。

在一些实施例中，存储器控制器306被设计为用于在低占空比环境中操作，如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器、或用于在诸如个人计算器、数字相机、移动电话等的电子设备中使用的其他介质。

在一些实施例中，存储器控制器306被设计为用于在高占空比环境固态硬盘(SSD)或嵌入式多媒体卡(eMMC)中操作，SSD或eMMC用作诸如智能电话、平板计算机、膝上型计算机等的移动设备的数据储存器以及企业存储阵列。

存储器控制器306可以被配置为控制存储器200的操作，例如读取、擦除和编程操作。存储器控制器306还可以被配置为管理关于存储在或要存储在存储器200中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施方式中，存储器控制器306还被配置为处理关于从存储器200读取的或者被写入到存储器200的数据的纠错码(ECC)。

存储器控制器306还可以执行任何其他合适的功能，例如，格式化存储器200。存储器控制器306可以根据特定通信协议与外部设备(例如，主机308)通信。例如，存储器控制器306可以通过各种接口协议中的至少一种与外部设备通信，接口协议例如USB协议、MMC协议、外围部件互连(PCI)协议、PCI高速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议、Firewire协议等。

存储器控制器306和一个或多个存储器200可以集成到各种类型的存储设备中，例如，包括在相同封装(例如，通用闪存存储(UFS)封装或eMMC封装)中。也就是说，存储器系统300可以实施并且封装到不同类型的终端电子产品中。

在如图6a中所示的一个示例中，存储器控制器306和单个存储器200可以集成到存储器卡402中。存储器卡402可以包括PC卡(PCMCIA，个人计算机存储器卡国际协会)、CF卡、智能媒体(SM)卡、存储器棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储器卡402还可以包括将存储器卡402与主机(例如，图5中的主机308)耦合的存储器卡连接器404。

在如图6b中所示的另一示例中，存储器控制器306和多个存储器200可以集成到固态驱动器(SSD)406中。固态驱动器406还可以包括将固态驱动器406与主机(例如，图5中的主机308)耦合的固态驱动器连接器408。在一些实施方式中，固态驱动器406的存储容量和/或操作速度大于存储器卡402的存储容量和/或操作速度。

可以理解的是，存储器控制器306可以执行如本公开任一实施例提供的操作方法。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (21)

1.一种存储器的测试方法，其特征在于，所述存储器包括全局字线以及与所述全局字线连接的检测电路；所述测试方法包括：

通过所述检测电路对所述全局字线执行放电操作；其中，所述全局字线从第一电压放电至接地电压，本地字线从所述第一电压放电至第二电压，所述本地字线与所述全局字线连接；所述第二电压大于所述接地电压，所述第二电压小于所述第一电压；

在执行所述放电操作之后，对所述全局字线和所述本地字线执行浮置操作，所述全局字线和所述本地字线之间进行电荷共享；

通过所述检测电路检测所述共享的电荷，以判断与所述本地字线连接的字线是否断路。

2.根据权利要求1所述的测试方法，其特征在于，所述通过所述检测电路对所述全局字线执行放电操作，包括：

在第一时刻，所述全局字线通过所述检测电路从所述第一电压放电至所述接地电压；

所述测试方法还包括：

在所述全局字线放电时，所述本地字线通过所述检测电路从所述第一电压放电至所述第二电压。

3.根据权利要求2所述的测试方法，其特征在于，所述全局字线通过所述检测电路从所述第一电压放电至所述接地电压，包括：

在所述第一时刻，关断第一开关；其中，所述检测电路包括所述第一开关和第一电容器，所述第一开关与所述全局字线连接，所述第一电容器的一个极板与所述第一开关连接，所述第一电容器的另一个极板与电源连接；

在所述第一时刻，导通第二开关，所述全局字线通过所述第二开关和第二电容器放电至所述接地电压；其中，所述检测电路包括所述第二开关和所述第二电容器，所述第二开关与所述全局字线连接，所述第二电容器的一个极板与所述第二开关连接，所述第二电容器的另一个极板与接地端连接。

4.根据权利要求3所述的测试方法，其特征在于，所述对所述全局字线和所述本地字线执行浮置操作，包括：

在所述第一时刻之后的第二时刻，关断所述第二开关和第三开关；其中，所述检测电路还包括所述第三开关，所述第三开关分别与所述第一电容器的另一个极板和所述电源连接；

在关断所述第二开关和所述第三开关之后，导通所述第一开关。

5.根据权利要求4所述的测试方法，其特征在于，所述通过所述检测电路检测所述共享的电荷，包括：

在导通所述第一开关之后，检测所述第一电容器的另一个电极板的电势，生成检测结果；其中，

在所述检测结果指示所述电势小于参考电压时，确定与所述本地字线连接的字线断路；

或者，

在所述检测结果指示所述电势大于参考电压时，确定与所述本地字线连接的字线正常。

6.根据权利要求4所述的测试方法，其特征在于，所述测试方法还包括：

在执行所述放电操作期间，导通所述第三开关，将所述第一电容器充电至电源电压。

7.根据权利要求2所述的测试方法，其特征在于，所述本地字线通过所述检测电路从所述第一电压放电至所述第二电压，包括：

在所述第一时刻，导通第一晶体管，所述本地字线通过所述第一晶体管与所述全局字线电连接；其中，所述本地字线的放电速率小于所述全局字线的放电速率。

8.根据权利要求1所述的测试方法，其特征在于，所述测试方法还包括：

在执行所述放电操作之前，对所述全局字线执行充电操作，将所述全局字线和与所述全局字线连接的本地字线充电至所述第一电压。

9.根据权利要求1所述的测试方法，其特征在于，所述存储器包括多个所述字线，多个所述字线分别通过多个所述本地字线连接至所述全局字线，至少两个所述字线的电阻不同；

所述测试方法包括：

通过所述检测电路对至少两个所述字线中的一个执行第一放电操作；

通过所述检测电路对至少两个所述字线中的另一个执行第二放电操作；其中，所述第二放电操作的放电时长和所述第一放电操作的放电时长不同。

10.根据权利要求1所述的测试方法，其特征在于，所述第一电压的范围包括：5V至20V。

11.一种存储器，其特征在于，所述存储器包括全局字线以及与所述全局字线连接的检测电路；所述检测电路包括：

放电单元，所述放电单元被配置为：对所述全局字线执行放电操作；其中，所述全局字线从第一电压放电至接地电压，本地字线从所述第一电压放电至第二电压；所述第二电压大于所述接地电压，所述第二电压小于所述第一电压；

浮置单元，所述浮置单元被配置为：在执行所述放电操作之后，对所述全局字线和所述本地字线执行浮置操作，所述全局字线和所述本地字线之间进行电荷共享；

检测单元，所述检测单元被配置为：检测所述共享的电荷，以判断与所述本地字线连接的字线是否断路。

12.根据权利要求11所述的存储器，其特征在于，

所述浮置单元，包括：第一开关和第一电容器，所述第一开关与所述全局字线连接，所述第一电容器的一个极板与所述第一开关连接，所述第一电容器的另一个极板与电源连接；

所述放电单元，包括：第二开关和第二电容器，所述第二开关与所述全局字线连接，所述第二电容器的一个极板与所述第二开关连接，所述第二电容器的另一个极板与接地端连接；

所述浮置单元具体被配置为：在第一时刻，关断所述第一开关；

所述放电单元具体被配置为：在所述第一时刻，导通所述第二开关，以使所述全局字线执行所述放电操作。

13.根据权利要求12所述的存储器，其特征在于，所述浮置单元，还包括：

第三开关，所述第三开关分别与所述第一电容器的另一个极板和所述电源连接；

所述放电单元还具体被配置为：在所述第一时刻之后的第二时刻，关断所述第二开关；

所述浮置单元还具体被配置为：在所述第二时刻，关断所述第三开关，导通所述第一开关，以使所述全局字线和所述本地字线执行所述浮置操作。

14.根据权利要求13所述的存储器，其特征在于，所述检测单元具体被配置为：

在导通所述第一开关之后，检测所述第一电容器的另一个电极板的电势，生成检测结果；其中，

在所述检测结果指示所述电势小于参考电压时，确定与所述本地字线连接的字线断路；

或者，

在所述检测结果指示所述电势大于参考电压时，确定与所述本地字线连接的字线正常。

15.根据权利要求13所述的存储器，其特征在于，所述浮置单元还具体被配置为：

在执行所述放电操作期间，导通所述第三开关，将所述第一电容器充电至电源电压。

16.根据权利要求12所述的存储器，其特征在于，所述存储器还包括：第一晶体管，所述第一晶体管分别与所述全局字线和所述本地字线连接；

所述存储器被配置为：

在所述第一时刻，导通所述第一晶体管，以使所述本地字线通过所述第一晶体管与所述全局字线电连接；其中，所述本地字线的放电速率小于所述全局字线的放电速率。

17.根据权利要求11所述的存储器，其特征在于，所述存储器被配置为：

在执行所述放电操作之前，对所述全局字线执行充电操作，将全局字线和与所述全局字线连接的本地字线充电至所述第一电压。

18.根据权利要求11所述的存储器，其特征在于，所述存储器包括多个所述字线，多个所述字线分别通过多个所述本地字线连接至所述全局字线，至少两个所述字线的电阻不同；

所述放电单元还被配置为：

对至少两个所述字线中的一个执行第一放电操作；

对至少两个所述字线中的另一个执行第二放电操作；其中，所述第二放电操作的放电时长和所述第一放电操作的放电时长不同。

19.根据权利要求11所述的存储器，其特征在于，所述第一电压的范围包括：5V至20V。

20.一种存储器系统，其特征在于，包括：

如权利要求11至19任一项所述的存储器，被配置为存储数据；

存储器控制器，耦合至所述存储器，被配置为控制所述存储器。

21.根据权利要求20所述的存储器系统，其特征在于，所述存储器系统还包括：

主机，耦合到所述存储器控制器，被配置为发送或接收所述数据。